CN105514049A - 一种复合基板一体化封装结构及其制备工艺 - Google Patents

一种复合基板一体化封装结构及其制备工艺 Download PDF

Info

Publication number
CN105514049A
CN105514049A CN201510987495.6A CN201510987495A CN105514049A CN 105514049 A CN105514049 A CN 105514049A CN 201510987495 A CN201510987495 A CN 201510987495A CN 105514049 A CN105514049 A CN 105514049A
Authority
CN
China
Prior art keywords
layer
metal layer
substrate layer
substrate
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510987495.6A
Other languages
English (en)
Inventor
汪涛
李林森
崔嵩
高磊
黄平
李鸿高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 43 Research Institute
Original Assignee
CETC 43 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 43 Research Institute filed Critical CETC 43 Research Institute
Priority to CN201510987495.6A priority Critical patent/CN105514049A/zh
Publication of CN105514049A publication Critical patent/CN105514049A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及一种复合基板一体化封装结构及其制备工艺。封装结构包括基板层和罩设在基板层上方的密封外壳,且所述基板层与密封外壳围成一密封腔体;所述基板层与密封外壳之间依次设有第一金属化层和粘接层;所述密封腔体内设有元器件,且所述元器件通过第二金属化层连接在基板层上方。由以上技术方案可知,本发明通过设置一体化的基板层与密封外壳封装结构,将基板层表面的电性能和密封外壳的密封特性组合在一起,直接在单层或多层布线的基板层表面实现一体化封装的特性,适用于混合集成技术领域,具有尺寸更小、成本更高、可靠性更高等特点。

Description

一种复合基板一体化封装结构及其制备工艺
技术领域
本发明涉及微电子及光电子产品封装技术领域,具体涉及一种复合基板一体化封装结构及其制备工艺。
背景技术
混合集成技术具有可靠性高、灵活多变等特点,广泛应用于在微电子及光电子封装技术领域。混合集成电路传统的模块是将基板放置在专用的外壳中,在基板表面组装各种芯片、二极管、电阻、电容等元件来实现内部电性能,外壳实现密封和电性能输入输出的功能。随着电子系统向体积更小、速度更快、功能更多、性能更强的方向发展,传统的结构方式面临巨大挑战。
发明内容
本发明的目的在于提供一种复合基板一体化封装结构及其制备工艺,该结构及其制备工艺能够解决现有技术中存在的不足,将基板层表面的电性能和密封外壳的密封特性组合在一起,直接在单层或多层布线的基板层表面实现一体化封装的特性,具有尺寸更小、成本更高、可靠性更高等特点。
为实现上述目的,本发明采用了以下技术方案:
一种复合基板一体化封装结构,包括基板层和罩设在基板层上方的密封外壳,且所述基板层与密封外壳围成一密封腔体;所述基板层与密封外壳之间依次设有第一金属化层和粘接层;所述密封腔体内设有元器件,且所述元器件通过第二金属化层连接在基板层上方。
所述密封外壳包括连接在粘接层上方的密封框以及安装在密封框上方的密封盖。
所述的基板层的材料为单层氧化铝陶瓷、单层氮化铝陶瓷、低温共烧多层陶瓷或高温共烧多层陶瓷中的任意一种,且基板层的表面粗糙度小于0.50μm,平面度小于2μm/mm。
所述的第一金属化层和第二金属化层的材料分别为钨、钛、钨钛合金、钽、氮化钽、铬、镍、镍铬合金、铂、钯、金中的一种或多种的任意组合,且所述第一金属化层和第二金属化层的结构根据需要可以不同;第一金属化层至少为两层结构,表层的材料为金,提供焊接时的浸润性,下面一层的材料为镍、铂、钯中的任意一种,提供焊接阻挡作用。
所述粘接层的材料为金锡合金、银锡合金、铋锡合金、铟锡合金、锡铜合金、锡铅合金、金硅合金、金锗合金、有机粘接胶中的任意一种,且所述粘接层的厚度为3~500μm。
所述元器件为芯片、电阻、电容、电感、二极管、三极管、功率放大器、玻璃中的一种或多种的任意组合。
所述密封框的材料为不锈钢、可伐合金、铜、铁、镍中的一种或多种的任意组合,且所述密封框的高度为0.1~50mm。
所述密封盖的材料为不锈钢、可伐合金、铜、铁、钴、镍、玻璃、锗中的任意一种或多种的组合。
本发明还涉及一种上述复合基本一体化封装结构的制备工艺,该制备工艺包括以下步骤:
(1)采用陶瓷基板制作成基板层:先采用压制、流延的方式制备生瓷,再将生瓷烧结或印制图形后制备成陶瓷基板,最后再对陶瓷基板的表面进行研磨抛光处理,得到基板层。
(2)将制作好的基板层清洗后,采用真空镀膜的方式,在基板层的表面分别制备第一金属化层和第二金属化层;同时,采用电镀方式,将第一金属化层的表层金层加厚至所需要的厚度。
(3)若第一金属化层和第二金属化层的金属化图形相同,则采用光刻方式在第一金属化层和第二金属化层上制备出需要的金属化图形;若第一金属化层和第二金属化层的金属化图形不同,则采用光刻和真空镀膜或电镀方式分别在第一金属化层和第二金属化层上制备出各自相应的金属化图形。
(4)根据产品的尺寸参数需求,采用砂轮或激光方式,将制备好金属化图形的基板层切割成需要的基板层单元。
(5)先在基板层单元的第二金属化层的表面组装元器件,再通过粘接层将密封外壳安装在第一金属化层的上方,从而得到复合基板一体化封装结构。
由以上技术方案可知,本发明通过设置一体化的基板层与密封外壳封装结构,将基板层表面的电性能和密封外壳的密封特性组合在一起,直接在单层或多层布线的基板层表面实现一体化封装的特性,适用于混合集成技术领域,具有尺寸更小、成本更高、可靠性更高等特点。
附图说明
图1是本发明的结构示意图;
图2是未安装密封盖的本发明的俯视图。
其中:
101、基板层,102、第一金属化层,103、粘接层,104、密封框,105、密封盖,106、元器件,107、第二金属化层。
具体实施方式
下面结合附图对本发明做进一步说明:
如图1-图2所示的一种复合基板一体化封装结构,包括基板层101和罩设在基板层101上方的密封外壳,且所述基板层101与密封外壳围成一密封腔体。所述基板层101与密封外壳之间依次设有第一金属化层102和粘接层103。所述密封腔体内设有元器件106,且所述元器件106通过第二金属化层107连接在基板层101上方。所述密封外壳包括连接在粘接层103上方的密封框104以及安装在密封框104上方的密封盖105。
所述的基板层101的材料为单层氧化铝陶瓷、单层氮化铝陶瓷、低温共烧多层陶瓷或高温共烧多层陶瓷中的任意一种。通过对基板层材料的设置,能够使基板层作为整个复合基板一体化封装结构的支撑,具有较好的机械强度和良好的稳定性。此外,为了使复合基板一体化封装结构更加实用,可以采用低温共烧多层或高温共烧多层工艺,并利用多层布线设计而使基板层具有更多功能。基板层的表面粗糙度小于0.50μm,平面度小于0.2%(2μm/mm),这样能够使本发明所述的复合基板一体化封装结构的密封性能更好。
所述第一金属化层位于基板层外周的上方,用于在陶瓷材质的基板层表面进行金属化,为后期粘接层提供金属化定位。所述第二金属化层位于基板层中间的上方,用于在陶瓷材质的基板层表面进行电路版图的不想,将元器件组装在第二金属化层的表面。所述的第一金属化层102和第二金属化层107的材料分别为钨、钛、钽、氮化钽、铬、镍、铂、钯、金中的一种或多种的任意组合,且所述第一金属化层和第二金属化层的厚度均大于0.50μm。优选的,为了使本发明所述的复合基板一体化封装结构的密封效果更好,所述第一金属化层需具有优良的焊接浸润性和耐焊性。一般镍系金属材料(镍、钯、铂)可以具备这两种功能,但是太薄的阻焊层(低于0.3μm)容易被焊透,从而与粘接层形成不了稳定的化合物,进而焊接失效;另外,过厚的单材料阻焊层(超过6μm)容易在焊料内部形成较大的内应力,该内应力点在经受多次温度循环或热冲击后,容易出现微裂纹甚至断裂失效。因此,在本发明所述的复合基板一体化封装结构中,所述第一金属化层采用了一种低应力的复合多层金属膜层结构,同时考虑到工艺成本及可制造性的需要,该复合多层金属膜层结构为镍层/铂钯合金层/镍层/金层或镍层/钨硅合金层/镍层/金层或镍层/钨钛合金层/镍层/金层中的任意一种低应力复合金属膜层结构。其中,镍层厚度为0.3~3μm,铂钯合金层或钨硅合金层或钨钛合金层的厚度均小于1μm。
所述粘接层103的材料为金锡合金、银锡合金、铋锡合金、铟锡合金、锡铜合金、锡铅合金、金硅合金、金锗合金、有机粘接胶中的任意一种,且所述粘接层的厚度为3~500μm。优选的,为了使本发明所述的复合基板一体化封装结构的密封效果更好,可根据本发明的温度梯度设计,采用锡基或金基合金焊料作为粘接层来进行钎焊,焊料厚度为3~500μm。焊料可以采用焊膏或预成型焊片,对于较薄10μm以下的焊料,可以直接采用薄膜工艺制备。
所述元器件106为芯片、电阻、电容、电感、二极管、三极管、功率放大器、玻璃中的一种或多种的任意组合。
所述密封框104的材料为不锈钢、可伐合金、铜、铁、镍中的一种或多种的任意组合,且所述密封框的高度为0.1~50mm。采用上述材料制作密封框,不仅能提高密封框的机械强度,还能使密封框与基板层及密封盖之间具有良好的热匹配性。
所述密封盖105的材料为不锈钢、可伐合金、铜、铁、钴、镍、玻璃、锗中的任意一种或多种的组合。具体地说,所述密封盖采用不锈钢、可伐合金、铜、铁、钴、镍中的任意一种或多种的组合,能够实现密封盖的密封特性,再在上述任意一种组合的基础上,加入玻璃和锗,能够实现密封盖的光窗功能。
本发明还涉及一种上述复合基本一体化封装结构的制备工艺,该制备工艺包括以下步骤:
(1)采用陶瓷基板制作成基板层:先采用行业通用的压制、流延的方式制备生瓷,再将生瓷烧结或印制图形后制备成陶瓷基板,最后再对陶瓷基板的表面进行研磨抛光处理,得到基板层。
(2)将制作好的基板层清洗后,采用真空镀膜的方式,在基板层的表面分别制备第一金属化层和第二金属化层;同时,采用电镀方式,将第一金属化层的表层金层加厚至所需要的厚度。与此同时,还可根据需要在基板层的底面制备金属化膜层。
(3)若第一金属化层和第二金属化层的金属化图形相同,则采用光刻方式在第一金属化层和第二金属化层上制备出需要的金属化图形。若第一金属化层和第二金属化层的金属化图形不同,则采用光刻和真空镀膜或电镀方式分别在第一金属化层和第二金属化层上制备出各自相应的金属化图形(根据工艺要求确定制备次序)。
(4)根据产品的尺寸参数需求,采用砂轮或激光方式,将制备好金属化图形的基板层切割成需要的基板层单元。
(5)先在基板层单元的第二金属化层的表面组装元器件,再通过粘接层将密封外壳安装在第一金属化层的上方,从而得到复合基板一体化封装结构。在该步骤中,根据产品温度梯度要求,选择合适的制备顺序。
本发明的创新性主要在两点:
1、提供一体化结构方案。采用复合基板,除了在表面进行常规的混合集成表贴元器件的组装工艺外,还兼有外壳密封的功能。该方案不需要金属或陶瓷外壳,可以有效减小产品的物理尺寸,提高集成度;该方案可以采用厚膜工艺方便地制备高温共烧或低温共烧多层基板,采用薄膜工艺在基板表面布置高精度细线条进行微波信号的传输,提高了产品的高频特性;取消了外壳设计,大幅降低成本。
2、将第一金属化层与第二金属化层区域分开。常规工艺的第一金属化层与第二金属化层结构体系保持一致,金属化层能够满足芯片的金丝键合和焊接等组装工艺。本发明将第一金属化区域与第二金属化区域分开,根据工艺需求选择两个区域可以选择不同的金属化体系结构。第二金属化层提供常规的芯片金丝键合和焊接等组装工艺需求,第一金属化层提供与粘结层牢固结合的金属化结构体系,保证整体结构的高可靠密封性。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述,并非对本发明的范围进行限定,在不脱离本发明设计精神的前提下,本领域普通技术人员对本发明的技术方案作出的各种变形和改进,均应落入本发明权利要求书确定的保护范围内。

Claims (9)

1.一种复合基板一体化封装结构,其特征在于:包括基板层和罩设在基板层上方的密封外壳,且所述基板层与密封外壳围成一密封腔体;所述基板层与密封外壳之间依次设有第一金属化层和粘接层;所述密封腔体内设有元器件,且所述元器件通过第二金属化层连接在基板层上方。
2.根据权利要求1所述的一种复合基板一体化封装结构,其特征在于:所述密封外壳包括连接在粘接层上方的密封框以及安装在密封框上方的密封盖。
3.根据权利要求1所述的一种复合基板一体化封装结构,其特征在于:所述的基板层的材料为氧化铝陶瓷、单层氮化铝陶瓷、低温共烧多层陶瓷或高温共烧多层陶瓷中的任意一种,且基板层的表面粗糙度小于0.50μm,平面度小于2μm/mm。
4.根据权利要求1所述的一种复合基板一体化封装结构,其特征在于:所述的第一金属化层和第二金属化层的材料分别为钨、钛、钨钛合金、钽、氮化钽、铬、镍、镍铬合金、铂、钯、金中的一种或多种的任意组合,且所述第一金属化层和第二金属化层的结构根据需要可以不同;第一金属化层至少为两层结构,表层的材料为金,下面一层的材料为镍、铂、钯中的任意一种。
5.根据权利要求1所述的一种复合基板一体化封装结构,其特征在于:所述粘接层的材料为金锡合金、银锡合金、铋锡合金、铟锡合金、锡铜合金、锡铅合金、金硅合金、金锗合金、有机粘接胶中的任意一种,且所述粘接层的厚度为3~500μm。
6.根据权利要求1所述的一种复合基板一体化封装结构,其特征在于:所述元器件为芯片、电阻、电容、电感、二极管、三极管、功率放大器、玻璃中的一种或多种的任意组合。
7.根据权利要求2所述的一种复合基板一体化封装结构,其特征在于:所述密封框的材料为不锈钢、可伐合金、铜、铁、镍中的一种或多种的任意组合,且所述密封框的高度为0.1~50mm。
8.根据权利要求2所述的一种复合基板一体化封装结构,其特征在于:所述密封盖的材料为不锈钢、可伐合金、铜、铁、钴、镍、玻璃、锗中的任意一种或多种的组合。
9.一种根据权利要求1~8任意一项所述的复合基板一体化封装结构的制备工艺,其特征在于:该制备工艺包括以下步骤:
(1)采用陶瓷基板制作成基板层:先采用压制、流延的方式制备生瓷,再将生瓷烧结或印制图形后制备成陶瓷基板,最后再对陶瓷基板的表面进行研磨抛光处理,得到基板层;
(2)将制作好的基板层清洗后,采用真空镀膜的方式,在基板层的表面分别制备第一金属化层和第二金属化层;同时,采用电镀方式,将第一金属化层的表层金层加厚至所需要的厚度;
(3)若第一金属化层和第二金属化层的金属化图形相同,则采用光刻方式在第一金属化层和第二金属化层上制备出需要的金属化图形;若第一金属化层和第二金属化层的金属化图形不同,则采用光刻和真空镀膜或电镀方式分别在第一金属化层和第二金属化层上制备出各自相应的金属化图形;
(4)根据产品的尺寸参数需求,采用砂轮或激光方式,将制备好金属化图形的基板层切割成需要的基板层单元;
(5)先在基板层单元的第二金属化层的表面组装元器件,再通过粘接层将密封外壳安装在第一金属化层的上方,从而得到复合基板一体化封装结构。
CN201510987495.6A 2015-12-27 2015-12-27 一种复合基板一体化封装结构及其制备工艺 Pending CN105514049A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510987495.6A CN105514049A (zh) 2015-12-27 2015-12-27 一种复合基板一体化封装结构及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510987495.6A CN105514049A (zh) 2015-12-27 2015-12-27 一种复合基板一体化封装结构及其制备工艺

Publications (1)

Publication Number Publication Date
CN105514049A true CN105514049A (zh) 2016-04-20

Family

ID=55721925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510987495.6A Pending CN105514049A (zh) 2015-12-27 2015-12-27 一种复合基板一体化封装结构及其制备工艺

Country Status (1)

Country Link
CN (1) CN105514049A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847714A (zh) * 2016-12-29 2017-06-13 潮州三环(集团)股份有限公司 封装结构及其制备方法
CN107221542A (zh) * 2017-05-27 2017-09-29 中国电子科技集团公司第十三研究所 线阵电荷耦合器件封装用陶瓷外壳及其制作方法
CN107221504A (zh) * 2017-05-27 2017-09-29 中国电子科技集团公司第十三研究所 面阵电荷耦合器件封装用陶瓷外壳及其制作方法
CN107511549A (zh) * 2017-09-04 2017-12-26 中国电子科技集团公司第十研究所 一种复合冷台及其制造方法
CN107999949A (zh) * 2017-11-30 2018-05-08 中国航发沈阳黎明航空发动机有限责任公司 一种钛合金多层钣材的电子束焊接封装方法
CN108461409A (zh) * 2018-03-29 2018-08-28 中国电子科技集团公司第四十三研究所 一种ccga器件植柱装置和方法
CN109256373A (zh) * 2018-09-29 2019-01-22 中国电子科技集团公司第四十三研究所 I/f转换系统三维立体封装结构及封装方法
CN109494198A (zh) * 2018-12-05 2019-03-19 河北中瓷电子科技有限公司 陶瓷封装外壳制备方法及陶瓷封装外壳
CN109904138A (zh) * 2019-03-04 2019-06-18 武汉利之达科技股份有限公司 一种三维陶瓷基板及其制备方法
CN115346952A (zh) * 2022-10-18 2022-11-15 合肥圣达电子科技实业有限公司 一种用于大功率大电流器件的封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607654A (zh) * 2003-10-15 2005-04-20 卡西欧计算机株式会社 半导体器件的制造方法
JP2008186917A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 電子部品収納用パッケージ、電子装置、およびその製造方法
CN103165569A (zh) * 2011-12-19 2013-06-19 同欣电子工业股份有限公司 一种半导体气密封装结构及其制造方法
CN205355030U (zh) * 2015-12-27 2016-06-29 中国电子科技集团公司第四十三研究所 一种复合基板一体化封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607654A (zh) * 2003-10-15 2005-04-20 卡西欧计算机株式会社 半导体器件的制造方法
JP2008186917A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 電子部品収納用パッケージ、電子装置、およびその製造方法
CN103165569A (zh) * 2011-12-19 2013-06-19 同欣电子工业股份有限公司 一种半导体气密封装结构及其制造方法
CN205355030U (zh) * 2015-12-27 2016-06-29 中国电子科技集团公司第四十三研究所 一种复合基板一体化封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
喻梦霞,李桂萍: "《微波固态电路》", 31 August 2008, 电子科技大学出版社 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847714A (zh) * 2016-12-29 2017-06-13 潮州三环(集团)股份有限公司 封装结构及其制备方法
CN106847714B (zh) * 2016-12-29 2019-08-09 潮州三环(集团)股份有限公司 封装结构及其制备方法
CN107221542A (zh) * 2017-05-27 2017-09-29 中国电子科技集团公司第十三研究所 线阵电荷耦合器件封装用陶瓷外壳及其制作方法
CN107221504A (zh) * 2017-05-27 2017-09-29 中国电子科技集团公司第十三研究所 面阵电荷耦合器件封装用陶瓷外壳及其制作方法
CN107221504B (zh) * 2017-05-27 2020-08-18 中国电子科技集团公司第十三研究所 面阵电荷耦合器件封装用陶瓷外壳及其制作方法
CN107511549A (zh) * 2017-09-04 2017-12-26 中国电子科技集团公司第十研究所 一种复合冷台及其制造方法
CN107999949A (zh) * 2017-11-30 2018-05-08 中国航发沈阳黎明航空发动机有限责任公司 一种钛合金多层钣材的电子束焊接封装方法
CN108461409A (zh) * 2018-03-29 2018-08-28 中国电子科技集团公司第四十三研究所 一种ccga器件植柱装置和方法
CN109256373A (zh) * 2018-09-29 2019-01-22 中国电子科技集团公司第四十三研究所 I/f转换系统三维立体封装结构及封装方法
CN109494198A (zh) * 2018-12-05 2019-03-19 河北中瓷电子科技有限公司 陶瓷封装外壳制备方法及陶瓷封装外壳
CN109904138A (zh) * 2019-03-04 2019-06-18 武汉利之达科技股份有限公司 一种三维陶瓷基板及其制备方法
CN115346952A (zh) * 2022-10-18 2022-11-15 合肥圣达电子科技实业有限公司 一种用于大功率大电流器件的封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN105514049A (zh) 一种复合基板一体化封装结构及其制备工艺
US8159059B2 (en) Microelectromechanical device and method for manufacturing the same
US8520396B2 (en) Method for producing an electronic module
US7932594B2 (en) Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component
US8008739B2 (en) Microelectromechanical apparatus and method for producing the same
JP3009788B2 (ja) 集積回路用パッケージ
JP5827476B2 (ja) 半導体モジュール及びその製造方法
CN109256373A (zh) I/f转换系统三维立体封装结构及封装方法
CN104600054A (zh) 使用低温过程的高温半导体器件封装和结构的方法及装置
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP5013824B2 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
CN115662988A (zh) 一种高功率集成微电路模块的封装外壳及其封装方法
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
CN205355030U (zh) 一种复合基板一体化封装结构
JP4903540B2 (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
US11996339B2 (en) Electronic element mounting substrate, and electronic device
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP6175313B2 (ja) パッケージおよび電子装置
CN112352309B (zh) 基体以及半导体装置
KR20130136440A (ko) 모듈 및 제조 방법
JP3051225B2 (ja) 集積回路用パッケージ
JPH0756886B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420