JPH11284474A - 振動素子用パッケージ及び振動素子を含む装置 - Google Patents
振動素子用パッケージ及び振動素子を含む装置Info
- Publication number
- JPH11284474A JPH11284474A JP10006698A JP10006698A JPH11284474A JP H11284474 A JPH11284474 A JP H11284474A JP 10006698 A JP10006698 A JP 10006698A JP 10006698 A JP10006698 A JP 10006698A JP H11284474 A JPH11284474 A JP H11284474A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- frame
- package
- main surface
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【課題】 圧電振動素子の表面実装型パッケージのコス
トが高い。 【解決手段】 平板状の第１及び第２のセラミック基板
１、２に厚膜絶縁層１１、１２と厚膜導体１３、１４か
ら成る枠状体３、４を設ける。枠状体３、４で囲まれた
空所３３に圧電振動素子３２を配置する。枠状体３、４
を介して第１及び第２のセラミック基板１、２を一体化
する。製造が簡単であるのでパッケージのコストの低減
を図ることができる。
トが高い。 【解決手段】 平板状の第１及び第２のセラミック基板
１、２に厚膜絶縁層１１、１２と厚膜導体１３、１４か
ら成る枠状体３、４を設ける。枠状体３、４で囲まれた
空所３３に圧電振動素子３２を配置する。枠状体３、４
を介して第１及び第２のセラミック基板１、２を一体化
する。製造が簡単であるのでパッケージのコストの低減
を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、圧電振動子等の振
動素子を収容するためのパッケージ及び振動素子を含む
装置に関する。
動素子を収容するためのパッケージ及び振動素子を含む
装置に関する。
【０００２】
【従来の技術】圧電振動子を収容するための表面実装型
パッケージとして次の第１及び第２のパッケージが知ら
れている。第１のパッケージは振動子を配置するための
空所（キャビティ）が生じるように多層基板を構成し、
金属製の蓋体を覆せるように構成したものである。第２
のパッケージは、セラミック基板の上に振動子を配置
し、凹部を有するセラミック蓋体を覆せるように構成し
たものである。
パッケージとして次の第１及び第２のパッケージが知ら
れている。第１のパッケージは振動子を配置するための
空所（キャビティ）が生じるように多層基板を構成し、
金属製の蓋体を覆せるように構成したものである。第２
のパッケージは、セラミック基板の上に振動子を配置
し、凹部を有するセラミック蓋体を覆せるように構成し
たものである。
【０００３】
【発明が解決しようとする課題】ところで、上記第１及
び第２のパッケージは基板と蓋体とが別の構成であるの
で、製造コストが必然的に高くなった。
び第２のパッケージは基板と蓋体とが別の構成であるの
で、製造コストが必然的に高くなった。
【０００４】そこで、本発明の目的は低コスト化を図る
ことができる振動素子のパッケージ及び振動素子を含む
装置を提供することにある。
ことができる振動素子のパッケージ及び振動素子を含む
装置を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、振動素子を収容するた
めの表面実装型パッケージであって、互いに対向する一
方及び他方の主面を有する平板から成る第１のセラミッ
ク基板と、前記第１のセラミック基板の一方の主面の所
定領域を囲むように配置され且つ前記一方の主面に固着
されている枠状体と、前記振動素子を接続するために前
記第１のセラミック基板の前記一方の主面の前記枠状体
で囲まれた領域に設けられた少なくとも第１及び第２の
素子接続部と、前記第１のセラミック基板の他方の主面
と側面とのいずれか一方又は両方に設けられ且つ前記第
１及び第２の素子接続部に接続されている少なくとも第
１及び第２の端子導体層と、互いに対向する一方及び他
方の主面を有する平板であり且つ前記第１のセラミック
基板上の前記枠状体を覆うことができる平面形状を有し
ている第２のセラミック基板とから成り、前記第１及び
第２のセラミック基板を前記枠状体を介して一体化して
前記振動素子を収容するように形成されている振動素子
用パッケージに係わるものである。なお、請求項２に示
すように、第２のセラミック基板にも枠状体を設けるこ
とができる。また、請求項３に示すように第１及び第２
のセラミック基板を実質的に同一形状にすることが望ま
しい。また、請求項４に示すように枠状体をガラスの厚
膜積層体にすることができる。 また、請求項５に示す
ように厚膜積層体の上に厚膜導体層を設けることができ
る。また、請求項６に示すように枠状体を金属板で形成
することができる。また、請求項７に示すように素子接
続部を、絶縁性台状部と導体層とで構成することが望ま
しい。また、請求項８に示すように、請求項１に記載の
パッケージを使用して振動素子を含む装置を構成するこ
とができる。また、請求項９に示すように第２のセラミ
ック基板に回路素子を配置することができる。
目的を達成するための本発明は、振動素子を収容するた
めの表面実装型パッケージであって、互いに対向する一
方及び他方の主面を有する平板から成る第１のセラミッ
ク基板と、前記第１のセラミック基板の一方の主面の所
定領域を囲むように配置され且つ前記一方の主面に固着
されている枠状体と、前記振動素子を接続するために前
記第１のセラミック基板の前記一方の主面の前記枠状体
で囲まれた領域に設けられた少なくとも第１及び第２の
素子接続部と、前記第１のセラミック基板の他方の主面
と側面とのいずれか一方又は両方に設けられ且つ前記第
１及び第２の素子接続部に接続されている少なくとも第
１及び第２の端子導体層と、互いに対向する一方及び他
方の主面を有する平板であり且つ前記第１のセラミック
基板上の前記枠状体を覆うことができる平面形状を有し
ている第２のセラミック基板とから成り、前記第１及び
第２のセラミック基板を前記枠状体を介して一体化して
前記振動素子を収容するように形成されている振動素子
用パッケージに係わるものである。なお、請求項２に示
すように、第２のセラミック基板にも枠状体を設けるこ
とができる。また、請求項３に示すように第１及び第２
のセラミック基板を実質的に同一形状にすることが望ま
しい。また、請求項４に示すように枠状体をガラスの厚
膜積層体にすることができる。 また、請求項５に示す
ように厚膜積層体の上に厚膜導体層を設けることができ
る。また、請求項６に示すように枠状体を金属板で形成
することができる。また、請求項７に示すように素子接
続部を、絶縁性台状部と導体層とで構成することが望ま
しい。また、請求項８に示すように、請求項１に記載の
パッケージを使用して振動素子を含む装置を構成するこ
とができる。また、請求項９に示すように第２のセラミ
ック基板に回路素子を配置することができる。
【０００６】
【発明の効果】各請求項の発明によれば、平板から成る
第１及び第２のセラミック基板によってパッケージを構
成するので、パッケージ及びこれを使用した素子のコス
トの低減を図ることができる。即ち、第１及び第２のセ
ラミック基板は共に平板であるので、互いに同一の方法
で作ることが可能になり、製造設備費の低減、材料コス
トの低減、製造時間の短縮を図ることが可能になる。ま
た、請求項３の発明によれば、第１及び第２のセラミッ
ク基板を区別して製造することが不要になり、共通化に
よってコストの低減を図ることができる。また、請求項
４、５及び６の発明によれば、枠状体を容易に構成する
ことができる。また、請求項７の発明によれば、振動素
子を良好に支持し且つ接続するための接続部を得ること
ができる。また、請求項９の発明によれば、第２のセラ
ミック基板を振動素子のパッケージとして使用するのみ
でなく、回路素子の支持基板としても使用するので、回
路装置の小型化及び低コスト化を達成することができ
る。
第１及び第２のセラミック基板によってパッケージを構
成するので、パッケージ及びこれを使用した素子のコス
トの低減を図ることができる。即ち、第１及び第２のセ
ラミック基板は共に平板であるので、互いに同一の方法
で作ることが可能になり、製造設備費の低減、材料コス
トの低減、製造時間の短縮を図ることが可能になる。ま
た、請求項３の発明によれば、第１及び第２のセラミッ
ク基板を区別して製造することが不要になり、共通化に
よってコストの低減を図ることができる。また、請求項
４、５及び６の発明によれば、枠状体を容易に構成する
ことができる。また、請求項７の発明によれば、振動素
子を良好に支持し且つ接続するための接続部を得ること
ができる。また、請求項９の発明によれば、第２のセラ
ミック基板を振動素子のパッケージとして使用するのみ
でなく、回路素子の支持基板としても使用するので、回
路装置の小型化及び低コスト化を達成することができ
る。
【０００７】
【実施形態及び実施例】次に、図面を参照して本発明の
実施形態及び実施例を説明する。
実施形態及び実施例を説明する。
【０００８】
【第１の実施例】図１〜図８に示す第１の実施例の圧電
振動素子の表面実装型パッケージ即ちハウジング又は包
囲体は、図１の半体と図２の残りの半体とを組み合わせ
たものであり、第１及び第２のセラミック基板１、２
と、第１及び第２の枠状体３、４と、第１及び第２の素
子接続部５、６とを有している。第１及び第２のセラミ
ック基板１、２は互いに同一平面形状及び同一厚さを有
する平板であり、第１のセラミック基板１は互いに対向
する第１及び第２の主面７、８を有し、第２のセラミッ
ク基板２も互いに対向する第１及び第２の主面９、１０
を有している。
振動素子の表面実装型パッケージ即ちハウジング又は包
囲体は、図１の半体と図２の残りの半体とを組み合わせ
たものであり、第１及び第２のセラミック基板１、２
と、第１及び第２の枠状体３、４と、第１及び第２の素
子接続部５、６とを有している。第１及び第２のセラミ
ック基板１、２は互いに同一平面形状及び同一厚さを有
する平板であり、第１のセラミック基板１は互いに対向
する第１及び第２の主面７、８を有し、第２のセラミッ
ク基板２も互いに対向する第１及び第２の主面９、１０
を有している。
【０００９】第１及び第２の枠状体３、４は第１及び第
２のセラミック基板１、２の第１の主面７、９に形成さ
れており、ガラス厚膜ペーストを複数回印刷して焼成し
たものから成る厚膜積層体の絶縁層１１、１２と、厚膜
導体ペースト（銀ペースト）を印刷して焼成したものか
ら成る導体層１３、１４とで構成されている。なお、ガ
ラス厚膜ペースト層の上に厚膜導体ペースト層を設け、
２つの層を同時に焼成している。第１及び第２の枠状体
３、４は同一パターンを有するので、同一のマスクを使
用して同一の方法で形成することができる。
２のセラミック基板１、２の第１の主面７、９に形成さ
れており、ガラス厚膜ペーストを複数回印刷して焼成し
たものから成る厚膜積層体の絶縁層１１、１２と、厚膜
導体ペースト（銀ペースト）を印刷して焼成したものか
ら成る導体層１３、１４とで構成されている。なお、ガ
ラス厚膜ペースト層の上に厚膜導体ペースト層を設け、
２つの層を同時に焼成している。第１及び第２の枠状体
３、４は同一パターンを有するので、同一のマスクを使
用して同一の方法で形成することができる。
【００１０】第１及び第２の素子接続部５、６は、第１
のセラミック基板１の第１の枠状体３で囲まれた領域に
配置されており、共通の絶縁層１５と第１及び第２の導
体層１６、１７から成る。絶縁層１５は枠状体３の絶縁
層１１と同時に形成されたものであって、基板１上にガ
ラスペーストを複数回印刷して焼成した厚膜積層体であ
る。第１及び第２の導体層１６、１７は枠状体３の導体
層１３と同時に形成されたものであり、絶縁層１５上に
導体ペースト（銀ペースト）を印刷して焼成したものか
ら成る。図６から明らかなように絶縁層１５には貫通孔
１８、１９が形成され、ここに導体２０、２１が埋め込
まれ、絶縁層１５の表面の導体層１６、１７に接続され
ている。また、第１のセラミック基板１にも第１の主面
７から第２の主面８に至るように貫通孔２２、２３が設
けられ、ここに導体２４、２５が埋め込まれている。ま
た第１のセラミック基板１の第２の主面８には貫通孔導
体２４、２５に接続されるように第１及び第２の端子導
体層２６、２７が設けられ、これ等は側面の溝２８、２
９の壁面の導体層３０、３１にも接続されている。
のセラミック基板１の第１の枠状体３で囲まれた領域に
配置されており、共通の絶縁層１５と第１及び第２の導
体層１６、１７から成る。絶縁層１５は枠状体３の絶縁
層１１と同時に形成されたものであって、基板１上にガ
ラスペーストを複数回印刷して焼成した厚膜積層体であ
る。第１及び第２の導体層１６、１７は枠状体３の導体
層１３と同時に形成されたものであり、絶縁層１５上に
導体ペースト（銀ペースト）を印刷して焼成したものか
ら成る。図６から明らかなように絶縁層１５には貫通孔
１８、１９が形成され、ここに導体２０、２１が埋め込
まれ、絶縁層１５の表面の導体層１６、１７に接続され
ている。また、第１のセラミック基板１にも第１の主面
７から第２の主面８に至るように貫通孔２２、２３が設
けられ、ここに導体２４、２５が埋め込まれている。ま
た第１のセラミック基板１の第２の主面８には貫通孔導
体２４、２５に接続されるように第１及び第２の端子導
体層２６、２７が設けられ、これ等は側面の溝２８、２
９の壁面の導体層３０、３１にも接続されている。
【００１１】第２のセラミック基板２は第１のセラミッ
ク基板１と共通に量産したものであるので、第１のセラ
ミック基板１の貫通孔２２、２３及びこの導体２４、２
５に対応する貫通孔２２ａ、２３ａ及び２４ａ、２５ａ
を有し、また第１のセラミック基板１側の溝２８、２９
とこの導体層３０、３１に対応する溝２８ａ、２９ａと
導体層３０ａ、３１ａを有している。
ク基板１と共通に量産したものであるので、第１のセラ
ミック基板１の貫通孔２２、２３及びこの導体２４、２
５に対応する貫通孔２２ａ、２３ａ及び２４ａ、２５ａ
を有し、また第１のセラミック基板１側の溝２８、２９
とこの導体層３０、３１に対応する溝２８ａ、２９ａと
導体層３０ａ、３１ａを有している。
【００１２】第１及び第２のセラミック基板１、２から
成るパッケージを使用する時には、図４及び図８に示す
ように第１のセラミック基板１の第１及び第２の接続部
５、６の第１及び第２の導体層１６、１７に圧電振動素
子３２の一対のリード部材を半田等の導電性接合材で固
着する。第１及び第２の接続部５、６の頂面は第１のセ
ラミック基板１の第１の主面７よりも高いので、圧電振
動素子を浮かした状態に支持することができる。次に、
治具を使用して第１及び第２のセラミック基板１、２の
第１の主面７、９を対向させ、第１及び第２の枠状体
３、４の導体層１３、１４をエポキシ系樹脂接着剤又は
半田（図示せず）等で相互に接着させる。これにより、
図８に示すように第１及び第２のセラミック基板１、２
が第１及び第２の枠状体３、４を介して一体化され、こ
れ等で気密に囲まれた空所３３が得られ、圧電振動素子
３２を安定的に包囲することができる。
成るパッケージを使用する時には、図４及び図８に示す
ように第１のセラミック基板１の第１及び第２の接続部
５、６の第１及び第２の導体層１６、１７に圧電振動素
子３２の一対のリード部材を半田等の導電性接合材で固
着する。第１及び第２の接続部５、６の頂面は第１のセ
ラミック基板１の第１の主面７よりも高いので、圧電振
動素子を浮かした状態に支持することができる。次に、
治具を使用して第１及び第２のセラミック基板１、２の
第１の主面７、９を対向させ、第１及び第２の枠状体
３、４の導体層１３、１４をエポキシ系樹脂接着剤又は
半田（図示せず）等で相互に接着させる。これにより、
図８に示すように第１及び第２のセラミック基板１、２
が第１及び第２の枠状体３、４を介して一体化され、こ
れ等で気密に囲まれた空所３３が得られ、圧電振動素子
３２を安定的に包囲することができる。
【００１３】上述から明らかなように本実施例によれ
ば、実質的に同一形状の第１及び第２のセラミック基板
１、２を使用してパッケ−ジを構成するので、パッケ−
ジのコストを低減することができる。また、厚膜によっ
て第１及び第２の枠状体３、４を作り、これにより空所
３３を得るので、空所３３を容易に形成することができ
る。また、第１の枠状体３と同時に厚膜によって第１及
び第２の接続部５、６を形成するので、これを容易に形
成することができる。また、第１及び第２の枠状体３、
４は頂面に導体層１３、１４を有するので半田等の導電
性接合材によって相互結合を容易に達成することができ
る。
ば、実質的に同一形状の第１及び第２のセラミック基板
１、２を使用してパッケ−ジを構成するので、パッケ−
ジのコストを低減することができる。また、厚膜によっ
て第１及び第２の枠状体３、４を作り、これにより空所
３３を得るので、空所３３を容易に形成することができ
る。また、第１の枠状体３と同時に厚膜によって第１及
び第２の接続部５、６を形成するので、これを容易に形
成することができる。また、第１及び第２の枠状体３、
４は頂面に導体層１３、１４を有するので半田等の導電
性接合材によって相互結合を容易に達成することができ
る。
【００１４】
【第２の実施例】次に、図９〜図１１を参照して第２の
実施例のパッケージ及びこれを使用した装置を説明す
る。但し、図９〜図１１及び後述する図１２〜図１５に
おいて図１〜図８と実質的に同一の部分には同一の符号
を付してその説明を省略する。第２の実施例のパッケ−
ジは、第１の実施例の第１及び第２の枠状体３、４の代
りに金属リングから成る枠状体３ａ、４ａが設けられて
いる他は第１の実施例のパッケ−ジと同一に形成されて
いる。第２の実施例の枠状体３ａ、４ａはＣｕ＋Ｎｉか
ら成る厚さ０．２５ｍｍの金属板であって、接着剤（図
示せず）によって第１及び第２のセラミック基板１、２
に固着されている。リング状金属板から成る第１及び第
２の枠状体３ａ、４ａは図１１に示すように接着剤４０
で相互に接着される。これにより圧電振動素子３２を囲
む空所３３を得ることができる。第２の実施例の第１及
び第２のセラミック基板１、２も実質的に同一形状であ
り、これ等を共通に形成することができるので、パッケ
−ジ及び装置のコストを低減させることができ、第１の
実施例と同様な効果を得ることができる。
実施例のパッケージ及びこれを使用した装置を説明す
る。但し、図９〜図１１及び後述する図１２〜図１５に
おいて図１〜図８と実質的に同一の部分には同一の符号
を付してその説明を省略する。第２の実施例のパッケ−
ジは、第１の実施例の第１及び第２の枠状体３、４の代
りに金属リングから成る枠状体３ａ、４ａが設けられて
いる他は第１の実施例のパッケ−ジと同一に形成されて
いる。第２の実施例の枠状体３ａ、４ａはＣｕ＋Ｎｉか
ら成る厚さ０．２５ｍｍの金属板であって、接着剤（図
示せず）によって第１及び第２のセラミック基板１、２
に固着されている。リング状金属板から成る第１及び第
２の枠状体３ａ、４ａは図１１に示すように接着剤４０
で相互に接着される。これにより圧電振動素子３２を囲
む空所３３を得ることができる。第２の実施例の第１及
び第２のセラミック基板１、２も実質的に同一形状であ
り、これ等を共通に形成することができるので、パッケ
−ジ及び装置のコストを低減させることができ、第１の
実施例と同様な効果を得ることができる。
【００１５】
【第３の実施例】図１２〜図１５に示す第３の実施例の
圧電振動素子を含む装置は第１の実施例の第２のセラミ
ック基板２の第２の主面１０に回路素子５０を設け、且
つこのための配線導体を設けた他は第１の実施例の装置
と同様に構成したものである。即ち、この第３の実施例
では、第２のセラミック基板２がパッケ−ジの蓋体とし
て機能している他に回路基板としても機能している。第
２のセラミック基板２上の回路素子５０の電気的接続を
達成するために第２のセラミック基板２の第２の主面１
０には配線導体層５１が設けられ、また、第２のセラミ
ック基板２の第１及び第２の主面９、１０間を結ぶ貫通
孔５２とこの導体５３が設けられている。また、第１及
び第２のセラミック基板１、２の第１の主面７、９に接
続中継部材５４、５５が設けられている。接続中継部材
５４、５５は接続部５と同様に形成されたものであっ
て、絶縁層５６、５７と導体層５８、５９とから成り、
更に貫通導体６０、６１を有している。また、第１のセ
ラミック基板１に貫通孔６２及びここに埋設された導体
６３、更に端子導体層６４が設けられている。図１５に
示すように接続中継部材５４、５５の導体層５８、５９
は半田（図示せず）又は導電性接着剤によって相互に接
続されているので、第２のセラミック基板２の第２の主
面１０の配線導体５１は第１のセラミック基板１の第２
の主面８の端子導体層６４に接続されている。
圧電振動素子を含む装置は第１の実施例の第２のセラミ
ック基板２の第２の主面１０に回路素子５０を設け、且
つこのための配線導体を設けた他は第１の実施例の装置
と同様に構成したものである。即ち、この第３の実施例
では、第２のセラミック基板２がパッケ−ジの蓋体とし
て機能している他に回路基板としても機能している。第
２のセラミック基板２上の回路素子５０の電気的接続を
達成するために第２のセラミック基板２の第２の主面１
０には配線導体層５１が設けられ、また、第２のセラミ
ック基板２の第１及び第２の主面９、１０間を結ぶ貫通
孔５２とこの導体５３が設けられている。また、第１及
び第２のセラミック基板１、２の第１の主面７、９に接
続中継部材５４、５５が設けられている。接続中継部材
５４、５５は接続部５と同様に形成されたものであっ
て、絶縁層５６、５７と導体層５８、５９とから成り、
更に貫通導体６０、６１を有している。また、第１のセ
ラミック基板１に貫通孔６２及びここに埋設された導体
６３、更に端子導体層６４が設けられている。図１５に
示すように接続中継部材５４、５５の導体層５８、５９
は半田（図示せず）又は導電性接着剤によって相互に接
続されているので、第２のセラミック基板２の第２の主
面１０の配線導体５１は第１のセラミック基板１の第２
の主面８の端子導体層６４に接続されている。
【００１６】第３の実施例は第１の実施例と同一の効果
を有する他に、第２のセラミック基板２を回路基板とし
て使用することによって振動素子３２を含む電気回路装
置を小型化にすることができる効果を有する。なお、第
１及び第２の接続中継部材５４、５５は第１及び第２の
枠状体３、４と同時に形成することができるので、コス
トの上昇を抑えることができる。
を有する他に、第２のセラミック基板２を回路基板とし
て使用することによって振動素子３２を含む電気回路装
置を小型化にすることができる効果を有する。なお、第
１及び第２の接続中継部材５４、５５は第１及び第２の
枠状体３、４と同時に形成することができるので、コス
トの上昇を抑えることができる。
【００１７】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第２のセラミック基板２の枠状体４を省き、第
１のセラミック基板１の枠状体３に第２のセラミック基
板２を直接に接着することができる。 （２） 第１及び第２の接続部５、６の導体層１６、１
７と端子導体層２６、２７の間を貫通孔導体２０、２
１、２４、２５を使用して接続する代りに、第１のセラ
ミック基板１の表面及び絶縁層１５の表面に配線導体層
を設けて接続することができる。 （３） 絶縁層１５を第１及び第２の導体層１６、１７
に合せて２つに分割することができる。 （４） 枠状体３、４の導体層１３、１４の表面に予め
半田層を形成し、この半田層を利用して両者を接合する
ことができる。 （５） 金属板の枠状体３ａ、４ａの表面に半田層を予
め形成し、これを利用して両者を接合することができ
る。 （６） 第２のセラミック基板２の貫通孔２２ａ、２３
ａを省くことができる。
く、例えば次の変形が可能なものである。 （１） 第２のセラミック基板２の枠状体４を省き、第
１のセラミック基板１の枠状体３に第２のセラミック基
板２を直接に接着することができる。 （２） 第１及び第２の接続部５、６の導体層１６、１
７と端子導体層２６、２７の間を貫通孔導体２０、２
１、２４、２５を使用して接続する代りに、第１のセラ
ミック基板１の表面及び絶縁層１５の表面に配線導体層
を設けて接続することができる。 （３） 絶縁層１５を第１及び第２の導体層１６、１７
に合せて２つに分割することができる。 （４） 枠状体３、４の導体層１３、１４の表面に予め
半田層を形成し、この半田層を利用して両者を接合する
ことができる。 （５） 金属板の枠状体３ａ、４ａの表面に半田層を予
め形成し、これを利用して両者を接合することができ
る。 （６） 第２のセラミック基板２の貫通孔２２ａ、２３
ａを省くことができる。
【図１】第１の実施例のパッケージの半体を示す斜視図
である。
である。
【図２】第１の実施例のパッケージの別の半体を示す斜
視図である。
視図である。
【図３】図１及び図２のパッケージの２つの半体を接合
したものを示す斜視図である。
したものを示す斜視図である。
【図４】図１のパッケージの半体の平面図である。
【図５】図４のパッケージの半体の底面図である。
【図６】図４のＡ−Ａ線断面図である。
【図７】図２のパッケージの半体の平面図である。
【図８】圧電振動素子を含む装置を図４のＢ−Ｂ線に相
当する部分で示す断面図である。
当する部分で示す断面図である。
【図９】第２の実施例のパッケージの半体を示す斜視図
である。
である。
【図１０】第２の実施例のパッケージの別の半体を示す
斜視図である。
斜視図である。
【図１１】第２の実施例に従う装置を図８と同様な位置
で示す断面図である。
で示す断面図である。
【図１２】第３の実施例のパッケージの半体を示す斜視
図である。
図である。
【図１３】第３の実施例のパッケージの別の半体を示す
斜視図である。
斜視図である。
【図１４】図１２及び図１３の２つの半体を組み合せて
構成した装置を概略的に示す斜視図である。
構成した装置を概略的に示す斜視図である。
【図１５】第１４の装置を図８と同一位置で切断して示
す断面図である。
す断面図である。
１、２ 第１及び第２のセラミック基板 ３、４ 第１及び第２の枠状体 ５、６ 第１及び第２の接続部 １１、１２ ガラス絶縁層 １３、１４ 導体層 ３２ 圧電振動素子
Claims (9)
- 【請求項１】 振動素子を収容するための表面実装型パ
ッケージであって、 互いに対向する一方及び他方の主面を有する平板から成
る第１のセラミック基板と、 前記第１のセラミック基板の一方の主面の所定領域を囲
むように配置され且つ前記一方の主面に固着されている
枠状体と、 前記振動素子を接続するために、前記第１のセラミック
基板の前記一方の主面の前記枠状体で囲まれた領域に設
けられた少なくとも第１及び第２の素子接続部と、 前記第１のセラミック基板の他方の主面と側面とのいず
れか一方又は両方に設けられ且つ前記第１及び第２の素
子接続部に接続されている少なくとも第１及び第２の端
子導体層と、 互いに対向する一方及び他方の主面を有する平板であり
且つ前記第１のセラミック基板上の前記枠状体を覆うこ
とができる平面形状を有している第２のセラミック基板
とから成り、前記第１及び第２のセラミック基板を前記
枠状体を介して一体化して前記振動素子を収容するよう
に形成されていることを特徴とする振動素子用パッケー
ジ。 - 【請求項２】 前記第２のセラミック基板の前記第１の
セラミック基板に対向する主面に前記第１のセラミック
基板上の前記枠状体と実質的に同一平面形状の別の枠状
体が固着されており、前記第１及び第２のセラミック基
板の枠状体を互いに接着するように形成されていること
を特徴とする請求項１記載の振動素子用パッケージ。 - 【請求項３】 前記第１及び第２のセラミック基板は、
互いに同一の平面形状及び同一の厚さを有するものであ
る請求項１又は２記載の振動素子用パッケージ。 - 【請求項４】 前記枠状体は、厚膜用ガラスペーストを
多層に印刷し、焼成した厚膜の積層体から成ることを特
徴とする請求項１又は２又は３記載の振動素子用パッケ
ージ。 - 【請求項５】 更に、前記厚膜の積層体の上に厚膜導体
層を有していることを特徴とする請求項４記載の振動素
子用パッケージ。 - 【請求項６】 前記枠状体は、前記第１のセラミック基
板の一方の主面に固着された金属板の枠状体であること
を特徴とする請求項１又は２又は３記載の振動素子用パ
ッケージ。 - 【請求項７】 前記第１及び第２の素子接続部は、前記
第１のセラミック基板の一方の主面に形成された絶縁性
台状部と、この台状部の上面に形成された導体層とを備
えたものであることを特徴とする請求項１乃至６のいず
れかに記載の振動素子用パッケージ。 - 【請求項８】 表面実装型パッケージに少なくとも振動
素子を収容した装置であって、前記表面実装型パッケー
ジが、 互いに対向する一方及び他方の主面を有する平板から成
る第１のセラミック基板と、 前記第１のセラミック基板の一方の主面の所定領域を囲
むように配置され且つ前記一方の主面に固着されている
枠状体と、 前記振動素子を接続するために、前記第１のセラミック
基板の前記一方の主面の前記枠状体で囲まれた領域に設
けられた少なくとも第１及び第２の素子接続部と、 前記第１のセラミック基板の他方の主面と側面とのいず
れか一方又は両方に設けられ且つ前記第１及び第２の素
子接続部に接続されている少なくとも第１及び第２の端
子導体層と、 互いに対向する一方及び他方の主面を有する平板であり
且つ前記第１のセラミック基板上の前記枠状体を覆うこ
とができる平面形状を有している第２のセラミック基板
とから成り、前記第１及び第２のセラミック基板が前記
枠状体を介して一体化され、前記振動素子が前記枠状体
の内に配置され且つ第１及び第２の素子接続部に接続さ
れていることを特徴とする振動素子を含む装置。 - 【請求項９】 更に、前記第２のセラミック基板の前記
第１のセラミック基板に対向していない側の主面上に回
路素子が配置されていることを特徴とする請求項８記載
の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10006698A JPH11284474A (ja) | 1998-03-27 | 1998-03-27 | 振動素子用パッケージ及び振動素子を含む装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10006698A JPH11284474A (ja) | 1998-03-27 | 1998-03-27 | 振動素子用パッケージ及び振動素子を含む装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284474A true JPH11284474A (ja) | 1999-10-15 |
Family
ID=14264101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10006698A Withdrawn JPH11284474A (ja) | 1998-03-27 | 1998-03-27 | 振動素子用パッケージ及び振動素子を含む装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284474A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129326A (ja) * | 2005-11-01 | 2007-05-24 | Seiko Instruments Inc | 圧電振動子とその製造方法、発振器、電波時計及び電子機器 |
| CN103165569A (zh) * | 2011-12-19 | 2013-06-19 | 同欣电子工业股份有限公司 | 一种半导体气密封装结构及其制造方法 |
-
1998
- 1998-03-27 JP JP10006698A patent/JPH11284474A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129326A (ja) * | 2005-11-01 | 2007-05-24 | Seiko Instruments Inc | 圧電振動子とその製造方法、発振器、電波時計及び電子機器 |
| CN103165569A (zh) * | 2011-12-19 | 2013-06-19 | 同欣电子工业股份有限公司 | 一种半导体气密封装结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007522730A (ja) | 電気的構成素子および製造方法 | |
| JPS63211663A (ja) | 回路基板 | |
| JP7455585B2 (ja) | センサユニットならびに基板およびキャリアを相互接続する方法 | |
| JP4919243B2 (ja) | 電気的絶縁体及び電子デバイス | |
| US6884938B2 (en) | Compact circuit module | |
| JPS59136963A (ja) | 記憶装置の多層実装構造 | |
| JPH11284474A (ja) | 振動素子用パッケージ及び振動素子を含む装置 | |
| JPS6148928A (ja) | ハイブリッド集積回路 | |
| US6064142A (en) | Piezoelectric resonator and electronic component containing same | |
| WO2019146699A1 (ja) | 配線基板、電子装置及び電子モジュール | |
| JP2014165481A (ja) | 半導体素子実装体 | |
| JP6813682B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JPH0878954A (ja) | 発振器およびその製造方法 | |
| JP2000100982A (ja) | 電子部品用パッケージ | |
| JP7290062B2 (ja) | 圧電振動デバイス用容器および当該容器を用いた圧電振動デバイス | |
| JP2011182017A (ja) | モジュール | |
| JPH0458189B2 (ja) | ||
| JP3716726B2 (ja) | 電子部品ケースおよびその製造方法 | |
| JP4039755B2 (ja) | 電子部品容器 | |
| JP2005217535A (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
| JPH0794670A (ja) | 混成集積回路装置 | |
| JP2003110396A (ja) | 振動素子ユニット | |
| JPH0514576Y2 (ja) | ||
| JPH11195927A (ja) | 圧電発振器の構造及びプリント基板 | |
| JP2019134063A (ja) | 配線基板、電子装置及び電子モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |