CN112967937A - 封装结构及其制备方法 - Google Patents

封装结构及其制备方法 Download PDF

Info

Publication number
CN112967937A
CN112967937A CN202110180078.6A CN202110180078A CN112967937A CN 112967937 A CN112967937 A CN 112967937A CN 202110180078 A CN202110180078 A CN 202110180078A CN 112967937 A CN112967937 A CN 112967937A
Authority
CN
China
Prior art keywords
dam
dam body
layer
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110180078.6A
Other languages
English (en)
Inventor
章军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chizhou Yunzhong Electronic Technology Co ltd
Original Assignee
Chizhou Yunzhong Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chizhou Yunzhong Electronic Technology Co ltd filed Critical Chizhou Yunzhong Electronic Technology Co ltd
Priority to CN202110180078.6A priority Critical patent/CN112967937A/zh
Publication of CN112967937A publication Critical patent/CN112967937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)

Abstract

本申请提供了一种封装结构及其制备方法，该制备方法包括：提供一基板，所述基板具有相对的第一表面和第二表面；在所述基板的第一表面设置围坝，所述围坝包括下层坝体和上层坝体，所述下层坝体设置在所述基板的第一表面，所述下层坝体为金属材质，所述下层坝体具有顶面、相对的内侧面和外侧面，所述上层坝体设置在所述下层坝体的顶面并形成阶梯结构。避免高温烧结步骤，制造成本低；采用模块化设计的理念，可以各自独立地采用相同或者不同的工艺制作多种尺寸的上层坝体和下层坝体，使围坝的制备过程更加灵活，适用范围广；金属材质的下层坝体能够提供无机封装条件，气密性更佳，能够有效耐受UV照射，此外，强度高，能提高整个封装结构的稳定性。

Description

封装结构及其制备方法
技术领域
本申请涉及线路封装技术领域，尤其涉及封装结构及其制备方法。
背景技术
传感器、晶体振荡器、谐振器、激光器、摄像装置、LED光源等器件一般采用陶瓷基板封装方式，常用的封装结构是在带有线路层的陶瓷基板上设置围坝，围坝上设置盖板，盖板、围坝与陶瓷基板围设成密封腔室，该密封腔室内用于放置各类芯片等器件，通过向密封腔室内填充封装胶水、惰性气体或直接抽真空，实现器件的气密封装。
目前围坝大概分为三种，1、陶瓷围坝，2、金属围坝，3、塑胶围坝。其中，陶瓷围坝一般采用LTCC(Low Temperature co-fired ceramics，低温共烧陶瓷)技术烧结形成，使得陶瓷围坝线路解析度不高，通过高温烧结形成的方式成本高。金属围坝制作的方式一般分为三种，第一种方式是金属围坝由单一金属或合金冲压成型，再将金属围坝粘结在陶瓷基板上，该方式中，金属围坝与陶瓷基板之间是有机连接，气密性不佳；第二种方式是将金属围坝通过金属可伐环焊接在陶瓷基板上，该方式要求焊接工艺高，导致产品良率低、成本高；第三种方式是在陶瓷基板上采用电镀方式制作围坝，该方式的围坝宽度尺寸受限，工艺较复杂。塑胶围坝(包括环氧树脂在内)耐UV(紫外)照射差，无法进行盖板焊接。
因此，研究开发一种可靠性高、性价比好的封装技术对于半导体封装有着十分重要的意义。
发明内容
本申请的目的在于提供一种封装结构及其制备方法，采用模块化设计的理念，使围坝的制备过程更加灵活，且可靠性高、性价比好。
本申请的目的采用以下技术方案实现：
第一方面，本申请提供了一种封装结构的制备方法，包括：提供一基板，所述基板具有相对的第一表面和第二表面；在所述基板的第一表面设置围坝，所述围坝包括下层坝体和上层坝体，所述下层坝体设置在所述基板的第一表面，所述下层坝体为金属材质，所述下层坝体具有顶面、相对的内侧面和外侧面，所述上层坝体设置在所述下层坝体的顶面并形成阶梯结构。该技术方案的有益效果在于，相比陶瓷围坝，金属材质的下层坝体在制备时可以避免高温烧结步骤，制造成本低；相比金属围坝，采用模块化设计的理念，将围坝分为下层坝体和上层坝体两部分，用户可以根据实际应用中的需求，各自独立地采用相同或者不同的工艺制作多种尺寸的上层坝体和下层坝体，通过两层坝体之间的粘附、焊接或者先后制作两层坝体的方式形成整个围坝，由此，使围坝的制备过程更加灵活，适用范围广，且强度与金属围坝基本相同或相当；相比塑胶围坝，金属材质的下层坝体能够提供无机封装条件，当封装结构需要将盖体设置在围坝上时，可以将盖体焊接在下层坝体上，气密性更佳，当封装结构产生UV光线时，金属材质的下层坝体能够有效耐受UV照射，此外，金属材质的下层坝体比塑胶围坝的强度更高，能提高整个封装结构的稳定性。
在一些可选的实施例中，将所述下层坝体设置在所述基板的第一表面的方法包括：将所述下层坝体粘附在所述基板的第一表面，或，采用真空镀膜方式在所述基板的第一表面制作所述下层坝体，或，先采用真空镀膜方式，后采用电镀方式在所述基板的第一表面制作所述下层坝体。该技术方案的有益效果在于，下层坝体可以粘附在第一表面，粘附的连接方式工艺简单，成本较低，便于推广；下层坝体也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；下层坝体还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在一些可选的实施例中，所述上层坝体为金属材质。该技术方案的有益效果在于，上层坝体采用金属材质，能够提高整个围坝的结构强度。
在一些可选的实施例中，将所述上层坝体设置在所述下层坝体的顶面的方法包括：将所述上层坝体粘附或焊接在所述下层坝体的顶面，或，采用真空镀膜方式在所述下层坝体的顶面制作所述上层坝体，或，采用电镀方式在所述下层坝体的顶面制作所述上层坝体，或，先采用真空镀膜方式，后采用电镀方式在所述下层坝体的顶面制作所述上层坝体。该技术方案的有益效果在于，上层坝体可以粘附在下层坝体的顶面，粘附的连接方式工艺简单，成本较低，便于推广；上层坝体也可以焊接在下层坝体的顶面，焊接的连接方式属于无机封装，气密性佳；上层坝体还可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；上层坝体还可以采用电镀方式制作，有效利用金属材质的下层坝体的顶面进行电镀，相对于真空镀膜加电镀方式来说，节省工艺步骤，提高制造效率；上层坝体还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在一些可选的实施例中，所述上层坝体为塑胶材质。该技术方案的有益效果在于，上层坝体采用塑胶材质，与金属材质相比，制造方法简单，制造成本低。
在一些可选的实施例中，将所述上层坝体设置在所述下层坝体的顶面的方法包括：将所述上层坝体粘附在所述下层坝体的顶面，或，将所述下层坝体作为制作所述上层坝体的模具的一部分，采用注塑方式在所述下层坝体的顶面制作所述上层坝体，或，将所述下层坝体埋入制作所述上层坝体的模具，采用注塑方式制作得到连接为一体的所述下层坝体和所述上层坝体。该技术方案的有益效果在于，上层坝体可以粘附在下层坝体的顶面，粘附的连接方式工艺简单，成本较低，便于推广；上层坝体可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将下层坝体作为制作上层坝体的模具的一部分或者在上层坝体的注塑成型过程中将下层坝体埋入模具，能够将下层坝体和上层坝体牢固地结合，不需要再使用粘合剂使两层坝体结合，提高封装结构的稳定性。
在一些可选的实施例中，所述基板为陶瓷基板。该技术方案的有益效果在于，陶瓷基板制作工艺成熟，性价比高，应用广泛，且具有良好的耐高温、耐腐蚀、热导率高、机械强度高、热膨胀系数与芯片材料匹配等特性。
在一些可选的实施例中，所述基板具有贯穿第一表面和第二表面的导通孔；所述制备方法还包括：在所述基板的导通孔内形成导电体，在所述基板的第一表面设置第一导电层，在所述基板的第二表面设置第二导电层，所述第一导电层和第二导电层通过所述导电体导通；提供一电子元件，将所述电子元件设置在所述基板的第一表面并电性连接所述第一导电层；提供一盖体，将所述盖体设置在所述下层坝体上以封装所述电子元件。该技术方案的有益效果在于，一方面，可以根据实际应用中的需求，在封装结构中使用不同的电子元件，制作图像传感器、LED灯珠等多种不同的电子器件，应用范围广；另一方面，现有技术往往将盖体安装在整个围坝之上，盖体容易松动，可能会在围坝上发生平移甚至脱落，本封装结构设置阶梯状的两层坝体，为盖体提供较佳的安装条件，用于封装的盖体可以安装在下层坝体上，盖体的外侧面在平行于下层坝体顶面方向上的活动受到上层坝体限制，因此盖体不易与围坝发生相对运动，阶梯状的围坝使得盖体与围坝之间的连接更稳固，能够抵抗更大的冲击，提高本封装结构的稳定性和使用寿命，且气密性好。
在一些可选的实施例中，将所述盖体设置在所述下层坝体上的方法包括：将所述盖体与所述下层坝体的顶面焊接在一起。该技术方案的有益效果在于，盖体与下层坝体的顶面采用焊接方式连接，焊接的连接方式属于无机封装，与粘接方式相比，耐热性好，抗老化能力强，可靠性高，且通过焊接实现封装结构的气密封装，产品气密性更佳。
第二方面，本申请提供了一种封装结构，所述封装结构根据上述任一项制备方法得到。
附图说明
下面结合附图和实施例对本申请进一步说明。
图1是本申请实施例提供的一种封装结构的制备方法的流程示意图。
图2是本申请实施例提供的一种封装结构的立体图。
图3是本申请实施例提供的一种封装结构的截面示意图。
图4是本申请实施例提供的一种基板的截面示意图。
图5是本申请实施例提供的另一种封装结构的制备方法的流程示意图。
图中：10、基板；11、导电体；12、导通孔；13、第一导电层；14、第二导电层；20、围坝；21、下层坝体；22、上层坝体；40、电子元件；50、盖体。
具体实施方式
下面，结合附图以及具体实施方式，对本申请做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
本申请中所描述的表达位置与方向的词，如“上”、“下”，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本申请保护范围内。本申请的附图仅用于示意相对位置关系，某些部位的层厚采用了夸张显示的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
参见图1至图3，本申请实施例提供了一种封装结构的制备方法，采用模块化设计的理念，使围坝的制备过程更加灵活，且可靠性高、性价比好。所述制备方法包括步骤S1～S2。
步骤S1：提供一基板10，所述基板10具有相对的第一表面和第二表面。
其中，所述基板10可以为陶瓷基板。陶瓷基板制作工艺成熟，性价比高，应用广泛，且具有良好的耐高温、耐腐蚀、热导率高、机械强度高、热膨胀系数与芯片材料匹配等特性。所述基板10还可以采用其他材质，例如玻璃或者玻璃陶瓷，本申请对此不做限定。
在具体实施中，基板10的第一表面和第二表面例如是基板10的上表面和下表面。
步骤S2：在所述基板10的第一表面设置围坝20，所述围坝20包括下层坝体21和上层坝体22，所述下层坝体21设置在所述基板10的第一表面，所述下层坝体21为金属材质，所述下层坝体21具有顶面、相对的内侧面和外侧面，所述上层坝体22设置在所述下层坝体21的顶面并形成阶梯结构。
围坝20设置在基板10的第一表面，围坝20整体上可以呈环形或框形，根据需要，围坝20还可以设置成其他形状。围坝20包括下层坝体21和上层坝体22，下层坝体21和上层坝体22可以各自独立地呈环形或框形，根据需要，下层坝体21和上层坝体22还可以设置成其他形状。围坝20的厚度、下层坝体21和上层坝体22的厚度比例可以根据需要进行设置，下层坝体21和上层坝体22的厚度比例例如是5：(1-5)。在一实际应用中，下层坝体21和上层坝体22的厚度比例是5：1；在另一实际应用中，下层坝体21和上层坝体22的厚度比例是5：3。
本申请实施例所提供的封装结构的制备方法，与几种现有技术相比，均具有更好的技术效果，具体如下：
相比陶瓷围坝20，金属材质的下层坝体21在制备时可以避免高温烧结步骤，制造成本低；
相比金属围坝20，采用模块化设计的理念，将围坝20分为下层坝体21和上层坝体22两部分，用户可以根据实际应用中的需求，各自独立地采用相同或者不同的工艺制作多种尺寸的上层坝体22和下层坝体21，通过两层坝体之间的粘附、焊接或者先后制作两层坝体的方式形成整个围坝20，由此，使围坝20的制备过程更加灵活，适用范围广，且强度与金属围坝20基本相同或相当；
相比塑胶围坝20，金属材质的下层坝体21能够提供无机封装条件，当封装结构需要将盖体50设置在围坝20上时，可以将盖体50焊接在下层坝体21上，气密性更佳，当封装结构产生UV光线时，金属材质的下层坝体21能够有效耐受UV照射，此外，金属材质的下层坝体21比塑胶围坝20的强度更高，能提高整个封装结构的稳定性。
在具体实施中，步骤S2中将所述下层坝体21设置在所述基板10的第一表面的方法可以是以下三种中的任意一种。
第一种方式：将所述下层坝体21粘附在所述基板10的第一表面。下层坝体21可以粘附在第一表面，粘附的连接方式工艺简单，成本较低，便于推广。具体而言，可以先制作完成下层坝体21，例如通过冲压成型方式预先制作下层坝体21，通过粘合剂将下层坝体21粘附在基板10的第一表面。
第二种方式：采用真空镀膜方式在所述基板10的第一表面制作所述下层坝体21。下层坝体21也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制。采用例如是磁控溅射的真空镀膜方式在基板10的第一表面制作厚膜，得到的厚膜即为下层坝体21。
第三种方式：先采用真空镀膜方式，后采用电镀方式在所述基板10的第一表面制作所述下层坝体21。下层坝体21还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。具体而言，先采用例如是磁控溅射的真空镀膜方式在基板10的第一表面制造金属基层，后采用电镀方式在金属基层上制作金属加厚层，制作的金属基层和金属加厚层即为下层坝体21。
在具体实施中，所述上层坝体22可以为金属材质。上层坝体22采用金属材质，能够提高整个围坝20的结构强度。
在具体实施中，步骤S2中将所述上层坝体22设置在所述下层坝体21的顶面的方法可以是以下四种中的任意一种。
第一种方式：将所述上层坝体22粘附或焊接在所述下层坝体21的顶面。上层坝体22可以粘附在下层坝体21的顶面，粘附的连接方式工艺简单，成本较低，便于推广。具体而言，可以先制作完成上层坝体22，例如通过冲压成型方式预先制作上层坝体22，再通过粘合剂将上层坝体22粘附在下层坝体21的顶面。上层坝体22也可以焊接在下层坝体21的顶面，焊接的连接方式属于无机封装，气密性佳。具体而言，可以先制作完成上层坝体22，例如通过冲压成型方式预先制作上层坝体22，再将上层坝体22焊接在下层坝体21的顶面。
第二种方式：采用真空镀膜方式在所述下层坝体21的顶面制作所述上层坝体22。上层坝体22也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制。采用例如是磁控溅射的真空镀膜方式在下层坝体21的顶面制作厚膜，得到的厚膜即为上层坝体22。
第三种方式：采用电镀方式在所述下层坝体的顶面制作所述上层坝体。上层坝体22还可以采用电镀方式制作，有效利用金属材质的下层坝体21的顶面进行电镀，相对于真空镀膜加电镀方式来说，节省工艺步骤，提高制造效率。采用电镀方式在下层坝体21的顶面制作金属膜层，制作的金属膜层即为上层坝体22。
第四种方式：先采用真空镀膜方式，后采用电镀方式在所述下层坝体21的顶面制作所述上层坝体22。上层坝体22还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。具体而言，先采用例如是磁控溅射的真空镀膜方式在下层坝体21的顶面制造金属基层，后采用电镀方式在金属基层上制作金属加厚层，制作的金属基层和金属加厚层即为上层坝体22。
在具体实施中，所述上层坝体22可以为塑胶材质。上层坝体22采用塑胶材质，与金属材质相比，制造方法简单，制造成本低。
在具体实施中，步骤S2中将所述上层坝体22设置在所述下层坝体21的顶面的方法可以是以下三种中的任意一种。
第一种方式：将所述上层坝体22粘附在所述下层坝体21的顶面。上层坝体22可以粘附在下层坝体21的顶面，粘附的连接方式工艺简单，成本较低，便于推广。具体而言，先采用注塑成型等方式单独制作上层坝体22，再将上层坝体22粘附在下层坝体21的顶面。
第二种方式：将所述下层坝体21作为制作所述上层坝体22的模具的一部分，采用注塑方式在所述下层坝体21的顶面制作所述上层坝体22。注塑工艺生产速度快，效率高，操作可实现自动化。具体而言，可以将用于制作上层坝体22的半边模具放置在下层坝体21的顶面，该半边模具与下层坝体21合起来形成制作上层坝体22的模具，向模具内注入熔融的塑胶，冷却后形成上层坝体22，移除半边模具，上层坝体22与下层坝体21的顶面连接为一体，形成围坝20。
第三种方式：将所述下层坝体21埋入制作所述上层坝体22的模具，采用注塑方式制作得到连接为一体的所述下层坝体21和所述上层坝体22。具体而言，在上层坝体22的注塑成型过程中，将下层坝体21埋入制作上层坝体22的模具，向模具内注入熔融的塑胶，冷却后形成上层坝体22且上层坝体22与下层坝体21连接为一体，移除模具，得到围坝20。
第二种方式和第三种方式能够将下层坝体21和上层坝体22牢固地结合，不需要再使用粘合剂使两层坝体结合，提高封装结构的稳定性。这两种方式能够有效利用制作完成的下层坝体21，与先制作上层坝体22再进行粘附的方式相比，制作流程简化，上层坝体22与下层坝体21之间的粘附性更佳。
参见图3至图5，在具体实施中，所述基板10可以具有贯穿第一表面和第二表面的导通孔12；所述制备方法还可以包括步骤S3～S5。
其中，基板10的导通孔12的数量可以是多个。在基板10形成导通孔12的方法例如是激光打孔或钻孔。导通孔12可以是直孔、斜孔、弯孔或其他形状的孔。
步骤S3：在所述基板10的导通孔12内形成导电体11，在所述基板10的第一表面设置第一导电层13，在所述基板10的第二表面设置第二导电层14，所述第一导电层13和第二导电层14通过所述导电体11导通。
其中，导电体11位于导通孔12内，可以通过向导通孔12内填充或灌入金属浆料的方式形成导电体11。导电体11可以是铜材质，第一导电层13和第二导电层14可以通过DPC(Direct Plating Copper，直接镀铜)工艺形成。
基板10可以是单层基板或多层基板，基板10为多层基板时，相邻两层基板10之间的导电层可以导通。
步骤S4：提供一电子元件40，将所述电子元件40设置在所述基板10的第一表面并电性连接所述第一导电层13。
其中，电子元件40可以是正装芯片、倒装芯片、垂直芯片或其他功能元件，作为示例，封装结构对应产品是图像传感器时，封装结构中的电子元件40可以是传感器芯片、传感元器件等功能元件中的一种或多种，盖体50可以是透明的盖板玻璃；封装结构对应产品是激光器时，封装结构中的电子元件40可以是激光器芯片，盖体50可以是透镜；封装结构对应产品是LED时，封装结构中的电子元件40可以是LED芯片，盖体50可以是透明的盖板玻璃。
由此，可以根据实际应用中的需求，在封装结构中使用不同的电子元件40，制作图像传感器、LED等多种不同的电子器件，应用范围广。
步骤S5：提供一盖体50，将所述盖体50设置在所述下层坝体21上以封装所述电子元件40。
现有技术往往将盖体50安装在整个围坝20之上，盖体50容易松动，可能会在围坝20上发生平移甚至脱落，本封装结构设置阶梯状的两层坝体，为盖体50提供较佳的安装条件，用于封装的盖体50可以安装在下层坝体21上，盖体50的外侧面在平行于下层坝体21顶面方向上的活动受到上层坝体22限制，因此盖体50不易与围坝20发生相对运动，阶梯状的围坝20使得盖体50与围坝20之间的连接更稳固，能够抵抗更大的冲击，提高本封装结构的稳定性和使用寿命，且气密性好。
在具体实施中，将所述盖体50设置在所述下层坝体21上的方法可以包括：将所述盖体50与所述下层坝体21的顶面焊接在一起。盖体50与下层坝体21的顶面采用焊接方式连接，焊接的连接方式属于无机封装，与粘接方式相比，耐热性好，抗老化能力强，可靠性高，且通过焊接实现封装结构的气密封装，产品气密性更佳。
参见图2至图4，本申请实施例还提供了一种封装结构，所述封装结构根据上述任一项制备方法得到。
该封装结构可以包括：基板10，所述基板10具有相对的第一表面和第二表面；围坝20，所述围坝20包括下层坝体21和上层坝体22，所述下层坝体21设置在所述基板10的第一表面，所述下层坝体21为金属材质，所述下层坝体21具有顶面、相对的内侧面和外侧面，所述上层坝体22设置在所述下层坝体21的顶面并形成阶梯结构。
相比陶瓷围坝20，金属材质的下层坝体21在制备时可以避免高温烧结步骤，制造成本低；相比金属围坝20，采用模块化设计的理念，将围坝20分为下层坝体21和上层坝体22两部分，用户可以根据实际应用中的需求，各自独立地采用相同或者不同的工艺制作多种尺寸的上层坝体22和下层坝体21，通过两层坝体之间的粘附、焊接或者先后制作两层坝体的方式形成整个围坝20，由此，使围坝20的制备过程更加灵活，适用范围广，且强度与金属围坝20基本相同或相当；相比塑胶围坝20，金属材质的下层坝体21能够提供无机封装条件，当封装结构需要将盖体50设置在围坝20上时，可以将盖体50焊接在下层坝体21上，气密性更佳，当封装结构产生UV光线时，金属材质的下层坝体21能够有效耐受UV照射，此外，金属材质的下层坝体21比塑胶围坝20的强度更高，能提高整个封装结构的稳定性。
本申请对上层坝体22的材质不做限定，上层坝体22的材质可以根据封装需要灵活选择。
在具体实施中，所述上层坝体22可以为金属材质。上层坝体22采用金属材质，能够提高整个围坝20的结构强度。作为示例，上层坝体22的材质可以是金、银、铜、铝或合金。
在具体实施中，所述上层坝体22可以粘附或焊接在所述下层坝体21的顶面。上层坝体22可以粘附在下层坝体21的顶面，粘附的连接方式工艺简单，成本较低，便于推广；上层坝体22也可以焊接在下层坝体21的顶面，焊接的连接方式属于无机封装，气密性佳。
在具体实施中，所述上层坝体22可以为塑胶材质。上层坝体22采用塑胶材质，与金属材质相比，制造方法简单，制造成本低。作为示例，上层坝体22的材质可以是由合成树脂或天然树脂制备而成。
在具体实施中，所述上层坝体22可以粘附在所述下层坝体21的顶面。上层坝体22可以粘附在下层坝体21的顶面，粘附的连接方式工艺简单，成本较低，便于推广。
在具体实施中，所述基板10可以为陶瓷基板。陶瓷基板制作工艺成熟，性价比高，应用广泛，且具有良好的耐高温、耐腐蚀、热导率高、机械强度高、热膨胀系数与芯片材料匹配等特性。
在具体实施中，所述基板10上可以设置有贯穿所述基板10并连接第一表面和第二表面的导电体11，所述基板10的第一表面可以设置有第一导电层13，所述基板10的第二表面可以设置有第二导电层14，所述第一导电层13和第二导电层14通过所述导电体11导通；所述封装结构还可以包括电子元件40和盖体50，所述电子元件40设置在所述基板10的第一表面并电性连接所述第一导电层13，所述盖体50设置在所述下层坝体21上以封装所述电子元件40。
一方面，可以根据实际应用中的需求，在封装结构中使用不同的电子元件40，制作图像传感器、LED灯珠等多种不同的电子器件，应用范围广；另一方面，现有技术往往将盖体50安装在整个围坝20之上，盖体50容易松动，可能会在围坝20上发生平移甚至脱落，本封装结构设置阶梯状的两层坝体，为盖体50提供较佳的安装条件，用于封装的盖体50可以安装在下层坝体21上，盖体50的外侧面在平行于下层坝体21顶面方向上的活动受到上层坝体22限制，因此盖体50不易与围坝20发生相对运动，阶梯状的围坝20使得盖体50与围坝20之间的连接更稳固，能够抵抗更大的冲击，提高本封装结构的稳定性和使用寿命，且气密性好。
本申请对盖体50与围坝20之间的连接方式不做限定，盖体50可以通过粘合剂粘附在围坝20上，优选粘附在下层坝体21上。
在具体实施中，所述盖体50也可以与所述下层坝体21的顶面焊接在一起。盖体50与下层坝体21的顶面采用焊接方式连接，焊接的连接方式属于无机封装，与粘接方式相比，耐热性好，抗老化能力强，可靠性高，且通过焊接实现封装结构的气密封装，产品气密性更佳。
在具体实施中，所述下层坝体21沿垂直于所述围坝20延伸方向的截面形状可以为梯形或矩形。上述结构能有效提高封装结构的稳定性，用户可以根据实际应用中的需求，将上述截面设置成梯形、矩形或者其他形状，灵活满足具体实施的需要。
本申请从使用目的上，效能上，进步及新颖性等观点进行阐述，已符合专利法所强调的功能增进及使用要件，本申请以上的说明书及说明书附图，仅为本申请的较佳实施例而已，并非以此局限本申请，因此，凡一切与本申请构造，装置，特征等近似、雷同的，即凡依本申请专利申请范围所作的等同替换或修饰等，皆应属本申请的专利申请保护的范围之内。

Claims (10)

1.一种封装结构的制备方法，其特征在于，包括：
提供一基板，所述基板具有相对的第一表面和第二表面；
在所述基板的第一表面设置围坝，所述围坝包括下层坝体和上层坝体，所述下层坝体设置在所述基板的第一表面，所述下层坝体为金属材质，所述下层坝体具有顶面、相对的内侧面和外侧面，所述上层坝体设置在所述下层坝体的顶面并形成阶梯结构。
2.根据权利要求1所述封装结构的制备方法，其特征在于，将所述下层坝体设置在所述基板的第一表面的方法包括：将所述下层坝体粘附在所述基板的第一表面，或，采用真空镀膜方式在所述基板的第一表面制作所述下层坝体，或，先采用真空镀膜方式，后采用电镀方式在所述基板的第一表面制作所述下层坝体。
3.根据权利要求1所述封装结构的制备方法，其特征在于，所述上层坝体为金属材质。
4.根据权利要求3所述封装结构的制备方法，其特征在于，将所述上层坝体设置在所述下层坝体的顶面的方法包括：将所述上层坝体粘附或焊接在所述下层坝体的顶面，或，采用真空镀膜方式在所述下层坝体的顶面制作所述上层坝体，或，采用电镀方式在所述下层坝体的顶面制作所述上层坝体，或，先采用真空镀膜方式，后采用电镀方式在所述下层坝体的顶面制作所述上层坝体。
5.根据权利要求1所述封装结构的制备方法，其特征在于，所述上层坝体为塑胶材质。
6.根据权利要求5所述封装结构的制备方法，其特征在于，将所述上层坝体设置在所述下层坝体的顶面的方法包括：将所述上层坝体粘附在所述下层坝体的顶面，或，将所述下层坝体作为制作所述上层坝体的模具的一部分，采用注塑方式在所述下层坝体的顶面制作所述上层坝体，或，将所述下层坝体埋入制作所述上层坝体的模具，采用注塑方式制作得到连接为一体的所述下层坝体和所述上层坝体。
7.根据权利要求1所述封装结构的制备方法，其特征在于，所述基板为陶瓷基板。
8.根据权利要求1所述封装结构的制备方法，其特征在于，所述基板具有贯穿第一表面和第二表面的导通孔；
所述制备方法还包括：
在所述基板的导通孔内形成导电体，在所述基板的第一表面设置第一导电层，在所述基板的第二表面设置第二导电层，所述第一导电层和第二导电层通过所述导电体导通；
提供一电子元件，将所述电子元件设置在所述基板的第一表面并电性连接所述第一导电层；
提供一盖体，将所述盖体设置在所述下层坝体上以封装所述电子元件。
9.根据权利要求8所述封装结构的制备方法，其特征在于，将所述盖体设置在所述下层坝体上的方法包括：将所述盖体与所述下层坝体的顶面焊接在一起。
10.一种封装结构，其特征在于，所述封装结构根据权利要求1至9任意一项所述的制备方法得到。
CN202110180078.6A 2021-02-09 2021-02-09 封装结构及其制备方法 Pending CN112967937A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110180078.6A CN112967937A (zh) 2021-02-09 2021-02-09 封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110180078.6A CN112967937A (zh) 2021-02-09 2021-02-09 封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112967937A true CN112967937A (zh) 2021-06-15

Family

ID=76284610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110180078.6A Pending CN112967937A (zh) 2021-02-09 2021-02-09 封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112967937A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128511A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
KR100592508B1 (ko) * 2005-07-15 2006-06-26 한국광기술원 비콘 모양의 기판을 구비한 고출력 발광 다이오드 패키지
KR20130036970A (ko) * 2011-10-05 2013-04-15 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
CN103165569A (zh) * 2011-12-19 2013-06-19 同欣电子工业股份有限公司 一种半导体气密封装结构及其制造方法
JP2014022699A (ja) * 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
KR20170122021A (ko) * 2016-04-26 2017-11-03 주식회사 엘엠에이치코리아 Cob 타입의 led 패키지
CN111477733A (zh) * 2020-04-26 2020-07-31 深圳市环基实业有限公司 一种晶片封装方法
CN111640845A (zh) * 2020-05-29 2020-09-08 旭宇光电（深圳）股份有限公司 深紫外led光源及其封装方法
CN111739843A (zh) * 2020-06-30 2020-10-02 上海矽睿科技有限公司 一种惯性测量仪封装结构
CN211654858U (zh) * 2020-04-04 2020-10-09 深圳市环基实业有限公司 一种晶片封装用的围坝陶瓷基板和晶片封装结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128511A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
KR100592508B1 (ko) * 2005-07-15 2006-06-26 한국광기술원 비콘 모양의 기판을 구비한 고출력 발광 다이오드 패키지
KR20130036970A (ko) * 2011-10-05 2013-04-15 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
CN103165569A (zh) * 2011-12-19 2013-06-19 同欣电子工业股份有限公司 一种半导体气密封装结构及其制造方法
JP2014022699A (ja) * 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
KR20170122021A (ko) * 2016-04-26 2017-11-03 주식회사 엘엠에이치코리아 Cob 타입의 led 패키지
CN211654858U (zh) * 2020-04-04 2020-10-09 深圳市环基实业有限公司 一种晶片封装用的围坝陶瓷基板和晶片封装结构
CN111477733A (zh) * 2020-04-26 2020-07-31 深圳市环基实业有限公司 一种晶片封装方法
CN111640845A (zh) * 2020-05-29 2020-09-08 旭宇光电（深圳）股份有限公司 深紫外led光源及其封装方法
CN111739843A (zh) * 2020-06-30 2020-10-02 上海矽睿科技有限公司 一种惯性测量仪封装结构

Similar Documents

Publication Publication Date Title
KR101162404B1 (ko) 수지 밀봉 발광체 및 그 제조 방법
US7196403B2 (en) Semiconductor package with heat spreader
CN101222010B (zh) 光电元件封装结构及其封装方法
CN1166007C (zh) 光电子元件及其制造方法
US8334585B2 (en) LED package and fabrication method thereof
CN102263194A (zh) 半导体封装与制造半导体封装的方法
CN1550044A (zh) 表面可装配的光耦合器预装件
WO2006030671A1 (ja) Ｌｅｄ用反射板およびｌｅｄ装置
CN102376687A (zh) 半导体元件封装结构及其制造方法
KR20130058721A (ko) 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법
CN112259507B (zh) 一种异质集成的系统级封装结构及封装方法
CN112967935B (zh) 封装结构及其制备方法
KR100865835B1 (ko) 발광다이오드 반사 커버 성형 방법, 그 구조, 및 상기 반사커버를 이용한 발광다이오드 적재장치
CN113013041A (zh) 封装结构及其制备方法
CN214313204U (zh) 封装结构
CN211182238U (zh) 一种uv-led封装板
CN112968004A (zh) 封装结构及其制备方法
CN102751204A (zh) 一种扇出型圆片级芯片封装方法
CN112967937A (zh) 封装结构及其制备方法
CN214313203U (zh) 封装结构
CN214672575U (zh) 封装结构
CN112967936B (zh) 封装结构及其制备方法
CN1222252A (zh) 制造半导体封装的方法
CN214313182U (zh) 封装结构
CN116581224A (zh) 一种led封装结构及led封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210615

RJ01 Rejection of invention patent application after publication