CN112259507B - 一种异质集成的系统级封装结构及封装方法 - Google Patents
一种异质集成的系统级封装结构及封装方法 Download PDFInfo
- Publication number
- CN112259507B CN112259507B CN202011128494.3A CN202011128494A CN112259507B CN 112259507 B CN112259507 B CN 112259507B CN 202011128494 A CN202011128494 A CN 202011128494A CN 112259507 B CN112259507 B CN 112259507B
- Authority
- CN
- China
- Prior art keywords
- cavity
- ceramic
- ceramic body
- chip
- ceramic matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 239000000919 ceramic Substances 0.000 claims abstract description 206
- 239000011159 matrix material Substances 0.000 claims abstract description 69
- 239000000853 adhesive Substances 0.000 claims abstract description 41
- 230000001070 adhesive effect Effects 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910000833 kovar Inorganic materials 0.000 claims abstract description 14
- 230000003014 reinforcing effect Effects 0.000 claims description 38
- 239000010410 layer Substances 0.000 claims description 23
- 238000007789 sealing Methods 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 9
- 238000003825 pressing Methods 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000001723 curing Methods 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 5
- 239000011324 bead Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000013035 low temperature curing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Die Bonding (AREA)
Abstract
本发明提供一种异质集成的系统级封装结构及封装方法，结构包括：陶瓷基体，其一面挖腔形成有第一腔体；柯伐环，设于陶瓷基体另一面，用于形成第二腔体；第一盖板，设于第一腔体开口处，用于封闭第一腔体；第二盖板，设于第二腔体开口处，用于封闭第二腔体；第一腔体和第二腔体中分别至少设有一个芯片，芯片通过导电胶粘接于陶瓷基体表面；第一腔体或第二腔体中至少设有一个无源分立器件，无源分立器件通过导电胶粘接于陶瓷基体表面。采用单面挖腔的陶瓷基体及柯伐环形成双面腔体结构，并提高了结构稳定性，缩短信号走线，提高互联效率和系统集成度，并实现了有源与无源器件集成，兼顾工艺成熟性与模块可靠性，为高可靠量产SiP提供指导。
Description
技术领域
本发明涉及半导体封装技术领域，特别与一种异质集成的系统级封装结构及封装方法相关。
背景技术
系统级封装SiP，System in Package技术是一种将不同功能的元器件，通过不同技术混合装载到同一封装之内，并由此提供系统级或子系统级功能的集成封装形式。SiP作为在系统层面上延续摩尔定律的技术路线，是满足航天电子产品集成化、小型化的重要手段。
航空航天电子、军事电子由于其应用环境的特殊性，需要往小型化、轻量化、高密度化、高可靠性等方面发展，于这类领域的SiP产品，其技术先进性与工艺成熟性、产品可靠性都至关重要，互相影响、互相制约，要实现一款SiP产品的批量化及规划化生产，既要考虑系统先进性又要兼顾工艺可实现性、成熟性等多方面的要求，确保产品符合应用原理需求与应用环境要求。
目前，在系统级封装产品的管壳生产中，多采用单腔结构，但由于单腔结构的腔体尺寸过大，并不能达到小型化和轻量化的要求，且存在很大的可靠性风险；也有部分现有技术采用了双腔结构，来提高可靠性和集成度，但由于双腔结构的管壳的加工平整度很难控制，对工艺要求较高，不利于生产成本控制及批量化生产；同时，目前的双腔结构多应用于仅是多芯片集成封装的情况，少有包含无源分立器件的情况；另一方面，无论是目前的双腔结构，在结构方面的稳定性并不理想，在应用环境的需求越来越高的情况下，不能很好的满足需求。
发明内容
针对上述相关现有技术不足，本发明提供一种异质集成的系统级封装结构及封装方法，采用单面挖腔的陶瓷基体及柯伐环形成双面腔体结构，并提高了结构稳定性，缩短信号走线，提高互联效率和系统集成度，并实现了有源与无源器件集成，兼顾工艺成熟性与模块可靠性，为高可靠量产SiP提供指导。
为了实现本发明的目的，拟采用以下技术方案：
一种异质集成的系统级封装结构，其特征在于，包括：
陶瓷基体，其一面挖腔形成有第一腔体；
柯伐环，设于陶瓷基体另一面，用于形成第二腔体；
第一盖板，设于第一腔体开口处，用于封闭第一腔体；
第二盖板，设于第二腔体开口处， 用于封闭第二腔体；
第一腔体和第二腔体中分别至少设有一个芯片，芯片通过导电胶粘接于陶瓷基体表面；
第一腔体或第二腔体中至少设有一个无源分立器件，无源分立器件通过导电胶粘接于陶瓷基体表面。
进一步，第一腔体具有与陶瓷基体一体成型的至少一个第一加强筋，用于将第一腔体分为至少两个腔室；
第二腔体具有固定于第二腔体的至少一个第二加强筋，用于将第二腔体分为至少两个腔室；
第一加强筋和第二加强筋垂直布置。
第二加强筋为柯伐材质，焊接于第二腔体的陶瓷基体表面。
芯片和无源分立器件容纳于腔室。
进一步，对于第一腔体和第二腔体中设有无源分立器件的腔体，芯片和无源分立器件通过低温导电胶粘接于陶瓷基体表面的指定位置，该腔体通过平行缝焊工艺密封；
对于第一腔体和第二腔体中不含无源分立器件的腔体，芯片通过高温导电胶粘接于陶瓷基体表面的指定位置，该腔体通过合金融封工艺密封；
无源分立器件的两极之间具有绝缘胶，绝缘胶设于无源分立器件底部与陶瓷基体表面之间；
芯片通过键合金线与陶瓷基体的线路连接。
进一步，陶瓷基体是由多层陶瓷烧结压制而成，依次包括第一陶瓷体和第二陶瓷体，第一陶瓷体包括多层陶瓷，第二陶瓷体包括至少一层陶瓷，第二陶瓷体的单层陶瓷厚度均大于第一陶瓷体的各单层陶瓷厚度，第二陶瓷体的部分区域挖腔至第一陶瓷体与第二陶瓷体贴合的一面以形成第一腔体，第二陶瓷体的剩余区域为第一腔体的腔体侧壁。
进一步，第一陶瓷体具有键合指、预设线路、外部焊盘，外部焊盘连接有外引脚，芯片的pad通过键合金线连接对应的键合指，键合指连接预设线路，预设线路连接外部焊盘，各层陶瓷之间的预设线路通过设于键合指的过孔导通。
一种异质集成的系统级封装结构的封装方法，其特征在于，包括步骤：
提供一陶瓷基体，对其一面挖腔，形成第一腔体；
在陶瓷基体另一面设置柯伐环，形成第二腔体；
在第一腔体或第二腔体中的一个腔体中至少设置一个芯片，芯片通过高温导电胶粘接于陶瓷基体表面的指定位置；
进行高温导电胶固化工序，然后使芯片通过键合金线与陶瓷基体的线路连接；
装配第一盖板，并通过合金融封工艺密封第一腔体；
在第一腔体或第二腔体中的另一个腔体中至少设置一个芯片和至少一个无源分立器件，芯片和无源分立器件通过低温导电胶粘接于陶瓷基体表面的指定位置；在无源分立器件的两极之间设有绝缘胶，绝缘胶设于无源分立器件底部与陶瓷基体表面之间；
进行低温导电胶固化工序，然后使芯片通过键合金线与陶瓷基体的线路连接；
装配第二盖板，并通过平行缝焊工艺密封第二腔体。
进一步，形成第一腔体时，同时形成有至少一个与陶瓷基体一体成型的第一加强筋，用于将第一腔体分为至少两个腔室；
形成第二腔体时，同时在第二腔体的陶瓷基体表面焊接有至少一个第二加强筋，用于将第二腔体分为至少两个腔室；
第一加强筋和第二加强筋垂直布置。
进一步，通过多层陶瓷烧结压制获得陶瓷基体，陶瓷基体依次包括第一陶瓷体和第二陶瓷体，第一陶瓷体预设有键合指、预设线路、外部焊盘，外部焊盘连接有外引脚，第一陶瓷体包括多层陶瓷，第二陶瓷体包括至少一层陶瓷，第二陶瓷体的单层陶瓷厚度均大于第一陶瓷体的各单层陶瓷厚度；
对陶瓷基体一面的挖腔是在第二陶瓷体的部分区域挖腔至第一陶瓷体与第二陶瓷体贴合的一面以形成第一腔体，第二陶瓷体的剩余区域为第一腔体的腔体侧壁；
芯片的pad通过键合金线连接对应的键合指，键合指连接预设线路，预设线路连接外部焊盘，各层陶瓷之间的预设线路通过设于键合指的过孔导通。
本发明的有益效果：
1、相比于传统单腔结构，通过单面挖腔的陶瓷基体配合焊接固定的柯伐环形成双腔结构，使得整个封装结构占用体积小，可靠性提高，并且集成能力提高，缩短了布线，并在一个封装结构中同时集成了有源和无源器件，在系统级层面延续摩尔定律，降低研制成本和周期；
2、相比于现有的双腔结构，只需陶瓷基体一面挖腔，另一腔由柯伐环形成，解决了现有的双腔存在的加工平整度难以控制问题，减小平整度风险，同时陶瓷基体本身的强度也相比于双面挖腔结构有明显提高和保证，更加适合应用于批量化生产；同时，在双腔中均设置有加强筋，并且呈十字型布置，可以起到很好的力学加固作用，极大提高了系统级封装双腔的结构稳定性，可以很好的适配单面腔体较大需要容纳大尺寸芯片或较多有源及无源器件的情况，确保结构稳定性；
3、同时将有源和无源器件集成于封装结构中，封装过程中依次从高温步骤向低温步骤进行，为上腔放置芯片和分立器件，采用低温导电胶粘接，采用平行缝焊工艺进行密封；下腔芯片采用高温导电胶粘接，采用密封性更优的合金融封工艺进行密封，解决了封装工艺问题，使得这种集成利于实施且对无源分立器件具有保护作用，同时能够实现更多功能的封装结构，以满足应用场景需求；
4、陶瓷基体采用多层陶瓷烧结压制而成，便于形成多层线路结构，在缩小体积的同时，以满足系统级封装中有源和无源器件的走线需求，压制成型后从第二陶瓷体至少一层进行挖腔，便于形成第一腔体及其腔体壁，以配合第一盖板形成密封的上腔，结构稳定，平整度可控性好。
附图说明
本文描述的附图只是为了说明所选实施例，而不是所有可能的实施方案，更不是意图限制本发明的范围。
图1为本发明实施例的整体示意图一。
图2为本发明实施例的整体示意图二。
图3为本发明实施例的无源分立器件封装结构示意图。
图4为本发明实施例的陶瓷基体结构示意图。
图5为本发明实施例的第一加强筋结构示意图一。
图6为本发明实施例的第二加强筋结构示意图一。
图7为本发明实施例的第一加强筋结构示意图二。
图8为本发明实施例的第二加强筋结构示意图二。
图9为本发明实施例的电气连接示意图。
图10为本发明实施例的封装方法流程图。
实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面结合附图对本发明的实施方式进行详细说明，但本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例。
实施例1
本实例提供的一种异质集成的系统级封装结构，包括两个腔体。
具体的，如图1所示，第一腔体4是在陶瓷基体1一面挖腔形成；第二腔体3是在陶瓷基体1另一面焊接柯伐环2形成。
第一腔体4开口处，装配用于封闭第一腔体4的第一盖板41。
第二腔体3开口处，装配用于封闭第二腔体3的第二盖板31。
第一腔体4和第二腔体3中分别至少设有一个芯片5，芯片5通过导电胶7粘接于陶瓷基体1表面。
第一腔体4或第二腔体3中至少设有一个无源分立器件6，无源分立器件6通过导电胶7粘接于陶瓷基体1表面。
出于可制造性及规模化生产的考虑，经过管壳生产和封装的可行性评估，由于单腔结构的腔体尺寸过大，存在很大的可靠性风险，而目前的双腔结构的管壳的加工平整度很难控制，若是陶瓷双面挖腔，则两个腔体的平整度都要严格控制，会对生产工艺和良率提出更高挑战。同时，陶瓷本体双面挖腔会降低陶瓷本体强度，这对SiP器件可靠性是不利的。
通过本实例的封装结构，对于陶瓷本体，只需一面挖腔，减小平整度风险，同时陶瓷本体强度相比于双面挖腔也有所保证，另一面的腔体通过可伐环来形成，可以在保证平整度的同时，降低工艺难度，并且提高整体封装结构的稳定性。
在本实例中，该封装结构的上下两个腔体均有加强筋，且上下腔的加强筋呈十字型，具体如图5~8所示：
第一腔体4具有与陶瓷基体1一体成型的第一加强筋42，用于将第一腔体4分为两个腔室；第二腔体3具有固定于第二腔体3的一个第二加强筋32，用于将第二腔体3分为两个腔室；第一加强筋42和第二加强筋32垂直布置。
第一加强筋42与陶瓷基体1一体成型，在挖腔时形成。
第二加强筋32为柯伐材质，焊接于第二腔体3的陶瓷基体1表面。
芯片5和无源分立器件6分别对应容纳于指定腔室。
考虑封装的可靠性，将所有的芯片平铺。受芯片密度的影响，管壳的结构为上下双腔结构，由于芯片尺寸比较大，上下单腔腔体尺寸比较大，所以考虑通过加强筋将上下腔体各自分成双腔或多腔，在本实例中为双腔，且上下腔体的加强筋呈十字结构，可以更好的起到力学加固作用，可有效增强管壳的整体强度。
作为本实例的具体实施方式，如图2所示，
第二腔体3设有2个无源分立器件6和2个芯片51、52。通过引入无源分立器件6，可以极大提高系统级封装产品的功能特性，满足更多的应用场景需求。具体的，在第二腔体3中芯片51、52和2个无源分立器件6通过低温导电胶71粘接于陶瓷基体1表面的指定位置，如图3所示，无源分立器件6为电容时，两极之间具有绝缘胶9，绝缘胶9设于无源分立器件6底部与陶瓷基体1表面之间。后期通过低温固化，可以有效确保无源分立器件6在封装过程中的稳定性，以及避免了高温的影响。第二腔体3通过平行缝焊工艺密封。芯片5通过键合金线8与陶瓷基体1的线路连接。
第一腔体4中设有2个芯片53、54，2个芯片53、54通过高温导电胶72粘接于陶瓷基体1表面的指定位置，后期通过高温固化，芯片5通过键合金线8与陶瓷基体1的线路连接，该腔体通过合金融封工艺密封。
根据一个腔体为高温封装一个腔体为低温封装的结构特性，可以在第二腔体3中选择适应低温固化的芯片，提高了封装结构的实用性，为适配芯片提供了更多选择范围。
作为本实例的具体实施方式，陶瓷基体1是由多层陶瓷烧结压制而成，依次包括第一陶瓷体11和第二陶瓷体12，第一陶瓷体11包括多层陶瓷，第二陶瓷体12包括至少一层陶瓷，第二陶瓷体12的单层陶瓷厚度均大于第一陶瓷体11的各单层陶瓷厚度，第二陶瓷体12的部分区域挖腔至第一陶瓷体11与第二陶瓷体12贴合的一面以形成第一腔体4，第二陶瓷体12的剩余区域为第一腔体4的腔体侧壁。
具体的，如图4所示，本实例的第一陶瓷体11包括9层厚度为0.2mm的陶瓷层，第二陶瓷体12包括2层厚度为0.5mm的陶瓷层。下腔体深度为1mm，是通过去除10-11层部分陶瓷体形成的，1-9层陶瓷保持完整。
需要说明的是，管壳/基体生产中，是各层陶瓷压制成一体再挖腔，便于对各层陶瓷粘合稳定性的控制，同时利于挖腔过程中对腔体表面平整度的控制，以利于芯片粘合，提高粘合强度。
高可靠陶瓷外壳/基体是实现机械连接与电气互联的封装基体，芯片5和分立器件6均通过导电胶7粘接在腔体表面，腔体表层有键合指14，内部有预设线路/金属走线15。芯片间的电气互联通过“第一芯片PAD-第一键合线-第一键合指-外壳内部布线-第二键合指-第二键合线-第二芯片PAD”实现。
具体的，如图9所示的电气连接方式，第一陶瓷体11具有键合指14、预设线路15、外部焊盘16，外部焊盘16连接有外引脚10，芯片5的pad通过键合金线8连接对应的键合指14，键合指14连接预设线路15，预设线路15连接外部焊盘16，各层陶瓷之间的预设线路15通过设于键合指14的过孔141导通。
如图9所示，内部芯片间信号连接以及对外信号连接通过以下情况实现：
芯片51的第一pad 511、第二pad 512，分别通过一键合金线8连接一键合指14；芯片52的第一pad 521、第二pad 522、第三pad 523、第四pad 524，分别通过一键合金线8连接一键合指14。
芯片51的第一pad 511对应的键合指14与芯片52的第一pad 521对应的键合指14通过预设线路/金属走线15连接，并与一外部焊盘16连接，该外部焊盘16连接一外引脚10。
芯片51的第二pad 512对应的键合指14与芯片52的第二pad 522对应的键合指14通过预设线路/金属走线15连接。
芯片52的第三pad 523对应的键合指14通过预设线路/金属走线15连接一一外部焊盘16连接，该外部焊盘16连接一外引脚10。
芯片52的第四pad 524对应的键合指14具有过孔141，过孔141连接到下一层走线。
需要说明的是，图中仅一种芯片布局的连接关系示意，是为清楚描述，但不限定芯片布局及电气连接关系仅为此。
实施例2
本实例提供一种异质集成的系统级封装结构的封装方法，至少包括以下步骤，步骤流程如图10所示：
步骤1）外壳处理
提供一陶瓷基体1，对其一面挖腔，形成第一腔体4；在陶瓷基体1另一面设置柯伐环2，形成第二腔体3，如图1~2所示；
其中，如图5~8所示，形成第一腔体4时，同时形成有一个与陶瓷基体1一体成型的第一加强筋42，用于将第一腔体4分为两个腔室；形成第二腔体3时，同时在第二腔体3的陶瓷基体1表面焊接有一个第二加强筋32，用于将第二腔体3分为两个腔室；第一加强筋42和第二加强筋32垂直布置。
其中，如图4所示，通过多层陶瓷烧结压制获得陶瓷基体1，陶瓷基体1依次包括第一陶瓷体11和第二陶瓷体12，第一陶瓷体11预设有键合指14、预设线路15、外部焊盘16，键合指14连接预设线路15，预设线路15连接外部焊盘16，各层陶瓷之间的预设线路15通过设于键合指14的过孔141导通，外部焊盘16连接有外引脚10，第一陶瓷体11包括多层陶瓷，第二陶瓷体12包括至少一层陶瓷，第二陶瓷体12的单层陶瓷厚度均大于第一陶瓷体11的各单层陶瓷厚度；
对陶瓷基体1一面的挖腔是在第二陶瓷体12的部分区域挖腔至第一陶瓷体11与第二陶瓷体12贴合的一面以形成第一腔体4，第二陶瓷体12的剩余区域为第一腔体4的腔体侧壁。
2）下腔装片
在第一腔体4中至少设置一个芯片5，如图1~2所示为设置了2个芯片5于下腔，芯片5通过高温导电胶72粘接于陶瓷基体1表面的指定位置。
3）高温导电胶固化。
4）然后使第一腔体4中的芯片5通过键合金线8与陶瓷基体1的线路连接，具体是芯片5的pad通过键合金线8连接对应的键合指14。
5）装配第一盖板41，并通过合金融封工艺密封第一腔体4。
6）上腔装片和分立元器件安装
在第二腔体3中至少设置一个芯片5和至少一个无源分立器件6，如图2所示，设置2个芯片5和2个无源分立器件6，并通过低温导电胶71粘接于陶瓷基体1表面的指定位置；在无源分立器件6的两极之间设有绝缘胶9，如FP4526，绝缘胶9设于无源分立器件6底部与陶瓷基体1表面之间；
7）进行低温导电胶固化工序
8）然后使第二腔体3的芯片5通过键合金线8与陶瓷基体1的线路连接，具体是芯片5的pad通过键合金线8连接对应的键合指14。
9）装配第二盖板31，并通过平行缝焊工艺密封第二腔体3。
10）打标出货。
需要说明的是，由于分立器件不能耐高温，因此上腔采用低温导电胶粘接，采用平行缝焊工艺进行密封。下腔芯片采用高温导电胶粘接，采用密封性更优的合金融封工艺进行密封。该封装过程是由温度梯度决定的，下腔粘片后固化温度峰值温度最低（Min.）310℃，最高（Max.）350，℃；下腔封帽，峰值温度最低（Min.）280℃， 最高（Max.）330℃；上腔粘片峰值温度最低（Min.）150℃，最高（Max.）180℃，下腔封帽，只会在焊接处产生局部高温，腔体内部不会出现明显温升；封装过程中依次从高温步骤向低温步骤进行。
上述实施例提供的异质集成的系统级封装结构及封装方法，实现以单面挖腔陶瓷为封装基体配合柯伐环形成双腔结构，并增设加强筋，键合线、导电胶等为互联材料，合金盖板为密封材料实现有源与无源器件的异质集成，在提高集成度、实现小型化的同时，以高可靠应用、批量生产为目的，综合考虑工艺成熟性与产品可靠性。
以上仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种异质集成的系统级封装结构，其特征在于，包括：
陶瓷基体（1），其一面挖腔形成有第一腔体（4）；
柯伐环（2），设于陶瓷基体（1）另一面，用于形成第二腔体（3）；
第一盖板（41），设于第一腔体（4）开口处，用于封闭第一腔体（4）；
第二盖板（31），设于第二腔体（3）开口处， 用于封闭第二腔体（3）；
第一腔体（4）和第二腔体（3）中分别至少设有一个芯片（5），芯片（5）通过导电胶（7）粘接于陶瓷基体（1）表面；
第一腔体（4）或第二腔体（3）中至少设有一个无源分立器件（6），无源分立器件（6）通过导电胶（7）粘接于陶瓷基体（1）表面；
其中，对于第一腔体（4）和第二腔体（3）中设有无源分立器件（6）的腔体，芯片（5）和无源分立器件（6）通过低温导电胶（71）粘接于陶瓷基体（1）表面的指定位置，该腔体通过平行缝焊工艺密封；对于第一腔体（4）和第二腔体（3）中不含无源分立器件（6）的腔体，芯片（5）通过高温导电胶（72）粘接于陶瓷基体（1）表面的指定位置，该腔体通过合金融封工艺密封；无源分立器件（6）的两极之间具有绝缘胶（9），绝缘胶（9）设于无源分立器件（6）底部与陶瓷基体（1）表面之间；芯片（5）通过键合金线（8）与陶瓷基体（1）的线路连接；
陶瓷基体（1）是由多层陶瓷烧结压制而成，依次包括第一陶瓷体（11）和第二陶瓷体（12），第一陶瓷体（11）包括多层陶瓷，第二陶瓷体（12）包括至少一层陶瓷，第二陶瓷体（12）的单层陶瓷厚度均大于第一陶瓷体（11）的各单层陶瓷厚度，第二陶瓷体（12）的部分区域挖腔至第一陶瓷体（11）与第二陶瓷体（12）贴合的一面以形成第一腔体（4），第二陶瓷体（12）的剩余区域为第一腔体（4）的腔体侧壁。
2.根据权利要求1所述的异质集成的系统级封装结构，其特征在于：
第一腔体（4）具有与陶瓷基体（1）一体成型的至少一个第一加强筋（42），用于将第一腔体（4）分为至少两个腔室；
第二腔体（3）具有固定于第二腔体（3）的至少一个第二加强筋（32），用于将第二腔体（3）分为至少两个腔室；
第一加强筋（42）和第二加强筋（32）垂直布置。
3.根据权利要求2所述的异质集成的系统级封装结构，其特征在于：第二加强筋（32）为柯伐材质，焊接于第二腔体（3）的陶瓷基体（1）表面。
4.根据权利要求2所述的异质集成的系统级封装结构，其特征在于：芯片（5）和无源分立器件（6）容纳于腔室。
5.根据权利要求1所述的异质集成的系统级封装结构，其特征在于：第一陶瓷体（11）具有键合指（14）、预设线路（15）、外部焊盘（16），外部焊盘（16）连接有外引脚（10），芯片（5）的pad通过键合金线（8）连接对应的键合指（14），键合指（14）连接预设线路（15），预设线路（15）连接外部焊盘（16），各层陶瓷之间的预设线路（15）通过设于键合指（14）的过孔（141）导通。
6.一种异质集成的系统级封装结构的封装方法，其特征在于，包括步骤：
通过多层陶瓷烧结压制获得陶瓷基体（1），陶瓷基体（1）依次包括第一陶瓷体（11）和第二陶瓷体（12），第一陶瓷体（11）包括多层陶瓷，第二陶瓷体（12）包括至少一层陶瓷，第二陶瓷体（12）的单层陶瓷厚度均大于第一陶瓷体（11）的各单层陶瓷厚度，在第二陶瓷体（12）的部分区域挖腔至第一陶瓷体（11）与第二陶瓷体（12）贴合的一面以形成第一腔体（4），第二陶瓷体（12）的剩余区域为第一腔体（4）的腔体侧壁；
在陶瓷基体（1）另一面设置柯伐环（2），形成第二腔体（3）；
在第一腔体（4）或第二腔体（3）中的一个腔体中至少设置一个芯片（5），芯片（5）通过高温导电胶（72）粘接于陶瓷基体（1）表面的指定位置；
进行高温导电胶固化工序，然后使芯片（5）通过键合金线（8）与陶瓷基体（1）的线路连接；
装配第一盖板（41），并通过合金融封工艺密封第一腔体（4）；
在第一腔体（4）或第二腔体（3）中的另一个腔体中至少设置一个芯片（5）和至少一个无源分立器件（6），芯片（5）和无源分立器件（6）通过低温导电胶（71）粘接于陶瓷基体（1）表面的指定位置；在无源分立器件（6）的两极之间设有绝缘胶（9），绝缘胶（9）设于无源分立器件（6）底部与陶瓷基体（1）表面之间；
进行低温导电胶固化工序，然后使芯片（5）通过键合金线（8）与陶瓷基体（1）的线路连接；
装配第二盖板（31），并通过平行缝焊工艺密封第二腔体（3）。
7.根据权利要求6所述的异质集成的系统级封装结构的封装方法，其特征在于：
形成第一腔体（4）时，同时形成有至少一个与陶瓷基体（1）一体成型的第一加强筋（42），用于将第一腔体（4）分为至少两个腔室；
形成第二腔体（3）时，同时在第二腔体（3）的陶瓷基体（1）表面焊接有至少一个第二加强筋（32），用于将第二腔体（3）分为至少两个腔室；
第一加强筋（42）和第二加强筋（32）垂直布置。
8.根据权利要求6所述的异质集成的系统级封装结构的封装方法，其特征在于：第一陶瓷体（11）预设有键合指（14）、预设线路（15）、外部焊盘（16），外部焊盘（16）连接有外引脚（10），芯片（5）的pad通过键合金线（8）连接对应的键合指（14），键合指（14）连接预设线路（15），预设线路（15）连接外部焊盘（16），各层陶瓷之间的预设线路（15）通过设于键合指（14）的过孔（141）导通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011128494.3A CN112259507B (zh) | 2020-10-21 | 2020-10-21 | 一种异质集成的系统级封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011128494.3A CN112259507B (zh) | 2020-10-21 | 2020-10-21 | 一种异质集成的系统级封装结构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112259507A CN112259507A (zh) | 2021-01-22 |
| CN112259507B true CN112259507B (zh) | 2024-03-08 |
Family
ID=74245349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011128494.3A Active CN112259507B (zh) | 2020-10-21 | 2020-10-21 | 一种异质集成的系统级封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112259507B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113126878B (zh) * | 2021-03-20 | 2024-05-14 | 北京轩宇空间科技有限公司 | 一种基于SiP的可编程信号处理模块 |
| CN113658875B (zh) * | 2021-08-18 | 2022-06-21 | 深圳市振华微电子有限公司 | 一种中小功率混合集成电路的组装方法 |
| CN117712046B (zh) * | 2024-02-04 | 2024-04-12 | 合肥中航天成电子科技有限公司 | 一种sop型陶瓷外壳封装结构及其封装设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251192A (ja) * | 2007-05-07 | 2007-09-27 | Kyocera Corp | 電子部品実装基板 |
| CN103081099A (zh) * | 2010-08-27 | 2013-05-01 | 株式会社村田制作所 | 半导体装置 |
| CN108428672A (zh) * | 2018-04-17 | 2018-08-21 | 中国电子科技集团公司第二十九研究所 | 超宽带射频微系统的陶瓷双面三维集成架构及封装方法 |
| CN211404480U (zh) * | 2020-03-06 | 2020-09-01 | 上海芯波电子科技有限公司 | 一种分腔陶瓷cqfp封装结构 |
-
2020
- 2020-10-21 CN CN202011128494.3A patent/CN112259507B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251192A (ja) * | 2007-05-07 | 2007-09-27 | Kyocera Corp | 電子部品実装基板 |
| CN103081099A (zh) * | 2010-08-27 | 2013-05-01 | 株式会社村田制作所 | 半导体装置 |
| CN108428672A (zh) * | 2018-04-17 | 2018-08-21 | 中国电子科技集团公司第二十九研究所 | 超宽带射频微系统的陶瓷双面三维集成架构及封装方法 |
| CN211404480U (zh) * | 2020-03-06 | 2020-09-01 | 上海芯波电子科技有限公司 | 一种分腔陶瓷cqfp封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112259507A (zh) | 2021-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112259507B (zh) | 一种异质集成的系统级封装结构及封装方法 | |
| JP2023111931A (ja) | 超小型電子アセンブリの封止 | |
| US6384473B1 (en) | Microelectronic device package with an integral window | |
| TW560020B (en) | A wafer-level package with a cavity and fabricating method thereof | |
| US6731014B2 (en) | Semiconductor package substrate, semiconductor package | |
| US7319598B2 (en) | Electronic component with a housing package | |
| US20040090756A1 (en) | Chip packaging structure and manufacturing process thereof | |
| JP2013042135A (ja) | リードフレーム接続を有するパワーオーバレイ構造 | |
| JP2013517953A (ja) | Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法 | |
| US9818706B2 (en) | Moisture-resistant electronic component, notably microwave, and method for packaging such a component | |
| CN112349691B (zh) | 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构 | |
| CN212303661U (zh) | 小型化高密度高效三维系统级封装电路 | |
| US8786165B2 (en) | QFN/SON compatible package with SMT land pads | |
| CN115274568A (zh) | 一种射频前端三维集成结构 | |
| CN112349698B (zh) | 一种lcp封装基板、制造方法及多芯片系统级封装结构 | |
| CN113937066A (zh) | 一种高散热密度的气密性双面双腔14叠层陶瓷封装结构 | |
| KR102205195B1 (ko) | 반도체 칩 적층 패키지 및 그 제조 방법 | |
| CN113363164A (zh) | 一种方体芯片封装方法及其封装结构 | |
| CN112349696A (zh) | 一种lcp封装基板、制造方法及多芯片系统级封装结构 | |
| CN212907701U (zh) | 一种多级线路板用封装外壳 | |
| Yu et al. | Integrated Circuit Package Types | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| KR100374517B1 (ko) | 전력증폭기 모듈의 구조 및 그 실장방법 | |
| CN114156254A (zh) | 一种基于ltcc基板的soc一体化封装结构及制造方法 | |
| TWI856375B (zh) | 形成微電子組件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |