CN113937066A - 一种高散热密度的气密性双面双腔14叠层陶瓷封装结构 - Google Patents

一种高散热密度的气密性双面双腔14叠层陶瓷封装结构 Download PDF

Info

Publication number
CN113937066A
CN113937066A CN202110989894.1A CN202110989894A CN113937066A CN 113937066 A CN113937066 A CN 113937066A CN 202110989894 A CN202110989894 A CN 202110989894A CN 113937066 A CN113937066 A CN 113937066A
Authority
CN
China
Prior art keywords
layer
cavity
ceramic
chip
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110989894.1A
Other languages
English (en)
Inventor
王璇
刘峰
王安莉
王一帆
张金箭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Research Institute of Telemetry
Aerospace Long March Launch Vehicle Technology Co Ltd
Original Assignee
Beijing Research Institute of Telemetry
Aerospace Long March Launch Vehicle Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Research Institute of Telemetry, Aerospace Long March Launch Vehicle Technology Co Ltd filed Critical Beijing Research Institute of Telemetry
Priority to CN202110989894.1A priority Critical patent/CN113937066A/zh
Publication of CN113937066A publication Critical patent/CN113937066A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，包括陶瓷外壳、芯片和盖板；陶瓷外壳包括叠层结构组成的上腔体和下腔体，部分芯片使用高温导电胶粘接固定在上腔体中，部分芯片使用低温导电胶粘接固定在下腔体背面；陶瓷外壳的材料为氧化铝陶瓷，陶瓷外壳各层结构的空白区域铺铜；下腔体中设置与外部电源连接用于给芯片供电的电源管理系统；芯片通过引线键合的方式与陶瓷外壳连接。本发明采用双面双腔体结构，采用叠层设计，陶瓷管壳叠层共14层，使陶封芯片的尺寸显著减小，内部集成度高，通过将LDO等大功率芯片调整到靠近可伐环边缘、尽量铺铜并在管壳底部添加填充胶、增加了电源管理、预留了散热片面积等提高器件的散热能力。

Description

一种高散热密度的气密性双面双腔14叠层陶瓷封装结构
技术领域
本发明涉及半导体器件技术领域，具体涉及一种高散热密度的气密性双面双腔14叠层陶瓷封装结构。
背景技术
近几年来，随着国内本土封装企业的快速成长以及国外半导体公司向国内大举转移封装测试能力，国内的集成电路封装行业正保持稳定增长的势头。陶瓷封装是用于高可靠度需求的封装主流。在各种IC元器件封装中，陶瓷封装能提供IC芯片气密性保护，使其具有优良的可靠度。
在陶瓷封装设计中，满足整体尺寸要求，并保证极高可靠性尤其是高散热密度是设计中的关键问题。陶瓷封装的形式、阻容元件的取舍、基板选取、管壳结构设计等都会对系统可靠性及成品率带来较大影响。
传统的平铺结构封装设计，在满足部分设计目标的同时，往往存在尺寸大、散热差和板级可靠性低等问题。因此，研究尺寸小、散热性好、集成密度高、机械性能好、应用环境多样以及有良好的SI(Signal Integrity，信号完整性)、PI(Power Integrity，电源完整性)及EMC(Electromagnetic Compatibility，电磁兼容)性能的陶瓷封装，具有非常重要的意义。
发明内容
本发明是为了解决芯片封装的问题，提供一种双面双腔体多芯片陶瓷封装的设计方法，具有高可靠性、高散热密度、高集成密度、小尺寸等特点。
本发明提供一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，包括陶瓷外壳、固定在陶瓷外壳内部的若干个芯片和用于将陶瓷外壳密封的盖板；
陶瓷外壳包括从上到下依次设置的上腔体和下腔体，上腔体和下腔体均为叠层结构，部分芯片使用高温导电胶粘接固定在上腔体中，其余芯片使用低温导电胶粘接固定在下腔体背面；
陶瓷外壳的材料为氧化铝陶瓷，陶瓷外壳各层结构的空白区域铺铜；
下腔体中设置与外部电源连接用于给芯片供电的电源管理系统；
芯片通过引线键合的方式与陶瓷外壳连接；
盖板包括设置在上腔体上部的上盖板和设置在下腔体下部的下盖板，上盖板和下盖板的材料均为柯伐，上盖板与上腔体通过柯伐密封并形成柯伐环，下盖板与下腔体通过柯伐密封并形成柯伐环。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，上腔体包括依次设置的顶层、第一接地层、第一布线层、第二布线层、第一电源层和第一芯片安装层，顶层与上盖板通过柯伐、采用合金封帽的方式密封；
顶层、第一接地层、第一布线层、第二布线层和第一电源层均为中空结构，第一芯片安装层固定芯片；
第一接地层、第一布线层、第二布线层和第一电源层的空白区域铺铜。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，芯片包括FPGA芯片，FPGA芯片使用高温导电胶粘接在第一芯片安装层中央，FPGA芯片包括两层键合指，两层键合指分别位于第一布线层和第二布线层。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，下腔体包括从上到下依次设置的第二电源层、第一内层线路层、第二接地层、第二内层线路层、第三电源层、第四内层线路层、第三接地层和第二芯片安装层；
第二电源层设置在第一芯片安装层的下侧；
第二芯片安装层为陶瓷外壳底层，第二芯片安装层与下盖板通过柯伐、采用平行缝焊的方式密封。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，芯片包括LDO和电容，LDO和电容使用低温导电胶粘接在第二芯片安装层背面，LDO设置在可伐环边缘。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，外部电源为外部低压差线性稳压器，外部低压差线性稳压器的供电方法为：将LDO_SHUTDN引脚接低电平以关闭LDO并连通外部低压差线性稳压器供电。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，还包括设置在陶瓷外壳外部的散热器。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，陶瓷外壳还包括设置在上腔体和下腔体四周的封装引脚，封装引脚进行打弯处理。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，封装引脚的打弯长度为2.64mm，引脚打弯后尺寸为31.28mm*31.28mm，封装引脚的数量为176个。
本发明所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，作为优选方式，下盖板底部填充胶，引线键合的键合丝为金丝，盖板表面镀镍镀金。
本发明的技术解决方案是：一种高散热密度的双面双腔体多芯片陶瓷封装设计，封装外壳采用高温共烧氧化铝陶瓷外壳，氧化铝材料的厚度为254um，导体材料为钨钼合金，密封环材料为柯伐，盖板基材为柯伐，表面镀镍镀金，镍层厚度2.54μm～8.89μm，金层厚度1.52μm～5.7μm；上腔采用金锡合金熔封密封工艺，下腔采用平行缝焊密封工艺；上腔芯片安装采用高温导电胶粘接工艺，下腔芯片和阻容件安装采用低温导电胶粘接工艺；管壳采用叠层设计，内含电源管理；芯片采用引线键合的方式与陶瓷外壳连接，键合丝为金丝，上腔金丝直径为20μm，下腔金丝直径为25μm。上腔体积为284.20mm3，下腔体积为384.89mm3。该器件重量不大于15.5±1g(含引线框架)，12.5±1g(成型后)。
本发明提出了一种高可靠性高散热密度的气密性双面双腔体多芯片陶瓷封装设计方案。陶瓷管壳叠层共14层，实现了结构小型化，考虑到高散热性、电源信号完整性、抗干扰性和高速信号适应性，分别进行分层设计和相邻设计。管壳采用厚度为254um的氧化铝材料，封装形式采用芯片平铺的方式进行组装，表层采用合金封帽的方式密封，底层采用平行缝焊的方式密封。芯片粘接采用高温导电胶，电容焊接采用低温银胶。芯片采用引线键合的方式与基板连接。陶瓷管壳上腔体为合金熔封腔体一侧，结构密度大，只装配FPGA芯片，芯片位于管壳中间，FPGA芯片键合密度大，该侧有两层键合指，分别在L3_wire2层和L4_wire1层。
在产品布局方面，陶瓷管壳下腔体为可伐环一侧，该侧包含除FPGA芯片外的所有的芯片和滤波电容，内部集成度高，实现微系统功能，但同时也带来散热问题。双腔中有一个腔体更靠近印制板，也会带来散热问题。为保证散热性，本发明进行了一系列散热设计。
首先底部芯片布局方式根据信号的分布布局，并且根据JA热预仿真的结果进行布局优化，热仿真分析结果中LDO芯片为该管壳系统中最高结温点。布局过程中为了改善LDO等大功率芯片散热条件，尽量将大功率芯片调整到靠近可伐环边缘，以至于芯片的热能够尽快到达可伐环，通过可伐环传到产品表面。
其次在叠层设计方面，在电源平面层、地平面层及布线层的设计上，对于空白区域，都尽量铺铜，尽量增加敷铜的厚度。从而增加整个管壳的散热能力。通过采用添加底部填充胶的方式，可以将SIP(系统级封装)内部所有的芯片的最高结温控制在150℃以下，使芯片无散热失效风险。装片工艺采用导电胶粘结工艺，合金一侧采用高温导电胶，可伐一侧采用低温导电胶，低温导电胶的失效温度为330℃，高温导电胶的失效温度高于低温导电胶，装配过程种导电胶不存在失效风险。
为保证高温环境下多重防护，在产品布局方面，还增加了电源管理，可根据具体需求，选择外部LDO供电，此时，内部LDO的功耗为0，完全由外部LDO进行供电，能降低芯片的最高结温，减少内部热量的产生，增加整个管壳的散热能力。
在系统结构方面，考虑SiP外部环境和内部主动发热元件(裸芯片)的温差，预留了散热片面积，可根据具体需求增加散热器来提高器件的散热能力。根据系统结构和元件布局，建立散热器散热模型。
本发明的引脚成形方案符合QJ3171标准。在符合此标准的前提下，引脚做到了最短，从而减小了SIP芯片的整体尺寸。
本发明具有以下优点：
(1)本发明采用双面双腔体结构，采用叠层设计，陶瓷管壳叠层共14层，使陶封芯片的尺寸显著减小，内部集成度高。
(2)本发明在产品布局方面，主要将LDO(Low Dropout Regulator，低压差线性稳压器)等大功率芯片调整到靠近可伐环边缘，以至于芯片的热能够尽快到达可伐环，通过可伐环传到产品表面，改善了大功率芯片的散热条件，增加整个管壳的散热能力。
(3)本发明在叠层设计方面，主要通过在电源平面层、地平面层及布线层的空白区域，都尽量铺铜并在管壳底部添加填充胶这种简单的方式，降低SIP内部所有的芯片的结温，有效降低芯片散热失效风险，增加整个管壳的散热能力。
(4)本发明在产品布局方面，还增加了电源管理，可根据具体需求，选择外部LDO供电，能降低芯片的最高结温，减少内部热量的产生，增加整个管壳的散热能力。
(5)本发明在系统结构方面，预留了散热片面积，可根据具体需求增加散热器来提高器件的散热能力。
(6)本发明采用的双面双腔体陶瓷封装形式，在满足管壳严格的尺寸要求的同时，还能够保证封装引脚数量。管壳尺寸能做到26mm*26mm，加上两边各出2mm的引脚，整体尺寸能控制在30mm*30mm。同时，板级应用的可靠性非常高。
附图说明
图1为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构侧剖视图；
图2为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构上腔体面平图；
图3为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构下腔体面平图；
图4为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构JA散热器模型图；
图5为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构散热器模型立体图；
图6为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构电源层铺铜示意图；
图7为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构接地层铺铜示意图；
图8为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构布线层铺铜示意图；
图9为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构引脚打弯示意图；
图10为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构125℃时SIP相关温度云总图；
图11为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构125℃时上腔体SIP相关温度云图；
图12为一种高散热密度的气密性双面双腔14叠层陶瓷封装结构125℃时下腔体SIP相关温度云图。
附图标记：
1、陶瓷外壳；11、上腔体；12、下腔体；13、封装引脚；2、芯片；21、渗FPGA芯片；22、LDO；23、电容；3、盖板；31、上盖板；32、下盖板；4、散热器。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例1
如图1所示，一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，包括陶瓷外壳1、固定在陶瓷外壳1内部的若干个芯片2和用于将陶瓷外壳1密封的盖板3；
陶瓷外壳1包括从上到下依次设置的上腔体11和下腔体12，上腔体11和下腔体12均为叠层结构，部分芯片2使用高温导电胶粘接固定在上腔体11中，其余芯片2使用低温导电胶粘接固定在下腔体12背面；
陶瓷外壳1的材料为氧化铝陶瓷，陶瓷外壳1各层结构的空白区域铺铜；
下腔体12中设置与外部电源连接用于给芯片2供电的电源管理系统；
芯片2通过引线键合的方式与陶瓷外壳1连接；
盖板3包括设置在上腔体11上部的上盖板31和设置在下腔体12下部的下盖板32，上盖板31和下盖板32的材料均为柯伐，上盖板31与上腔体11通过柯伐密封并形成柯伐环，下盖板32与下腔体12通过柯伐密封并形成柯伐环。
实施例2
如图1-5所示，一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，包括陶瓷外壳1、固定在陶瓷外壳1内部的若干个芯片2、用于将陶瓷外壳1密封的盖板3和设置在陶瓷外壳1外部的散热器4；陶瓷外壳1包括从上到下依次设置的上腔体11、下腔体12和设置在上腔体11、下腔体12四周的封装引脚13，上腔体11和下腔体12均为叠层结构；
部分芯片2使用高温导电胶粘接固定在上腔体11中，其余芯片2使用低温导电胶粘接固定在下腔体12背面；
陶瓷外壳1的材料为氧化铝陶瓷，如图6-8所示，陶瓷外壳1各层结构的空白区域铺铜；
下腔体12中设置与外部电源连接用于给芯片2供电的电源管理系统；
如图9所示，封装引脚13进行打弯处理；封装引脚13的打弯长度为2.64mm，引脚打弯后尺寸为31.28mm*31.28mm，封装引脚13的数量为176个；
芯片2通过引线键合的方式与陶瓷外壳1连接；引线键合的键合丝为金丝；
盖板3包括设置在上腔体11上部的上盖板31和设置在下腔体12下部的下盖板32，上盖板31和下盖板32的材料均为柯伐，上盖板31与上腔体11通过柯伐密封并形成柯伐环，下盖板32与下腔体12通过柯伐密封并形成柯伐环，芯片2中的大功率芯片设置在可伐环一侧，大功率芯片通过JA预热仿真的结果确定，如图10-12所示；
上腔体11包括依次设置的顶层、第一接地层、第一布线层、第二布线层、第一电源层和第一芯片安装层，顶层与上盖板31通过柯伐、采用合金封帽的方式密封；
顶层、第一接地层、第一布线层、第二布线层和第一电源层均为中空结构，第一芯片安装层固定芯片2；
第一接地层、第一布线层、第二布线层和第一电源层的空白区域铺铜；
下腔体12包括从上到下依次设置的第二电源层、第一内层线路层、第二接地层、第二内层线路层、第三电源层、第四内层线路层、第三接地层和第二芯片安装层；
第二电源层设置在第一芯片安装层的下侧；
第二芯片安装层为陶瓷外壳1底层，第二芯片安装层与下盖板32通过柯伐、采用平行缝焊的方式密封；
芯片2包括FPGA芯片21、LDO22和电容23，FPGA芯片21使用高温导电胶粘接在第一芯片安装层中央，FPGA芯片21包括两层键合指，两层键合指分别位于第一布线层和第二布线层；
LDO22和电容23使用低温导电胶粘接在第二芯片安装层背面，LDO22设置在可伐环边缘；
外部电源为外部低压差线性稳压器，外部低压差线性稳压器的供电方法为：将LDO_SHUTDN引脚接低电平以关闭LDO22并连通外部低压差线性稳压器供电；
下盖板32底部填充胶，盖板3表面镀镍镀金。
实施例3
如图1-5所示，一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，陶瓷外壳1为陶瓷管壳叠层，共14层，如下表所示，实现了结构小型化，考虑到高散热性、电源信号完整性、抗干扰性和高速信号适应性，分别进行分层设计和相邻设计。管壳采用厚度为254um的氧化铝材料，管壳体整体厚度为3.302+/-0.33mm，腔体深度为1.27+/-0.13mm。如图2-3所示，管壳体平面尺寸为26mm*26mm，采用176个左右的封装引脚数量，封装形式采用芯片平铺的方式进行组装，表层采用合金封帽的方式密封，底层采用平行缝焊的方式密封。芯片粘接采用高温导电胶，电容焊接采用低温银胶。芯片采用引线键合的方式与基板连接。陶瓷管壳上腔体为合金熔封腔体一侧，结构密度大，只装配FPGA芯片21，芯片位于陶瓷外壳1中间，FPGA芯片21键合密度大，该侧有两层键合指，分别在L3_wire2层和L4_wire1层。
层名 厚度 材料 备注
Surface 10 W/Mo 腔体顶层
254 氧化铝陶瓷 腔体
L2_GND 5 W/Mo
254 氧化铝陶瓷 腔体
L3_WIRE2 10 W/Mo 外层键合
254 氧化铝陶瓷 腔体
L4_WIRE1 10 W/Mo 内层键合
254 氧化铝陶瓷 腔体
L5_VCC1.5 5 W/Mo 电源层
254 氧化铝陶瓷 腔体
L6_GND 5 W/Mo 芯片安装层
254 氧化铝陶瓷
L7_POWER 5 W/Mo 电源层
254 氧化铝陶瓷
L8_SIG 10 W/Mo 内层线路
254 氧化铝陶瓷
L9_GND 5 W/Mo 地层
254 氧化铝陶瓷
L10_SIG 10 W/Mo 内层线路
254 氧化铝陶瓷
L11_VCC1.5 5 W/Mo 电源层
254 氧化铝陶瓷
如图3所示，在产品布局方面，陶瓷管壳下腔体12为可伐环一侧，该侧包含除FPGA芯片21外的所有的芯片和滤波电容，内部集成度高，实现微系统功能，但同时也带来散热问题。双腔中有一个腔体更靠近印制板，也会带来散热问题。为保证散热性，本发明进行了一系列散热设计。
首先底部芯片布局方式根据信号的分布布局，并且根据JA热预仿真的结果进行布局优化，热仿真分析结果中LDO22为该管壳系统中最高结温点。布局过程中为了改善LDO22等大功率芯片散热条件，尽量将大功率芯片调整到靠近可伐环边缘，以至于芯片的热能够尽快到达可伐环，通过可伐环传到产品表面。
其次在叠层设计方面，在电源平面层、地平面层及布线层的设计上，对于空白区域，都尽量铺铜，尽量增加敷铜的厚度，如图6-8所示。从而增加整个管壳的散热能力。如图10-12所示，通过采用添加底部填充胶的方式，可以将SIP(系统级封装)内部所有的芯片的最高结温控制在150℃以下，使芯片无散热失效风险。装片工艺采用导电胶粘结工艺，合金一侧采用高温导电胶，可伐一侧采用低温导电胶，低温导电胶的失效温度为330℃，高温导电胶的失效温度高于低温导电胶，装配过程种导电胶不存在失效风险。
为保证高温环境下多重防护，在产品布局方面，还增加了电源管理，可根据具体需求，选择外部LDO供电，此时，内部LDO的功耗为0，完全由外部LDO进行供电，能降低芯片的最高结温，减少内部热量的产生，增加整个管壳的散热能力。内核电源外供LDO的应用方法：将电路的LDO_SHUTDN引脚接低电平以关闭内部LDO，内核电源1.5V由外部LDO提供。外接LDO的输出电压必须符合如下要求：输出电压值为1.5V；纹波小于5％。
在系统结构方面，考虑SiP外部环境和内部主动发热元件(裸芯片)的温差，预留了散热片面积，可根据具体需求增加散热器4来提高器件的散热能力。如图4-5所示，根据系统结构和元件布局，建立散热器散热模型。采用铝型材散热器，尺寸为20.9mm*20.9mm，翅片厚度2mm，间隙2mm，基座厚度及散热器高度可变。通过JA热仿真可知，小散热器的结温降低效果有限，而大散热器会需要更多的装配空间，需要根据实际情况选用。本发明的一系列散热设计均通过了JA热仿真和测试验证。
如图9所示，本发明的引脚成形方案符合QJ3171标准。在符合此标准的前提下，引脚做到了最短，从而减小了SIP芯片的整体尺寸。进行引脚打弯，打弯长度为2.64mm，引脚打弯后尺寸为31.28mm*31.28mm，
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：包括陶瓷外壳(1)、固定在所述陶瓷外壳(1)内部的若干个芯片(2)和用于将所述陶瓷外壳(1)密封的盖板(3)；
所述陶瓷外壳(1)包括从上到下依次设置的上腔体(11)和下腔体(12)，所述上腔体(11)和所述下腔体(12)均为叠层结构，部分所述芯片(2)使用高温导电胶粘接固定在所述上腔体(11)中，其余所述芯片(2)使用低温导电胶粘接固定在所述下腔体(12)背面；
所述陶瓷外壳(1)的材料为氧化铝陶瓷，所述陶瓷外壳(1)各层结构的空白区域铺铜；
所述下腔体(12)中设置与外部电源连接用于给所述芯片(2)供电的电源管理系统；
所述芯片(2)通过引线键合的方式与所述陶瓷外壳(1)连接；
所述盖板(3)包括设置在所述上腔体(11)上部的上盖板(31)和设置在所述下腔体(12)下部的下盖板(32)，所述上盖板(31)和所述下盖板(32)的材料均为柯伐，所述上盖板(31)与所述上腔体(11)通过柯伐密封并形成柯伐环，所述下盖板(32)与所述下腔体(12)通过柯伐密封并形成柯伐环。
2.根据权利要求1所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：所述上腔体(11)包括依次设置的顶层、第一接地层、第一布线层、第二布线层、第一电源层和第一芯片安装层，所述顶层与所述上盖板(31)通过柯伐、采用合金封帽的方式密封；
所述顶层、所述第一接地层、所述第一布线层、所述第二布线层和所述第一电源层均为中空结构，所述第一芯片安装层固定所述芯片(2)；
所述第一接地层、所述第一布线层、所述第二布线层和所述第一电源层的空白区域铺铜。
3.根据权利要求2所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：所述芯片(2)包括FPGA芯片(21)，所述FPGA芯片(21)使用高温导电胶粘接在所述第一芯片安装层中央，所述FPGA芯片(21)包括两层键合指，所述两层键合指分别位于所述第一布线层和所述第二布线层。
4.根据权利要求2所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：所述下腔体(12)包括从上到下依次设置的第二电源层、第一内层线路层、第二接地层、第二内层线路层、第三电源层、第四内层线路层、第三接地层和第二芯片安装层；
所述第二电源层设置在所述第一芯片安装层的下侧；
所述第二芯片安装层为所述陶瓷外壳(1)底层，所述第二芯片安装层与所述下盖板(32)通过柯伐、采用平行缝焊的方式密封。
5.根据权利要求4所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：所述芯片(2)包括LDO(22)和电容(23)，所述LDO(22)和所述电容(23)使用低温导电胶粘接在所述第二芯片安装层背面，所述LDO(22)设置在所述可伐环边缘。
6.根据权利要求5所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：所述外部电源为外部低压差线性稳压器，所述外部低压差线性稳压器的供电方法为：将LDO_SHUTDN引脚接低电平以关闭所述LDO(22)并连通所述外部低压差线性稳压器供电。
7.根据权利要求1所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：还包括设置在所述陶瓷外壳(1)外部的散热器(4)。
8.根据权利要求1所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：所述陶瓷外壳(1)还包括设置在所述上腔体(11)和所述下腔体(12)四周的封装引脚(13)，所述封装引脚(13)进行打弯处理。
9.根据权利要求8所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：所述封装引脚(13)的打弯长度为2.64mm，引脚打弯后尺寸为31.28mm*31.28mm，所述封装引脚(13)的数量为176个。
10.根据权利要求1所述的一种高散热密度的气密性双面双腔14叠层陶瓷封装结构，其特征在于：所述下盖板(32)底部填充胶，所述引线键合的键合丝为金丝，所述盖板(3)表面镀镍镀金。
CN202110989894.1A 2021-08-26 2021-08-26 一种高散热密度的气密性双面双腔14叠层陶瓷封装结构 Pending CN113937066A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110989894.1A CN113937066A (zh) 2021-08-26 2021-08-26 一种高散热密度的气密性双面双腔14叠层陶瓷封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110989894.1A CN113937066A (zh) 2021-08-26 2021-08-26 一种高散热密度的气密性双面双腔14叠层陶瓷封装结构

Publications (1)

Publication Number Publication Date
CN113937066A true CN113937066A (zh) 2022-01-14

Family

ID=79275064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110989894.1A Pending CN113937066A (zh) 2021-08-26 2021-08-26 一种高散热密度的气密性双面双腔14叠层陶瓷封装结构

Country Status (1)

Country Link
CN (1) CN113937066A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116963417A (zh) * 2023-07-31 2023-10-27 杭州芯正微电子有限公司 一种数字隔离器陶瓷封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116963417A (zh) * 2023-07-31 2023-10-27 杭州芯正微电子有限公司 一种数字隔离器陶瓷封装结构

Similar Documents

Publication Publication Date Title
US5444298A (en) Voltage converting integrated circuit package
JP2909704B2 (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
US20090194864A1 (en) Integrated module for data processing system
CN109411370B (zh) 一种倒装焊芯片的htcc系统级封装结构及封装方法
CN107749411B (zh) 双面SiP的三维封装结构
CN105428321B (zh) 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
CN113471186B (zh) 卫星通信多通道射频收发接口单元3d集成封装架构
JPH0758276A (ja) マルチチップ・モジュール
CN105762117A (zh) 一种ltcc基板的交错层叠三维封装结构
CN105870085B (zh) 一种氮化铝多层陶瓷无引线片式载体封装外壳
KR20090021452A (ko) 반도체 패키지
CN112259507B (zh) 一种异质集成的系统级封装结构及封装方法
CN111698824B (zh) 一种自气密封装功能模块的一体化互联结构及实现方法
CN113937066A (zh) 一种高散热密度的气密性双面双腔14叠层陶瓷封装结构
CN116895614B (zh) 一种三维异构集成的毫米波系统封装结构
CN210866150U (zh) 一种立体集成整流阵列
CN115274568A (zh) 一种射频前端三维集成结构
CN103368513A (zh) 一种双通道微波功率放大模块
CN202906868U (zh) 无引线大功率光mos固体继电器
CN110867415A (zh) 一种立体集成整流阵列及其制作方法
CN205355030U (zh) 一种复合基板一体化封装结构
CN115188746B (zh) 一种用于计算机微系统的电子封装结构
CN212907701U (zh) 一种多级线路板用封装外壳
CN117202545B (zh) 一种宇航模块电源的高密度封装结构
KR100381409B1 (ko) 마이크로파 모듈의 구조 및 그 실장방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination