JP2007251192A - 電子部品実装基板 - Google Patents
電子部品実装基板 Download PDFInfo
- Publication number
- JP2007251192A JP2007251192A JP2007122634A JP2007122634A JP2007251192A JP 2007251192 A JP2007251192 A JP 2007251192A JP 2007122634 A JP2007122634 A JP 2007122634A JP 2007122634 A JP2007122634 A JP 2007122634A JP 2007251192 A JP2007251192 A JP 2007251192A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- electronic component
- main surface
- wiring conductor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 配線導体の高密度、電子部品の高密度実装が可能な両面にキャビティーを有し、製造方法が簡単な電子部品実装基板を提供する。
【解決手段】 電子部品実装基板は、層間に内部配線導体3を介在させて複数のセラミック層1a〜1fを積層するとともに、一方主面およびこれと対向する他方主面に、形状が異なる凹部状のキャビティー2a,2fを形成して成る積層セラミック回路基板10と、キャビティー2a,2f内に実装される電子部品5a,5fとを備え、積層セラミック回路基板10は、一方主面のキャビティー2aが、平面透視において他方主面のキャビティー2fの形成領域内に配置され、中間積層体10bを介して他方主面のキャビティー2fと背合わせに形成されている。製造方法が簡単な積層セラミック回路基板に高密度に電子部品が実装される。
【選択図】 図1
【解決手段】 電子部品実装基板は、層間に内部配線導体3を介在させて複数のセラミック層1a〜1fを積層するとともに、一方主面およびこれと対向する他方主面に、形状が異なる凹部状のキャビティー2a,2fを形成して成る積層セラミック回路基板10と、キャビティー2a,2f内に実装される電子部品5a,5fとを備え、積層セラミック回路基板10は、一方主面のキャビティー2aが、平面透視において他方主面のキャビティー2fの形成領域内に配置され、中間積層体10bを介して他方主面のキャビティー2fと背合わせに形成されている。製造方法が簡単な積層セラミック回路基板に高密度に電子部品が実装される。
【選択図】 図1
Description
本発明は、表裏両主面に半導体チップや各種電子部品を収容するキャビティーを形成した積層セラミック回路基板に電子部品が収容された電子部品実装基板に関するものである。
従来、両主面にキャビティーを有する積層セラミック回路基板は、特開平6−302709号、特開平8−330509号が知られている。
何れの従来技術においても見掛け上、表裏両主面に半導体チップや各種電子部品を収容するキャビティーが形成されているものの、実際には一方主面、例えば裏面側にキャビティーが形成されている積層セラミック回路基板の表面側に、金属製、またはセラミック製の枠体などを接着接合して、両主面にキャビティーを有する積層セラミック回路基板としており、真の両主面にキャビティーを有する積層セラミック回路基板ではなかった。
上述の構造では、高密度配線化された積層セラミック回路基板を達成することが困難であった。即ち、疑似的にキャビティーを形成するために積層セラミック層回路基板に接合した枠体には、内部配線導体を形成することができず、同時に枠体の表面に所定外部配線導体を形成できないためである。
これは、積層セラミック回路基板の表面と枠体との間を絶縁性接着剤で接合しようとすると、枠体内に内部配線導体を形成しても根本的に積層セラミック回路基板の表面に形成した外部配線導体との電気的な接続は達成できず、また、導電性接着剤を用いて枠体を積層セラミック回路基板に接合しようとすると、積層セラミック回路基板の表面に形成した外部配線導体どうしが短絡してしまう。
また、積層セラミック回路基板に枠体を接合するため、その製造工程に全く異質な工程が付加されることになり、製造工程が煩雑になり、また、枠体に囲まれたキャビティーの気密性信頼性が低下してしまうという問題があった。
特開平6−302709号公報
特開平8−330509号公報
また、両主面にキャビティーを有する積層セラミック回路基板を、内部配線導体、外部配線導体となる導体パターンが形成された複数枚のセラミックグリーンシートの載置、積層圧着および焼成という製造方法で製造する場合には、一方主面側の複数の枠状のセラミックグリーンシート、複数の矩形状のセラミックグリーンシート、裏面側の複数の枠状セラミックグリーンシートを積層して圧着を行なう必要があるが、圧着時に、両キャビティーの底面となる矩形状セラミックグリーンシート部分には、均一な圧力がかからず、その結果、焼成後、矩形状セラミックグリーンシートの層間で剥離現象が発生してしまう。
また、セラミックグリーンシートの圧着時に、上金型および下金型にキャビティーの形状に合致した突部を形成しておくことも考えられるが、キャビティー形状の変更にともなってこのような治具を変える必要があり、実用的ではなかった。
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、両主面にも配線導体を形成でき、しかも、キャビティーの形状が変わっても簡単に製造することができる両面にキャビティーを有する積層セラミック回路基板およびその製造方法を提供するものである。
本発明の電子部品実装基板は、一方主面およびこれと対向する他方主面にキャビティーを背合わせに形成して成る積層セラミック回路基板と、前記キャビティー内に実装される電子部品とを備え、前記積層セラミック回路基板の一方主面のキャビティー開口は、平面透視において、前記他方主面のキャビティー開口の内側に位置し、前記一方主面のキャビティーの内側壁の位置と前記他方主面のキャビティーの内側壁の位置とが重ならないことを特徴とする。
また、本発明の電子部品実装基板は、一方主面側キャビティーの周囲を構成する第1積層体と、他方主面側キャビティーの周囲を構成する第2積層体とが中間積層体の一方主面およびこれと対向する他方主面に順次積層され、両主面にキャビティーが背合わせに形成された電子部品実装基板において、前記第2積層体と前記中間積層体との接合面は、平面透視して、前記第1積層体と前記中間積層体との接合面の範囲内になるように形成され、前記第2積層体の前記中間積層体との接合面とキャビティーとの境界が、前記第1積層体と前記中間積層体との接合面内に位置するように形成されていることを特徴とする。
また、好ましくは、上記本発明の電子部品実装基板において、前記積層セラミック回路基板に内部配線導体および外部配線導体の少なくとも一方が形成されていることを特徴とする。
また、好ましくは、上記本発明の電子部品実装基板において、前記第1積層体,前記第2積層体および前記中間積層体の少なくとも一つの積層体は、複数のセラミック層が積層されて成り、内部配線導体および外部配線導体の少なくとも一方が形成されていることを特徴とする。
また、好ましくは、上記本発明の電子部品実装基板において、前記外部配線導体は、前記内部配線導体と電気的に接続されていることを特徴とする。
また、好ましくは、上記本発明の電子部品実装基板において、前記一方主面のキャビティーおよび前記他方主面のキャビティーの少なくともいずれかのキャビティー内に、前記内部配線導体と電気的に接続された所定配線導体が形成されていることを特徴とする。
また、好ましくは、上記本発明の電子部品実装基板において、前記一方主面のキャビティー内に実装された電子部品と前記他方主面のキャビティー内に実装された電子部品とが背合わせに配置されていることを特徴とする。
本発明の電子部品実装基板によれば、表裏両主面にキャビティーが形成されていることにより、積層セラミック回路基板の両主面にそれぞれ半導体チップ、電子部品を配置することができるため、基板の大型化が防止でき、高密度の電子部品実装基板が達成される。
また本発明の、表裏両主面にキャビティーを有する電子部品実装基板によれば、両主面のキャビティーの開口周囲の積層部分に内部配線導体を内層することができ、その表面に外部配線導体を形成することができ、しかも、両主面のキャビティーに各種電子部品を収容することができるため、高密度配線および高密度実装可能な電子部品実装基板となる。
しかも、両主面側のキャビティーの周囲の表面にも、内部配線導体に接続した外部配線導体を形成することができ、非常に高密度配線の電子部品実装基板が達成される。
また、上述の構造の両主面にキャビティーを有する積層セラミック回路基板は、グリーンシートの圧着、焼成で形成しても、圧着のムラ、圧着不足によるセラミック層間の剥離が発生することがない。しかも、従来のようにグリーンシートの積層圧着のみで製造できるため、非常に実用に適した電子部品実装基板となる。
以下、本発明の電子部品実装基板およびその製造方法を図面に基づいて説明する。
図1(a)は、本発明に係る電子部品実装基板の断面図であり、図1(b)は、表裏キャビティーの位置関係を示す平面図である。
図において、10は積層セラミック回路基板であり、積層セラミック回路基板10は、例えばセラミック層1a〜1fからなる積層基板1と、積層基板1の表面(一方主面)に形成されたキャビティー2aと、積層基板1の裏面(他方主面)に形成されたキャビティー2fと、積層基板1の内部に形成された内部配線導体3と、積層基板1の両主面に形成された外部配線導体4a、4fと、キャビティー2aに収納配置された電子部品5aと、キャビティー2fに収納配置された電子部品5fと、外部配線導体4aに接続した各種電子部品6とから構成されている。
尚、図1(b)は、表面のキャビティー2aと裏面のキャビティー2fの位置関係を明示するため、外部配線導体4a、4fや電子部品5a、5f、6を省略している。
積層基板1は、表面側から枠状セラミック層1a、1b、矩形状セラミック層1c、1d、枠状セラミック層1e、1fが積層されている。この枠状セラミック層1a、1bによって、表面側キャビティー2aの周囲が構成され、矩形状セラミック層1cによって表面側キャビティー2aの底面が構成される。同様に、枠状セラミック層1e、1fによって、裏面側キャビティー2fの周囲が構成され、矩形状セラミック層1dによって裏面側キャビティー2fの底面が構成される。
しかも、各セラミック層1a〜1fの層間に内部配線導体3および各セラミック層を貫くようにスルーホール導体7が形成されている。また、積層基板1の表面を構成するセラミック層1aの表面には、外部配線導体4aが、積層基板1の裏面を構成するセラミック層1fの表面(接合されない面)には、外部配線導体4fが形成されている。尚、セラミック層1cが露出する表面側キャビティー2aの底面部分に、所定配線導体3aが、セラミック層1dが露出する裏面側キャビティー2fの底面部分に、所定配線導体3fが夫々形成されている。
ビアホール導体7は、各セラミック層1a〜1fの層間に配置されて内部配線導体3どうしを接続したり、また、内部配線導体3と外部配線導体4a、4fとを接続するための導体であり、所定配線導体3a、3fは、各種電子部品5a、5fを接合または接続するための導体である。
各セラミック層1a〜1fは、アルミナ、ムライト、酸化チタン、チタン酸バリウムなどの絶縁性セラミックやアルミナと低融点ガラス成分とからなるガラス−セラミックなどから構成されている。
内部配線導体3、所定配線導体3a、3f、ビアホール導体7は、タングステン系(タングステン単体およびその合金)、モリブデン系、銀系、銅系などの導体からなり、その厚みは8〜15μm程度であり、ビアホール導体7の直径は任意な値とすることができるが、例えば直径は50〜150μmである。
また、外部配線導体4a、4fは、積層基板1のキャビティー2a、2fの周囲表面に形成され、端子電極として作用し、また、電子部品6を接続するための接続パッドとしても作用するものであり、タングステン系(タングステン単体およびその合金)、モリブデン系、銀系、銅系などの導体からなり、さらに必要に応じて表面にメッキ処理が施されている。
尚、キャビティー2a、2fの底面で、電子部品5a、5fと接合する所定配線導体3a、3fは、内部配線導体3と同一工程で形成され、必要に応じて、外部配線導体4a、4fと同一工程でメッキ被覆される。
また、積層基板1の表面には、概略矩形状で開口した所定深さを有するキャビティー2aが形成され、このキャビティー2a内には、所定配線導体3aに接合または接続された電子部品5aが収納配置され、ワイヤボンディング細線などにより、外部配線導体4aに電気的に接続されている。また、積層基板1の裏面には、概略矩形状で開口した所定深さを有するキャビティー2fが形成され、このキャビティー2f内には、所定配線導体3fに接続された電子部品5f、5fが収納配置されている。
ここで、積層基板1を厚み方向に3つに分解すると、セラミック層1a、1bから構成された表面側の第1枠状積層体10a、セラミック層1c、1dから構成された矩形状の中間積層体10bおよび裏面側の第2枠状積層体10cとに分けられる。
即ち、第1枠状積層体(第1積層体)10aは、表面側キャビティー2aの開口周囲となる部位であり、第2枠状積層体(第2積層体)10cは、裏面側キャビティー2fの開口周囲となる部位であり、中間積層体10bは両キャビティー2a、2fの底面を構成するものである。しかも、各積層体10a〜10cの何れにも内部配線導体3が形成されている。
即ち、両キャビティー2a、2fの開口周囲の表面に、外部配線導体4a、4fを形成しても、キャビティー2a、2fの開口周囲を構成する枠状積層体10a、10bに内層された内部配線導体3とビアホール導体7を介して電気的に接続される。従って、全体として高密度配線化した積層セラミック回路基板となる。
ここで、積層基板1の両主面に形成されたキャビティー2a、2fの位置関係を説明すると、表面側キャビティー2aは、平面透視した投影平面上、裏面側キャビティー2fの開口内に配置されている。これによって、従来のように積層セラミック回路基板を、セラミックグリーンシートの積層圧着方式で簡単に両面にキャビティー2a、2fを有する積層セラミック回路基板10が達成できる。
その製造方法を図2の工程流れ図に沿って説明する。
まず、表面側の枠状積層体10aとなる未焼成の第1枠状積層体10aを形成する。
具体的には、セラミック層1a、1bとなるセラミックグリーンシートを用意し、シートの表面に内部配線導体3、外部配線導体4aとなる導体パターンを形成し、グリーンシートの厚み方向にスルーホール導体7となる導体を形成する。そして、このグリーンシートを積層し、所定圧力を与えて圧着する。その後、グリーンシート積層体に、キャビティー2aの形状に応じて、プレス打ち抜きを行なう。これにより、未焼成の第1枠状積層体10aが完成する。尚、予め開口が形成された枠状のセラミックグリーンシートを積層し、圧着を行なっても構わない。
次に、中間積層体10bとなる未焼成の矩形状積層体を形成する。具体的には、セラミック層1c、1dとなるセラミックグリーンシートを用意し、グリーンシートの主面に、内部配線導体3、所定配線導体3a、3fとなる導体パターンを形成し、各グリーンシートの厚み方向にスルーホール導体7となる導体を形成する。その後、矩形状のセラミックグリーンシートを積層し、圧着を行なう。
次に、裏面側の枠状積層体10cとなる未焼成の第2枠状積層体10cを形成する。
具体的には、セラミック層1e、1fとなるセラミックグリーンシートを用意し、シートの表面に内部配線導体3、外部配線導体4fとなる導体パターンを形成し、グリーンシートの厚み方向にスルーホール導体7となる導体を形成する。そして、このグリーンシートを積層し、所定圧力を与えて圧着する。その後、グリーンシート積層体に、キャビティー2fの形状に応じて、プレス打ち抜きを行なう。これにより、未焼成の第2枠状積層体10cが完成する。尚、予め開口が形成された枠状のセラミックグリーンシートを積層し、接合を行なっても構わない。
次に、第1回目の接合圧着を行なう。具体的には、未焼成中間積層体の表面側主面に、未焼成の第1枠状積層体10aを位置合わせして載置し、所定圧力を与えて、接合を行なう。この時、両者の接合面は、全面が平面となっているため、接合圧着時の圧力が両者の接合領域に均一に与えられ、安定した圧着接合が達成される。
次に、第2回目の接合圧着を行なう。具体的には、上述の第1回目の圧着によって接合した第1枠状積層体10aと中間積層体10bとの接合体の裏面側主面に、未焼成の第2枠状積層体10cを位置合わせして載置し、両者に所定圧力を与えて接合を行なう。この時、第2枠状積層体10cの表面が、第1枠状積層体10aの開口周囲の表面部分内に位置しているため、この第2回目の圧着時の圧力が、第2枠状積層体10cと、未焼成の矩形状積層体との接合面に均一な圧力がかかり、安定した圧着が達成される。
これによって、両主面にキャビティー2a、2fとなる凹部が形成された未焼成状態の積層基板が達成される。
次に、この未焼成の積層回路基板の焼成処理を行なう。この焼成条件は、セラミック層となる材料、各導体パターン、導体によって決定され、例えば、セラミック層にガラス−セラミック、配線導体等に銀系導体を使用した場合には、大気雰囲気中に例えばピーク温度850℃で約2時間程度の焼成が行われる。この焼成工程によって、積層基板1の両主面にキャビティー2a、2fが形成され、その内部に内部配線導体3、ビアホール導体7が形成され、キャビティー2a、2fの周囲の表面に外部配線導体4a、4fが形成され、キャビティー2a、2fの底面に所定配線導体3a、3fが形成されることになる。そして、必要に応じて、外部配線導体4a、4fや所定配線導体3a、3fにメッキ被覆を行なう。
次に、電子部品5a、5f、6を実装する。まず、キャビティー2a、2f内に電子部品5a、5fを収納配置する。即ち、裏面側キャビティー2fの所定配線導体3fに電子部品5f、5fを接合または接続する。次に、表面側キャビティー2a内に電子部品5aを収納配置する。即ち、表面側キャビティー2aの所定配線導体3aに電子部品5aを接合し、外部配線導体4aとの間にワイヤボンディング細線などを用いて電気的に接続する。
また、同時に表面の外部配線導体4a上に電子部品6を実装する。
上述の製造方法において、外部配線導体4a、4fとなる導体パターンをセラミックグリーンシートの状態で形成したが、外部配線導体4aとなる導体パターンを第1枠状積層体10aを形成する工程の最後に、また、外部配線導体4fとなる導体パターンを第2枠状積層体10cを形成する工程の最後に形成しても構わない。
また、外部配線導体4aを第1の接合圧着した後に、また、外部配線導体4fを第2の接合圧着した後に夫々形成してもよく、また、焼成前の積層体に形成してもよく、焼成後の積層基板の両面に別焼成によって焼きつけても構わない。
さらに、電子部品5a、5f、5f、6の実装も、先に、裏面側キャビティー2f内に電子部品5f、5fを収納・配置を行ない、次いで、表面導体パターンに電子部品6を実装して、最後に表面側のキャビティー2a内に電子部品5aを収納して、ワイヤボンディング細線の接続を最後に行なうなど、電子部品5a、5f、5f、6の実装方法によって種々変化させてもかまわない。また、電子部品6として、厚膜抵抗体膜のように焼きつけを伴う場合に、焼成後の積層基板1に直ちに形成したり、焼成条件が合えば積層体基板の焼成と同時に行なってもよい。また、メッキ被覆を避けるためにガラス保護層や樹脂保護層などの工程を適宜付加しても構わない。
上述の製造方法によれば、前記表面側キャビティー2aは、投影平面上、裏面キャビティー2f内に配されているため、セラミック層1a〜1fの積層において、表面側のキャビティー2aを構成するための第1枠状積層体10aと第2枠状積層体10c、中間積層体10bを夫々別々に圧着積層して形成しておき、先ず、第1枠状積層体10aを中間積層体10bの表面側に圧着接合させ、続いて、第2枠状積層体10cを中間積層体10bの裏面側に圧着接合させることにより、少なくとも接合圧着領域に所定圧力が印加されることになる。
従って、焼成工程において、各積層体10a〜10c内のセラミック層1aと1b、1cと1d、1eと1fとの間で剥離が発生することがなくしかも、3つの積層体10a〜10c間の接合面で1bと1c、1dと1eとの間においても、接合剥がれが発生することが一切ないものとなる。
しかも、製造工程において、通常の積層セラミック回路基板のように、複数のグリーンシートの積層圧着法でのみ製造できる。
図3〜図6は、本発明の製造方法によって製造可能な本発明の電子部品実装基板であり、各図(a)は断面図、(b)は表面側の平面図である。
尚、各平面図ともに電子部品5a、5f、5f、6は省略している。
図3は、表面側に1つのキャビティー2aが形成されており、裏面側には2つのキャビティー21f、22fが形成されている。平面図(図3(b))において、点線で示す2つの裏面側のキャビティー21f、22fのうち、キャビティー21fの開口は、実線で示す表面側のキャビティー2aの開口形状の全体を含む形状となっており、キャビティー21fは、実線で示す表面側のキャビティー2aの開口周囲の部分、即ち、第1枠状積層体10aと中間積層体10bの接合領域に形成されている。
図4は、表面側に2つのキャビティー21a、22aが形成されており、裏面側には2つのキャビティー21f、22fが形成されている。平面図(図4(b))において、点線で示す2つの裏面側のキャビティー21f、22fのうち、キャビティー21fの開口は、実線で示す表面側のキャビティー21aの開口形状の全体を含む形状となっており、キャビティー22fの開口は、実線で示す表面側のキャビティー22aの開口形状の全体を含む形状となっている。すなわち、裏面側のキャビティー21f、22fの開口形状は、それぞれ表面側のキャビティー21a、22aの開口形状を含む形状となっている。
図5は、表面側に2つのキャビティー21a、22aが形成されており、裏面側には1つのキャビティー2fが形成されている。平面図(図5(b))において、点線で示す裏面側のキャビティー2fの開口は、実線で示す表面側のキャビティー21a、22aの開口形状の全体を含む形状となっている。
図6は、図5の積層セラミック回路基板のキャビティー21aの内壁に所定配線導体31aを有する段差部22が形成されている。段差部22を含む表面側のキャビティー21aは、平面透視して裏面側のキャビティー2fの形成領域内に、中間積層体10bを介してキャビティー2fと背合わせに配置されている。そして、キャビティー21aとキャビティー2fは平面視形状が異なっている。
図3〜図6において、従って、未焼成の中間積層体10bの表面に未焼成の第1枠状積層体10aを圧着するにあたり支障なく第1の接合圧着することができ、次いで、未焼成の中間積層体10bの裏面に未焼成の第2枠状積層体10cを圧着するにあたり、第2枠状積層体10cと中間積層体10bとの接合面は、投影平面的に全て、第1枠状積層体10aの表面形状に含まれているため、安定した第2枠状積層体10cの接合圧着をすることができる。
尚、上述の実施例では、裏面側キャビティー2fは、そのキャビティー2fの開口周囲の表面が、投影平面上、表面側キャビティー2aの開口周囲の表面領域内に配されているが、その逆で表面側キャビティー2aは、そのキャビティー2aの開口周囲の表面が、投影平面上、裏面側キャビティー2fの開口周囲の表面領域内に配されてもよく、また、セラミック層の積層数は所定回路網によって種々変更可能である。
10:積層セラミック回路基板
1:積層基板
1a〜1f:セラミック層
10a:第1枠状積層体
10b:中間積層体
10c:第2枠状積層体
2a、2f:キャビティー
3:内部配線導体
4a、4f:外部配線導体
5a、5f、6:電子部品
1:積層基板
1a〜1f:セラミック層
10a:第1枠状積層体
10b:中間積層体
10c:第2枠状積層体
2a、2f:キャビティー
3:内部配線導体
4a、4f:外部配線導体
5a、5f、6:電子部品
Claims (7)
- 一方主面およびこれと対向する他方主面にキャビティーを背合わせに形成して成る積層セラミック回路基板と、前記キャビティー内に実装される電子部品とを備え、
前記積層セラミック回路基板の一方主面のキャビティー開口は、平面透視において、前記他方主面のキャビティー開口の内側に位置し、前記一方主面のキャビティーの内側壁の位置と前記他方主面のキャビティーの内側壁の位置とが重ならないことを特徴とする電子部品実装基板。 - 一方主面側キャビティーの周囲を構成する第1積層体と、他方主面側キャビティーの周囲を構成する第2積層体とが中間積層体の一方主面およびこれと対向する他方主面に圧着積層され、両主面にキャビティーが背合わせに形成された電子部品実装基板において、
前記第2積層体と前記中間積層体との接合面は、平面透視して、前記第1積層体と前記中間積層体との接合面の範囲内になるように形成され、前記第2積層体の前記中間積層体との接合面とキャビティーとの境界が、前記第1積層体と前記中間積層体との接合面内に位置するように形成されていることを特徴とする電子部品実装基板。 - 前記積層セラミック回路基板に内部配線導体および外部配線導体の少なくとも一方が形成されていることを特徴とする請求項1記載の電子部品実装基板。
- 前記第1積層体,前記第2積層体および前記中間積層体の少なくとも一つの積層体は、複数のセラミック層が積層されて成り、内部配線導体および外部配線導体の少なくとも一方が形成されていることを特徴とする請求項2記載の電子部品実装基板。
- 前記外部配線導体は、前記内部配線導体と電気的に接続されていることを特徴とする請求項3または請求項4記載の電子部品実装基板。
- 前記一方主面のキャビティーおよび前記他方主面のキャビティーの少なくともいずれかのキャビティー内に、前記内部配線導体と電気的に接続された所定配線導体が形成されていることを特徴とする請求項3乃至請求項5のいずれかに記載の電子部品実装基板。
- 前記一方主面のキャビティー内に実装された電子部品と前記他方主面のキャビティー内に実装された電子部品とが背合わせに配置されていることを特徴とする請求項1乃至請求項6のいずれかに記載の電子部品実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007122634A JP2007251192A (ja) | 2007-05-07 | 2007-05-07 | 電子部品実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007122634A JP2007251192A (ja) | 2007-05-07 | 2007-05-07 | 電子部品実装基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006059605A Division JP2006148177A (ja) | 2006-03-06 | 2006-03-06 | 積層セラミック回路基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007312786A Division JP2008072151A (ja) | 2007-12-03 | 2007-12-03 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251192A true JP2007251192A (ja) | 2007-09-27 |
Family
ID=38595075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007122634A Pending JP2007251192A (ja) | 2007-05-07 | 2007-05-07 | 電子部品実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251192A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003188A (ja) * | 2012-06-19 | 2014-01-09 | Ngk Spark Plug Co Ltd | セラミック多層基板の製造方法 |
JP2020035898A (ja) * | 2018-08-30 | 2020-03-05 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
CN112259507A (zh) * | 2020-10-21 | 2021-01-22 | 北京轩宇空间科技有限公司 | 一种异质集成的系统级封装结构及封装方法 |
CN114980580A (zh) * | 2022-06-24 | 2022-08-30 | 湖北金禄科技有限公司 | 5g通信线路板及背靠背叠构线路板生产加工方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6334960A (ja) * | 1986-07-29 | 1988-02-15 | Nec Kyushu Ltd | 半導体装置用サ−デイツプ型パツケ−ジ |
JPH0559879U (ja) * | 1992-01-14 | 1993-08-06 | 株式会社村田製作所 | 回路基板 |
JPH06275739A (ja) * | 1993-03-23 | 1994-09-30 | Sony Corp | セラミック製アダプター及びセラミックパッケージ |
-
2007
- 2007-05-07 JP JP2007122634A patent/JP2007251192A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6334960A (ja) * | 1986-07-29 | 1988-02-15 | Nec Kyushu Ltd | 半導体装置用サ−デイツプ型パツケ−ジ |
JPH0559879U (ja) * | 1992-01-14 | 1993-08-06 | 株式会社村田製作所 | 回路基板 |
JPH06275739A (ja) * | 1993-03-23 | 1994-09-30 | Sony Corp | セラミック製アダプター及びセラミックパッケージ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003188A (ja) * | 2012-06-19 | 2014-01-09 | Ngk Spark Plug Co Ltd | セラミック多層基板の製造方法 |
JP2020035898A (ja) * | 2018-08-30 | 2020-03-05 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
JP7210191B2 (ja) | 2018-08-30 | 2023-01-23 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
CN112259507A (zh) * | 2020-10-21 | 2021-01-22 | 北京轩宇空间科技有限公司 | 一种异质集成的系统级封装结构及封装方法 |
CN112259507B (zh) * | 2020-10-21 | 2024-03-08 | 北京轩宇空间科技有限公司 | 一种异质集成的系统级封装结构及封装方法 |
CN114980580A (zh) * | 2022-06-24 | 2022-08-30 | 湖北金禄科技有限公司 | 5g通信线路板及背靠背叠构线路板生产加工方法 |
CN114980580B (zh) * | 2022-06-24 | 2023-12-19 | 湖北金禄科技有限公司 | 5g通信线路板及背靠背叠构线路板生产加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
JP2002026513A (ja) | 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 | |
WO2013099854A1 (ja) | 配線基板および多数個取り配線基板 | |
JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ | |
JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
JP6502205B2 (ja) | 多層配線基板およびその製造方法 | |
JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
JP2007251192A (ja) | 電子部品実装基板 | |
JP5215786B2 (ja) | セラミックパッケージの製造方法 | |
JP2008072151A (ja) | 回路基板 | |
JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
JP2017076698A (ja) | 配線基板およびその製造方法 | |
JP2006148177A (ja) | 積層セラミック回路基板 | |
JP2005354093A (ja) | 電子部品実装基板およびその製造方法 | |
JP4436336B2 (ja) | 多数個取り配線基板およびその製造方法 | |
JPH05327222A (ja) | セラミック多層配線基板 | |
JP5600474B2 (ja) | セラミック多層配線基板の製造方法 | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JP2019186441A (ja) | 配線基板およびその製造方法 | |
TW201448690A (zh) | 電路板結構及其製作方法 | |
JP2018181995A (ja) | 配線基板 | |
JP2019009243A (ja) | 配線基板およびその製造方法 | |
JP2005317590A (ja) | 多数個取り配線基板 | |
JP2001160681A (ja) | 多層セラミック基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |