CN217591208U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN217591208U CN217591208U CN202221346863.0U CN202221346863U CN217591208U CN 217591208 U CN217591208 U CN 217591208U CN 202221346863 U CN202221346863 U CN 202221346863U CN 217591208 U CN217591208 U CN 217591208U
- Authority
- CN
- China
- Prior art keywords
- frame
- insulating layer
- circuit layer
- package structure
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
Abstract
本实用新型提供一种封装结构。所述封装结构包括:框架基板,所述框架基板包括原边框架和副边框架,所述原边框架用于通过检测电流,所述副边框架用于连接检测芯片;复合载板,位于所述框架基板表面,所述复合载板包括一绝缘层和一电路层,所述绝缘层位于所述框架基板的表面,所述电路层位于所述绝缘层的表面,所述电路层包括电路结构,所述副边框架直接与所述电路层打线连接;检测芯片,设置在所述复合载板的表面,并与所述副边框架电连接;磁传感器,设置在所述复合载板的表面,用于检测原边框架内的电流。本实用新型通过提供一种封装结构,提高了载板的绝缘及耐压能力,扩大了电流检测装置的量程,实现了多芯片的封装结构,提高了电流检测装置的精度。
Description
技术领域
本实用新型涉及半导体领域,尤其涉及一种封装结构。
背景技术
现有技术中,一种常见的电流检测装置比较传统的是采用结构件加电路,进行组装、灌胶形成的大体积结构,制备的电流检测装置结构复杂,体积大;如果要将此类电流检测装置多功能化,其体积和结构将变得更加复杂,产品可靠性很难得到保证,难以适应当前精细的小体积应用场合。
另一种常见的电流检测装置结构是采用芯片封装级别的小体积结构,这种结构简单可靠,体积小,但大多采用单层载板进行封装,载板仅仅提供隔离耐压作用,载板上也仅仅是单颗芯片或晶粒(DIE)。
在这种电流检测装置中,封装级电流检测芯片均搭配有原边框架与副边框架,且原边框架内需要流经检测电流,并于与副边框架有耐压隔离要求,故原边侧框架的结构比较粗大;而副边侧框架要求结构精细,能做出更多引脚,所以单颗芯片或晶粒(DIE)只能落在原边侧框架的上。
图1A-1B为背景技术中所述的封装结构示意图。其中,原边框架104、副边框架105的上方,设置载板10。通常的载板10只具有隔离和承载功能,不管是采用图1A所示的小载板10,还是图1B所示的大载板10,都要在上面进行复杂的电路连接,单纯依靠打线需要留出较大的空间,难以完成电流检测装置的小型化,更难以在载板上留出多芯片、多磁传感器的设置空间。并且,常见的载板难以达到较高的隔离耐压能力,对检测电流的量程也存在较多的限制。
因此,如何提高载板的绝缘及耐压能力,减少封装结构中的打线数量并降低工艺难度,实现多芯片的封装结构,成为亟待解决的技术问题。
发明内容
本实用新型所要解决的技术问题是如何提高载板的绝缘及耐压能力,减少封装结构中的打线数量并降低工艺难度,实现多芯片的封装结构,提供一种封装结构。
本实用新型还提供一种封装结构,包括:框架基板,所述框架基板包括原边框架和副边框架,所述原边框架用于通过检测电流,所述副边框架用于连接检测芯片;复合载板,位于所述框架基板表面,所述复合载板包括一绝缘层和一电路层,所述绝缘层位于所述框架基板的表面,所述电路层位于所述绝缘层的表面,所述电路层包括电路结构,所述副边框架直接与所述电路层打线连接;检测芯片,设置在所述复合载板的表面,并与所述副边框架电连接;磁传感器,设置在所述复合载板的表面,用于检测原边框架内的电流。
可选的,所述绝缘层采用硬质绝缘材料。
可选的,所述电路层采用柔性绝缘材料。
可选的,所述电路层包括预制的印刷电路。
可选的,所述电路层沉积在所述绝缘层表面。
可选的,所述绝缘层采用陶瓷基板。
可选的,所述电路层采用聚酰亚胺膜。
可选的,所述电路层完全覆盖所述绝缘层。
可选的,其特征在于,所述框架基板采用金属铜。
可选的,所述检测芯片包括一个或多个。
本实用新型通过提供一种封装结构,提高了载板的绝缘及耐压能力,减少封装结构中的打线数量并降低工艺难度,实现了多芯片的封装结构。
附图说明
为了更清楚地说明实用新型具体实施方式的技术方案,下面将对实用新型具体实施方式中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些具体实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A-1B为背景技术中所述的封装结构示意图;
图2为本实用新型一实施例提供的框架基板示意图;
图3为本实用新型一实施例提供的封装结构示意图;
图4为本实用新型一实施例提供的封装结构剖面示意图;
图5为本实用新型一实施例提供的复合载板的切割示意图。
具体实施方式
下面结合附图对本实用新型提供的封装结构做详细说明。
本实用新型所要解决的技术问题是如何提高载板的绝缘及耐压能力,减少封装结构中的打线数量并降低工艺难度,实现多芯片的封装结构。
图2为本实用新型一实施例提供的框架基板示意图。
参考图2所示,本实用新型所采用的框架基板,包括原边框架204和副边框架205,所述原边框架204用于通过检测电流,所述副边框架205用于连接检测芯片。图2所示即为本实用新型中设置复合载板前的框架基板示意图。
图3为本实用新型一实施例提供的封装结构示意图。
参考图3所示,本实用新型提供的封装结构包括:框架基板204、205,所述框架基板包括原边框架204和副边框架205,所述原边框架204用于通过检测电流,所述副边框架205用于连接检测芯片203A、203B;复合载板20,位于所述框架基板204、205表面,所述复合载板20包括一绝缘层和一电路层,所述绝缘层位于所述框架基板的表面,所述电路层位于所述绝缘层的表面,所述电路层包括电路结构;在本实施例中,所述电路层包括预制的印刷电路201A,所述副边框架直接与所述电路层打线连接;检测芯片203A、203B,设置在所述复合载板20的表面,并与所述副边框架205电连接;磁传感器206A、206B,设置在所述复合载板20的表面,用于检测原边框架204内的电流。在本实施例中,所述复合载板20由包括预制的印刷电路201A的电路层与绝缘层复合形成,预制印刷电路可以降低后续的工艺难度。
在其他实施例中,所述复合载板20还可以由所述电路层沉积在所述绝缘层表面制备而成。以绝缘层采用陶瓷基板为例,可以通过电镀陶瓷基板(DPC)技术,将电路结构直接沉积在所述绝缘层表面;所述DPC技术包括在陶瓷基板表面进行激光钻孔、镀种子层、形成线路、加厚线路等步骤形成电路结构,并通过蚀刻、退膜、阻焊、烘烤以及表面处理形成完整的复合载板,并在通过测试后进行激光切割至合适的尺寸。这样制备的复合载板,其电路层与绝缘层结合更紧密,降低了复合载板的厚度,提高了在使用中的稳定性。
进一步,在上述实施方式中,所述电路层采用单层的电路结构;在本发明的其他具体实施方式中,所述电路层也可以采用多层的电路结构,用于应对更复杂的电路设计。
由于所述复合载板20包括一电路层,减少了封装结构中的打线数量,仅需从副边框架205向印刷电路201A上的焊点207进行少量打线208,无需在复合载板20上进行大量的打线操作,降低了工艺难度。通过在电路层设置预制的印刷电路201A,节约了打线空间,为实现多芯片的封装结构提供了空间。
进一步,所述绝缘层采用硬质绝缘材料,为框架基板和芯片提供绝缘功能的同时,提供一定的支撑补强作用;所述电路层采用柔性绝缘材料,为框架基板和芯片提供绝缘功能的同时,提供一定的减震作用。由于绝缘层采用了高强度的硬质绝缘材料,所以可以进一步降低复合载板的厚度,所述复合载板20的厚度可以达到30μm。此外,硬质的绝缘层还具有防止电路层翘曲的作用。
具体的,所述绝缘层采用陶瓷基板,所述电路层采用聚酰亚胺膜。具体的,所述陶瓷基板可以采用Al2O3、BeO、AlN、Si3N4、SiC等材料。绝缘材质的复合载板20提高了载板的绝缘及耐压能力,扩大了电流检测装置的量程,以测量更大的电流。所述框架基板采用金属铜。具体的,所述陶瓷基板还具有防止聚酰亚胺膜翘曲的作用。在本发明其他实施例中,所述电路层也可以采用其他柔性高分材料。
由于所述复合载板的电路层采用柔性绝缘材料,在封装结构内还具有出色的静电放电(ESD)性能,能够承受超过15kV的过度电性应力(EOS)和静电放电(ESD)事件,还具有很高的热稳定性,失重温度超过500℃,玻璃化转变温度约260℃;以及很高的机械稳定性,抗拉强度超过120MPa,弹性伸长率超过30%。虽然聚酰亚胺膜具有较高的伸长率,但是其杨氏模量约为3.3GPa,因此不易变形。
在本实用新型一实施例中,所述电路层完全覆盖所述绝缘层。在本实用新型其他实施例中,所述电路层也可以略小于所述绝缘层。
进一步,所述检测芯片包括一个或多个。在本实施例中,设置两个检测芯片203A、203B,在本实用新型的其他实施例中,可以设置一个检测芯片203A或一个检测芯片203B,也可以设置多个检测芯片。
进一步,在本实施例中,所述磁传感器206A、206B采用霍尔传感器,数量为两个。在本实用新型的其他实施例中,所述磁传感器也可以采用一个或多个。多检测芯片、多磁传感器的设置,使得电流检测装置的精度得到很大的提高。
图4为本实用新型一实施例提供的封装结构剖面示意图。请参考图3,沿虚线AA’做剖面图,即得到图4所示的封装结构剖面示意图。
为了进一步说明上述封装结构,请参考图4所示的封装结构剖面示意图,所述复合载板包括一绝缘层202和一电路层201,所述绝缘层202位于所述框架基板204、205的表面,所述电路层201位于所述绝缘层202的表面。所述框架基板包括原边框架204和副边框架205。在本实施例中,通过将所述磁传感器206A垫高,将磁传感器206A、206B设置在不同水平面上,以提高检测精度。
图5为本实用新型一实施例提供的复合载板的切割示意图。
复合载板20采用将完整的待切割复合载板分割成单独的复合载板20的方法制备。为了简化复合载板20的切割工艺流程,采用切割晶圆切割装置的框架50,即可用切割晶圆的标准工艺对复合载板20进行切割。
所述复合载板20切割方法进一步包括:提供一完整的待切割复合载板501,将所述待切割复合载板501固定在晶圆切割装置的框架50上;采用双面切割法,在陶瓷基板在两面对应位置切割出V型分割线,使得相邻复合载板20之间保持薄弱的连接;吸取每一块复合载板20,相邻的复合载板20之间连接处断裂,完成分割。
上述技术方案通过提供一种封装结构,提高了载板的绝缘及耐压能力,扩大了电流检测装置的量程;并且减少了封装结构中的打线数量,降低了工艺难度,节约了打线空间,实现了多芯片的封装结构,提高了电流检测装置的精度。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种封装结构,其特征在于,包括:
框架基板,所述框架基板包括原边框架和副边框架,所述原边框架用于通过检测电流,所述副边框架用于连接检测芯片;
复合载板,位于所述框架基板表面,所述复合载板包括一绝缘层和一电路层,所述绝缘层位于所述框架基板的表面,所述电路层位于所述绝缘层的表面,所述电路层包括电路结构,所述副边框架直接与所述电路层打线连接;
检测芯片,设置在所述复合载板的表面,并与所述副边框架电连接;
磁传感器,设置在所述复合载板的表面,用于检测原边框架内的电流。
2.根据权利要求1所述的封装结构,其特征在于,所述绝缘层采用硬质绝缘材料。
3.根据权利要求1所述的封装结构,其特征在于,所述电路层采用柔性绝缘材料。
4.根据权利要求1所述的封装结构,其特征在于,所述电路层包括预制的印刷电路。
5.根据权利要求1所述的封装结构,其特征在于,所述电路层沉积在所述绝缘层表面。
6.根据权利要求2所述的封装结构,其特征在于,所述绝缘层采用陶瓷基板。
7.根据权利要求3所述的封装结构,其特征在于,所述电路层采用聚酰亚胺膜。
8.根据权利要求1所述的封装结构,其特征在于,所述电路层完全覆盖所述绝缘层。
9.根据权利要求1所述的封装结构,其特征在于,所述框架基板采用金属铜。
10.根据权利要求1所述的封装结构,其特征在于,所述检测芯片包括一个或多个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221346863.0U CN217591208U (zh) | 2022-05-20 | 2022-05-20 | 封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221346863.0U CN217591208U (zh) | 2022-05-20 | 2022-05-20 | 封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217591208U true CN217591208U (zh) | 2022-10-14 |
Family
ID=83527243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221346863.0U Active CN217591208U (zh) | 2022-05-20 | 2022-05-20 | 封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217591208U (zh) |
-
2022
- 2022-05-20 CN CN202221346863.0U patent/CN217591208U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8017452B2 (en) | Method of manufacturing semiconductor device with electrode for external connection and semiconductor device obtained by means of said method | |
US7514767B2 (en) | Fan out type wafer level package structure and method of the same | |
EP1726033A2 (en) | Flip-chip light emitting diode device without sub-mount | |
KR20000059861A (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
EP2388816A1 (en) | Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device | |
US11315844B2 (en) | Electronic device mounting board, electronic package, and electronic module | |
JP2003037239A (ja) | 半導体装置およびその製造方法 | |
JP2017147272A (ja) | 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体 | |
US7244633B1 (en) | Chip carrier substrate with a land grid array and external bond terminals | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
CN101335265A (zh) | 具有晶粒功能之半导体封装结构 | |
US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
CN217591208U (zh) | 封装结构 | |
US7042104B2 (en) | Semiconductor package using flexible film and method of manufacturing the same | |
US20070045864A1 (en) | Semiconductor device including a plurality of semiconductor chips stacked three-dimensionally, and method of manufacturing the same | |
JP2003273281A (ja) | チップパッケージ及びその製造方法 | |
US11996339B2 (en) | Electronic element mounting substrate, and electronic device | |
US10879184B2 (en) | Electronic device mounting board, electronic package, and electronic module | |
WO2000008685A1 (fr) | Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur | |
JPWO2020138210A1 (ja) | 電子素子実装用基板、および電子装置 | |
US20130181227A1 (en) | LED Package with Slanting Structure and Method of the Same | |
US20240186366A1 (en) | Semiconductor device and semiconductor module | |
JP2003100985A (ja) | 回路モジュール | |
KR100873420B1 (ko) | 서로 다른 와이어 본딩이 가능한 인쇄 회로 기판 및 이를채용한 반도체 전력용 모듈 | |
WO2017179326A1 (ja) | モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |