JP2003100985A - 回路モジュール - Google Patents

回路モジュール

Info

Publication number
JP2003100985A
JP2003100985A JP2001294666A JP2001294666A JP2003100985A JP 2003100985 A JP2003100985 A JP 2003100985A JP 2001294666 A JP2001294666 A JP 2001294666A JP 2001294666 A JP2001294666 A JP 2001294666A JP 2003100985 A JP2003100985 A JP 2003100985A
Authority
JP
Japan
Prior art keywords
conductive
semiconductor
pattern
circuit module
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001294666A
Other languages
English (en)
Other versions
JP4803931B2 (ja
Inventor
Kenichi Kobayashi
健一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001294666A priority Critical patent/JP4803931B2/ja
Publication of JP2003100985A publication Critical patent/JP2003100985A/ja
Application granted granted Critical
Publication of JP4803931B2 publication Critical patent/JP4803931B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 回路モジュール内部に於いて、半導体素子を
立体的に実装する。 【解決手段】 導電箔パターン３９上に、第１の半導体
素子３１および内部チップ部品が内蔵された半導体モジ
ュール４０およびチップ部品３３を実装する。半導体モ
ジュール４０に設けられた第２の導電パターン３７に、
第２の半導体素子４７および裏面チップ部品３６を実装
する。半導体モジュール４０はフェイスアップで導電箔
パターン３９に実装され、導電箔パターン３９との電気
的接続は金属細線３４で行う。また、裏面チップ部品３
６はフェイスダウンで実装される。以上のことから、本
発明の回路モジュール３０では、立体的に半導体素子を
実装することが可能となる。また、半導体モジュール４
０の裏面には、第１の半導体素子よりも大きいサイズの
第２の半導体素子を実装することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回路モジュールに関
し、特に回路モジュール内部に於いて、半導体素子を立
体的に実装することを可能とする回路モジュールに関す
るものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路モジ
ュールは、携帯電話、携帯用のコンピューター等に採用
されるため、小型化、薄型化、軽量化が求められてい
る。
【０００３】例えば、回路モジュールとして半導体装置
を例にして述べると、一般的な半導体装置として、従来
通常のトランスファーモールドで封止されたパッケージ
型半導体装置がある。この半導体装置は、図１５のよう
に、プリント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図１６は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図１５のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図１７お
よび図１８を参照しながら説明する。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１７（Ａ）を参
照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い（以上図１７
（Ｂ）を参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図１７（Ｃ）を参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＡｕメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１７（Ｄ）を参照） 以上の製造方法により、支持基板５を採用したＣＳＰ型
の電気素子が完成する。この製造方法は、支持基板とし
てフレキシブルシートを採用しても同様である。
【００１５】
【発明が解決しようとする課題】図１６に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
【００１６】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１７】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００１８】更にまた、従来の回路モジュールでは、実
装基板に平面的に半導体素子が実装されており、実装密
度を向上させることが難しかった。
【００１９】
【課題を解決するための手段】本発明の回路モジュール
は、前述した課題に鑑みて成され、第１に、絶縁樹脂に
埋め込まれた第１の導電パターンおよび層間絶縁膜を介
して設けられた第２の導電パターンから形成される支持
基板を有し、前記第１の導電パターンにフリップチップ
ボンディングにより固着された第１の半導体素子および
内部チップ部品を有し、前記半導体素子および前記内部
チップ部品を被覆する第１の絶縁性樹脂を有する半導体
モジュールと、前記半導体モジュールが前記第２の導電
パターンを上側にして固着された導電箔パターンを埋め
込んだ第２の絶縁性樹脂と、前記第２の導電パターン上
に実装された第２の半導体素子および裏面チップ部品
と、前記半導体モジュールの取り出し電極と、前記導電
箔パターンとの電気的接続を行う金属細線と、前記導電
箔パターンに形成された外部接続電極とを有することで
解決するものである。
【００２０】第２に、前記第１の半導体素子および前記
第２の半導体素子は、ＬＳＩであることで解決するもの
である。
【００２１】第３に、前記第２の半導体素子は、前記第
１の半導体素子よりも大きいことで解決するものであ
る。
【００２２】第４に、前記内部チップ部品は、コンデン
サ、抵抗、トランジスタまたはダイオードであることで
解決するものである。
【００２３】第５に、前記裏面チップ部品は、コンデン
サ、抵抗、トランジスタまたはダイオードであることで
解決するものである。
【００２４】第６に、前記第導電箔パターンには、前記
半導体モジュールの他にコンデンサ、抵抗、トランジス
タ、ダイオードまたはＬＳＩが実装されることで解決す
るものである。
【００２５】第７に、前記第１の導電パターン、前記第
２の導電箔パターンおよび前記導電箔パターンは銅、ア
ルミニウムまたは鉄−ニッケルのいずれかを主材料とし
て構成されることで解決するものである。
【００２６】第８に、前記取り出し電極は、前記半導体
モジュールの周辺部に設けられることで解決するもので
ある。
【００２７】第９に、絶縁樹脂に埋め込まれた第１の導
電パターンおよび層間絶縁膜を介して設けられた第２の
導電パターンから形成される第１の支持基板を有し、前
記第１の導電パターンにフリップチップボンディングに
より固着された第１の半導体素子および内部チップ部品
を有し、前記半導体素子および前記内部チップ部品を被
覆する第１の絶縁性樹脂を有する半導体モジュールと、
絶縁樹脂に埋め込まれた第３の導電パターンおよび層間
絶縁膜を介して設けた第４の導電パターンを有し、前記
半導体モジュールが第２の導電パターンを上側にして第
３の導電パターンに固着された第２の支持基板と、前記
第２の導電パターン上に実装された第２の半導体素子お
よび裏面チップ部品と、前記半導体モジュールの取り出
し電極と、前記第３の導電パターンとの電気的接続を行
う金属細線と、前記半導体モジュール、前記裏面チップ
部品および前記金属細線を被覆し、且つ全体を支持する
第２の絶縁性樹脂と、前記第４の導電パターンに形成さ
れた外部接続電極とを有することで解決するものであ
る。
【００２８】第１０に、前記第１の半導体素子および前
記第２の半導体素子は、ＬＳＩであることで解決するも
のである。
【００２９】第１１に、前記第２の半導体素子は、前記
第１の半導体素子よりも大きいことで解決するものであ
る。
【００３０】第１２に、前記内部チップ部品は、コンデ
ンサ、抵抗、トランジスタまたはダイオードであること
で解決するものである。
【００３１】第１３に、前記裏面チップ部品は、コンデ
ンサ、抵抗、トランジスタまたはダイオードであること
で解決するものである。
【００３２】第１４に、前記第３の導電パターンには、
前記半導体モジュールの他にコンデンサ、抵抗、トラン
ジスタ、ダイオードまたはＬＳＩが実装されることで解
決するものである。
【００３３】第１５に、前記第１の導電パターン、前記
第２の導電箔パターン、第３の導電パターンおよび第４
の導電パターンは銅、アルミニウムまたは鉄−ニッケル
のいずれかを主材料として構成されることで解決するも
のである。
【００３４】第１６に、前記取り出し電極は、前記半導
体モジュールの周辺部に設けられることで解決するもの
である。
【００３５】
【発明の実施の形態】回路モジュールの構造を説明する
第１の実施の形態 先ず、本発明の回路モジュール３０について、図１を参
照しながら説明する。図１（Ａ）は回路モジュール３０
の断面図であり、図１（Ｂ）はその上面図である。本実
施の形態では、第２の絶縁性樹脂３５Ｂに導電箔パター
ン３９が埋め込まれた、単層配線の導電箔パターン３９
を有する回路モジュール３０を説明する。
【００３６】図１（Ａ）を参照して、本発明に係る回路
モジュール３０は、導電箔パターン３９と、導電箔パタ
ーン３９上に実装されたチップ部品３３および半導体モ
ジュール４０と、半導体モジュール４０が有する第２の
導電パターン３７上に実装された第２の半導体素子４７
および裏面チップ部品３６と、半導体モジュール４０の
取り出し電極４２と導電箔パターン３９との電気的接続
を行う金属細線３４と、上記要素を被覆し且つ全体を支
持する第２の絶縁性樹脂３５Ｂとから構成されている。
【００３７】上記した回路モジュール３０を構成する各
要素の説明を行う。
【００３８】半導体モジュール４０は、第１の導電パタ
ーン４１に第１の半導体素子３１をフリップチップで実
装して構成されている。そして、この半導体モジュール
４０は導電箔パターン３９に、絶縁性接着剤を用いてフ
ェイスアップで実装されている。半導体モジュール４０
の取り出し電極４２と導電箔パターン３９との電気的接
続は金属細線４０で行われている。また、半導体モジュ
ール４０には第２の導電パターン３７に第２の半導体素
子４７および裏面チップ部品３６が実装され、実装基板
の働きも有する。半導体モジュール４０の詳細な構成お
よび製造方法は後述する。
【００３９】導電箔パターン３９としては、Ｃｕを主材
料とした導電箔、Ａｌを主材料とした導電箔、またはＦ
ｅ−Ｎｉ等の合金から成る導電箔等を用いることができ
る。もちろん、他の導電材料でも可能であり、特にエッ
チングできる導電材、レーザで蒸発する導電材が好まし
い。また、この導電箔パターン３９は、第２の絶縁性樹
脂３５Ｂに埋め込まれている。従って、回路モジュール
３０は、従来に於ける支持基板を必要としないので非常
に薄型・軽量にすることができる。
【００４０】チップ部品３３としては、コンデンサ、抵
抗、トランジスタ、ダイオードまたはＬＳＩがフェイス
ダウンで導電箔パターン３９に実装される。ここで、チ
ップ部品３３は、半導体モジュール４０と電気的に接続
される場合と、半導体モジュール４０と電気的に接続さ
れない場合とがある。
【００４１】裏面チップ部品３６としては、チップ部品
３９と同じく、コンデンサ、抵抗、トランジスタ、また
はダイオードが採用される。また、第２の半導体素子４
７としてはＬＳＩが採用される。そして、裏面チップ部
品３６および第２の半導体素子４７は、フェイスダウン
で半導体モジュール４０の第２の導電パターン３７上に
実装される。このように、半導体モジュール４０の裏面
を実装基板として利用することにより、回路モジュール
３０の実装密度を向上させることが可能となる。従っ
て、回路モジュール３０を小型化・薄型化することがで
きる。
【００４２】ここで、第２の半導体素子４７、チップ部
品３３および裏面チップ部品３６の接続は、金属接続
板、ロウ材から成る導電ボール、半田等のロウ材、Ａｇ
ペースト等の導電ペーストを用いて行う。
【００４３】第２の絶縁性樹脂３５Ｂとしては、エポキ
シ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニ
レンサルファイド等の熱可塑性樹脂を用いることができ
る。また絶縁性樹脂は、金型を用いて固める樹脂、ディ
ップ、塗布をして被覆できる樹脂であれば、全ての樹脂
が採用できる。本発明に於いて、絶縁性樹脂３５は半導
体素子等を封止すると同時に、回路モジュール全体を支
持する働きも有する。
【００４４】図１（Ｂ）を参照して、取り出し電極４２
は半導体モジュール４０の周辺部に設けられる。取り出
し電極４２を介して、半導体モジュール４０と導電箔パ
ターン３９は、金属細線３４で電気的に接続される。こ
の図では取り出し電極４２は２０個程度だが、実際には
多数設けられる。
【００４５】次に、図２を参照して、導電箔パターン３
９に実装される半導体モジュール４０の構造について説
明する。図２（Ａ）は半導体モジュール４０の断面図で
あり、図２（Ｂ）はその上面図であり、図２（Ｃ）は裏
面図である。
【００４６】図２（Ａ）を参照して、半導体モジュール
４０は、絶縁樹脂に埋め込まれた第１の導電パターン４
１と、層間絶縁膜３８を介して設けた第２の導電パター
ン３７と、第１の導電パターンに固着された第１の半導
体素子３１および内部チップ部品４８と、第２の導電パ
ターンに固着された第２の半導体素子４７および裏面チ
ップ部品３６と、第２の導電パターンで形成される取り
出し電極４２とから構成される。
【００４７】次に、半導体モジュール４０を構成する各
要素の説明を行う。
【００４８】層間絶縁膜３８は、ポリイミド樹脂、エポ
キシ樹脂等が望ましい。ペースト状のものを塗ってシー
トとするキャスティング法の場合、その膜厚は１０μｍ
〜１００μｍ程度である。また、シートとして形成する
場合、市販のものは２５μｍが最小の膜厚である。ま
た、熱伝導性が考慮されて中にフィラーが混入されても
良い。材料としては、ガラス、酸化Ｓｉ、酸化アルミニ
ウム、窒化Ａｌ、Ｓｉカーバイト、窒化ボロン等が使用
される。第１の導電パターン４１および第２の導電パタ
ーン３７はこの層間絶縁膜３８を介して接合され、支持
基板の働きを有する。従って、従来の半導体装置で使用
された実装基板を不要としていることから、半導体モジ
ュール４０は薄型・軽量となっている。
【００４９】第１の半導体素子３１としてはＬＳＩが採
用され、第２の導電パターン３７から形成される接続電
極４３にフリップチップ実装される。
【００５０】内部チップ部品４８としては、コンデン
サ、抵抗、トランジスタまたはダイオードが採用され、
第１の半導体素子３１と同じように第２の導電パターン
上にフリップチップ実装される。
【００５１】第１の絶縁性樹脂３５Ａとしては、前述し
た第２の絶縁性樹脂３５Ｂと同じく、エポキシ樹脂等の
熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルフ
ァイド等の熱可塑性樹脂を用いることができる。第１の
絶縁性樹脂３５Ａは、第１の半導体素子３１および内部
チップ部品４８を被覆し、半導体モジュール４０全体を
支持する働きを有する。
【００５２】ここで、半導体モジュール４０は、第２の
半導体素子４７および裏面チップ部品３６を実装する支
持基板の働きを有する。従って、半導体モジュール４０
を大きくするほど、より多数の半導体素子およびチップ
部品を支持基板４６に実装することが可能となり、回路
モジュール３０の実装密度を向上させることができる。
【００５３】図２（Ｂ）を参照して、第２の導電パター
ン３７は、パッド４５および取り出し電極４２を形成す
る。そして、パット４５には、裏面チップ部品３６およ
び第２の半導体素子４７が実装される。更に、第２の導
電パターン３７は、パッド４５と取り出し電極４２を電
気的に接続するパターンも形成する。また、反対の面に
設けられた接続電極４３と、取り出し電極４２を電気的
に接続するパターンも設けられる。このパターンは、ス
ルーホール４４を介して、電気的接続を行っている。こ
のことにより、より複雑な導電パターンを作成すること
ができる。
【００５４】図２（Ｃ）を参照して、第１の導電パター
ンは、主に、第１の半導体素子３１および内部チップ部
品をフリップチップ実装するための接続電極４３を形成
する。また、パット４５と取り出し電極４２の電気的接
続を行うパターンも形成する。なお、第１の導電パター
ンおよび第２の導電パターン３７の材料としては、Ｃｕ
を主材料とした導電箔、Ａｌを主材料とした導電箔、ま
たはＦｅ−Ｎｉ等の合金から成る導電箔等が使用され
る。また、第１の導電パターン４１が第１の半導体素子
３１とショートするのを防止するために、第１の導電パ
ターン４１は絶縁性樹脂で部分的に覆われる。
【００５５】本発明にかかる回路モジュール３０の特徴
は、図１（Ａ）に示す如く、立体的に半導体素子が実装
されることにある。
【００５６】この特徴を具体的に説明する。半導体モジ
ュール４０は、第１の半導体素子３１および内部チップ
部品４８を内蔵し、更に、その裏面には第２の導電パタ
ーン３７を有する。従って、第２の導電パターン３７で
形成されるパッドに第２の半導体素子４７およびチップ
部品３６を実装することができる。つまり、導電箔パタ
ーン３９に実装される半導体モジュール４０に、更に、
第２の半導体素子４７および裏面チップ部品３６を実装
することができる。このことから、従来に於いては実装
基板上に平面的に半導体素子実装したが、本発明の回路
モジュール３０は半導体素子を立体的に内蔵している。
【００５７】また、半導体モジュール４０の支持基板は
第１の導電パターン４１と第２の導電パターン３７を有
するので、多層配線が可能となり、複雑な導電パターン
を形成することができる。このことにより、第２の半導
体素子４７としてＬＳＩ等の入力・出力端子の多い半導
体素子を採用することが可能となる。
【００５８】更に、半導体モジュール４０は複数の半導
体素子を内蔵しており、その裏面の面積は半導体素子１
つの大きさよりも大きい。従って、第２の半導体素子３
７としては、第１の半導体素子３１と同等以上の大きさ
のＬＳＩを採用することができる。そして、複数の半導
体素子を半導体モジュール４０の裏面に実装することが
できる。また、半導体モジュール４０は多層配線を有
し、第２の半導体素子４７を実装する位置が規制されな
いので、任意の位置に第２の半導体素子４７を実装する
ことができる。
【００５９】更に、本発明の回路モジュール３０は、絶
縁性樹脂３５Ｂで全体が支持されているので、必要最小
限の構成要素で形成されている。
【００６０】以上のことから、本発明の回路モジュール
３０は薄型・軽量となっている。 回路モジュールの構造を説明する第２の実施の形態 本発明の回路モジュール５０について、図３を参照しな
がら説明する。図３（Ａ）は回路モジュール５０の断面
図であり、図３（Ｂ）はその上面図である。ここで、図
３に於いて、図１と同一の符号を付した部分は同一物を
表している。
【００６１】本実施の形態では、層間絶縁膜５３を介し
て設けられた第３の導電パターン５１および第４の導電
パターン５２を備えた回路モジュール５０を説明する。
【００６２】図３（Ａ）を参照して、本発明に係る回路
モジュール５０は、層間絶縁膜５３を介して設けられた
第３の導電パターン５１および第４の導電パターン５２
と、第３の導電パターン５１上に実装されたチップ部品
３３および半導体モジュール４０と、半導体モジュール
４０が有する第２の導電パターン３７上に実装された第
２の半導体素子４７および裏面チップ部品３６と、半導
体モジュール４０の取り出し電極４２と導電パターン３
９との電気的接続を行う金属細線３４と、上記要素を被
覆し且つ全体を支持する第２の絶縁性樹脂３５Ｂとから
構成されている。
【００６３】このように、回路モジュール５０の構成要
素は、第１の実施の形態で説明した回路モジュール３０
と基本的に同一である。回路モジュール５０のポイント
は、層間絶縁膜５３を介して設けられた第３の導電パタ
ーン５１および第４の導電パターン５２にある。従っ
て、本実施の形態に於いては、このポイントのみについ
て説明を行い、それ以外の要素の説明は割愛する。
【００６４】層間絶縁膜５３は、ポリイミド樹脂、エポ
キシ樹脂等が望ましい。ペースト状のものを塗ってシー
トとするキャスティング法の場合、その膜厚は１０μｍ
〜１００μｍ程度である。また、シートとして形成する
場合、市販のものは２５μｍが最小の膜厚である。ま
た、熱伝導性が考慮されて中にフィラーが混入されても
良い。材料としては、ガラス、酸化Ｓｉ、酸化アルミニ
ウム、窒化Ａｌ、Ｓｉカーバイト、窒化ボロン等が使用
される。
【００６５】第３の導電パターン５１は、シート状の導
電膜をエッチングして形成される。第１の導電膜は厚さ
が５〜３５μｍ程度に形成され、エッチングによりボン
ディングパッドや配線が形成される。ボンディングパッ
ドの数は、半導体モジュール４０の取り出し電極４２の
数が多いほど、ファインパターン化が要求される。ま
た、第３の導電パターンの、金属細線３４またはチップ
部品３３の電極と接続する部分は、ボンディングが行え
るように金あるいは銀メッキが表面に施されている。
【００６６】第４の導電パターン５２は、第３の導電パ
ターン５１と同様に、シート状の導電膜をエッチングし
て形成される。第４の導電パターン５２の厚さは７０μ
ｍから２００μｍ程度であり、ファインパターンには適
さないが、外部接続電極３２を形成するのが主であり、
必要に応じて多層配線を形成する。
【００６７】半導体モジュール４０は、第３の導電パタ
ーン５１を被覆する絶縁性樹脂５４上に接着剤で固着さ
れ、半導体モジュール４０と第３の導電パターン５１は
電気的に絶縁されている。この結果、半導体モジュール
４０の下方にはファインパターンの第３の導電パターン
５１が自由に配線でき、配線の自由度が大幅に増大す
る。
【００６８】図３に示す回路モジュール５０は、２層の
多層配線を有するが、必要に応じて３層以上の導電パタ
ーンを設けることも可能となる。導電パターンの層数を
増やすことにより、より複雑な導電パターンを形成する
ことが可能となり、回路モジュールの実装密度を向上さ
せることができる。回路モジュールの製造方法を説明す
る第３の実施の形態次に、図４〜図１４を参照して、回
路モジュール３０の製造方法を説明する。ここでは、実
装部品である半導体モジュール４０を製造し、さらに回
路モジュール３０を製造するまでの工程を説明する。
【００６９】本実施例では、図１に示す回路モジュール
３０の製造方法を説明する。図３に示す回路モジュール
５０の製造方法も、導電箔パターン３９を製造する工程
以外は、図１の回路モジュール３０と同一である。
【００７０】図４に、回路モジュールを製造するフロー
を示す。このフローに示す如く、半導体モジュールのフ
ローで半導体モジュールが製造される。Ｃｕ箔、Ａｇメ
ッキ、ハーフエッチングの３つのフローで導電箔パター
ンの形成が行われる。ダイボンドのフローでは各搭載部
への半導体モジュールおよびチップ部品の固着が行われ
る。それと同時に、半導体モジュールの裏面に第２の半
導体素子４７および裏面チップ部品が実装される。ワイ
ヤーボンディングのフローでは半導体モジュールと導電
箔パターンとの電気的接続が行われる。トランスファー
モールドのフローでは絶縁性樹脂による共通モールドが
行われる。裏面Ｃｕ箔除去のフローでは絶縁性樹脂が露
出するまで導電箔の裏面全域のエッチングが行われる。
測定のフローでは各搭載部に組み込まれた半導体素子の
良品判別や特性ランク分けが行われる。ダイシングのフ
ローでは絶縁性樹脂からダイシングで個別の回路モジュ
ールへの分離が行われる。
【００７１】以下に、本発明の回路モジュールを製造す
る各工程を図５〜図１４を参照して説明する。
【００７２】第１の工程は、図５から図６に示すよう
に、回路モジュール３０に内蔵される半導体モジュール
４０を製造することにある。
【００７３】本工程では、まず図５（Ａ）を参照して、
層間絶縁膜３８を介して接着された第１の導電パターン
４１および第２の導電パターン３７を有する支持基板４
６を用意する。なお、第１の導電パターン４１は上方に
第１の半導体素子３１および内部チップ部品４８が実装
されるので、樹脂層でオーバーコートされている。そし
て、第１の導電パターン４１から形成される外部接続電
極４３には、第１の半導体素子３１との電気的接続のた
めに、表面にメッキが施されている。
【００７４】次に、図５（Ｂ）を参照して、支持基板４
６上に第１の半導体素子３１および内部チップ部品４８
を実装する。ここで、第１の半導体素子３１および内部
チップ部品４８はフリップチップ実装で支持基板４６に
実装される。
【００７５】次に、図６（Ａ）を参照して、第１の半導
体素子３１および内部チップ部品４８を第１の絶縁性樹
脂３５Ａで封止する。
【００７６】次に、図６（Ｂ）を参照して、第１の半導
体素子３１および内部チップ部品４８が内蔵された支持
基板４６を、ダイシングブレード４９を用いて、個々の
半導体モジュール４０に分離する。
【００７７】最後に、図６（Ｃ）を参照して、半導体モ
ジュール４０が完成する。半導体モジュール４０は、後
の工程で導電箔パターン３９に実装される。また、第２
の導電箔パターン３７上には、第２の半導体素子４７お
よび裏面チップ部品が実装される。
【００７８】第２の工程は、図７から図９に示すよう
に、導電箔６０を用意し、少なくとも半導体モジュール
４０およびチップ部品３３の搭載部を多数個形成する導
電箔パターン３９を除く領域の導電箔６０に導電箔６０
の厚みよりも浅い分離溝を化学的エッチングにより形成
して導電箔パターン３９を形成することにある。
【００７９】本工程では、まず図７（Ａ）の如く、シー
ト状の導電箔６０を用意する。この導電箔６０は、ロウ
材の付着性、ボンディング性、メッキ性が考慮されてそ
の材料が選択され、材料としては、Ｃｕを主材料とした
導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等
の合金から成る導電箔等が採用される。
【００８０】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましい。しかし、後
述するように、導電箔６０の厚みよりも浅い分離溝６１
が形成できる厚さであれば良い。
【００８１】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【００８２】具体的には、図７（Ｂ）に示す如く、短冊
状の導電箔６０に多数の搭載部が形成されるブロック６
２が４〜５個離間して並べられる。各ブロック６２間に
はスリット６３が設けられ、モールド工程等での加熱処
理で発生する導電箔６０の応力を吸収する。また導電箔
６０の上下周端にはインデックス孔６４が一定の間隔で
設けられ、各工程での位置決めに用いられる。
【００８３】続いて、導電箔パターンを形成する。
【００８４】まず、図８に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電箔パターン３９となる領域を除いた導電箔６０
が露出するようにホトレジストＰＲをパターニングす
る。そして、ホトレジストＰＲを介して導電箔６０を選
択的にエッチングする。
【００８５】具体的に、この化学的エッチングにより形
成された分離溝６１の深さは、例えば５０μｍであり、
その側面は、粗面となり、非異方性にエッチングされる
ためにその側面は湾曲構造となり、第２の絶縁性樹脂３
５Ｂとの接着性が向上される。
【００８６】なお、図８に於いて、ホトレジストの代わ
りにエッチング液に対して耐食性のある導電被膜（図示
せず）を選択的に被覆しても良い。導電路と成る部分に
選択的に被着すれば、この導電被膜がエッチング保護膜
となり、レジストを採用することなく分離溝をエッチン
グできる。この導電被膜として考えられる材料は、Ａ
ｇ、Ｎｉ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれ
ら耐食性の導電被膜は、ダイパッド、ボンディングパッ
ドとしてそのまま活用できる特徴を有する。
【００８７】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電箔パターン３９上のＡｇ被
膜にチップを熱圧着でき、また半田等のロウ材を介して
チップを固着できる。またＡｇの導電被膜にはＡｕ細線
が接着できるため、ワイヤーボンディングも可能とな
る。従ってこれらの導電被膜をそのままダイパッド、ボ
ンディングパッドとして活用できるメリットを有する。
【００８８】図９に具体的な導電箔パターンを示す。本
図は図７（Ｂ）で示したブロック６２の１個を拡大した
もの対応する。黒く塗られた部分の１個が１つの搭載部
６５であり、導電箔パターン３９を構成し、１つのブロ
ック６２にはマトリックス状に多数の搭載部６５が配列
され、各搭載部６５毎に同一の導電箔パターン３９が設
けられている。各ブロックの周辺には枠状のパターン６
６が設けられ、それと少し離間しその内側にダイシング
時の位置合わせマーク６７が設けられている。枠状のパ
ターン６６はモールド金型との嵌合に使用し、また導電
箔６０の裏面エッチング後には第２の絶縁性樹脂３５Ｂ
の補強をする働きを有する。
【００８９】また、上記の説明では単層の導電箔パター
ンを形成する方法を説明したが、導電パターンは層間絶
縁膜を用いた多層のものでも良い。
【００９０】第３の工程は、図１０に示す如く、各搭載
部の所望の導電箔パターン３９に半導体モジュール４０
およびチップ部品３６を固着し、更に、半導体モジュー
ル４０裏面に第２の半導体素子および裏面チップ部品３
６を実装することにある。図１０（Ａ）は１つの搭載部
の平面図であり、図１０（Ｂ）は図１０（Ａ）のＡ−Ａ
線での断面図である。
【００９１】半導体モジュール４０は、フェイスアップ
で実装される。そして、チップ部品３３としてはコンデ
ンサ、抵抗、トランジスタ、ダイオードまたはＬＳＩが
実装される。ここでは、半導体モジュール４０が導電箔
パターン３９に絶縁性接着剤で実装され、チップ部品３
３は半田等のロウ材または導電ペーストで導電箔パター
ン３９に固着される。
【００９２】図１０（Ｂ）を参照して、本発明のポイン
トは、半導体モジュール４０に第２の半導体素子および
裏面チップ部品３６を実装することにある。半導体モジ
ュール４０の実装基板である支持基板は、その裏面に、
第２の導電パターン３７を有する。第２の導電パターン
はパッドを有しており、このパッドに第２の半導体素子
および裏面チップ部品３６を実装することができる。こ
のことから、本発明の回路モジュール３０では、その内
部に於いて半導体素子を立体的に実装することができ
る。なお、図１０（Ａ）に於いては、半導体モジュール
４０上に３つの半導体素子が実装されているが、実際に
は多数の半導体素子を実装することができる。
【００９３】第４の工程は、図１１に示す如く、各搭載
部６５の半導体モジュール４０の取り出し電極４２と所
望の導電箔パターン３９とをワイヤボンディングするこ
とにある。図１１（Ａ）は１つの搭載部の平面図であ
り、図１１（Ｂ）は図１１（Ａ）のＡ−Ａ線での断面図
である。
【００９４】本工程では、ブロック６２内の各搭載部の
半導体モジュール４０の取り出し電極４２と所望の導電
箔パターン３９を、熱圧着によるボールボンディング及
び超音波によるウェッヂボンディングにより一括してワ
イヤボンディングを行う。
【００９５】また本発明では、各搭載部毎にクランパを
使用してワイヤボンディングを行っていた従来の回路装
置の製造方法と比較して、極めて効率的にワイヤボンデ
ィングを行うことができる。
【００９６】第５の工程は、図１２に示す如く、各搭載
部６５の半導体モジュール４０等を一括して被覆し、分
離溝６１に充填されるように第２の絶縁性樹脂３５Ｂで
共通モールドすることにある。
【００９７】本工程では、図１２（Ａ）に示すように、
第２の絶縁性樹脂３５Ｂは半導体モジュール４０、チッ
プ部品３３および裏面チップ部品３６を完全に被覆し、
導電箔パターン３９間の分離溝６１には第２の絶縁性樹
脂３５Ｂが充填されて、導電箔パターンの側面の湾曲構
造と嵌合して強固に結合する。そして第２の絶縁性樹脂
３５Ｂにより導電箔パターン３９が支持されている。
【００９８】また本工程では、トランスファーモール
ド、インジェクションモールド、またはポッティングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
【００９９】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図１２
（Ｂ）に示すように各ブロック６２は１つの共通のモー
ルド金型に搭載部６５を納め、各ブロック毎に１つの第
２の絶縁性樹脂３５Ｂで共通にモールドを行う。このた
めに従来のトランスファーモールド等の様に各搭載部を
個別にモールドする方法に比べて、大幅な樹脂量の削減
が図れる。
【０１００】導電箔６０表面に被覆された第２の絶縁性
樹脂３５Ｂの厚さは、金属細線３４の最頂部から約１０
０μｍ程度が被覆されるように調整されている。この厚
みは、強度を考慮して厚くすることも、薄くすることも
可能である。
【０１０１】本工程の特徴は、第２の絶縁性樹脂３５Ｂ
を被覆するまでは、導電箔パターン３９となる導電箔６
０が支持基板となることである。尚、本発明では、支持
基板となる導電箔６０は、電極材料として必要な材料で
ある。そのため、構成材料を極力省いて作業できるメリ
ットを有し、コストの低下も実現できる。
【０１０２】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電箔パターン３
９として個々に分離されていない。従ってシート状の導
電箔６０として一体で取り扱え、第２の絶縁性樹脂３５
Ｂでモールドする際、金型への搬送、金型への実装の作
業が非常に楽になる特徴を有する。
【０１０３】第６の工程は、図１２（Ａ）に示す如く、
第２の絶縁性樹脂３５Ｂが露出するまで、導電箔６０の
裏面全域をエッチングすることにある。
【０１０４】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電箔パターン３９として分
離するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【０１０５】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から第２の絶縁性樹
脂３５Ｂを露出させている。この露出される面を図１２
（Ａ）では点線で示している。その結果、約４０μｍの
厚さの導電箔パターン３９となって分離される。また、
第２の絶縁性樹脂３５Ｂが露出する手前まで、導電箔６
０を全面ウェトエッチングし、その後、研磨または研削
装置により全面を削り、第２の絶縁性樹脂３５Ｂを露出
させても良い。更に、導電箔６０を点線で示す位置まで
全面ウェトエッチングし、第２の絶縁性樹脂３５Ｂを露
出させても良い。
【０１０６】この結果、第２の絶縁性樹脂３５Ｂに導電
箔パターン３９の裏面が露出する構造となる。すなわ
ち、分離溝６１に充填された第２の絶縁性樹脂３５Ｂの
表面と導電箔パターン３９の表面は、実質的に一致して
いる構造となっている。従って、本発明の回路モジュー
ル３０は図１６に示した従来の裏面電極１０、１１のよ
うに段差が設けられないため、マウント時に半田等の表
面張力でそのまま水平に移動してセルフアラインできる
特徴を有する。
【０１０７】更に、導電箔パターン３９の裏面処理を行
い、図１に示すような回路モジュール３０を得る。
【０１０８】第７の工程は、図１３に示す如く、第２の
絶縁性樹脂３５Ｂで一括してモールドされた各搭載部６
５の半導体素子の特性の測定を行うことにある。
【０１０９】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は第２の絶縁性樹脂３５Ｂで導電
箔６０の残余部と連結されているので、切断金型を用い
ず機械的に導電箔６０の残余部から剥がすことで達成で
きる。
【０１１０】各ブロック６２の裏面には図１３に示すよ
うに導電箔パターン３９の裏面が露出されており、各搭
載部６５が導電箔パターン３９形成時と全く同一にマト
リックス状に配列されている。この導電箔パターン３９
の第２の絶縁性樹脂３５Ｂから露出した外部接続電極３
２にプローブ６８を当てて、回路モジュール３０の特性
パラメータ等を個別に測定して良不良の判定を行い、不
良品には磁気インク等でマーキングを行う。
【０１１１】本工程では、各搭載部６５の回路モジュー
ル３０は第２の絶縁性樹脂３５Ｂでブロック６２毎に一
体で支持されているので、個別にバラバラに分離されて
いない。従って、テスターの載置台に置かれたブロック
６２は搭載部６５のサイズ分だけ矢印のように縦方向お
よび横方向にピッチ送りをすることで、極めて早く大量
にブロック６２の各搭載部６５の回路モジュール３０の
測定を行える。すなわち、従来必要であった半導体装置
の表裏の判別、電極の位置の認識等が不要にできるの
で、測定時間の大幅な短縮を図れる。
【０１１２】第８の工程は、図１４に示す如く、第２の
絶縁性樹脂３５Ｂを各搭載部６５毎にダイシングにより
分離することにある。
【０１１３】本工程では、ブロック６２をダイシング装
置の載置台に真空で吸着させ、ダイシングブレード６９
で各搭載部６５間のダイシングライン７０に沿って分離
溝６１の第２の絶縁性樹脂３５Ｂをダイシングし、個別
の回路モジュール３０に分離する。
【０１１４】本工程で、ダイシングブレード６９はほぼ
第２の絶縁性樹脂３５Ｂを切断する切削深さで行い、ダ
イシング装置からブロック６２を取り出した後にローラ
でチョコレートブレークするとよい。ダイシング時は予
め前述した第１の工程で設けた各ブロックの周辺の枠状
のパターン６６の内側の相対向する位置合わせマーク６
７を認識して、これを基準としてダイシングを行う。周
知ではあるが、ダイシングは縦方向にすべてのダイシン
グライン７０をダイシングをした後、載置台を９０度回
転させて横方向のダイシングライン７０に従ってダイシ
ングを行う。
【０１１５】上記した製造方法によるメリットの１つ
は、既存の技術および設備で本発明の回路モジュール３
０が製造できることにある。つまり、既存の技術および
設備で、回路モジュール３０内部に於いて、立体的にＬ
ＳＩ等を配置できることである。このことにより、回路
モジュール３０の実装密度を向上させることができる。
従って、回路モジュールの薄型化・軽量化を実現でき
る。
【０１１６】
【発明の効果】本発明の回路モジュールによれば、以下
に示すような効果を奏することができる。
【０１１７】第１に、複数の半導体素子が絶縁性樹脂で
封止された半導体モジュールを導電箔パターンにフェイ
スアップで実装し、半導体モジュールの裏面に半導体素
子および裏面チップ部品を実装することにより、立体的
に半導体素子を実装することができる。半導体モジュー
ルは、第１の導電パターンと第２の導電パターンが層間
絶縁膜で接着された支持基板を有し、第１の導電パター
ンに複数の半導体素子が実装されたものである。従っ
て、第２の導電パターン上に複数の半導体素子を実装す
ることができる。このことから、回路モジュールの実装
密度を向上させることができ、更に、回路モジュールを
小型化・軽量化することができる。
【０１１８】第２に、半導体モジュールは複数の半導体
素子が内蔵されているので、内蔵される半導体素子より
も大きいサイズの半導体素子を、半導体モジュールの裏
面に実装することができる。また、半導体モジュールの
支持基板は多層配線を有するので、半導体モジュール裏
面の任意の位置に半導体素子を実装することができる。
【０１１９】第３に、本発明の回路モジュールは、半導
体モジュール等を被覆する絶縁性樹脂で全体が支持され
ており、実装基板を使用しない薄型・軽量のものであ
る。このことにより、回路モジュールを更に薄型・軽量
化することができる。
【図面の簡単な説明】
【図１】本発明の回路モジュールを説明する図である。
【図２】本発明の回路モジュールを構成する半導体モジ
ュールを説明する図である。
【図３】本発明の回路モジュールを説明する図である。
【図４】本発明の回路モジュールの製造方法を説明する
フローチャートである。
【図５】本発明の回路モジュールを構成する半導体モジ
ュールの製造方法を説明する図である。
【図６】本発明の回路モジュールを構成する半導体モジ
ュールの製造方法を説明する図である。
【図７】本発明の回路モジュールの製造方法を説明する
図である。
【図８】本発明の回路モジュールの製造方法を説明する
図である。
【図９】本発明の回路モジュールの製造方法を説明する
図である。
【図１０】本発明の回路モジュールの製造方法を説明す
る図である。
【図１１】本発明の回路モジュールの製造方法を説明す
る図である。
【図１２】本発明の回路モジュールの製造方法を説明す
る図である。
【図１３】本発明の回路モジュールの製造方法を説明す
る図である。
【図１４】本発明の回路モジュールの製造方法を説明す
る図である。
【図１５】従来の回路モジュールを説明する図である。
【図１６】従来の回路モジュールを説明する図である。
【図１７】従来の回路モジュールの製造方法を説明する
図である。
【図１８】従来の回路モジュールの製造方法を説明する
フローチャートである。
【符号の説明】
３０ 回路モジュール ３１ ＬＳＩ ４０ 半導体モジュール ３３ チップ部品 ３６ 裏面チップ部品 ３８ 層間絶縁膜

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 絶縁樹脂に埋め込まれた第１の導電パタ
    ーンおよび層間絶縁膜を介して設けられた第２の導電パ
    ターンから形成される支持基板を有し、前記第１の導電
    パターンにフリップチップボンディングにより固着され
    た第１の半導体素子および内部チップ部品を有し、前記
    半導体素子および前記内部チップ部品を被覆する第１の
    絶縁性樹脂を有する半導体モジュールと、 前記半導体モジュールが前記第２の導電パターンを上側
    にして固着された導電箔パターンを埋め込んだ第２の絶
    縁性樹脂と、 前記第２の導電パターン上に実装された第２の半導体素
    子および裏面チップ部品と、 前記半導体モジュールの取り出し電極と、前記導電箔パ
    ターンとの電気的接続を行う金属細線と、 前記導電箔パターンに形成された外部接続電極とを有す
    ることを特徴とする回路モジュール。
  2. 【請求項２】 前記第１の半導体素子および前記第２の
    半導体素子は、ＬＳＩであることを特徴とする請求項１
    記載の回路モジュール。
  3. 【請求項３】 前記第２の半導体素子は、前記第１の半
    導体素子よりも大きいことを特徴とする請求項１記載の
    回路モジュール。
  4. 【請求項４】 前記内部チップ部品は、コンデンサ、抵
    抗、トランジスタまたはダイオードであることを特徴と
    する請求項１記載の回路モジュール。
  5. 【請求項５】 前記裏面チップ部品は、コンデンサ、抵
    抗、トランジスタまたはダイオードであることを特徴と
    する請求項１記載の回路モジュール。
  6. 【請求項６】 前記導電箔パターンには、前記半導体モ
    ジュールの他にコンデンサ、抵抗、トランジスタ、ダイ
    オードまたはＬＳＩが実装されることを特徴とする請求
    項１記載の回路モジュール。
  7. 【請求項７】 前記第１の導電パターン、前記第２の導
    電箔パターンおよび前記導電箔パターンは銅、アルミニ
    ウムまたは鉄−ニッケルのいずれかを主材料として構成
    されることを特徴とする請求項１記載の回路モジュー
    ル。
  8. 【請求項８】 前記取り出し電極は、前記半導体モジュ
    ールの周辺部に設けられることを特徴とする請求項１記
    載の回路モジュール。
  9. 【請求項９】 絶縁樹脂に埋め込まれた第１の導電パタ
    ーンおよび層間絶縁膜を介して設けられた第２の導電パ
    ターンから形成される第１の支持基板を有し、前記第１
    の導電パターンにフリップチップボンディングにより固
    着された第１の半導体素子および内部チップ部品を有
    し、前記半導体素子および前記内部チップ部品を被覆す
    る第１の絶縁性樹脂を有する半導体モジュールと、 絶縁樹脂に埋め込まれた第３の導電パターンおよび層間
    絶縁膜を介して設けた第４の導電パターンを有し、前記
    半導体モジュールが第２の導電パターンを上側にして第
    ３の導電パターンに固着された第２の支持基板と、 前記第２の導電パターン上に実装された第２の半導体素
    子および裏面チップ部品と、 前記半導体モジュールの取り出し電極と、前記第３の導
    電パターンとの電気的接続を行う金属細線と、 前記半導体モジュール、前記裏面チップ部品および前記
    金属細線を被覆し、且つ全体を支持する第２の絶縁性樹
    脂と、 前記第４の導電パターンに形成された外部接続電極とを
    有することを特徴とする回路モジュール。
  10. 【請求項１０】 前記第１の半導体素子および前記第２
    の半導体素子は、ＬＳＩであることを特徴とする請求項
    ９記載の回路モジュール。
  11. 【請求項１１】 前記第２の半導体素子は、前記第１の
    半導体素子よりも大きいことを特徴とする請求項９記載
    の回路モジュール。
  12. 【請求項１２】 前記内部チップ部品は、コンデンサ、
    抵抗、トランジスタまたはダイオードであることを特徴
    とする請求項９記載の回路モジュール。
  13. 【請求項１３】 前記裏面チップ部品は、コンデンサ、
    抵抗、トランジスタまたはダイオードであることを特徴
    とする請求項９記載の回路モジュール。
  14. 【請求項１４】 前記第３の導電パターンには、前記半
    導体モジュールの他にコンデンサ、抵抗、トランジス
    タ、ダイオードまたはＬＳＩが実装されることを特徴と
    する請求項９記載の回路モジュール。
  15. 【請求項１５】 前記第１の導電パターン、前記第２の
    導電箔パターン、第３の導電パターンおよび第４の導電
    パターンは銅、アルミニウムまたは鉄−ニッケルのいず
    れかを主材料として構成されることを特徴とする請求項
    ９記載の回路モジュール。
  16. 【請求項１６】 前記取り出し電極は、前記半導体モジ
    ュールの周辺部に設けられることを特徴とする請求項９
    記載の回路モジュール。
JP2001294666A 2001-09-26 2001-09-26 回路モジュール Expired - Fee Related JP4803931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294666A JP4803931B2 (ja) 2001-09-26 2001-09-26 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294666A JP4803931B2 (ja) 2001-09-26 2001-09-26 回路モジュール

Publications (2)

Publication Number Publication Date
JP2003100985A true JP2003100985A (ja) 2003-04-04
JP4803931B2 JP4803931B2 (ja) 2011-10-26

Family

ID=19116233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294666A Expired - Fee Related JP4803931B2 (ja) 2001-09-26 2001-09-26 回路モジュール

Country Status (1)

Country Link
JP (1) JP4803931B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180124A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路モジュールおよび回路モジュールの製造方法
US8044498B2 (en) 2006-07-12 2011-10-25 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP2017011101A (ja) * 2015-06-22 2017-01-12 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343608A (ja) * 1992-06-11 1993-12-24 Hitachi Ltd 混成集積回路装置
JPH11204719A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 半導体装置
JP2000294723A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 積層型半導体装置およびその製造方法
JP2001223320A (ja) * 2000-06-28 2001-08-17 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2001250884A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343608A (ja) * 1992-06-11 1993-12-24 Hitachi Ltd 混成集積回路装置
JPH11204719A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 半導体装置
JP2000294723A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 積層型半導体装置およびその製造方法
JP2001250884A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP2001223320A (ja) * 2000-06-28 2001-08-17 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180124A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路モジュールおよび回路モジュールの製造方法
US8044498B2 (en) 2006-07-12 2011-10-25 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP2017011101A (ja) * 2015-06-22 2017-01-12 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法

Also Published As

Publication number Publication date
JP4803931B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
JP3609737B2 (ja) 回路装置の製造方法
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP4618941B2 (ja) 半導体装置
US7405486B2 (en) Circuit device
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JP4761662B2 (ja) 回路装置の製造方法
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
JP3600131B2 (ja) 回路装置の製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JP2003110945A (ja) カメラモジュール
JP4803931B2 (ja) 回路モジュール
JP4698080B2 (ja) 回路装置の製造方法
JP2003100984A (ja) 回路モジュール
JP2003100981A (ja) 回路モジュール
JP4342157B2 (ja) 回路装置の製造方法
JP3600135B2 (ja) 回路装置の製造方法
JP4748892B2 (ja) 回路装置の製造方法
JP2003110892A (ja) カメラモジュール
JP3600136B2 (ja) 回路装置の製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP4708625B2 (ja) ボンディング装置およびそれを用いた半導体装置の製造方法
JP3778783B2 (ja) 回路装置およびその製造方法
JP4334187B2 (ja) 回路装置の製造方法
JP4471559B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees