CN104582321A - 印刷电路板及其制备方法 - Google Patents

印刷电路板及其制备方法 Download PDF

Info

Publication number
CN104582321A
CN104582321A CN201410541642.2A CN201410541642A CN104582321A CN 104582321 A CN104582321 A CN 104582321A CN 201410541642 A CN201410541642 A CN 201410541642A CN 104582321 A CN104582321 A CN 104582321A
Authority
CN
China
Prior art keywords
plating
insulating barrier
seed layer
plating seed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410541642.2A
Other languages
English (en)
Inventor
金多禧
朴正铉
赵镛允
郑丞洹
韩基镐
金起焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104582321A publication Critical patent/CN104582321A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供了一种制备印刷电路板的方法，该方法包括：制备基板，所述基板的至少部分上形成有导电层；在所述基板上形成具有开口的绝缘层，以通过该开口将部分所述导电层暴露；在所述绝缘层以及暴露的导电层上面形成电镀种子层；通过对所述电镀种子层进行过电镀以在所述电镀种子层上面形成电镀层；以及将该过电镀部分一次性地蚀刻以在所述开口处形成电路层。本发明还提供了由上述方法制得的印刷电路板。本发明的方法能够解决电镀厚度不均匀和微凹的产生，使得导通孔或电路图案电镀厚度均匀，以及通过防止基板的翘曲和划痕来减少基板的应力。

Description

印刷电路板及其制备方法
相关申请的交叉引用
本申请要求2013年10月14日提交的、名称为“印刷电路板及其制备方法”的、专利申请号为10-2013-0122153的韩国专利申请的优先权，并将该申请的全部内容引入本申请中以作参考。
技术领域
本发明涉及一种印刷电路板及其制备方法，更具体地，本发明涉及一种包括具有均匀电镀厚度的电路层的印刷电路板及其制备方法。
背景技术
最近，随着电子元件的小型化以及多功能化，越来越需求传统使用的印刷电路板成为高集成化的薄的产品，且可以通过添加精细图案(finepatterning)、堆叠导通孔结构(stack-via structure)等等来最大限度地增加该产品的热辐射性能等性能。因而，为了形成具有各种形状、尺寸以及厚度的导通孔以及精细图案，通常使用电镀方法来形成电镀层。
然而，随着电子设备需要快速的响应速度，用于制备高集成度的薄的产品(该产品具有热辐射性能)的堆叠导通孔(via)方案也面临着不能充分地去除来自半导体中的热量的问题。为了解决上述问题，需要得到比传统使用的信号传输孔(signal transfer hole)更大的孔，其中，通过激光处理或批生产法(batch manufacturing method)来形成具有更大的厚度的孔。
然而，当制备或加工如干膜的绝缘膜，然后再镀至较大的厚度时，由于介于绝缘膜的外壁和基底电镀部分之间的填充可镀性方面存在差异，故难于在较大面积的基板上使得电镀厚度均匀。
为解决上述问题，曾使用机械抛光方法来使电镀厚度均匀。然而，由于面板的面积的增加，该机械抛光方法难于使该电镀厚度均匀，并且由于物理作用(如抛磨产生的基板翘曲)的发生使机械抛光方法在电镀厚度均匀方面具有局限性。
根据通过机械抛光来使电镀厚度均匀的典型方法，先使用绝缘层膜使形成镀层的部分敞开，然后再形成镀层。在这种方式中，在大面积面板上在镀层厚度上产生的偏差取决于开口的尺寸和形状。该镀层厚度上的偏差的范围约为20至50μm。为了减少镀层厚度上的偏差，将电路层(如导通孔和电路图案)的突出于绝缘层的部分进行机械抛光。
该减少镀层偏差的机械抛光处理通常受镀层的布线设计很大影响，因而在减少该镀层厚度的偏差上具有局限性。此外，由于在机械抛光时施加在大面积面板上的物理冲击，该机械抛光可能会导致面板的翘曲以及面板的划痕。
此外，当通过激光处理在堆叠的绝缘层上形成孔后再实施电镀时，由于可电镀性的差异常产生如微凹(dimple)等缺陷。这种微凹缺陷问题可以通过改变硫酸浓度来改变电镀方案以得到改善。然而，该电镀方案仍稳定地产生微凹缺陷从而在使得电镀厚度均匀上具有局限性，这是由于纵横比(aspectratio)而产生的，纵横比即为受堆叠膜(stacked film)或干膜的厚度影响的待电镀部分的长度与宽度的比率。
在下面相关技术文献中所描述的专利文献公开了一种制备印刷电路板的方法，该方法可以基本上消除导通孔结构的过度充电现象的产生，实现微型电路，改善导通孔内的可靠性。然而，虽然下述专利文献可以消除导通孔结构的过度充电现象的产生，但是仍没有解决电镀厚度不均匀、由于受堆叠膜或干膜的厚度影响的待电镀部分的长度和宽度的比率的不同而产生微凹、以及布线设计的问题。
因而，需要存在一种印刷电路板以及制备该印刷电路板的方法，以能够解决在电镀方案中可能出现的电镀厚度不均匀、由于受堆叠膜或干膜的厚度影响的待电镀部分的长度和宽度的比率的不同而产生微凹、以及布线设计的问题。
[相关技术文献]
[专利文献]
(专利文献1)KR10-2010-0068747 A
发明内容
本发明的一方面提供了一种制备印刷电路板的方法，该方法能够解决电镀厚度不均匀、由于受堆叠膜或干膜的厚度影响的待电镀部分的长度和宽度的比率的不同而产生微凹、以及布线设计的问题，使得导通孔或电路图案电镀厚度均匀，以及通过防止基板的翘曲和划痕来减少基板的应力。
本发明的另一方面提供了一种印刷电路板，该印刷电路板能够解决电镀厚度不均匀、由于受堆叠膜或干膜的厚度影响的待电镀部分的长度和宽度的比率的不同而产生微凹、以及布线设计的问题，使得导通孔或电路图案电镀厚度均匀，以及通过防止基板的翘曲和划痕来减少基板的应力。
根据本发明的一方面，制备印刷电路板的方法可以包括：制备基板，所述基板的至少部分上形成有导电层；在所述基板上形成具有开口的绝缘层，以通过该开口将部分导电层暴露；在所述绝缘层以及暴露的导电层上形成电镀种子层(plating seed layer)；通过对所述电镀种子层进行过电镀(overplating)以在所述电镀种子层上形成电镀层；以及将该过电镀部分一次性地蚀刻以在所述开口处形成电路层。
所述电镀层的形成可以包括对所述电镀种子层进行过电镀直至所述电镀层的暴露面平整。
所述过电镀部分的一次性地蚀刻可以包括对所述过电镀部分进行一次性地蚀刻直至所述绝缘层暴露。
所述过电镀部分的一次性地蚀刻可以包括对所述过电镀部分进行一次性地蚀刻，以至在所述绝缘层外保留1μm以下的所述电镀层和所述电镀种子层，并且将该形成于所述绝缘层外的1μm以下的电镀层和电镀种子层作为用于形成附加的电路层的电镀种子层。
所述电镀种子层的形成可以包括通过化学镀处理(electroless platingprocess)或溅射处理(sputtering process)在所述绝缘层和暴露的导电层上形成电镀种子层。
在所述过电镀部分的一次性地蚀刻过程中，通过一次性地蚀刻而在所述开口处形成的电路层可以包括导通孔或电路图案。
所述导电层可以包括导通孔或电路图案。
所述导电层可以包括形成在所述基板上的铜箔，其中，该方法可以进一步包括：在将所述过电镀部分一次性地蚀刻之后，通过蚀刻处理将所述绝缘层以及与所述绝缘层相接触的铜箔去除，并在该去除位置上形成堆叠绝缘层。
所述绝缘层可以包括光敏树脂材料以及可以将所述光敏树脂材料附着在所述基板上并通过曝光和显影处理(exposing and developing processes)来形成所述绝缘层的开口。
所述绝缘层可以包括堆叠膜以及可以将该堆叠膜附着在所述基板上并通过激光处理(laser processing)来形成所述绝缘层的开口。
根据本发明的另一方面，制备印刷电路板的方法可以包括：制备两面形成有可剥离的铜箔的载体；在所述载体上形成具有开口的绝缘层，以通过该开口将部分所述铜箔暴露；在所述绝缘层以及暴露的铜箔上形成电镀种子层；通过对所述电镀种子层进行过电镀以在所述电镀种子层上形成电镀层；将该过电镀部分一次性地蚀刻以在所述开口处形成电路层；在所述电路层上堆叠多个绝缘层和电路层；从上层和下层的堆叠结构分离所述载体；将每一个附着在所述上层和下层的堆叠结构上的载体的铜箔去除。
所述电镀层的形成可以包括对所述电镀种子层进行过电镀直至所述电镀层的暴露面平整。
所述过电镀部分的一次性地蚀刻可以包括对所述过电镀部分进行一次性地蚀刻直至所述绝缘层暴露。
所述过电镀部分的一次性地蚀刻可以包括对所述过电镀部分进行一次性地蚀刻，以至在所述绝缘层外保留1μm以下的所述电镀层和所述电镀种子层，并且将该形成于所述绝缘层外的1μm以下的电镀层和电镀种子层作为用于形成附加的电路层的电镀种子层。
所述电镀种子层的形成可以包括通过化学镀处理或溅射处理在所述绝缘层和暴露的铜箔上形成电镀种子层。
在所述过电镀部分的一次性地蚀刻过程中，通过一次性地蚀刻而在所述开口处形成的电路层可以包括导通孔或电路图案。
所述绝缘层可以包括光敏树脂材料以及可以将所述光敏树脂材料附着在所述铜箔上并通过曝光和显影处理来形成所述绝缘层的开口。
所述绝缘层可以包括堆叠膜以及可以将该堆叠膜附着在所述铜箔上并通过激光处理来形成所述绝缘层的开口。
根据本发明的另一方面，印刷电路板可以包括：形成有至少一个开口的绝缘层；在至少一个所述开口处形成的电路层，其中，所述电路层可以包括包括底部和由所述绝缘层包围的侧壁的电镀种子层；以及由所述电镀种子层的底部和侧壁包围的电镀层。
所述电路层可以包括导通孔或电路图案，以及可以在所述绝缘层和所述开口处暴露的部分上形成电镀种子层，对所述电镀种子层进行过电镀以形成电镀层，并一次性地蚀刻该过电镀部分来形成所述导通孔或电路图案。
附图说明
通过结合附图和以下的详细描述将更清楚地理解本发明的上述以及其它方面、特点和其它优势，其中：
图1A至1F是阐述根据本发明的第一种具体实施方式的制备印刷电路板的方法的过程的横截面示意图；
图1G是阐述根据本发明的具体实施方式的印刷电路板的示意图；
图2A至2G是阐述根据本发明的第二种具体实施方式的制备印刷电路板的方法的过程的横截面示意图；
图3A至3G是阐述根据本发明的第三种具体实施方式的制备印刷电路板的方法的过程的横截面示意图；以及
图4A至4F是阐述根据本发明的第四种具体实施方式的制备印刷电路板的方法的过程的横截面示意图。
具体实施方式
通过结合附图和以下具体实施方式的详细描述将更清楚地理解本发明的目的、特点和优势。在全部附图中，相同的参考数字被用来表示相同或相似的元件，以及省略了冗余描述。进而，在下述描述中，所述术语“第一”、“第二”、“一面”、“另一面”等等被用于区别一个元件和另一个元件，并且所述元件的尺寸不被上述术语限制。以下，对本发明进行说明时，对于有关可能使本发明的要旨不明确的公知技术的详细说明进行省略。。
下文中，将参考附图详细地描述本发明的具体实施方式。
根据第一种具体实施方式的制备印刷电路板的方法
图1A至1F按顺序地阐述了根据本发明的第一种具体实施方式的制备印刷电路板的方法的过程的横截面示意图。
下文中，将参考图1A至1F对根据本发明的第一种具体实施方式的制备印刷电路板的方法进行描述。
常规的方法是在绝缘层膜上仅形成一个开口，然后直接进行电镀从而形成电镀层的厚度，并将其形成为包括导通孔或电路图案的电路层，由于没有导电性能的绝缘部分与具有导电性能的基底电镀部分(base plating part)之间的可镀性差异将产生不均匀性。
根据本发明的具体实施方式，在所述绝缘层以及基底电镀部分上形成电镀种子层，以去除所述绝缘层和所述基底电镀部分之间的可电镀性差异，以及通过镀板方案(panel plating scheme)使用电镀进行过电镀，然后将该过电镀部分一次性地蚀刻以形成电镀层的厚度，这将形成为均匀的电路层，从而可以制得包括具有均匀厚度的导通孔或电路图案的印刷电路板。
参考图1A，制备了其上形成有铜箔102的基板100，然后在该基板100上形成具有开口105的绝缘层104，通过该开口105将部分铜箔102暴露。该绝缘层104可以包括液态光敏树脂如光敏树脂材料或干膜抗蚀剂(dry filmresist，DRF)，但没有具体限定于此。
在将该绝缘层104附着到形成在基板100上的铜箔102上后，可以通过曝光和显影处理在所述绝缘层104上形成开口105。根据本发明的第一种实施方式的制备印刷电路板的方法，将所述光敏树脂材料用作绝缘层104以及通过使用曝光的光学方法(photo method)在该绝缘层104上形成开口105。
接下来，如图1B所阐述的，通过溅射处理将形成有开口105的绝缘层104的整个表面以及通过开口105暴露的铜箔102中的基底电镀部分103电镀至1μm以下，从而形成电镀种子层106。该电镀种子层106可以通过使用溅射处理或化学镀处理来形成。
当在绝缘层104和基底电镀部分103上形成电镀种子层106时，将去除了绝缘层104和基底电镀部分103之间的可电镀性差异。参照图1B，可以理解的是在绝缘层104上形成有电镀种子层106，包括在绝缘层104的侧面上。
接下来，如图1C所示，通过实施电镀在电镀种子层106的上面形成电镀层108。对该电镀种子层106进行过电镀并通过控制电镀的频率和电流密度直至电镀层108的表面平整。例如，对电镀层108进行过电镀，以至电镀种子层106的最外部分超出约1-5μm。
根据本发明的第一种实施方式，所述过电镀的厚度在1-5μm的范围内，但没有具体限定于此。
由于通过溅射处理也是在绝缘层104的表面上形成有电镀种子层106，从而增加了导电性，因而，在实施电镀阶段中不存在实施电镀的填充性(fillability)问题，以及随着电镀的进行，通过镀板方案使得电镀层108的最外部分表面平整。
接下来，如图1D所示，将电镀层108的过电镀部分和部分电镀种子层106一次性地蚀刻。例如，通过半蚀刻(half etching)将电镀层108和部分电镀种子层106一次性地蚀刻。蚀刻2-6μm直至将绝缘层104暴露。当蚀刻结束后，由电镀层108和电镀种子层106形成的电路层109的厚度变得均匀，同时使电镀层108的最外部分和电镀种子层106平整。因此，可以形成具有均匀厚度的电路层109。
同时，当使用干膜抗蚀剂(DFR)作为绝缘层104时，将绝缘层104去除，然后可以在去除了绝缘层104的部分形成另一种绝缘层。
根据本发明的具体实施方式，由电镀层108和电镀种子层106形成的电路层109是用于层间连接的导通孔，但本申请的具体实施方式没有限定于此，因此，由电镀层108和电镀种子层106形成的电路层109可以为厚的电路图案。
同时，根据本发明的第一种实施方式，基板100是两面形成有可剥离的铜箔102的载体。
如上所述，将参考图1E和1F，将对制备包括导通孔(为具有均匀厚度的电路层109)的印刷电路板的方法进行描述。
如图1E所示，通过使用与图1A至1D中所示的类似的方法在具有均匀厚度的导通孔109的上面形成绝缘层110、电镀种子层112和电镀层114，从而形成具有均匀厚度的第一电路图案113。
其次，如图1F所示，将载体100与上层和下层的堆叠结构分离开，并将铜箔102去除，然后通过使用与图1A至1D中所示的类似的方法在具有均匀厚度的导通孔109的下面形成绝缘层116、电镀种子层118和电镀层120，从而形成具有均匀厚度的第二电路图案119。最后，如图1F所示，可以制备得到包括具有均匀厚度的电镀层的印刷电路板。
本发明的具体实施方式描述了制备堆叠3个层的印刷电路板的方法，但没有具体限定于此，因而，可以通过堆叠多个具有均匀厚度的绝缘层和电路层来制备多层印刷电路板。
根据具体实施方式的印刷电路板
图1G是阐述根据本发明的具体实施方式的印刷电路板的示意图。
如图1G所示，根据本发明的具体实施方式的印刷电路板是通过将载体100与上层和下层的堆叠结构分离开以及将铜箔102去除(当从图1D中所示的过程横截面示意图中观察时)来形成的印刷电路板。
根据图1G中所述的本发明的具体实施方式的印刷电路板包括形成有至少一个开口的绝缘层104和嵌入在至少一个开口中的电路层109。
电路层109包括电镀种子层106和电镀层108，其中，该电镀种子层106包括底部130和由绝缘层104包围的侧壁131，该电镀层108嵌入在由电镀种子层106的底部130和侧壁131包围的空间中。电镀层109可以包括导通孔或电路图案。
如图1G所示，根据本发明的具体实施方式的印刷电路板是通过将载体100与上层和下层的堆叠结构分离开，以及将铜箔102去除(当从图1D中所示的过程横截面示意图中观察时)来形成的印刷电路板。
如图1G所示，根据本发明的具体实施方式的印刷电路板的电路层109是通过如图1A至1D所示方法来形成，因此电路层109的最外部分是平整的，因而电路层109的厚度变得均匀。因此，能够提高印刷电路板的性能和可靠性。
根据第二种具体实施方式的制备印刷电路板的方法
图2A至2G是阐述根据本发明的第二种具体实施方式的制备印刷电路板的方法的过程的横截面示意图。
下文中，将参考图2A至2G对根据本发明的第二种具体实施方式的制备印刷电路板的方法进行描述。
本发明的第一种具体实施方式描述了在形成作为电路层109的导通孔之后制备印刷电路板的方法。本发明的第二种具体实施方式将描述在形成作为电路层109的电路图案之后制备印刷电路板的方法。
参考图2A，制备其上形成有铜箔202的基板200，然后在该基板200上形成具有开口205的绝缘层204，通过开口205将部分铜箔202暴露。该绝缘层204可以包括液态光敏树脂如光敏树脂材料或干膜抗蚀剂(DRF)，但没有具体限定于此。
在将绝缘层204附着到形成在基板200上的铜箔202上之后，可以通过曝光和显影处理在所述绝缘层204上形成开口205。根据本发明的第二种实施方式的制备印刷电路板的方法，将所述光敏树脂材料用作绝缘层204并通过使用曝光的光学方法在该绝缘层204的上面形成开口205。
接下来，如图2B所示，通过溅射处理，将形成有开口205的绝缘层204的整个表面以及通过开口205暴露的铜箔202中的基底电镀部分203电镀至1μm以下，从而形成电镀种子层206。该电镀种子层206可以通过使用溅射处理或化学镀处理来形成。
根据本发明的具体实施方式，当在绝缘层204和基底电镀部分203上形成电镀种子层206时，便去除了绝缘层204和基底电镀部分203之间的可电镀性差异。
接下来，如图2C所示，通过实施电镀在电镀种子层206上形成电镀层208。通过控制电镀的频率和电流密度对该电镀种子层206进行过电镀直至电镀层208的表面平整。例如，对电镀层208进行过电镀，以至电镀种子层206的最外部分超出约1-5μm。
根据本发明的第二种实施方式，该过电镀的厚度在1-5μm的范围内，但没有具体限定于此。
由于在绝缘层204上也通过溅射处理形成了电镀种子层206，从而增加了导电性，因而在实施电镀阶段中不存在实施电镀的填充性问题，以及通过镀板方案使得电镀层208的最外部分表面平整。
接下来，如图2D所示，将电镀层208的过电镀部分和部分电镀种子层206一次性地蚀刻。例如，通过半蚀刻将电镀层208的过电镀部分和部分电镀种子层206一次性地蚀刻。蚀刻2-6μm直至将绝缘层204暴露。当蚀刻结束后，由电镀层208和电镀种子层206形成的第一电路图案209的厚度变得均匀，同时电镀层208的最外部分和电镀种子层206的表面平整。因此，可以形成具有均匀厚度的第一电路图案209。
同时，当使用干膜抗蚀剂(DFR)作为绝缘层204时，将绝缘层204去除，然后可以在去除了绝缘层204的部分形成另一种绝缘层。
接下来，如图2E所示，通过使用与图2A至2D中所阐述的类似的方法在具有均匀厚度的第一电路图案209的上面形成绝缘层210、电镀种子层212和电镀层214，从而形成具有均匀厚度的导通孔213。
接下来，如图2F所示，在具有均匀厚度的导通孔213上形成第二电路图案216。
根据本发明的第二种具体实施方式，基板200是两面形成有可剥离的铜箔202的载体。
接下来，如图2G所示，可以将载体200与上层和下层的堆叠结构分离开，以及将铜箔202去除来制得包括具有均匀厚度的电镀层的印刷电路板。
本发明的第二种具体实施描述了制备堆叠2个和3个层的印刷电路板的方法，但没有具体限定于此，因而，可以通过堆叠多个具有均匀厚度的绝缘层和电路层来制备多层印刷电路板。
根据第三种具体实施方式的制备印刷电路板的方法
图3A至3G是阐述根据本发明的第三种具体实施方式的制备印刷电路板的方法的过程的横截面示意图。
下文中，将参考图3A至3G对根据本发明的第三种具体实施方式的制备印刷电路板的方法进行描述。
参考图3A，制备其上形成有铜箔302的基板300，然后在该基板300上形成具有开口305的绝缘层304，通过开口305将部分铜箔302暴露。该绝缘层304为堆叠的绝缘膜并且可以包括半固化片，但没有具体限定于此。
在将绝缘层304附着到形成在基板300上的铜箔302上后，可以通过曝光和显影处理在所述绝缘层304上形成开口305。
接下来，如图3B所示，通过溅射处理，将形成有开口305的绝缘层304的整个表面以及通过开口305暴露的铜箔302的基底电镀部分303电镀至1μm以下，从而形成电镀种子层306。该电镀种子层306可以通过使用溅射处理或化学镀处理来形成。
根据本发明的具体实施方式，当在绝缘层304和基底电镀部分303上形成电镀种子层306时，便去除了绝缘层304和基底电镀部分303之间的可电镀性差异。参照图3B，可以理解的是在绝缘层304上形成电镀种子层306，包括在绝缘层304的侧面上。
接下来，如图3C所示，通过实施电镀在电镀种子层306上形成电镀层308。通过控制电镀的频率和电流密度对该电镀种子层306进行过电镀直至电镀层308的表面平整。例如，对电镀层308进行过电镀，以至电镀种子层306的最外部分超出约1-5μm。
根据本发明的第三种实施方式，该过电镀的厚度在1-5μm的范围内，但没有具体限定于此。
由于在绝缘层304也通过溅射处理形成了电镀种子层306，从而增加了导电性，因而在实施电镀阶段中不存在实施电镀的填充性问题，以及通过镀板方案使得电镀层308的最外部分的表面平整。
接下来，如图3D所示，将电镀层308的过电镀部分一次性地蚀刻直至将电镀种子层306暴露。例如，通过半蚀刻将电镀层308一次性地蚀刻。蚀刻1-5μm直至将电镀种子层306暴露。当蚀刻结束后，电镀层308的最外部分和电镀种子层306的表面平整。其次，电镀的厚度变得均匀，没有产生微凹，因此可以在电镀层308的上面形成电路层。
不同于本发明的第一种具体实施方式，当将电镀层308的过电镀部分蚀刻时，直到将绝缘层304暴露时才结束蚀刻，根据本发明的第三种具体实施方式，则是对电镀层308的过电镀部分进行一次性地蚀刻时，直至将电镀种子层306暴露时才结束蚀刻。这是为了在后序的处理中，使用电镀种子层306和电镀层308作为用于形成电路层的电镀种子层。
根据本发明的第三种具体实施方式，通过电镀层308和电镀种子层306来形成用于层间连接的导通孔，但可以通过电镀层308和电镀种子层306来形成厚的电路图案。
其次，如图3E所示，在电镀层308和电镀种子层306的上面形成具有开口的绝缘层310，且在该开口中形成有第一电路图案308。
其次，如图3F所示，将绝缘层310和该绝缘层310下面的电镀种子层306蚀刻以去除，从而形成了具有均匀厚度的导通孔309(由电镀种子层306和电镀层308形成)和电路图案312。
同时，根据本发明的第三种具体实施方式，基板300是两面形成有可剥离的铜箔302的载体。
如图3G所示，将载体300与上层和下层的堆叠结构分离开，并将铜箔302去除，然后便在具有均匀厚度的导通孔309的下面形成第二电路图案314，从而可以制得具有均匀厚度的印刷电路板。
根据第四种具体实施制备印刷电路板的方法
图4A至4F是阐述根据本发明的第四种具体实施方式的制备印刷电路板的方法的过程的横截面示意图。
下文中，将参考图4A至4F对根据本发明的第四种具体实施方式的制备印刷电路板的方法进行描述。
根据本发明的第四种具体实施方式，将描述制备层积型印刷电路板(build-up printed circuit board)的方法，通过在印刷电路板401的上面和下面堆叠绝缘层和电路层来形成层积型印刷电路板，该印刷电路板401包括基板400、导通孔402以及电路图案404。
如图4A所示，准备包括基板400、导通孔402和电路图案404的印刷电路板401。
其次，如图4B所示，在该基板401上形成具有开口405的绝缘层406，通过开口405将部分电路图案404暴露。该绝缘层406可以包括液态光敏树脂如光敏树脂材料或干膜抗蚀剂(DRF)，但没有具体限定于此。
在将该绝缘层406附着到基板400上之后，可以通过曝光和显影处理在所述绝缘层406上形成开口405。根据本发明的第四种实施方式的制备印刷电路板的方法，将所述光敏树脂材料用作绝缘层406，并通过使用曝光的光学方法在该绝缘层406上形成开口405。
其次，如图4C所示，通过溅射处理，将形成有开口405的绝缘层406的整个表面以及通过开口405暴露的电路图案404的基底电镀部分403电镀至1μm以下，从而形成电镀种子层408。该电镀种子层408可以通过使用溅射处理或化学镀处理来形成。
根据本发明的具体实施方式，当在绝缘层406和基底电镀部分403上形成电镀种子层408时，便去除绝缘层406和基底电镀部分403之间的可电镀性差异。
接下来，如图4D所示，通过实施电镀在电镀种子层408上形成电镀层410。在电镀过程中，通过控制电镀的频率和电流密度对该电镀种子层408进行过电镀直至电镀层410的表面平整。例如，对电镀层410进行过电镀，以至电镀种子层408的最外部分超出约1-5μm。
根据本发明的第四种实施方式，该过电镀的厚度在1-5μm的范围内，但没有具体限定于此。
由于在绝缘层406上也通过溅射处理形成了电镀种子层408，从而增加了导电性，因而在实施电镀阶段中不存在实施电镀的填充性问题，以及通过镀板方案使得电镀层410的最外部分的表面平整。
其次，如图4E所示，将电镀层410的过电镀部分一次性地蚀刻。例如，通过半蚀刻将电镀层410的过电镀部分和部分电镀种子层408一次性地蚀刻。蚀刻2-6μm直至将绝缘层406暴露。当蚀刻结束后，由电镀层410和电镀种子层408形成的导通孔409的厚度变得均匀，同时电镀层410的最外部分和电镀种子层408表面平整。因此，可以形成具有均匀厚度的导通孔409。
同时，当使用干膜抗蚀剂(DFR)作为绝缘层406时，将绝缘层406去除，然后可以在去除了绝缘层406的部分形成另一种绝缘层。
接下来，如图4F所示，在具有均匀厚度的导通孔409的上面形成电路图案412，从而可以形成具有多层形式的层积型印刷电路板。
如上所述，根据本发明的具体实施方式，如果通过电镀方案来形成用于形成电路层的电镀层时，为了使电镀厚度均匀，通过溅射处理在形成有开口(此处将形成导通孔或电路图案)的绝缘层和基底电镀部分上形成电镀种子层，从而使得绝缘层和基底电镀部分的导电性是相似的。其次，将电镀种子层的最外面部分过电镀上超过面板的板约1-5μm，然后一次性地蚀刻以使电镀厚度均匀，这样导通孔或电路图案的厚度可以变得均匀。
因此，由于可以解决在电镀过程中可能出现的微凹和布线设计而产生的电镀厚度的不均匀的问题，因而可以减少制备的印刷电路板的步骤数量。进而，由于没有使用造成基板翘曲和划痕的机械抛光，从而可以减少基板的应力。
如上所述，根据本发明的具体实施方式，因为可以解决在电镀方案中可能出现的电镀厚度不均匀、由于受堆叠膜或干膜的厚度影响的待电镀部分的长度和宽度的比率的不同而产生微凹、以及布线设计的问题，可以使得导通孔或电路层的电镀厚度均匀，以及由于没有使用机械抛光，可以防止基板翘曲和划痕从而减少基板的应力。
虽然出于说明的目的公开了本发明的实施方式，但应该理解的是本发明不限于此，并且本领域技术人员应该理解的是，在不偏离本发明的范围和精神的情况下，可以进行各种修改、增加和替换。
因此，任何和所有修改、变化或等同设计都应视为在本发明的范围内，随附的权利要求将公开本发明的具体范围。

Claims (20)

1.一种制备印刷电路板的方法，其特征在于，该方法包括：
制备基板，所述基板的至少部分上形成有导电层；
在所述基板上形成具有开口的绝缘层，以通过该开口将部分所述导电层暴露；
在所述绝缘层以及暴露的导电层上形成电镀种子层；
通过对所述电镀种子层进行过电镀以在所述电镀种子层上形成电镀层；以及
将该过电镀部分一次性地蚀刻以在所述开口处形成电路层。
2.根据权利要求1所述的方法，其中，所述电镀层的形成包括对所述电镀种子层进行过电镀直至所述电镀层的暴露面平整。
3.根据权利要求1所述的方法，其中，所述过电镀部分的一次性地蚀刻包括对所述过电镀部分进行一次性地蚀刻直至所述绝缘层暴露。
4.根据权利要求1所述的方法，其中，所述过电镀部分的一次性地蚀刻包括对所述过电镀部分进行一次性地蚀刻，以至在所述绝缘层外保留1μm以下的所述电镀层和所述电镀种子层，并且将该形成于所述绝缘层外的1μm以下的电镀层和电镀种子层作为用于形成附加的电路层的电镀种子层。
5.根据权利要求1所述的方法，其中，所述电镀种子层的形成包括通过化学镀处理或溅射处理在所述绝缘层和暴露的导电层上形成电镀种子层。
6.根据权利要求1所述的方法，其中，在所述过电镀部分的一次性地蚀刻过程中，通过一次性地蚀刻而在所述开口处形成的电路层包括导通孔或电路图案。
7.根据权利要求1所述的方法，其中，所述导电层包括导通孔或电路图案。
8.根据权利要求1所述的方法，其中，所述导电层包括形成在所述基板上的铜箔，
其中，该方法进一步包括：
在将所述过电镀部分一次性地蚀刻之后，通过蚀刻处理将所述绝缘层以及与所述绝缘层相接触的铜箔去除，并在该去除位置上形成堆叠绝缘层。
9.根据权利要求1所述的方法，其中，所述绝缘层包括光敏树脂材料，以及
将所述光敏树脂材料附着在所述基板上并通过曝光和显影处理来形成所述绝缘层的开口。
10.根据权利要求1所述的方法，其中，所述绝缘层包括堆叠膜，以及
将该堆叠膜附着在所述基板上并通过激光处理来形成所述绝缘层的开口。
11.一种制备印刷电路板的方法，其特征在于，该方法包括：
制备两面形成有可剥离的铜箔的载体；
在所述载体上形成具有开口的绝缘层，以通过该开口将部分所述铜箔暴露；
在所述绝缘层以及暴露的铜箔上形成电镀种子层；
通过对所述电镀种子层进行过电镀以在所述电镀种子层上形成电镀层；
将该过电镀部分一次性地蚀刻以在所述开口处形成电路层；
在所述电路层上堆叠多个绝缘层和电路层；
从上层和下层的堆叠结构分离所述载体；以及
将每一个附着在所述上层和下层的堆叠结构上的载体的铜箔去除。
12.根据权利要求11所述的方法，其中，所述电镀层的形成包括对所述电镀种子层进行过电镀直至所述电镀层的暴露面平整。
13.根据权利要求11所述的方法，其中，所述过电镀部分的一次性地蚀刻包括对所述过电镀部分进行一次性地蚀刻直至所述绝缘层暴露。
14.根据权利要求11所述的方法，其中，所述过电镀部分的一次性地蚀刻包括对所述过电镀部分进行一次性地蚀刻，以至在所述绝缘层外保留1μm以下的所述电镀层和所述电镀种子层，并且将该形成于所述绝缘层外的1μm以下的电镀层和电镀种子层作为用于形成附加的电路层的电镀种子层。
15.根据权利要求11所述的方法，其中，所述电镀种子层的形成包括通过化学镀处理或溅射处理在所述绝缘层和暴露的铜箔上形成电镀种子层。
16.根据权利要求11所述的方法，其中，在所述过电镀部分的一次性地蚀刻过程中，通过一次性地蚀刻而在所述开口处形成的电路层包括导通孔或电路图案。
17.根据权利要求11所述的方法，其中，所述绝缘层包括光敏树脂材料，以及
将所述光敏树脂材料附着在所述铜箔上并通过曝光和显影处理来形成所述绝缘层的开口。
18.根据权利要求11所述的方法，其中，所述绝缘层包括堆叠膜，以及
将该堆叠膜附着在所述铜箔上并通过激光处理来形成所述绝缘层的开口。
19.一种印刷电路板，其特征在于，该印刷电路板包括：
形成有至少一个开口的绝缘层；以及
在至少一个所述开口处形成的电路层，
其中，所述电路层包括：
包括底部和由所述绝缘层包围的侧壁的电镀种子层；以及
由所述电镀种子层的底部和侧壁包围的电镀层。
20.根据权利要求19所述的印刷电路板，其中，所述电路层包括导通孔或电路图案，以及
在所述绝缘层和所述开口处暴露的部分上形成电镀种子层，对所述电镀种子层进行过电镀以形成电镀层，并一次性地蚀刻该过电镀部分来形成所述导通孔或电路图案。
CN201410541642.2A 2013-10-14 2014-10-14 印刷电路板及其制备方法 Pending CN104582321A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0122153 2013-10-14
KR20130122153 2013-10-14

Publications (1)

Publication Number Publication Date
CN104582321A true CN104582321A (zh) 2015-04-29

Family

ID=52808696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410541642.2A Pending CN104582321A (zh) 2013-10-14 2014-10-14 印刷电路板及其制备方法

Country Status (2)

Country Link
US (1) US20150101857A1 (zh)
CN (1) CN104582321A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109310007A (zh) * 2017-07-26 2019-02-05 三星电机株式会社 印刷电路板
CN110828482A (zh) * 2019-11-15 2020-02-21 京东方科技集团股份有限公司 一种待电镀基板、背板和显示面板
CN114867229A (zh) * 2022-05-12 2022-08-05 深圳崇达多层线路板有限公司 一种改善pcb弓曲的设计方法
CN114867229B (zh) * 2022-05-12 2024-05-31 深圳崇达多层线路板有限公司 一种改善pcb弓曲的设计方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105401189A (zh) * 2015-11-13 2016-03-16 华进半导体封装先导技术研发中心有限公司 提高封装基板电镀均匀性的方法
WO2018149511A1 (en) * 2017-02-20 2018-08-23 Osram Opto Semiconductors Gmbh Method for producing a carrier for an optoelectronic component, and carrier for an optoelectronic component
CN111279804B (zh) * 2017-12-20 2023-10-24 住友电气工业株式会社 制造印刷电路板和层压结构的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203089A (zh) * 2001-03-14 2008-06-18 Ibiden股份有限公司 多层印刷电路板
TW201023703A (en) * 2008-12-11 2010-06-16 Unimicron Technology Corp Manufacturing process of circuit substrate
CN101896036A (zh) * 2004-09-16 2010-11-24 Tdk株式会社 多层基板及其制造方法
KR20120074113A (ko) * 2010-12-27 2012-07-05 엘지이노텍 주식회사 인쇄회로기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203089A (zh) * 2001-03-14 2008-06-18 Ibiden股份有限公司 多层印刷电路板
CN101896036A (zh) * 2004-09-16 2010-11-24 Tdk株式会社 多层基板及其制造方法
TW201023703A (en) * 2008-12-11 2010-06-16 Unimicron Technology Corp Manufacturing process of circuit substrate
KR20120074113A (ko) * 2010-12-27 2012-07-05 엘지이노텍 주식회사 인쇄회로기판의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109310007A (zh) * 2017-07-26 2019-02-05 三星电机株式会社 印刷电路板
CN110828482A (zh) * 2019-11-15 2020-02-21 京东方科技集团股份有限公司 一种待电镀基板、背板和显示面板
CN114867229A (zh) * 2022-05-12 2022-08-05 深圳崇达多层线路板有限公司 一种改善pcb弓曲的设计方法
CN114867229B (zh) * 2022-05-12 2024-05-31 深圳崇达多层线路板有限公司 一种改善pcb弓曲的设计方法

Also Published As

Publication number Publication date
US20150101857A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
CN104582321A (zh) 印刷电路板及其制备方法
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
US9684237B2 (en) Circuit board formation using organic substrates
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
US10115521B2 (en) Manufacturing method for electronic component
JP2009283739A (ja) 配線基板および配線基板の製造方法
CN105744740B (zh) 印刷电路板及其制造方法
JP6625872B2 (ja) 配線基板及び配線基板の製造方法
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20140042122A1 (en) Method of manufacturing printed circuit board
KR20160002361A (ko) 인쇄 배선판 및 그 제조 방법
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
CN107960009A (zh) 电路板结构与其制造方法
JP4052434B2 (ja) 多層基板及びその製造方法
JPH11298141A (ja) 電子装置の製造方法
CN109757037A (zh) 高密度电路板及其制作方法
KR100462835B1 (ko) 금속 범프를 이용한 인쇄 회로 기판 제조 방법
KR101018161B1 (ko) 배선판 및 그 제조방법
CN101472406A (zh) 布线基板的制造方法
US20240179847A1 (en) Palladium plating catalyst layer by laser induced forward transfer
JP3651027B2 (ja) 多層配線基板の製造方法
TWI808706B (zh) 電路板結構的製作方法及所製成的電路板結構
TWI299971B (en) Process for manufacturing a wiring substrate
KR100889291B1 (ko) 기판 및 그 제조방법
KR102041646B1 (ko) 전극 구조체

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429

WD01 Invention patent application deemed withdrawn after publication