KR100889291B1 - 기판 및 그 제조방법 - Google Patents

기판 및 그 제조방법 Download PDF

Info

Publication number
KR100889291B1
KR100889291B1 KR1020070092697A KR20070092697A KR100889291B1 KR 100889291 B1 KR100889291 B1 KR 100889291B1 KR 1020070092697 A KR1020070092697 A KR 1020070092697A KR 20070092697 A KR20070092697 A KR 20070092697A KR 100889291 B1 KR100889291 B1 KR 100889291B1
Authority
KR
South Korea
Prior art keywords
metal layer
forming
base material
conductive layer
substrate
Prior art date
Application number
KR1020070092697A
Other languages
English (en)
Inventor
김민성
이종진
조영웅
최종민
허윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070092697A priority Critical patent/KR100889291B1/ko
Application granted granted Critical
Publication of KR100889291B1 publication Critical patent/KR100889291B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

기판 및 그 제조방법이 개시된다. 모재의 일면에 전도층을 형성하는 단계; 전도층의 일면에 에칭 레지스트 패턴을 형성하는 단계; 전도층을 에칭하여 회로패턴을 형성하는 단계를 포함하는 기판제조방법으로서, 전도층을 형성하는 단계는 전도층 내의 단위 부피당 그레인(grain)수를 모재로부터의 거리에 상응하여 변화시키는 것을 특징으로 하는 기판제조방법이 개시된다. 이에 의하면, 회로패턴 내에서 단위부피당 그레인(grain)의 수가 변화하는 전도층을 포함하는 기판 및 그 제조방법을 제공함으로써 에칭 팩터(etching factor)를 향상시키고 기판의 회로 집적도를 향상시킬 수 있다.
에칭(etching), 에칭 팩터(etching factor), 그레인(grain), 전류밀도

Description

기판 및 그 제조방법{substrate and manufacturing method thereof}
본 발명은 기판 및 그 제조방법에 관한 것이다.
기판의 제조에는 감법(Subtractive)공정 또는 반부가공정(Semi Additive Process)가 사용될 수 있다. 반부가공정은 구리 시드 층(Cu Seed layer)위에 드라이 필름(Dry Film)을 두껍게 도포하는 공정, 노광 및 현상 작업으로 드라이 필름에 패턴을 형성하는 공정 및 드라이 필름의 현상으로 생긴 공간을 구리로 채워 넣음으로써 회로를 형성한다. 이러한 방식은 공정이 복잡하고 고가의 생산비가 소요된다.
도 1a는 종래기술에 의한 기판의 단면도이다. 도 1을 참조하면 감법공정을 사용하여 형성된 기판의 구성으로서, 절연층(100), 금속패턴(110), 에칭 레지스트 패턴(120), 트렌치(130)가 도시되어 있다.
감법공정 중 절연층(100) 상에 형성된 금속층을 선택적으로 제거하여 금속패턴(110)을 형성하는 공정에서, 금속패턴이 에칭액의 흐름을 방해하기 때문에 이미 반응된 에칭액이 기판 밑바닥에 잔존하게 되고 새로운 에칭액으로 교환되지 못하는 현상이 발생한다.
이에 의해 금속패턴(110)의 윗 부분은 많이 부식되고 아래 부분은 상대적으로 적게 부식되어 사다리꼴 형상의 금속패턴(110) 및 트렌치(130)가 형성된다. 패턴의 낮은 에칭 팩터(etching factor)는 미세회로의 구현에 장애로서 작용한다.
도 1b는 종래기술에 의한 기판에 포함된 구리 회로패턴의 단면사진이다. 주사 전자 현미경(SEM)을 사용하여 관찰되는 구리 회로패턴의 그레인 크기는 0.5 마이크로 미터 이상 2 마이크로 미터 이하의 범위에서 불규칙적으로 분포되어 있다. 이는 기판제조공정에서 수행되는 에칭공정에서 바람직하지 않는 에칭 특성이 나타날 수 있음을 의미한다.
본 발명은 전도층 내의 단위부피당 그레인(grain)의 크기를 조절함으로써 개선된 에칭 팩터(etching factor)를 제공하는 기판제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 모재의 일면에 전도층을 형성하는 단계; 전도층의 일면에 에칭 레지스트 패턴을 형성하는 단계; 전도층을 에칭하여 회로패턴을 형성하는 단계를 포함하는 기판제조방법으로서, 전도층을 형성하는 단계는 전도층 내의 단위 부피당 그레인(grain)수를 모재로부터의 거리에 상응하여 변화시키는 것 을 특징으로 하는 기판제조방법이 제공된다.
회로패턴을 형성하는 전도층의 단위 부피당 그레인 수는 모재로부터의 거리에 비례하여 감소할 수 있다. 즉, 그레인 크기가 모재로부터 멀어질수록 커지는 전도층을 사용하여 회로패턴을 형성할 수 있다.
한편, 전도층을 형성하는 단계는 모재의 일면에 제1 금속층을 형성하는 단계 및 제1 금속층의 일면에 제2 금속층을 형성하는 단계를 포함하고, 제2 금속층 형성 단계는 제2 금속층의 단위 부피당 그레인 수가 제1 금속층의 단위 부피당 그레인 수보다 적도록 하는 것에 의하여 수행될 수 있다.
제1 금속층 형성 단계 및 제2 금속층 형성 단계는 도금 공정을 이용하여 수행될 수 있다.
또한, 제1 금속층 형성 단계 및 제2 금속층 형성 단계는 도금액의 화학적 조성을 변경함으로써, 제1 금속층 및 제2 금속층의 단위 부피당 그레인 수를 조절할 수 있다.
예로서, 제1 금속층 형성 단계에서 사용되는 도금액의 그레인 리파이너(grain refiner) 농도 수준을 제2 금속층 형성 단계에서 사용되는 도금액의 그레인 리파이너 농도 수준보다 높게 유지할 수 있다.
한편, 제1 금속층 형성 단계의 전류밀도 수준은 제2 금속층 형성 단계의 전류밀도 수준 보다 높게 함으로써 제1 금속층 및 제2 금속층의 단위 부피당 그레인 수를 조절할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 모재; 모재의 일면에 형성된 회로패 턴; 및 모재 및 회로패턴을 커버하는 절연층을 포함하는 기판으로서, 회로패턴 내의 단위 부피당 그레인(grain)수는 모재로부터의 거리에 상응하여 감소하는 것을 특징으로 하는 기판이 제공된다.
회로패턴은 모재의 일면에 형성된 제1 금속층 및 제1 금속층의 일면에 형성된 제2 금속층을 포함하고, 제1 금속층의 단위 부피당 그레인 수는 제2 금속층의 단위 부피당 그레인 수 보다 많은 것을 특징으로 할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 바람직한 실시예에 따르면 회로패턴 내에서 단위부피당 그레인(grain)의 수가 변화하는 전도층을 포함하는 기판 및 그 제조방법을 제공함으로써 에칭 팩터(etching factor)를 향상시키고 기판의 회로 집적도를 향상시킬 수 있다.
이하, 본 발명에 따른 기판 및 기판제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등 물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 기판제조방법의 각 단계를 예시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 기판제조방법의 흐름도이다. 도 2a 내지 도 2e를 참조하면, 모재(200), 전도층(210), 제1 금속층(212), 제2 금속층(214), 회로패턴(216), 에칭 레지스트 패턴(220) 및 트렌치(230)가 도시되어 있다.
모재의 일면에 제1 금속층을 형성하는 단계(S310)는 도 2a를 참조하여 설명된다.
모재(200)는 회로패턴이 형성되는 기초이다. 모재(200)는 기판의 구조적인 강성을 제공하는 부분으로 형성되는 회로패턴 사이의 절연거리를 제공할 수 있다.
본 실시예에서, 모재(200)는 판상의 절연체이다. 모재(200)는 폴리이미드(Polyimide), 페놀(Phenol) 및 에폭시(Epoxy) 계열의 수지 등으로 이루어 질 수 있다.
다층 회로기판이 형성되는 경우, 모재(200)는 내부에 회로패턴을 포함하는 절연층의 형태로 제공될 수 있으며, 후속되는 공정에서 형성되는 금속 층이 추가적인 외곽 회로를 형성하게 된다.
제1 금속층(212)은 모재(200)의 일면에 형성된다. 제1 금속층(212)은 및 구리 등의 금속으로 이루어질 수 있다. 제1 금속층(212)은 금속을 모재(200)의 일면에 도금하거나 금속박을 접착하는 방법 등에 의하여 형성될 수 있다.
본 실시예에서 제1 금속층(212)은 구리로 이루어지며, 모재(200)의 일면에 구리를 도금하는 방법으로 형성된다. 제1 금속층(212)의 두께는 수 마이크로 미터 또는 수십 마이크로 미터일 수 있으며, 본 발명의 목적 범위에서 다양한 두께로 형성될 수 있다.
제1 금속층의 일면에 제2 금속층을 형성하는 단계(S320)는 도 2b를 참조하여 설명된다.
본 실시예에서 제1 금속층(212)의 일면에 형성된 제2 금속층(214)은 구리로 이루어지며, 구리로 이루어진 제1 금속층(212) 위에 다시 한번 구리를 도금하는 방법에 의하여 형성될 수 있다.
제2 금속층(214)의 두께 역시 수 마이크로 미터 또는 수십 마이크로 미터일 수 있으며, 본 발명의 목적 범위에서 다양한 두께로 형성될 수 있다.
본 단계는 제1 금속층(212)에 비해 그레인 크기가 상대적으로 큰, 즉 단위 부피당 그레인 수가 적은 제2 금속층을 외곽에 형성함으로써 후속되는 기판제조공정에서 높은 에칭 팩터가 유지될 수 있도록 하는 것에 특징이 있다.
제1 금속층(212) 및 제2 금속층(214)을 형성하는 단계에 있어서 그레인의 크기는 금속층형성 공정의 공정 변수를 변경시킴으로써 제어될 수 있다. 본 실시예에서 제1 금속층(212) 및 제2 금속층(214)은 도금공정을 사용하여 형성되므로, 전류밀도 및 도금액의 화학적 조성을 변경시킴으로써 제1 금속층(212) 및 제2 금속층(214)의 그레인 크기를 조절할 수 있다.
제2 금속층을 형성하는 도금조의 전류밀도 수준을 제1 금속층(212)을 형성하는 도금조의 전류밀도 수준보다 낮게 유지함으로써, 제1 금속층(212)보다 더 큰 그레인 크기를 갖는 제2 금속층을 형성할 수 있다.
두 도금조의 전류밀도 수준의 비교는 도금 공정 전체에 걸친 전류밀도 크기를 비교하는 것을 의미한다. 일 예로, 전류밀도 수준이란 도금공정에서 가해지는 전류밀도의 전체 평균값으로 대변될 수 있다. 전류밀도 프로파일(profile)을 비교할 경우, 전류밀도 수준이 큰 도금조에서의 전류밀도 값이 전류밀도 수준이 작은 도금조에서의 전류밀도 값보다 모든 시각에서 큰 값을 가져야 한다는 것을 의미하는 것은 아니다.
본 실시예의 금속층 형성 단계에서 전류밀도는 5 ASD(Ampere per Square Decimeter)이상 10 ASD 이하의 값으로 유지될 수 있으며, 제1 금속층(212) 형성 단계와 제2 금속층 형성 단계는 이 범위에서 상대적인 전류 밀도차를 가진 상태에서 수행될 수 있다.
또한, 도금액의 화학적 조성을 변경함으로써 형성되는 금속층의 그레인 크기를 조절하는 것이 가능하다.
일 예로, 도금조 내의 도금액에 포함된 그레인 리파이너의 농도를 변경함으로써 그레인 크기를 조절할 수 있다.
즉, 제2 금속층이 형성되는 도금액의 그레인 리파이너 농도 수준을 제1 금속층(212)이 형성되는 도금액의 그레인 리파이너 농도 수준보다 낮게 하여, 제1 금속층(212) 보다 큰 그레인 크기를 갖는 제2 금속층(214)을 형성할 수 있다.
그레인 리파이너 농도 수준 비교는 도금 공정 전체에 걸친 그레인 리파이너 농도 크기를 비교하는 것을 의미한다. 일 예로, 그레인 리파이너 농도 수준은 도금공정이 수행되는 도금액에 포함된 그레인 리파이너 농도의 평균값으로 대변될 수 있다.
사용될 수 있는 그레인 리파이너(grain refiner)로는 MacDermid사의 VF100, RhomHass사의 Thiourea, Acrylthiourea, Melcapto alkylsurfonic acid, 오쿠노사의 Top lucina BVF 및 EBARA사의 VFⅡ등이 있다.
제1 도금층 형성공정과 제2 도금층 형성 공정은 서로 다른 공정변수를 가지는 별도의 도금조에서 수행될 수 있으며, 하나의 도금조 내에서 공정변수를 변화시킨 상태로 두 단계를 모두 수행하는 것도 가능하다.
또한, 언급된 전류밀도 등의 공정변수는 예시일 뿐이며, 본 발명의 권리범위를 제한하는 것은 아니다.
한편, 도 2b에서 전도층의 제1 금속층(212)과 제2 금속층(214) 사이의 경계가 직선으로 표시되었지만, 전도층(210)에서 두 금속층 간의 경계가 직선의 형태를 가지는 것은 아니다.
나아가, 전도층 내에서 두 층이 명확하게 구별되지 않는 경우, 제1 금속층 및 제2 금속층은 그 위치 및 그레인(grain) 크기에 따라 전도층을 구획하는 관념적인 용어로 이해될 수 있다.
본 실시예에서는 전도층(210)은 두 개의 금속층으로 이루어지지만, 본 발명의 목적 범위 내에서 3개 이상의 금속층으로 이루어 질 수도 있다. 이 경우, 기판의 외곽에 상대적으로 그레인 크기가 큰, 즉 단위 부피당 그레인 수가 적은 금속층을 배치함으로써, 에칭 팩터를 높게 유지할 수 있다.
본 실시예에서, 모재(200)는 절연물질로 이루어진 지지판이며, 제1 금속층(212) 및 제2 금속층(214)은 구리층이므로, 본 단계를 거치면 동박적층판(CCL, Copper Clad Laminate)가 형성된다.
제2 금속층의 일면에 에칭 레지스트 패턴을 형성하는 단계(S330)는 도 2c를 참조하여 설명된다. 본 단계는 제1 금속층(212) 및 제2 금속층(214)이 에칭될 형상에 상응하는 개구부를 포함하는 에칭 레지스트 층을 형성하는 단계이다.
에칭 레지스트 패턴(220)은 감광성 에칭 레지스트를 제2 금속층(214)의 일면에 도포하여 형성된 에칭 레지스트 층을, 노광 공정 및 현상 공정을 활용하여 선택적으로 제거함으로써 형성될 수 있다.
또한, 스크린 프린팅 공정 등을 사용하여 제2 금속층(214)의 일면에 에칭 레지스트를 선택적으로 부가함으로써 에칭 레지스트 패턴(220)을 형성하는 것도 가능하다.
이와 같이 형성된 에칭 레지스트 패턴(220)은 후속되는 에칭 공정에서 형성 될 회로패턴과 상응하는 위치에 개구부를 가진다.
제1 금속층 및 제2 금속층을 에칭하여 회로패턴을 형성하는 단계(S340)는 도 2d를 참조하여 설명된다. 본 단계에서는 에칭 레지스트 패턴(220)의 개구부와 상응하는 형상으로 제1 금속층(212)및 제2 금속층(214)을 식각하여 회로패턴(216)을 형성하는 단계이다.
에칭 레지스트는 제1 금속층(212) 및 제2 금속층(214)을 식각하는 에처(etcher)에 저항하므로 에칭 레지스트 패턴(220)의 개구부로부터 아래로 에칭이 진행된다. 형성된 회로패턴(216)은 트렌치(230)를 사이에 두고 서로 구분될 수 있다.
본 실시예에서, 제2 금속층(214)의 그레인 크기가 제1 금속층(212)의 그레인 크기에 비해 크므로 에칭속도가 상대적으로 느리다. 이는 제2 금속층(214)에서 에처의 흐름이 상대적으로 원활하게 이루어지더라도 제1 금속층(212)과 에칭되는 정도가 비슷한 수준으로 유지될 수 있다는 것을 의미한다.
이를 통해, 제1 금속층(212) 및 제2 금속층(214)을 에칭하여 형성되는 회로패턴(216)과 관련하여 높은 에칭 팩터가 유지될 수 있다.
에칭 레지스트를 제거하는 단계(S360)은 도 2e를 참조하여 설명된다. 본 단계에서는 회로패턴(216) 형성의 가이드로서 사용된 에칭 레지스트를 제거하는 단계이다.
에칭 레지스트는 화학적 공정을 사용하여 제거될 수 있으며, 에칭 레지스트를 제거한 후에, 모재(200) 및 회로패턴(216)을 커버하는 절연층을 형성하는 단계가 더 수행될 수 있다.
모재(200) 및 회로패턴(216)을 커버하는 절연층에 금속층을 형성하고 이를 패터닝 하는 공정을 반복하면 다층 회로를 포함하는 기판을 형성할 수 있다.
한편, 에칭 레지스트를 제거하는 단계를 생략하여 회로패턴(216)에 결합된 에칭 레지스트를 포함하는 상태에서 절연층을 형성하는 것도 가능하다.
도 4는 본 발명의 일 실시예에 따른 기판의 단면도이다. 도 4를 참조하면, 모재(400), 회로패턴(410), 제1 금속층(412), 제2 금속층(414), 제3 금속층(416), 절연층(420)이 도시되어 있다.
본 실시예에서 모재(400)는 폴리이미드(Polyimide), 페놀(Phenol) 및 에폭시(Epoxy) 계열의 수지 등의 절연물질로 이루어진 절연판이다. 한편, 모재(400)가 회로패턴(410)을 포함하는 절연기판인 경우에는 도4 에 도시된 기판 자체로서 복수의 회로 층을 가지게 된다.
회로패턴(410)은 모재(400)의 일면에 형성되며 제1 금속층(412), 제2 금속층(414) 및 제3 금속층(416)으로 구분될 수 있다. 제1 내지 제 3 금속층(412, 414, 416)은 구리 등의 금속으로 이루어진다. 제2 금속층(414)은 제1 금속층(412)에 비해, 제3 금속층(416)은 제2 금속층(414)에 비해 상대적으로 큰 그레인 크기를 갖는다.
즉, 회로패턴(410)에서 모재(400)에 가까운 금속층일수록 단위 부피당 그레 인 수가 많으며, 이러한 분포를 통해 높은 에칭 팩터가 달성될 수 있음은 앞서 살펴본 바와 같다.
한편, 제1 내지 제3 금속층(412, 414, 416) 상호간에 반드시 명확한 경계가 형성되는 것은 아니다. 제1 내지 제3 금속층(412, 414, 416)이 같은 종류의 금속으로 형성되는 경우에는 각 층간의 경계가 명확하지 않을 수 있으며 이러한 경우 제1 내지 제3 금속층(412, 414, 416)은 그레인 크기에 따른 관념적인 구분일 수 있다.
또한, 본 실시예에서 회로패턴(410)은 3개의 금속층으로 이루지지만, 회로패턴(410)은 2개의 금속층 만으로도 이루어질 수 있으며, 4개 이상의 금속층으로 구분될 수 도 있다.
절연층(420)은 모재(400)와 회로패턴(410)을 커버하고 있다. 절연층(420)은 다른 회로 형성의 기초가 될 수 있다. 즉, 절연층(420) 위에 다시 금속층을 형성하고, 그 금속층을 패터닝하는 공정을 반복적으로 수행하여 다층의 회로패턴(410)을 갖는 기판을 형성하는 것도 가능하다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
이제까지 본 발명에 대하여 그 실시예를 중심으로 살펴보았다. 전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1a는 종래기술에 의한 기판의 단면도이다.
도 1b는 종래기술에 의한 기판에 포함된 구리 회로패턴의 단면사진이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 기판제조방법의 각 단계를 예시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 기판제조방법의 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 기판의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 절연층 110: 금속패턴
120: 에칭 레지스트 패턴 130: 트렌치
200: 모재 210: 전도층
212: 제1 금속층 214: 제2 금속층
216: 회로패턴 220: 에칭 레지스트 패턴
230: 트렌치
400: 모재 410: 회로패턴
412: 제1 금속층 414: 제2 금속층
416: 제3 금속층 420: 절연층

Claims (9)

  1. 모재의 일면에 전도층을 형성하는 단계;
    상기 전도층의 일면에 에칭 레지스트 패턴을 형성하는 단계;
    상기 전도층을 에칭하여 회로패턴을 형성하는 단계를 포함하는 기판제조방법으로서,
    상기 전도층을 형성하는 단계는, 상기 모재의 일면에 제1 금속층을 형성하는 단계 및 상기 제1 금속층의 일면에 도금공정으로 제2 금속층을 형성하는 단계를 포함하며,
    상기 도금 공정에서 사용되는 도금액의 화학적 조성을 변경함으로써 제1 금속층 및 제2 금속층의 단위 부피당 그레인 수를 조절하는 것을 특징으로 하는 기판제조방법.
  2. 제1항에 있어서,
    상기 전도층의 단위 부피당 그레인 수는 상기 모재로부터의 거리에 비례하여 감소하는 것을 특징으로 하는 기판제조방법.
  3. 제1항에 있어서,
    상기 전도층을 형성하는 단계는 상기 모재의 일면에 제1 금속층을 형성하는 단계 및 상기 제1 금속층의 일면에 제2 금속층을 형성하는 단계를 포함하고,
    상기 제2 금속층 형성 단계는 상기 제2 금속층의 단위 부피당 그레인 수가 제1 금속층의 단위 부피당 그레인 수보다 적도록 하는 것을 특징으로 하는 기판제조방법.
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서,
    상기 제1 금속층 형성 단계에서 사용되는 도금액의 그레인 리파이너(grain refiner) 농도 수준은
    상기 제2 금속층 형성 단계에서 사용되는 도금액의 그레인 리파이너 농도 수준보다 높은 것을 특징으로 하는 기판제조방법.
  7. 제 1항에 있어서,
    상기 제1 금속층 형성 단계의 전류밀도 수준은 상기 제2 금속층 형성 단계의 전류밀도 수준 보다 높은 것을 특징으로 하는 기판제조방법.
  8. 삭제
  9. 삭제
KR1020070092697A 2007-09-12 2007-09-12 기판 및 그 제조방법 KR100889291B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070092697A KR100889291B1 (ko) 2007-09-12 2007-09-12 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092697A KR100889291B1 (ko) 2007-09-12 2007-09-12 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100889291B1 true KR100889291B1 (ko) 2009-03-17

Family

ID=40698402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092697A KR100889291B1 (ko) 2007-09-12 2007-09-12 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100889291B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004190073A (ja) * 2002-12-10 2004-07-08 Toppan Printing Co Ltd 構造傾斜銅箔及びその作製方法、並びにエッチング方法、銅箔パターン、保存方法
JP2007095910A (ja) * 2005-09-28 2007-04-12 Elna Co Ltd 配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004190073A (ja) * 2002-12-10 2004-07-08 Toppan Printing Co Ltd 構造傾斜銅箔及びその作製方法、並びにエッチング方法、銅箔パターン、保存方法
JP2007095910A (ja) * 2005-09-28 2007-04-12 Elna Co Ltd 配線基板の製造方法

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
JP2006237619A (ja) 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
US9684237B2 (en) Circuit board formation using organic substrates
JP2009283739A (ja) 配線基板および配線基板の製造方法
CN104582321A (zh) 印刷电路板及其制备方法
KR102361851B1 (ko) 인쇄 배선판 및 그 제조 방법
US20140034361A1 (en) Circuit board
US20140042122A1 (en) Method of manufacturing printed circuit board
KR100889291B1 (ko) 기판 및 그 제조방법
US9744624B2 (en) Method for manufacturing circuit board
US8197702B2 (en) Manufacturing method of printed circuit board
US9832888B1 (en) Circuit board and method for making the same
US8105938B2 (en) Semiconductor substrate and method of manufacturing the same
CN105338750A (zh) 一种电路板线路的制作方法
JP2005166917A (ja) プリント配線板およびその製造方法
US8450621B2 (en) Wiring board and process for fabricating the same
KR100462835B1 (ko) 금속 범프를 이용한 인쇄 회로 기판 제조 방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP4934101B2 (ja) 配線回路基板の製造方法
KR101018161B1 (ko) 배선판 및 그 제조방법
JP2021080505A (ja) 配線基板の製造方法および配線基板
JP2005166910A (ja) プリント配線板およびその製造方法
JP2018037476A (ja) 印刷配線板の製造方法および印刷配線板
TWI505759B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee