KR100281130B1 - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR100281130B1
KR100281130B1 KR1019980056112A KR19980056112A KR100281130B1 KR 100281130 B1 KR100281130 B1 KR 100281130B1 KR 1019980056112 A KR1019980056112 A KR 1019980056112A KR 19980056112 A KR19980056112 A KR 19980056112A KR 100281130 B1 KR100281130 B1 KR 100281130B1
Authority
KR
South Korea
Prior art keywords
wiring
forming
insulating layer
base metal
layer
Prior art date
Application number
KR1019980056112A
Other languages
English (en)
Other versions
KR20000040459A (ko
Inventor
이희덕
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980056112A priority Critical patent/KR100281130B1/ko
Publication of KR20000040459A publication Critical patent/KR20000040459A/ko
Application granted granted Critical
Publication of KR100281130B1 publication Critical patent/KR100281130B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배선 물질층을 CMP하는 공정을 생략하여 공정을 용이하게 하고, 배선과 배선 사이에 저유전율의 절연막을 사용하여 배선간의 커패시턴스를 감소시켜 고속 동작이 가능한 반도체 소자의 배선 형성방법을 제공하기 위한 것으로, 반도체 기판상에 베이스 메탈층을 형성하는 공정, 상기 베이스메탈층상에 제 1 절연층을 형성한 후, 선택적으로 제거하여 배선이 형성될 영역과 더미라인이 형성될 영역을 정의하는 공정, 상기 베이스 메탈층으로부터 배선물질층 및 더미라인 물질층을 성장시켜 배선과 더미라인을 동시에 형성하는 공정, 상기 배선 및 더미라인을 제외한 상기 제 1 절연층을 제거하는 공정과, 상기 배선 및 더미라인, 그리고 기판을 포함한 전면에 메탈간 절연층을 형성하는 공정을 포함하여 이루어진다.

Description

반도체 소자의 배선 형성방법
본 발명은 반도체 소자에 관한 것으로, 특히 공정을 간소화하고 배선 물질의 두께 조절이 용이하도록 한 반도체 소자의 배선 형성방법에 관한 것이다.
이하, 종래 반도체 소자의 배선 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11)상에 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 제 1 절연층(12)을 형성한다.
제 1 절연층(12)상에 포토레지스트(13)를 도포한 후, 노광 및 현상공정을 통해 패터닝하고, 패터닝된 포토레지스트(13)를 마스크로 이용한 식각공정으로 배선이 형성될 영역의 제 1 절연층(12)만을 선택적으로 제거하여 기판(11)을 노출시킨다.
도 1b에 도시한 바와 같이, 상기 포토레지스트(13)를 제거한 후, 제 1 절연층(12)을 포함한 기판(11) 전면에 베이스 메탈층(14)을 형성한다.
이후, 전해도금법 또는 비전해 도금법을 이용하여 상기 베이스 메탈층(14)상에 배선물질층(15)을 형성한다.
도 1c에 도시한 바와 같이, 상기 제 1 절연층(12)의 표면이 노출될때까지 배선물질층(15), 베이스 메탈층(14)을 화학기계적 경면연마(CMP:Chemical Mechanical Polishing)를 실시하여 배선(15a)을 형성한다.
여기서, 상기 배선물질층(15)이 형성될 영역에 베이스 메탈층(14)이 3면으로 형성되어 있어서 상기 배선물질층(15)이 3면에서 성장되므로 배선물질층(15)의 CMP는 필수적이다.
그리고 도 1d에 도시한 바와 같이, 상기 배선(15a)과 노출된 제 1 절연층(12)상에 제 2 절연층(16)으로써 메탈간 절연막(Inter Metal Dielectric)을 형성하면 종래 기술에 따른 배선 형성공정이 완료된다.
그러나 상기와 같은 종래 반도체 소자 배선 형성방법은 다음과 같은 문제점이 있었다.
베이스 메탈이 절연막(제 1 절연층)의 하부 및 좌우 측면에 형성되어 있어서 전해도금이나 비전해 도금으로 배선물질을 성장시킬 때, 3면에서 배선 물질이 형성되어 보이드의 발생이 야기되거나 배선 물질이 한방향으로 형성되지 못하고 3개의 면을 가지게 되므로 배선에서 차지하는 베이스 메탈의 면적 비율이 높아서 배선의 비저항이 증가하게 된다.
또한, 3면에서 형성된 배선의 모양이 불균일하기 때문에 배선 물질층의 CMP공정이 필수적이며 배선 양측의 절연막의 유전율이 높기 때문에 배선과 배선 사이에 커패시턴스가 증가하여 고속 동작이 어렵다.
그리고 배선의 밀도가 균일하지 않으므로 상부에 형성되는 절연막(제 2 절연층)의 두께가 균일하게 형성되지 않는다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출한 것으로 배선 물질층을 CMP하는 공정을 생략하여 공정을 용이하게 하고, 배선과 배선 사이에 저유전율의 절연막을 사용하여 배선간의 커패시턴스를 감소시켜 고속 동작이 가능한 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정단면도
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 베이스 메탈
23 : 제 1 절연층 24 : 포토레지스트
25: 배선용 콘택홀 26 : 더미라인용 콘택홀
27 : 배선 28 : 더미라인
29 : 제 2 절연층 30 : CMP용 절연막
상기의 목적을 달성하기 위한 본 발명의 반도체 소자의 배선 형성방법은 반도체 기판상에 베이스 메탈층을 형성하는 공정, 상기 베이스메탈층상에 제 1 절연층을 형성한 후, 선택적으로 제거하여 배선이 형성될 영역과 더미라인이 형성될 영역을 정의하는 공정, 상기 베이스 메탈층으로부터 배선물질층 및 더미라인 물질층을 성장시켜 배선과 더미라인을 동시에 형성하는 공정, 상기 배선 및 더미라인을 제외한 상기 제 1 절연층을 제거하는 공정과, 상기 배선 및 더미라인, 그리고 기판을 포함한 전면에 메탈간 절연층을 형성하는 공정을 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자 배선 형성방법을 설명하기로 한다.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 베이스 메탈층(22)을 형성한다.
이후, 상기 베이스 메탈층(22)상에 제 1 절연층(23)을 형성한 후, 제 1 절연층(23)상에 포토레지스트(24)를 도포한다.
노광 및 현상공정으로 포토레지스트(24)를 패터닝하여 상기 기판(21)의 중앙부위에 다수의 콘택홀(25)을 형성하고, 상기 기판(21)의 양쪽 가장자리 부위에는 더미 콘택홀(26)을 형성한다.
이때, 상기 더미 콘택홀(26)은 후공정에서 배선 물질과 동일한 물질로 채워지는데 배선으로서 사용되는 것이 아니라 더미라인으로 사용된다.
그리고 상기 베이스 메탈층(22)의 물질은 금(Au), 은(Ag), 티타늄나이트라이드(TiN), 니켈(Ni), 백금(Pt), 코발트(Co), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 텅스텐 실리사이드(WSi2)중 어느 하나를 사용하거나 하나 이상의 합금을 사용하는 것이 가능하다.
상기 더미라인은 배선의 두께 및 상기 배선을 포함한 전면에 형성되는 절연층의 두께를 균일하게 형성하기 위한 용도로 사용된다.
도 2b에 도시한 바와 같이, 상기 포토레지스트(24)를 제거한 후, 전해 도금법 또는 비전해 도금법을 이용하여 상기 베이스 메탈(22)상부에 배선라인(27)들 및 더미라인(28)들을 형성한다.
이때, 상기 기판(21)의 양쪽 가장자리 부위에 형성되는 더미라인(28)들과 상기 배선라인(27)의 물질은 동일한 물질층이지만 실제적으로 양쪽 가장자리 부위의 더미라인(28)은 배선으로 사용되지 않는다.
그리고, 상기 배선라인(27)들 및 더미라인(28)들은 하부의 베이스 메탈층(22)으로부터 성장되므로 성장두께를 조절하여 상기 제 1 절연층(23)의 두께 이상으로 성장되지 않도록 한다.
상기 배선라인(27)들 및 더미라인(28)들의 물질로써는 구리(Cu), 금(Au), 은(Ag), 티타늄나이트라이드(TiN), 니켈(Ni), 백금(Pt), 코발트(Co), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 텅스텐 실리사이드(WSi2)중 어느 하나를 사용하거나 또는 하나 이상의 합금을 사용하는 것이 가능하다.
이어, 도 2c에 도시한 바와 같이, 상기 배선라인(27)들 및 더미라인(28)들을 마스크로 이용하여 상기 제 1 절연층(23) 및 베이스 메탈층(22)을 식각한다.
이후, 도 2d에 도시한 바와 같이, 상기 배선라인(27)들 및 더미라인(28)들, 그리고 베이스 메탈(22)을 포함한 기판(21)상에 저전율을 갖는 메탈간 절연막(IMD)인 제 2 절연층(29)을 형성한다.
여기서, 상기 제 2 절연층(29)은 스핀 온 글래스(Spin On Glass : SOG)법으로 형성되며 상기 제 2 절연층(29)상에 CMP용 절연층(30)을 형성한 다음 CMP공정으로 평탄화하면 본 발명에 따른 반도체 소자의 배선 형성 공정이 완료된다.
이상 상술한 바와 같이, 본 발명의 반도체 소자 배선형성방법은 다음과 같은 효과가 있다.
첫째, 배선라인의 하부에만 베이스 메탈이 형성되므로 베이스 메탈로부터 성장되는 배선라인이 일방향으로 성장하는 것에 의해 균일하게 성장할 수 있다.
둘째, 배선과 배선 사이에 저유전율을 갖는 절연막을 사용하기 때문에 배선과 배선 사이의 커패시턴스를 감소시켜 고속 동작을 구현할 수가 있다.
셋째, 배선이 형성되어 있지 않는 부위에 더미라인을 형성하는 것에 의해 배선 밀도를 균일하게 조절함으로써, 상부에 형성되는 절연막의 두께를 균일하게 제어할 수가 있다.

Claims (4)

  1. 반도체 기판상에 베이스 메탈층을 형성하는 공정,
    상기 베이스 메탈층상에 제 1 절연층을 형성한 후, 선택적으로 제거하여 배선이 형성될 영역과 더미라인이 형성될 영역을 정의하는 공정,
    상기 베이스 메탈층으로부터 배선물질층 및 더미라인 물질층을 성장시켜 배선과 더미라인을 동시에 형성하는 공정,
    상기 배선 및 더미라인을 제외한 상기 제 1 절연층을 제거하는 공정과,
    상기 배선 및 더미라인, 그리고 기판을 포함한 전면에 메탈간 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  2. 제 1 항에 있어서, 상기 메탈간 절연층을 형성한 후, 상기 메탈간 절연층상에 CMP용 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  3. 제 1 항에 있어서, 베이스 메탈층의 물질은 금(Au), 은(Ag), 티타늄나이트라이드(TiN), 니켈(Ni), 백금(Pt), 코발트(Co), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 텅스텐 실리사이드(WSi2)중 어느 하나를 사용하거나 하나 이상의 합금을 사용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  4. 제 1 항에 있어서, 상기 배선 및 더미라인의 물질은 구리(Cu), 금(Au), 은(Ag), 티타늄나이트라이드(TiN), 니켈(Ni), 백금(Pt), 코발트(Co), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 텅스텐 실리사이드(WSi2)중 어느 하나를 사용하거나 또는 하나 이상의 합금을 사용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019980056112A 1998-12-18 1998-12-18 반도체 소자의 배선 형성방법 KR100281130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056112A KR100281130B1 (ko) 1998-12-18 1998-12-18 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056112A KR100281130B1 (ko) 1998-12-18 1998-12-18 반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20000040459A KR20000040459A (ko) 2000-07-05
KR100281130B1 true KR100281130B1 (ko) 2001-03-02

Family

ID=19563690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056112A KR100281130B1 (ko) 1998-12-18 1998-12-18 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100281130B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935198B1 (ko) * 2008-03-27 2010-01-06 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR20190021361A (ko) * 2016-07-26 2019-03-05 레이던 컴퍼니 모놀리식 마이크로파 집적 회로(mmic) 및 급속 열 어닐링 보상 요소를 갖는 그러한 mmic의 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451514B1 (ko) * 2002-05-16 2004-10-06 주식회사 하이닉스반도체 반도체 소자의 다마신 패턴 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935198B1 (ko) * 2008-03-27 2010-01-06 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR20190021361A (ko) * 2016-07-26 2019-03-05 레이던 컴퍼니 모놀리식 마이크로파 집적 회로(mmic) 및 급속 열 어닐링 보상 요소를 갖는 그러한 mmic의 형성 방법
KR102143727B1 (ko) 2016-07-26 2020-08-11 레이던 컴퍼니 모놀리식 마이크로파 집적 회로(mmic) 및 급속 열 어닐링 보상 요소를 갖는 그러한 mmic의 형성 방법

Also Published As

Publication number Publication date
KR20000040459A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US7211512B1 (en) Selective electroless-plated copper metallization
US6344125B1 (en) Pattern-sensitive electrolytic metal plating
JP3109468B2 (ja) パターン形成方法
KR100366625B1 (ko) 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법
JPH0779106B2 (ja) 半導体集積回路の製造方法
US6048445A (en) Method of forming a metal line utilizing electroplating
KR20010033664A (ko) 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정
KR100281130B1 (ko) 반도체 소자의 배선 형성방법
KR19980070753A (ko) 반도체 소자 및 그 제조 공정
JPH03244126A (ja) 半導体装置の製造方法
KR0137579B1 (ko) 반도체 소자의 플러그 형성방법
JPH09162281A (ja) 平坦化多層配線およびその製造方法
JP2001060589A (ja) 半導体装置の製造方法
JPH05315336A (ja) 半導体装置の製造方法
JP2001077195A (ja) 半導体装置
KR20010009036A (ko) 반도체장치의 배선 및 그 연결부 형성방법
KR100364807B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100458594B1 (ko) 반도체 소자 제조 방법
KR100548548B1 (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
KR100826784B1 (ko) 반도체 장치의 금속 배선 형성 방법
JPS6379347A (ja) 半導体装置の製造方法
KR20070006405A (ko) 반도체 소자의 금속배선 형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100440471B1 (ko) 반도체 소자 제조 방법
JPH04317332A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee