JPH05315336A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05315336A
JPH05315336A JP11946292A JP11946292A JPH05315336A JP H05315336 A JPH05315336 A JP H05315336A JP 11946292 A JP11946292 A JP 11946292A JP 11946292 A JP11946292 A JP 11946292A JP H05315336 A JPH05315336 A JP H05315336A
Authority
JP
Japan
Prior art keywords
film
layer
conductive film
low resistance
resistance metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11946292A
Other languages
English (en)
Other versions
JP2819938B2 (ja
Inventor
Iku Mikagi
郁 三ヶ木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11946292A priority Critical patent/JP2819938B2/ja
Publication of JPH05315336A publication Critical patent/JPH05315336A/ja
Application granted granted Critical
Publication of JP2819938B2 publication Critical patent/JP2819938B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【構成】マスク膜を用いた選択メッキ法により層間接続
孔とその周囲部のみに第1低抵抗金属膜を形成し、マス
ク膜を除去する。さらにレーザー光を照射して、第1低
抵抗金属膜を層間接続孔中にボイドレスで充填・平坦化
する。次に第3導電膜層を全面に形成した後、第2マス
ク膜を用いたメッキ法により第2低抵抗金属膜を形成、
不要部分を除去して配線化し、その上層に絶縁膜を形成
する。 【効果】低照射エネルギーで微細な高アスペクト比の層
間接続孔への低抵抗金属膜のボイドレスの埋め込みが可
能となり、高性能でエレクトロマイグレーション・スト
レスマイグレーション耐性が良く高い長期信頼性を有す
る半導体装置を高い歩留で製造する事ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にメッキ法としてレーザー照射法を用いた半導
体装置の製造方法に関する。
【0002】
【従来の技術】従来のメッキ法を用いた半導体装置の製
造方法を図6,図7により説明する。
【0003】図6(a)に示す通り、既知の手法を用い
て半導体基板101上に拡散層102、0.5〜1.5
μmの厚みでシリコン酸化膜より構成される第1絶縁膜
103、0.4〜1.5μm径の層間接続孔104より
構成される構造を形成する。この場合、拡散層はイオン
注入法、第1絶縁膜は熱CVD法により形成し、層間接
続孔はレジストをマスクとした反応性イオンエッチング
法により開口する。
【0004】続いて図6(b)に示す通り、タングステ
ンにチタンが10wt%添加されたチタン−タングステ
ン合金より構成される第1導電膜層105をD.C.マ
グネトロンスパッタ法により成膜パワー1.0〜4.0
KW、成膜圧力1〜10mmTorrの条件の下、0.
1μmの厚みで形成する。さらに第1導電膜層105上
に例えば金より構成される第2導電膜層106を同様の
手法を用いて、成膜パワー0.2〜2.0KW、成膜圧
力1〜10mmTorrの条件の下、0.02〜0.0
5μmの厚みで形成する。
【0005】第1導電膜層105は後工程で形成する第
2低抵抗金属膜や第2導電膜層106の構成元素の能動
領域への拡散を防止する層として設けるが、下層に存在
する第1絶縁膜との間の密着層としても機能する。一
方、第2導電膜層106は第2低抵抗金属膜成長時のメ
ッキ電流供給、メッキ膜の安定した成長、低抵抗金属膜
と第1導電膜層との間の密着性確保および第1導電膜層
表面のメッキ液からの保護を目的として構成されるもの
である。
【0006】続いて図6(c)に示す通り、g線あるい
はi線を用いたフォトリソグラフィー法により、1.0
〜2.0μmの厚みを有するフォトレジストより構成さ
れる第2マスク膜111を第2導電膜層106上に形
成、パターニングする。
【0007】さらに図6(d)のごとく、金より構成さ
れる第2低抵抗金属膜112を既知の手法である電解メ
ッキ法を用いて露出した第2導電膜層106上に選択的
に0.5〜1.5μmの厚みで形成する。電解金メッキ
液は硫酸、硫酸金ナトリウム等を主成分とし、これに平
坦化剤、pH安定化剤などが添加されたものを使用す
る。この液は通常1リットル当たり約10gの金を含有
する非シアン系溶液で、中性に近いpH(6〜8)を有
している。金メッキはメッキ膜の膜質、均一性の観点か
ら見て、メッキ温度35〜60℃、電流密度1〜4mA
/cm2 の条件下で行うことが好ましい。
【0008】次に図6(e)に示す通り、第2低抵抗金
属膜112を形成する際に層間接続孔が微細である場合
やアスペクト比が大きい場合あるいは孔の形状が悪い時
には第2低抵抗金属膜112中にボイド(空洞)116
が形成され、問題となるため微細孔や高アスペクト比の
孔の埋設には適しているとは言えない。また層間接続孔
の形状が逆テーパー状になっている場合にも孔の上部に
ボイドが形成されやすくなるため層間接続孔の開口時に
も注意は必要である。
【0009】続いて図7(a)に示す通り、有機溶剤を
用いた湿式剥離法あるいは酸素プラズマを用いたアッシ
ング法によって第2マスク膜111を除去する。
【0010】さらに図7(b)に示すごとく、電解メッ
キ法により形成した第1低抵抗金属膜108をエッチン
グマスクとして露出した第2導電膜層106をエッチン
グし、続いて露出した第1導電膜層105もエッチング
して配線パターン化する。例えば第1導電膜層105が
チタン−タングステン合金、第2導電膜層106が金で
構成されており、これらのウエットエッチング法で除去
する場合、金は濃度10〜20vol%の王水で温度2
5〜50℃のもとでエッチングし、チタン−タングステ
ン合金は濃度50〜100vol%の過酸化水素水で温
度25〜45℃の条件下でエッチングを行う事が好まし
い。
【0011】エッチング工程をすべてドライ化しようと
する場合、第2導電膜層の不要部分をArガスをミリン
グソースとしたイオンミリング法で除去し、第1導電膜
層をCF4 、SF6 等のフッ素系ガスを使用した反応性
イオンエッチング法で除去する事ができる。また第2導
電膜層をウエットエッチング、第1導電膜層をドライエ
ッチングにより除去することも可能である。
【0012】続いて図7(c)の通り、SiH4 および
NH3 を反応ガスとしたプラズマCVD法を用いて、シ
リコン窒化膜より構成される第3絶縁膜115を金属配
線の上層に0.5〜1.0μmの厚みで形成する。
【0013】上記工程により半導体基板101上に拡散
層102、第1絶縁膜103と第1導電膜層105、第
2導電膜層106、第2低抵抗金属膜112より構成さ
れる金属配線および上層の第3絶縁膜115を形成して
いた。
【0014】続いてレーザー照射法を用いた従来の半導
体装置の製造方法について説明する。図8は従来の製造
方法を製造工程順に示したものである。
【0015】図8(a)に示す通り、従来のメッキ法に
よる半導体装置の製造方法と同様に半導体基板101上
に拡散層102、0.50〜1.50μmの厚みでシリ
コン酸化膜より構成される第1絶縁膜103、0.60
〜1.50μm径の層間接続孔104より構成される構
造を形成する。
【0016】さらに図8(b)に示すごとく、0.02
〜0.05μm厚のチタンと0.05〜0.10μm厚
の窒化チタンより構成される第2導電膜層105を第1
絶縁膜および層間接続孔104上に、それぞれD.C.
マグネトロンスパッタ法、反応性スパッタ法により形成
する。さらに0.50〜1.00μm厚のアルミより構
成される第2低抵抗金属膜112をD.C.マグネトロ
ンスパッタ法により形成する。この際アルミのステップ
カバレッジが悪いと後工程のレーザーリフローによる層
間接続孔の充填時にボイドを生じる事となるため、スパ
ッタ条件も慎重に決定する必要がある。
【0017】続いて図8(c)のごとく、XeClを光
源とした波長308nmのエキシマレーザー光109を
パルス照射し、第2低抵抗金属膜112を溶融・流動さ
せて層間接続孔内部へ充填させる。照射のパルス間隔、
パルスエネルギー密度等の照射条件は、第2低抵抗金属
膜の反射率、膜厚、埋め込み深さ等により変化させる必
要があるが、パルス間隔は数〜数10nsec、パルス
エネルギー密度は2〜10J/cm2 程度とする事が好
ましい。過剰なエネルギーで照射した場合、供給される
熱により下層に存在するp−n接合の破壊を生じること
もあり、注意を要する。この方法では特に照射エネルギ
ー量が多いため十分な配慮が必要となる。また第2低抵
抗金属膜にアルミにシリコンや銅が添加されたアルミ系
合金を用いる場合、溶融〜凝固時の添加元素の偏析にも
留意してレーザー照射条件を決定する。
【0018】ついで図8(d)に示す通り、既知の手法
であるフォトリソグラフィー技術およびドライエッチン
グ技術を用いて第2低抵抗金属膜および第1導電膜層の
不要部分を除去して配線パターン化する。
【0019】第2低抵抗金属膜はレーザー照射による全
面溶融によって表面の平坦性、平滑性が失われてしま
い、配線パターン化時のマスク形成がしにくくなるのが
現状である。また層間接続孔の密度やその配列により第
2低抵抗金属膜の充填性は変化して、パターン依存性を
持つようになるので注意が必要である。以上のように従
来の製造方法では、上記方法を用いて半導体基板上に形
成された拡散層上に第1導電膜層105、第2低抵抗金
属膜112より構成される配線を製造していた。
【0020】レーザー照射法を用いた従来の半導体装置
の製造方法の別の一例として以下に示すものがある。図
9は従来のレーザー照射法を用いた半導体装置の製造方
法の別の一例を製造工程順に示したものである。
【0021】図9(a)のごとく、半導体基板101上
に拡散層102、0.50〜1.50μm厚のシリコン
酸化膜より構成される第1絶縁膜103、0.60〜
1.50μm径の層間接続孔104より構成される構造
を形成する。さらに0.20〜0.60μm厚のアルミ
より構成される第1低抵抗金属膜108を第1絶縁膜お
よび層間接続孔104上にD.C.マグネトロンスパッ
タ法により形成する。
【0022】続いて図9(b)に示すように、既知の手
法であるトライエッチング技術を用いて層間接続孔内部
とその周辺部のみ第1低抵抗金属膜108が残るような
エッチングマスクを用いて第1低抵抗金属膜の不要部分
を除去する。
【0023】そして図9(c)に示すように、XeCl
を光源とした波長308nmのエキシマレーザー光10
9をパルス照射し、層間接続孔内部およびその周辺部に
存在する第1低抵抗金属膜108を溶融・流動させて層
間接続孔内部へ充填させる。この場合、パルス間隔は数
〜数10nsec、パルスエネルギー密度は0.2〜
1.0J/cm2 程度とする事が好ましい。この場合、
照射エネルギー量は少なくて済むためp−n接合の破壊
の恐れは少なくなる。
【0024】さらに図9(d)に示すように、アルミよ
り構成される第2低抵抗金属膜112をスパッタ法によ
り0.50〜1.00μmの厚みで第1絶縁膜上、第1
低抵抗金属膜上に形成し、フォトリソグラフィー技術と
ドライエッチング技術を用いて配線パターン化し、半導
体基板上の拡散層上に第1導電膜層、第2低抵抗金属膜
より構成される配線を製造していた。
【0025】この際に用いるエッチングマスクは半導体
装置の回路を接続する事を目的として形成されるもの
で、第1低抵抗金属膜を選択成長させる際に用いるエッ
チングマスクとは異なるものを使用する。上記工程では
照射の低エネルギー化や充填性のパターン依存性の解消
を図れるが、第1低抵抗金属膜、第2低抵抗金属膜それ
ぞれのエッチング工程において露出した第1絶縁膜はオ
ーバーエッチ分だけ膜減りすることになる。そして層間
接続孔の周辺において2つの段差を生じ、ウエハ上での
第1絶縁膜の膜厚均一性は低下する事は避けられない。
【0026】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法には以下に示す欠点がある。
【0027】(1)半導体装置の高集積化により層間接
続孔径の微細化やアスペクト比の増加が進行した場合や
層間接続孔の形状が悪い場合、従来の電解メッキ法では
層間接続孔中に低抵抗金属膜を形成する際に層間接続孔
に空洞(ボイド)が形成されてしまい、この空洞中の残
留物の影響により製造工程での高い歩留りを得にくい。
【0028】(2)製品として完成した後でもボイド中
の残留物やボイド自身の存在により、経時変化による半
導体装置の特性変動の発生が起こり易くなったり、層間
接続部でのエレクトロマイグレーション、ストレスマイ
グレーションの発生による層間接続部での断線が生じや
すくなるなど、半導体装置の長期信頼性が低下する。
【0029】(3)スパッタ法で形成した第1低抵抗金
属膜はメッキ法で形成した膜と比較してステップカバレ
ッジが悪く、孔の上部の膜厚が厚くなる。そのためレー
ザー照射による層間接続孔への第1低抵抗金属膜充填時
にボイドを形成しやすくなり、微細孔、高アスペクト比
孔への適用がむずかしい。
【0030】(4)全面スパッタ法で形成した第2低抵
抗金属膜をリフローさせようとした場合、層間接続孔の
疎密分布の違いにより充填性のパターン依存性を生じる
ため、均一な充填ができない。さらにリフローにより第
2低抵抗金属膜全面の平滑性が低下して、配線パターン
化に際してリソグラフィー工程におけるパターン寸法制
御性が低下する。そのため、均一な電気特性を得にく
い。
【0031】(5)全面スパッタ法で形成した第1低抵
抗金属膜をリフローさせようとした場合、高エネルギー
でのレーザー照射が必要となる。そのためp−n接合へ
の影響が大きくなり、p−n接合の浅い微細な半導体装
置への適用がむずかしい。
【0032】(6)レーザー照射による層間接続孔への
第1低抵抗金属膜の充填前に第1低抵抗金属膜をパター
ニングするプロセスを用いた場合、低エネルギー化が可
能で、後工程で第2低抵抗金属膜を形成・パターニング
するため上記(4)、(5)の問題点を解消できる効果
はある。しかし第1低抵抗金属膜のパターニング時に露
出した下地の第1絶縁膜もオーバーエッチングの時間分
エッチングすることとなり、第1絶縁膜に段差を生じ
る。さらに第2低抵抗金属膜の配線パターン化時にも第
1絶縁膜の露出部分はやはりオーバーエッチングの時間
分エッチングされる。これにより第1絶縁膜厚では2つ
の段差を生じて第1絶縁膜厚の均一性が低下して、半導
体装置の特性の不安定化を生じる。
【0033】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けられた拡散層、多結晶シ
リコン層あるいは金属ケイ化物層とその上層に設けられ
た第1絶縁膜と前記第1絶縁膜に開口された層間接続孔
よりなる構造を形成する工程、あるいは半導体基板上に
生成された第1絶縁膜、前記第1絶縁膜上に形成された
単層あるいは複数層の導電膜より構成される下層配線、
前記下層配線上に形成された第2絶縁膜および前記第2
絶縁膜に開口された層間接続孔よりなる構造を形成する
工程と、前記拡散層および第1絶縁膜上、あるいは前記
下層配線および第2絶縁膜上に単層あるいは複数層の膜
より構成される第1導電膜層を形成する工程と、前記第
1導電膜層上に第2導電膜層を形成する工程と、前記層
間絶続孔内部およびその周辺部に存在する第2導電膜層
上のみが露出される第1マスク膜を形成する工程と、前
記第1マスク膜をメッキマスクとしてメッキを行い、露
出した第2導電膜層上に第1低抵抗金属膜を選択的に形
成する工程と、第1マスク膜を除去する工程と、レーザ
ー光を照射して第1低抵抗金属膜を溶融流動させて層間
接続孔内部に第1低抵抗金属膜を充填させる工程と、そ
の上層に第2導電膜層と同様の元素より構成される第3
導電膜層を形成する工程と、前記第3導電膜層上に選択
的に配線形成用の第2マスク膜を形成する工程と、前記
第2マスク膜をメッキマスクとしてメッキを行い、露出
した第3導電膜層上に第2低抵抗金属膜を選択的に形成
する工程と、第2マスク膜を除去する工程と、露出した
第3導電膜層の不要部分、第2導電膜層の不要部分およ
び第1導電膜層の不要部分を順次除去して、第1導電膜
層、第2導電膜層、第3導電膜層および第2低抵抗金属
膜より構成される金属配線を形成する工程と、前記金属
配線上に第3絶縁膜を形成する工程を有する。
【0034】本発明の半導体装置の製造方法は拡散層
上、多結晶シリコン層、金属ケイ化物層あるいは下層配
線上に形成した層間接続孔の内部および周辺部のみにス
パッタ法と比較してステップカバレッジに優れたメッキ
法により形成された第1低抵抗金属膜をレーザー光照射
により溶融・流動させて層間接続孔内部へ充填するた
め、第1低抵抗金属膜を微細な層間接続孔中へ形成しる
際にもボイドを形成しない。
【0035】そのため従来のスパッタ法よりも微細で高
アスペクト比の層間接続孔へのボイドレス充填が可能と
なる。それにより低い層間接続抵抗が得られ、接続孔直
上の配線平坦性も高くなり、配線の多層化が容易にな
る。さらに第1低抵抗金属膜を充填が必要な部分のみに
選択成長させるため、レーザー溶融させる総量が全面ス
パッタ法と比較して少なく、照射エネルギー量が少なく
て済む。そのためp−n接合部や下層配線へのダメージ
を低減でき、接合が浅く配線も細い微細な半導体装置へ
の適用が可能となる。また第1低抵抗金属膜が選択成長
であり、全面スパッタ法の問題点とされてきた層間接続
孔の疎密分布の違いによる充填性のパターン依存性を生
じない。さらに第2低抵抗金属膜はリフローを必要とし
ないため、表面の平坦性・平滑性に変化がなく、配線パ
ターン化のリソグラフィー工程でのパターン寸法制御性
が低下しない。そして第1低抵抗金属膜はリフロー前の
パターニング工程が不要であるため、第2低抵抗金属膜
より構成される配線下の下地絶縁膜の膜厚の均一性が損
なわれる事はない。また1回のエッチングで配線化でき
るため、第2低抵抗金属膜のオーバーエッチ時の下地絶
縁膜の膜減りを最小限に抑えれられ従来の配線パターン
化後にリフローする方法と比較して下地絶縁膜の膜厚均
一性の低下が少ない。また形成された金属配線は金、
銅、あるいはアルミに代表される電気抵抗の小さな第2
低抵抗金属膜と高い融点を有する第1導電膜層の積層構
造となっているため、低抵抗で配線部、層間接続部の両
者において高いエレクトロマイグレーション、ストレス
マイグレーション耐性を有する金属配線を得られる効果
がある。
【0036】
【実施例】次に本発明について図面を参照して説明す
る。図1〜図3は本発明の第1の実施例を製造工程順に
示したものである。
【0037】まず図1(a)に示す通り、既知の手法を
用いて半導体基板101上に拡散層102、0.5〜
1.5μmの厚みのシリコン酸化膜より構成される第1
絶縁膜103、0.3〜1.5μm径の層間接続孔10
4より構成される構造を形成する。この場合、拡散層は
イオン注入法、第1絶縁膜はSiH4 ソースの熱CVD
法により形成し、層間接続孔はレジストをマスクとした
反応性イオンエッチング法により開口する。
【0038】この場合、層間接続孔の底部に形成される
層はかならずしも拡散層である必要はなく、多結晶シリ
コンやチタンシリサイド、タングステンシリサイドなど
に代表される金属ケイ化物であても構わない。
【0039】続いて図1(b)に示すごとく、タングス
テンにチタンが10wt%添加されたチタン−タングス
テン合金より構成される第1導電膜層105を既知の技
術であるD.C.マグネトロンスパッタ法により成膜パ
ワー1.0〜4.0KW、成膜圧力1〜10mmTor
rの条件の下、0.1μmの厚みで第1絶縁膜103上
に形成する。
【0040】さらに第1導電膜層105上に、例えば金
より構成される第2導電膜層106を同様の手法を用い
て成膜パワー0.2〜2.0KW、成膜圧力1〜10m
mTorrの条件の下、0.02〜0.05μmの厚み
で形成する。
【0041】第1導電膜層105は後工程で形成する低
抵抗金属膜の構成元素の拡散防止膜(バリアメタル)、
低抵抗金属膜と下層に存在する絶縁膜との間の密着層と
して働くものである。
【0042】その他にもジルコニウム、ニオブ、ハフニ
ウム、バナジウム、モリブデン等のような高融点金属、
これらの合金、窒化物、ケイ化物、炭化物、ホウ化物あ
るいはチタンと窒化チタン、チタンとホウ化チタンの積
層膜などの耐熱性および下地密着性を確保出来る材料で
あれば上述の材料に限らず使用する事が出来る。
【0043】第2導電膜層106はメッキ時の下地(メ
ッキ電流供給層)、メッキ法により形成される低抵抗金
属膜形成時の安定した成長や、低抵抗金属膜の密着性確
保および第1導電膜層105表面のメッキ液からの保護
を目的として形成される。
【0044】金の他にもパラジウム、白金、ロジウム、
オスミウム、イリジウム、ルテニウム等が使用できる
が、基本的に第1低抵抗金属膜形成時の膜成長の下地と
して、耐熱性、密着性、メッキ性等の観点から見て相性
の良いものであれば上述の元素に限定される事はなく、
例えば低抵抗金属膜が銅あるいはアルミより構成される
場合、第2導電膜層として銅やアルミを使用しても問題
ない。
【0045】続いて図1(c)に示す通り、既知の技術
であるg線あるいはi線を用いたフォトリソグラフィー
法により、第2導電膜層106上にフォトレジストより
構成される第1マスク膜107を1.0〜2.0μmの
厚みで選択的に形成する。この第1マスク膜は層間接続
孔とその周辺部のみ第2導電膜層が露出されるパターン
を有するものであり、半導体装置の素子間を接続する配
線パターンを形成するためのマスクパターンとは異なる
ものを用いる。その材料もフォトレジストのみに限定さ
れる事はなく、ポリイミド系有機樹脂材料や、シリコン
の酸化膜、窒化膜、酸窒化膜等の無機系材料であっても
構わない。
【0046】図1(d)に第1マスク膜形成後(メッキ
前)の上面図を示す。図中のA−A切断面が、図1
(c)の縦断面に相当する。
【0047】図中Lで示される層間接続孔と第1マスク
膜の間の適正マージン量は層間接続孔の径、アスペクト
比、後に形成する第1低抵抗金属膜の膜厚あるいは後で
照射するレーザー光の照射条件にも依存するが、基本的
には層間接続孔径の1/2〜1/3の値を目安とすると
良い。
【0048】さらに図1(e)に示す通り、第2導電膜
層106上に金より構成される第1低抵抗金属膜108
を既知の技術である電解金メッキ法により0.1〜0.
6μmの厚みで選択的に形成する。この際、メッキ電流
は下層に存在する第1導電膜層105および第2導電膜
層106を通じて供給される。第1低抵抗金属膜の膜厚
は層間接続孔径の1/4〜2/5程度とする事が望まし
い。もし膜厚が薄かったり厚かったりした場合、後のレ
ーザーリフロー工程での第1低抵抗金属膜の層間接続孔
中への供給量が不適正となり、孔上の平坦性が悪化する
可能性があるからである。
【0049】電解金メッキ液は硫酸、硫酸金ナトリウム
等を主成分とし、これに平坦化剤、pH安定化剤などが
添加されたもとを使用する。このメッキ液は通常1リッ
トル当たり約10gの金を含有する非シアン系のもの
で、中性に近いpH(6〜8)を有している。
【0050】実際のメッキはメッキ膜の膜質、均一性の
観点から見て、メッキ温度35〜60℃、電流密度1〜
4mA/cm2 の条件下で行うことが好ましい。本実施
例では第1低抵抗金属膜108を金としているが、メッ
キ法により第2導電膜層106上に形成可能な金属で、
上下の絶縁膜に対して密着をとりにくいものであれば必
ずしも金である必要はなく、例えば銅やアルミのように
他の電気抵抗の低い金属でもかまわない。
【0051】さらに図2(a)のごとく、酸素プラズマ
を用いたアッシング法や有機溶剤を用いた湿式剥離法に
より第1マスク膜107を除去した後、XeClを光源
とした波長308nmのエキシマレーザー光109をパ
ルス照射する。
【0052】そして図2(b)に示すように、第1低抵
抗金属膜108を溶融・流動させて層間接続孔内部へ充
填させる。照射のパルス間隔、パルスエネルギー密度等
の照射条件は、第1低抵抗金属膜の反射率、膜厚、埋め
込み深さ等により変化させる必要があるが、パルス間隔
は数〜数10nsec、パルスエネルギー密度は0.2
〜1.0J/cm2 程度とする事が好ましい。過剰なエ
ネルギーで照射した場合、供給される熱により下層に存
在するp−n接合の破壊を生じることもあり注意が必要
である。しかし本実施例では溶融させる第1低抵抗金属
膜は局在しており、その総量も少ないため照射エネルギ
ー量が少なくて済む。そのため浅いp−n接合を持つ半
導体装置でも適用しやすいと言う利点を有する。メッキ
法により形成した第1低抵抗金属膜はスパッタ法で形成
したものと比較してステップカバレッジに長じている。
そのため微細な孔へのボイドレス充填に際して優位性を
持つ。
【0053】また、第1低抵抗金属膜の形成時にマスク
膜を用いてその存在を局在化する事により充填性の向上
がはかれ、充填時のパターン依存性やリフロー時の表面
の平滑性変化を抑制できる。第1低抵抗金属膜の溶融・
流動による層間接続孔への充填時に第1低抵抗金属膜と
第2導電膜層との界面には両者の反応層が形成される
が、レーザー照射前後で構造的相違は生じない。
【0054】続いて図2(c)に示すごとく、金より構
成される第3導電膜層110を、0.02〜0.05μ
mの厚みで第2導電膜層106の上に既知の手法である
D.C.マグネトロンスパッタ法により形成する。
【0055】薄い第2導電膜層はレーザー光照射時に溶
融するが、その後に凝集化した場合、後工程で電解メッ
キ法により第2低抵抗金属膜を形成しようとする際にメ
ッキ電流の不均一化を起こしやすく、第2低抵抗金属膜
厚も不均一になりやすくなる。その防止策として第3導
電膜層は形成されるものであり、第2導電膜層と同じ材
料を用いる事ができる。
【0056】さらに図2(d)のごとく、第3導電膜層
110上にフォトレジストより構成される第2マスク膜
111を1.0〜2.0μmの厚みで選択的に形成し、
さらに第3導電膜層110上に金より構成される第2低
抵抗金属膜112を既知の技術である電解金メッキ法に
より第1低抵抗金属膜形成時と同様の条件を用いて0.
5〜1.5μmの厚みで選択的に形成する。
【0057】第2マスク膜は半導体装置の素子間を接続
する配線パターンを形成するためのマスクパターンであ
り、第1マスク膜とはその使用目的が異なるものであ
る。その材料もフォトレジストのみに限定される事はな
く、ポリイミド系有機樹脂材料や、シリコンの酸化膜、
窒化膜、酸窒化膜等の無機系材料でも構わない。
【0058】本実施例では第1低抵抗金属膜および第2
低抵抗金属膜の形成に電解メッキ法を用いているが、無
電解メッキ法によりこれら金属膜形成を行ってもよい。
【0059】続いて図2(e)に示すごとく、酸素プラ
ズマを用いたアッシング法や有機溶剤を用いた剥離法に
より第2マスク膜111を除去する。
【0060】そして図3(a)の示す通り、第2低抵抗
金属膜をエッチングマスクとしたウエットエッチング法
により露出した第3導電膜層、第2導電膜層を順次除去
し、配線パターン化する。
【0061】例えば第1導電膜層がチタン−タングステ
ン合金、第2導電膜層、第3導電膜層が金で構成され、
これらをウエットエッチング法で除去する場合、金は1
0〜20vol%の王水を用いて25〜50℃でエッチ
ングし、チタン−タングステン合金は50〜100vo
l%の過酸化水素水を用いて25〜45℃でエッチング
を行うとサイドエッチの少ない良好な配線形状を得る事
ができる。このエッチング工程で第2低抵抗金属膜は若
干エッチングされる事となるため、成膜時の厚みは、こ
の膜減りを考慮して決定する必要がある。
【0062】ウエットエッチング法は低抵抗金属膜に対
するイオンのアタックがないためドライエッチング法と
比較した場合、表面の損傷を抑制できると言う利点を有
している。その反面、サイドエッチが入るため半導体装
置の設計ルールによっては適用がむずかしい場合もあ
る。もちろん、この両導電膜層の不要部分除去はウェッ
トエッチング法のみで行われる必要はなく、上述の通
り、両導電膜層の種類や配線幅によってドライエッチン
グ法まドライエッチングとウエットエッチングを組み合
わせた方法を適している場合もある。
【0063】例えば白金などのように化学的活性度が低
く、かつウエットエッチでの除去がむずかしい元素が第
2導電膜層あるいは第3導電膜層の場合、イオンミリン
グのようなイオンの衝突エネルギーを利用した物理的エ
ッチング法により除去する事が望ましい。
【0064】第1導電膜層のドライエッチング法による
除去は反応性イオンエッチングで可能である。多くの場
合、第1導電膜層は前述のフッ素系ガスかCCl4 、B
Cl3 等に代表される塩素系ガスを使用する。これらの
除去工程においてもマスクとなる第2低抵抗金属膜はエ
ッチングされて膜厚は減少する事になる。そのため、膜
の減りを考慮して成膜時の膜厚を設定する必要がある。
【0065】さらに図3(c)の通り、SiH4 ガスと
2 Oガスを用いたプラズマCVD法により、シリコン
酸化膜より構成される第3絶縁膜115を0.50〜
1.00μmの厚みで第1絶縁膜および配線パターンの
上層に形成する。ここで形成する第3絶縁膜は、必ずし
もシリコン酸化膜である必要はない。ほかに例えばPS
G、BSG、BPSGに代表されるようなリンやボロン
を含有した酸化膜や、シリコン窒化膜、シリコン酸窒化
膜、ポリイミド樹脂系有機膜あるいはこれらの積層構造
であっても構わない。その成膜方法もプラズマCVD法
に限定されるものではなく、SOG(スピンオングラ
ス)やポリイミド樹脂系材料に代表される回転塗布法な
ど、他の方法によっても可能である。
【0066】さらに反応性イオンエッチングを用いた絶
縁膜のエッチバック法に代表される絶縁膜の平坦化処理
を組み合わせても有効である。上述の半導体装置の製造
方法は、層間接続孔中に選択的にボイドレスに充填され
た電気抵抗の小さな第1低抵抗金属膜の周囲部が高融点
金属膜層により覆われており、さらに主導電材料となる
第2低抵抗金属膜の下層にも高融点金属膜層が存在する
ため、従来の製法と比較して高い長期信頼性と良好な電
気特性を有する微細な半導体装置が高い歩留りで安定し
て得られる。
【0067】本発明の半導体装置の製造方法は、MO
S、Bipolar、Bi−CMOS等の半導体装置の
種類を問わず適用可能である事は言うもでもない。
【0068】続いて本発明の第2の実施例を図面を参照
して説明する。図4,図5は本発明の第2の実施例を製
造工程順に示した縦断面図である。
【0069】図4(a)に示す通り、半導体基板101
上にSiH4 を反応ガスとした熱CVD法により形成し
た0.50μmの厚みを有する第1絶縁膜103、第1
絶縁膜上に厚さ0.1μmの窒化チタン、0.02〜
0.05μmのスパッタ金膜、0.5〜1.0μmの金
メッキ膜より構成される下層配線114、その上層にS
iH4 ガスとN2 Oガスを用いたプラズマCVD法によ
り形成された厚さ0.5〜1.0μmのシリコン酸化膜
より構成される第2絶縁膜113、この第2絶縁膜11
3にフォトリソグラフィー法と反応性イオンエッチング
法を用いて開口された0.5〜1.0μmの径を有する
層間接続孔104よりなる構造を形成する。
【0070】窒化チタンはチタンをターゲットそしてス
パッタガスに窒素とアルゴンの混合ガスを用いた反応性
スパッタ法により形成する。
【0071】スパッタ金膜は、D.C.マグネトロンス
パッタ法により、成膜パワー0.5〜2.0KW、圧力
1〜10mmTorrの条件の下で形成する。
【0072】メッキ金膜は第1の実施例で示した通りの
フォトレジストを用いた電解金メッキ法により形成し、
配線パターン化も第1の実施例で示したエッチング技術
を用いる。この下層配線は特に金に限定されるものでは
なく、アルミ系材料や銅系材料など他のものでも構わな
い。
【0073】続いて図4(b)のごとく、チタンと窒化
チタンの2層膜より構成される第1導電膜層105それ
ぞれ0.05μm、0.1μmの厚みで第1絶縁膜10
3上に形成する。さらに第1導電膜層105上に、例え
ば銅より構成される第2導電膜層106をD.C.マグ
ネトロンスパッタ法により0.02〜0.05μmの厚
みで形成する。
【0074】第1導電膜層105は後工程で形成する低
抵抗金属膜の構成元素の下層への拡散防止膜、低抵抗金
属膜と下層の絶縁膜との間の密着層として働く。その他
にも第1の実施例で示したような高融点金属膜や積層膜
など耐熱性と下地密着性を確保出来る材料であれば使用
出来る。第2導電膜層106はメッキ時のメッキ電流供
給層、低抵抗金属膜形成時の安定した成長、低抵抗金属
膜の密着性確保そして第1導電膜層105表面のメッキ
液からの保護を目的として形成される。
【0075】銅の他にも基本的に第1低抵抗金属膜形成
時の膜成長の下地として、耐熱性、密着性、メッキ性等
の観点から見て相性が良く、後工程で形成する銅メッキ
膜の析出が可能で、かつ熱処理によって銅の電気特性や
第1導電膜層のバリアメタルとしての耐熱性を劣化させ
ないものであれば使用できる。
【0076】次に既知の技術であるg線あるいはi線を
用いたフォトリソグラフィー法により、第2導電膜層1
06上にフォトレジストより構成される第1マスク膜1
07を1.0〜2.0μmの厚みで選択的に形成する。
このマスクも第1の実施例と同様に、層間接続孔とその
周辺部の第2導電膜層が露出されるパターンを有するも
のである。第1マスク膜はフォトレジストに限定される
ものではなく、ポリイミド系有機樹脂材料やシリコンの
酸化膜、窒化膜、酸窒化膜などでも構わない。さらに電
解メッキ法を用いて銅より構成される第1低抵抗金属膜
108を露出している第2導電膜層106上のみに選択
的に0.2〜0.4μmの厚みで形成する。
【0077】メッキ工程では析出させる銅膜の均一性が
重要となるため、メッキ膜厚の高均一性を得やすい硫酸
銅60〜100g/l(リットル)、金属銅15〜25
g/l(リットル)、硫酸170〜220g/l(リッ
トル)の成分比を有し、これに小量の塩素と平但化剤等
の添加剤を含有したものを使用すると良い。
【0078】実際のメッキ作業は、温度20〜30℃、
電流密度1〜3mA/cm2 の条件のもとで行うと平坦
で均一性の高い銅膜を形成することが出来る。
【0079】さらに図4(c)のごとく、さらに酸素プ
ラズマもしくは有機溶剤を用いて第1マスク膜107を
除去し、続いてXeClを光源とした波長308nmの
エキシマレーザー光109をパルス照射する。
【0080】すると図4(d)のごとく第1低抵抗金属
膜108は溶融・流動して、層間接続孔104内部へ充
填される。照射のパルス間隔、パルスエネルギー密度等
の照射条件は、第1低抵抗金属膜の反射率、膜厚、埋め
込み深さ等により変化させる必要があるが、パルス間隔
は数〜数10nsec、パルスエネルギー密度は0.2
〜1.0J/cm2 程度とする事が好ましい。過剰なエ
ネルギーで照射した場合、供給される熱により下層配線
が溶融したり絶縁膜にクラックが発生するなどの現象も
おこるため照射エネルギー量の決定は慎重に行う。
【0081】レーザー源はXeClに限定されるもので
はなく、その他にKrFなどを用いても良い。しかしそ
の場合適正照射条件はXeClの場合と違ってくる。そ
のため照射条件を再検討する必要がある。第2の実施例
においても、第1の実施例で述べたような、充填性の向
上と充填性のパターン依存性の抑制、照射の低エネルギ
ー化等の従来の発明に対する優位性を有している。
【0082】続いて図5(a)に示す通り、銅より構成
される第3導電膜層110をスパッタ法により0.02
〜0.05μmの厚みで全面に形成し、さらにg線ある
いはi線を用いたフォトリソグラフィー法によりレジス
トより構成される配線形成に用いる第2マスク膜111
を厚さ1.0〜2.5μmの厚みで選択的に形成する。
そして露出した第3導電膜層上のみに銅より構成される
第2低抵抗金属膜112を0.5〜1.5μmの厚みで
電解メッキ法により選択的に形成する。この際の銅メッ
キ条件は、第1低抵抗金属膜形成時と同様のものを用い
る。
【0083】さらに図5(b)に示す通り、第2マスク
膜を既知の手法である酸素プラズマあるいは有機溶剤を
用いて除去する。
【0084】続いて、図5(c)に示すごとく、露出し
た第2導電膜層106をCCl4 、BCl3 等の塩素系
ガスを用いた反応性イオンエッチング法により第2低抵
抗金属膜をエッチングマスクとしてエッチング・除去
し、さらに露出した第1導電膜層105も同じく塩素系
ガスを用いた反応性イオンエッチング法によりエッチン
グ・除去して配線パターン化する。このエッチング工程
で第2低抵抗金属膜112は若干エッチングされる事と
なる。そのため第2低抵抗金属膜の成膜時の厚みは、こ
の膜の減りを考慮して決定する必要がある。両導電膜層
のエッチング法はドライエッチングのみで行われる必要
はなく、両導電膜層の種類によってはウエットエッチン
グと組み合わせた方法が適している場合もある。
【0085】さらに図5(d)に示す通り、その上層に
SiH4 とN2 Oを使用したプラズマCVDと言った既
知の手法によりシリコン酸化膜より構成される第3絶縁
膜115を0.5〜1.0μmの厚みで形成する。
【0086】ここで形成する第3絶縁膜は、必ずしもシ
リコン酸化膜である必要はなく、第1の実施例と同様の
材料が使用可能である。その成膜方法もプラズマCVD
法に限定されるものではない。SOG(スピンオングラ
ス)やポリイミド樹脂系材料に代表される回転塗布法な
ど、他の方法によっても形成は可能である。さらにエッ
チバック法に代表される平坦化処理を組み合わせた場
合、平坦性がさらに向上して配線の多層化に際してさら
に有利である。
【0087】上述の半導体装置の製造方法は、層間接続
孔中に選択的にボイドレスに充填された電気抵抗の小さ
な第1低抵抗金属膜の周囲部が高融点金属膜層により覆
われており、さらに主導電材料となる第2低抵抗金属膜
の下層にも高融点金属膜層が存在するため、従来の製法
と比較して高い長期信頼性と良好な電気特性を有する微
細な半導体装置が高い歩留りで安定して得られる。また
MOS、Bipolar、Bi−CMOS等の半導体装
置の種類を問わず適用可能である事は第1の実施例と同
様である。
【0088】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、層間接続孔中にレーザー溶融により選択
的に充填された電気抵抗の小さな第1低抵抗金属膜の周
囲部が高融点金属膜層により覆われており、さらに主導
電材料となる低電気抵抗の第2低抵抗金属膜の下層にも
高融点金属膜層が存在する構造が得られる。
【0089】そのため、小さな層間接続孔でもボイドレ
スに埋め込みができ、低配線抵抗で配線部・層間接続部
の両者でエレクトロマイグレーション・ストレスマイグ
レーション耐性の高い構造となる。そのため従来の構造
と比較して高い長期信頼性と良好な電気特性を有する微
細な半導体装置を高い歩留りで安定して得られる。その
製造工程においても、レーザー光照射の低エネルギー
化、層間接続孔充填時のパターン依存性の解消など歩留
りの向上に寄与する効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を製造工程順に示した
図。
【図2】本発明の第1の実施例を製造工程順に示した
図。
【図3】本発明の第1の実施例を製造工程順に示した
図。
【図4】本発明の第2の実施例を製造工程順に示した
図。
【図5】本発明の第2の実施例を製造工程順に示した
図。
【図6】従来の半導体装置構造および製造方法を製造工
程順に示した図。
【図7】従来の半導体装置構造および製造方法を製造工
程順に示した図。
【図8】従来の半導体装置構造および製造方法を製造工
程順に示した図。
【図9】従来の半導体装置構造および製造方法を製造工
程順に示した図。
【符号の説明】
101 半導体基板 102 拡散層 103 第1絶縁膜 104 層間接続孔 105 第1導電膜層 106 第2導電膜層 107 第1マスク膜 108 第1低抵抗金属膜 109 エキシマレーザー光 110 第3導電膜層 111 第2マスク膜 112 第2低抵抗金属膜 113 第2絶縁膜 114 下層配線 115 第3絶縁膜 116 ボイド

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に設けられた拡散層、多結
    晶シリコン層あるいは金属ケイ化物層とその上層に設け
    られた第1絶縁膜と前記第1絶縁膜に開口された層間接
    続孔よりなる構造を形成する工程あるいは半導体基板上
    に形成された第1絶縁膜、前記第1絶縁膜上に形成され
    た単層あるいは複数層の導電膜より構成される下層配
    線、前記下層配線上に形成された第2絶縁膜および前記
    第2絶縁膜に開口された層間接続孔よりなる構造を形成
    する工程と、前記拡散層および第1絶縁膜上、あるいは
    前記下層配線および第2絶縁膜上に単層あるいは複数層
    の膜より構成される第1導電膜層を形成する工程と、前
    記第1導電膜層上に第2導電膜層を形成する工程と、前
    記層間絶続孔内部およびその周辺部に存在する第2導電
    膜層上のみが露出される第1マスク膜を形成する工程
    と、前記第1マスク膜をメッキマスクとしてメッキを行
    い、露出した第2導電膜層上に第1低抵抗金属膜を選択
    的に形成する工程と、第1マスク膜を除去する工程と、
    レーザー光を照射して第1低抵抗金属膜を溶融流動させ
    て層間接続孔内部に第1低抵抗金属膜を充填させる工程
    と、その上層に第2導電膜層と同様の元素より構成され
    る第3導電膜層を形成する工程と、前記第3導電膜層上
    に選択的に配線形成用の第2マスク膜を形成する工程
    と、前記第2マスク膜をメッキマスクとしてメッキを行
    い、露出した第3導電膜層上に第2低抵抗金属膜を選択
    的に形成する工程と、第2マスク膜を除去する工程と、
    露出した第3導電膜層の不要部分、第2導電膜層の不要
    部分および第1導電膜層の不要部分を順次除去して、第
    1導電膜層、第2導電膜層、第3導電膜層および第2低
    抵抗金属膜より構成される金属配線を形成する工程と、
    前記金属配線上に第3絶縁膜を形成する工程とを有する
    半導体装置の製造方法。
  2. 【請求項2】 第1導電膜層をチタン(Ti)、バナジ
    ウム(V)、ジルコニウム(Zr)、ニオブ(Nb)、
    モリブデン(Mo)、ハフニウム(Hf)、タンタル
    (Ta)、タングステン(W)、これらの金属を主成分
    とする合金、これらの金属のケイ素化合物、窒素化合
    物、ホウ素化合物、あるいは炭素化合物より構成される
    単層膜とする事を特徴とする請求項1に記載の半導体装
    置の製造方法。
  3. 【請求項3】 第1導電膜層をチタンと窒化チタンより
    構成される2層膜あるいはチタンとホウ化チタンより構
    成される2層膜とする事を特徴とする請求項1に記載の
    半導体装置の製造方法。
  4. 【請求項4】 第2導電膜層あるいは第3導電膜層が金
    (Au)、パラジウム(Pd)、白金(Pt)、オスミ
    ウム(Os)、イリジウム(Ir)、ロジウム(R
    h)、ルテニウム(Ru)、レニウム(Re)、アルミ
    (Al)、銅(Cu)のいずれかの元素、あるいはこれ
    らの元素を主成分とする合金より構成される事を特徴と
    する請求項1に記載の半導体装置の製造方法。
  5. 【請求項5】 第1マスク膜および第2マスク膜がフォ
    トレジスト、ポリイミド系有機樹脂、シリコン酸化膜、
    シリコン窒化膜あるいはシリコン酸窒化膜より構成され
    る事を特徴とする請求項1に記載の半導体装置の製造方
    法。
  6. 【請求項6】 第1低抵抗金属膜および第2低抵抗膜が
    金、銅、アルミあるいは銀を主成分とする事を特徴とす
    る請求項1に記載の半導体装置の製造方法。
  7. 【請求項7】 照射するレーザーの光源をXeClある
    いはKrFとする事を特徴とする請求項1に記載の半導
    体装置の製造方法。
  8. 【請求項8】 第1低抵抗金属膜へのレーザー光照射を
    パルス照射法により行う工程を含む事を特徴とする請求
    項1に記載の半導体装置の製造方法。
  9. 【請求項9】 第1絶縁膜、第2絶縁膜および第3絶縁
    膜がシリコン酸化膜、少なくともリン(P)あるいはボ
    ロン(B)を含有するシリコン酸化膜、シリコン窒化
    膜、シリコン酸窒化膜、ポリイミド樹脂系有機膜あるい
    はこれらの積層構造膜により構成される事を特徴とする
    請求項1に記載の半導体装置の製造方法。
JP11946292A 1992-05-13 1992-05-13 半導体装置の製造方法 Expired - Lifetime JP2819938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11946292A JP2819938B2 (ja) 1992-05-13 1992-05-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11946292A JP2819938B2 (ja) 1992-05-13 1992-05-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05315336A true JPH05315336A (ja) 1993-11-26
JP2819938B2 JP2819938B2 (ja) 1998-11-05

Family

ID=14761954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11946292A Expired - Lifetime JP2819938B2 (ja) 1992-05-13 1992-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2819938B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042651A1 (fr) * 1999-01-13 2000-07-20 Hitachi, Ltd. Dispositif a semi-conducteurs
US6488984B1 (en) 1998-10-29 2002-12-03 Applied Materials Inc. Film deposition method and apparatus
US6989599B1 (en) 1998-02-23 2006-01-24 Hitachi, Ltd. Semiconductor device with layered interconnect structure
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
WO2009078254A1 (ja) * 2007-12-17 2009-06-25 Nippon Mining & Metals Co., Ltd. 基板、及びその製造方法
WO2009078255A1 (ja) * 2007-12-17 2009-06-25 Nippon Mining & Metals Co., Ltd. 基板、及びその製造方法
CN109545737A (zh) * 2017-09-22 2019-03-29 株式会社斯库林集团 基板处理方法及基板处理装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
US7470580B2 (en) 1996-11-07 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
US6989599B1 (en) 1998-02-23 2006-01-24 Hitachi, Ltd. Semiconductor device with layered interconnect structure
US7701062B2 (en) 1998-02-23 2010-04-20 Hitachi, Ltd. Semiconductor device and method for producing the same
US7030493B2 (en) 1998-02-23 2006-04-18 Hitachi, Ltd. Semiconductor device having layered interconnect structure with a copper or platinum conducting film and a neighboring film
US7253103B2 (en) 1998-02-23 2007-08-07 Hitachi, Ltd. Method for producing semiconductor devices that includes forming a copper film in contact with a ruthenium film
US8026609B2 (en) 1998-02-23 2011-09-27 Renesas Electronics Corporation Semiconductor device and method for producing the same
WO2004102649A1 (ja) * 1998-10-29 2004-11-25 Yuichi Wada 成膜方法及び装置
US6488984B1 (en) 1998-10-29 2002-12-03 Applied Materials Inc. Film deposition method and apparatus
WO2000042651A1 (fr) * 1999-01-13 2000-07-20 Hitachi, Ltd. Dispositif a semi-conducteurs
US7012312B2 (en) 1999-01-13 2006-03-14 Hitachi, Ltd. Semiconductor device with multilayer conductive structure formed on a semiconductor substrate
US6624513B1 (en) 1999-01-13 2003-09-23 Hitachi, Ltd. Semiconductor device with multilayer conductive structure formed on a semiconductor substrate
KR100411504B1 (ko) * 1999-01-13 2003-12-18 가부시키가이샤 히타치세이사쿠쇼 반도체장치
WO2009078254A1 (ja) * 2007-12-17 2009-06-25 Nippon Mining & Metals Co., Ltd. 基板、及びその製造方法
WO2009078255A1 (ja) * 2007-12-17 2009-06-25 Nippon Mining & Metals Co., Ltd. 基板、及びその製造方法
US8247301B2 (en) 2007-12-17 2012-08-21 Nippon Mining & Metals Co., Ltd. Substrate and manufacturing method therefor
JP5268159B2 (ja) * 2007-12-17 2013-08-21 Jx日鉱日石金属株式会社 基板、及びその製造方法
JP5268160B2 (ja) * 2007-12-17 2013-08-21 Jx日鉱日石金属株式会社 基板、及びその製造方法
US8736057B2 (en) 2007-12-17 2014-05-27 Nippon Mining & Metals Co., Ltd. Substrate and manufacturing method therefor
CN109545737A (zh) * 2017-09-22 2019-03-29 株式会社斯库林集团 基板处理方法及基板处理装置

Also Published As

Publication number Publication date
JP2819938B2 (ja) 1998-11-05

Similar Documents

Publication Publication Date Title
JP4740538B2 (ja) 半導体デバイスの製造方法
JPH05206135A (ja) 半導体装置の製造方法
JP4339152B2 (ja) 配線構造の形成方法
JP3102409B2 (ja) 配線の形成方法及びプラズマアッシング装置
JP3064734B2 (ja) 半導体装置の製造方法
JP2819938B2 (ja) 半導体装置の製造方法
JPH0869980A (ja) 半導体装置及びその製造方法
JPH05315332A (ja) 半導体装置およびその製造方法
JP3003422B2 (ja) 半導体装置の製造方法
JP2001077195A (ja) 半導体装置
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2001044280A (ja) 多層配線構造及びその製造方法
JPH118249A (ja) 配線の製法
JP2737762B2 (ja) 半導体装置の製造方法
KR100677038B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100808794B1 (ko) 반도체 소자의 제조 방법
JPH0629292A (ja) 半導体装置及びその製造方法
JPH06291194A (ja) 半導体装置の製造方法
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH05109714A (ja) 半導体装置の製造方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
JP2998454B2 (ja) 半導体装置の製造方法
JP3614771B2 (ja) 半導体装置の製造方法
JPH0799199A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980728