JP5268160B2 - 基板、及びその製造方法 - Google Patents

基板、及びその製造方法 Download PDF

Info

Publication number
JP5268160B2
JP5268160B2 JP2009546201A JP2009546201A JP5268160B2 JP 5268160 B2 JP5268160 B2 JP 5268160B2 JP 2009546201 A JP2009546201 A JP 2009546201A JP 2009546201 A JP2009546201 A JP 2009546201A JP 5268160 B2 JP5268160 B2 JP 5268160B2
Authority
JP
Japan
Prior art keywords
copper
plating
film
electroless
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009546201A
Other languages
English (en)
Other versions
JPWO2009078255A1 (ja
Inventor
順一 伊藤
淳司 矢部
淳之輔 関口
徹 伊森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2009546201A priority Critical patent/JP5268160B2/ja
Publication of JPWO2009078255A1 publication Critical patent/JPWO2009078255A1/ja
Application granted granted Critical
Publication of JP5268160B2 publication Critical patent/JP5268160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、基材上に形成され、ＵＬＳＩ微細銅配線のバリア兼触媒層として使用するための銅拡散防止用バリア膜を有する基板に関する。
ＵＬＳＩ微細銅配線（ダマシン銅配線）の銅の成膜方法として、無電解銅めっきによりシード層を設け、電気銅めっきにより銅を成膜する方法が知られている。
従来、半導体ウェハーのような鏡面上に無電解銅めっきを行った場合、析出しためっき膜に十分な密着性を得るのは困難であった。また、めっきの反応性が低く、基板全面に均一なめっきを行うことも困難であった。従来は、例えば、窒化タンタルなどのバリアメタル層上に無電解めっき法で銅シード層を形成する場合、めっきを均一に形成することが難しく密着力が十分でないという問題があった。
本発明者らは、既に、無電解銅めっき液に添加剤として重量平均分子量（Ｍｗ）の小さい水溶性窒素含有ポリマーを加え、一方被めっき物の基板にはめっき液浸漬前に触媒金属を付着させるか、あるいは触媒金属をあらかじめ最表面に成膜した後、めっき液に浸漬させて該触媒金属上に窒素原子を介してポリマーを吸着させることによりめっきの析出速度が抑制され、かつ結晶が非常に微細化して膜厚１５ｎｍ以下の均一な薄膜がウェハーのような鏡面上に形成可能となることを見出した（特許文献１）。また本発明者らは、前記発明の実施例において、触媒金属をあらかじめ最表面に成膜した後、めっき液に浸漬させて該触媒金属上に窒素原子を介してポリマーを吸着させることによりめっきの析出速度が抑制され、かつ結晶が非常に微細化して膜厚６ｎｍ以下の均一な膜厚がウェハーのような鏡面上に形成可能となることを示した。
このような方法、すなわちダマシン銅配線形成において、触媒金属を成膜した後に無電解めっきにより銅シード層を設ける場合は、銅拡散防止のためのバリア層が触媒金属層とは別に予め形成されていることが必要であり、従って、銅シード層を成膜する前にバリア層と触媒金属層の二層もの層を形成することになるため、膜厚を厚くできない超微細配線では実工程への適用が困難であるという問題が判明した。
こうした銅シード層の成膜に先立つ二つの層形成の煩雑さを解消するため、本発明者らはバリア能と触媒能とを兼ね備えた特定の合金薄膜からなる単一の層形成と、さらに無電解めっきを置換めっきおよび還元めっきとの併用により、その上に形成する銅シード層の膜厚を薄く均一に形成できることを見出し、すでに出願した（特許文献２、特許文献３）。しかしこれらのバリア能と触媒能を兼ね備えた合金薄膜では５００℃程度の高温に加熱した時のバリア性が不十分であり、半導体デバイスに用いた場合、特に長時間使用時の信頼性に更なる要求があった。
また、特許文献４には、タンタル、窒化タンタル、窒化タンタルシリコン、チタン、窒化チタン、窒化チタンシリコン、ルテニウム、タングステン、窒化タングステン、それらの合金、誘導体、およびそれらの組み合わせから選択された金属を含むバリア層を有する伝導性材料の製造方法が記載されている。上記文献においては、該バリア層上にＰＶＤ法によりシード層を設けており、バリア層の組成について、特に組み合わせによる効果や組成比についての説明はない。
特開２００８−２２３１００号公報 ＰＣＴ／ＪＰ２００８／０６３０２３ ＰＣＴ／ＪＰ２００８／０６３０２４ ＷＯ２００６／１０２１８２Ａ２
本発明は、上記のバリア能と触媒能を兼ね備えた合金薄膜よりもさらに高温加熱時におけるバリア性に優れる、バリア能と触媒能を有する銅拡散防止用バリア膜を有する基板を提供することを目的とするものである。
さらに、高温加熱時におけるバリア性に優れ、長時間使用した場合においても信頼性が高い半導体ウェハーを提供することを目的とする。
本発明者らは鋭意検討した結果、無電解めっきに対する触媒能を有する金属と、バリア機能を有し、かつ無電解めっき液中の金属と置換することが可能な金属とを合金化することで、バリア機能と触媒能とを兼ね備えた単一の層とする際に、さらに窒素をバリア機能を有する金属との窒化物として含有させることにより、さらにバリア機能が向上することを見出し本発明に至った。
すなわち、本発明は、以下のとおりである。
（１） 基材上に、バリア機能と触媒能とを兼ね備えた単一の層からなるバリア膜を有する基板であって、該バリア膜がタングステン、モリブデン及びニオブから選択した１種以上の金属元素を６０〜７５原子％含有し、無電解めっきに対する触媒能を有するルテニウム、ロジウム、及びイリジウムから選択した１種以上の金属元素を１０〜３０原子％含有し、残余が、前記タングステン、モリブデン及びニオブから選択した１種以上の金属元素との窒化物の形態で少なくとも３原子％以上含有される窒素からなる銅拡散防止用バリア膜であることを特徴とする基板。
（２）前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、
無電解銅めっきにより形成された銅シード層を有することを特徴とする前記（１）に記載の基板。
（３）前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、無電解銅めっきにより形成された銅シード層を備え、さらに該銅シード層上に形成されたダマシン銅配線を有することを特徴とする前記（１）または（２）に記載の基板。
（４）前記（３）に記載の基板を用いた半導体ウェハー。
（５）基材上に、タングステン、モリブデン及びニオブから選択した１種以上の金属元素と、無電解めっきに対する触媒能を有するルテニウム、ロジウム、及びイリジウムから選択した１種以上の金属元素とを含有するターゲットを用いて、窒素雰囲気中でスパッタリングし、銅拡散防止用バリア膜を形成することを特徴とする前記（１）に記載の基板の製造方法。
（６）前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、無電解銅めっきにより銅シード層を形成することを特徴とする前記（５）記載の基板の製造方法。
（７）前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、無電解銅めっきにより銅シード層を形成し、さらに該銅シード層上にダマシン銅配線を形成することを特徴とする前記（５）または（６）に記載の基板の製造方法。
本発明によれば、基材上にタングステン、モリブデン及びニオブから選択した１種以上の金属元素と、ルテニウム、ロジウム、イリジウム等の無電解めっきに対する触媒能を有する金属元素と、タングステン、モリブデン及びニオブから選択した１種以上の金属元素の窒化物の形態で含有される窒素からなる銅拡散防止用バリア膜を形成することにより、高温加熱時のバリア性が向上する。高温加熱時のバリア機能が高くなることにより、本発明の基板を半導体ウェハーとして長時間使用した場合の信頼性がより高くなる。さらに、タングステン、モリブデン及びニオブから選択した１種以上の金属元素を窒化することにより、銅拡散防止用バリア膜をスパッタリングで形成する際に、スパッタリングターゲット中の高価な貴金属であるルテニウム、ロジウム、イリジウム等の触媒金属成分比率を下げることができ、生産コストを下げることができる。
また、本発明の銅拡散防止用バリア膜を形成することにより、その上に無電解置換および還元めっきにより銅等の金属薄膜を形成する際に下地となる前記銅拡散防止用バリア膜表面を浸食することなく、その上に形成する銅等の金属薄膜層の膜厚を十分に薄く、均一でかつ優れた密着性で成膜することができる。また、前記銅拡散防止用バリア膜とその上の無電解めっき層との界面においては実質的に酸素を含まない状態とすることができる。
本発明は、基材上に銅拡散防止用バリア膜を有する基板に関し、該銅拡散防止用バリア膜は、タングステン、モリブデン及びニオブから選択した１種以上の金属元素と、無電解めっきに対する触媒能を有する金属元素と、前記タングステン、モリブデン及びニオブから選択した１種以上の金属元素との窒化物の形態で含有される窒素からなる。
タングステン、モリブデン、及びニオブは、無電解銅めっき液に含まれる銅と置換めっきが可能な金属であり、銅に対してバリア機能を有する。銅拡散防止用バリア膜は、タングステン、モリブデン、及びニオブから選ばれる少なくとも１種以上の金属を使用するが、特にタングステンがより好ましい。
また、タングステン、モリブデン、ニオブは、タンタルやチタンと比較して強固な酸化膜ができにくいため、銅拡散防止用バリア膜上に無電解めっきを行った際に、めっき膜との界面に酸化層が残らない。界面に酸素が存在する場合には、配線の抵抗が上がったり、バリア機能が落ちる等の悪影響がある。
無電解めっきに対する触媒能を有する金属としては、ルテニウム、ロジウム、イリジウム等が挙げられ、これらの金属から選ばれる少なくとも１種以上の金属を使用することが好ましく、中でもルテニウムの使用がより好ましい。また、触媒能を有する金属を２種類以上含む合金の使用も可能である。本発明において、前記無電解めっきの触媒能を有するとは、無電解めっき液中の銅等の金属イオンを還元してめっき膜を形成する反応の触媒能を有することをいう。
したがって、前記銅拡散防止用バリア膜上に無電解銅めっきにより銅シード層を形成すると、無電解置換及び還元めっきにより、均一に無電解めっきされ、膜厚が十分に薄く、優れた密着性を有するシード層とすることができる。
タングステン、モリブデン、及びニオブは銅拡散防止用バリア膜中、高温バリア性を発現させるため、６０〜７５原子％含有することが好ましい。６０原子％より少なくなると、高温バリア性が低下する上に、触媒能を有する金属比率が多くなってめっき膜中に混入し、抵抗値を高くし、信号の遅延をきたす場合がある。また、膜のコストが高くなるという問題も生じる。また、７５原子％より多くなると、高温バリア性が低下する上に、その上に無電解めっきにより銅シード層を設ける際に、めっき液の還元反応より置換反応が優勢になり、被めっき材を侵食し均一な薄膜を形成することができない場合がある。この場合は、バリア機能の低下をきたす。
前記触媒能を有する金属は、銅拡散防止用バリア膜中、高温バリア性を発現するために、１０〜３０原子％含有することが好ましい。１０原子％より少なくなると、高温バリア性が低下する上に、その上に無電解めっきにより銅シード層を設ける際に、めっき液の還元反応より置換反応が優勢になり、被めっき材を侵食し均一な薄膜を形成することができない場合がある。この場合は、さらにバリア機能の低下をきたす。また、３０原子％より多くなると、高温バリア性が低下する上に、触媒能を有する金属比率が多くなってめっき膜中に混入し、抵抗値を高くし、信号の遅延をきたす場合がある。また、膜のコストが高くなるという問題も生じる。
さらに、本発明における銅拡散防止用バリア膜には、高温バリア性を発現するために、タングステン、モリブデン、ニオブの窒化物として窒素が含有され、該銅拡散防止用バリア膜は、前記バリア能を有する金属成分と触媒能を有する金属成分を含有し、残余は窒素である。窒素は、銅拡散防止用バリア膜中、少なくとも３原子％以上含有することが好ましく、より好ましくは５〜２０原子％である。
銅拡散防止用バリア膜中の組成は、ＡＥＳデプスプロファイルの強度比を組成比へと変換して求めることができる。本発明においては、ＡＥＳデプスプロファイルの測定は、測定装置：ＰＨＩ ７００ Ｓｃａｎｎｉｎｇ Ａｕｇｅｒ Ｎａｎｏｐｒｏｂｅ ＵＬＶＡＣ−ＰＨＩ，ＩＮＣ．製を用い、装置付属のソフトウェアによりスペクトル強度比を組成比に変換した。変換係数はプログラム保有の数値を用いて求めたが、必要により一次標準で算出することができる。
銅拡散防止用バリア膜は、スパッタリングで形成することが好ましく、その際にスパッタリングターゲットとして、タングステン、モリブデン及びニオブから選択した１種以上の金属元素と、前記無電解めっきに対する触媒能を有する金属元素を用い、窒素雰囲気中でスパッタリングすることにより、タングステン、モリブデン、ニオブが窒化され、窒化物となって膜中に含有される。
通常スパッタリングは、不活性ガスを低圧力で導入し行うが、本発明においては、不活性ガス中に窒素を含有させ、窒素雰囲気中で行い、タングステン、モリブデン、ニオブを窒化する。
窒素雰囲気中でスパッタリングを行う際に、タングステン、モリブデン、またはニオブの成膜速度のみが遅くなっていき、ルテニウム等の触媒能を有する金属の基板への成膜速度は遅くならず、相対的に触媒能を有する金属の膜中比率が上がっていくことから、窒素がタングステン、モリブデン、またはニオブの窒化物の形態として含有されていると判断できる。
前記銅拡散防止用バリア膜の組成は、スパッタリングターゲットの金属の組成、及び窒素雰囲気中における窒素の分圧等により調整することができる。
バリア機能を有するタングステン、モリブデン、ニオブが窒化される事により、バリア機能が高くなる。窒化物とすることにより高温加熱時のバリア性が４００℃から５００℃まで向上する。
また、前記バリア機能を有する金属を窒化物とすることにより、同じ組成のスパッタリングターゲットを用いた場合、得られる銅拡散防止用バリア膜中の触媒機能を有する金属は、窒化物としない場合に比べ高濃度になる。これは、スパッタリング中にバリア成分であるタングステン、モリブデン、またはニオブ金属元素は、一部が窒化され、窒化タングステン、窒化モリブデン、または窒化ニオブとなるが、この窒化タングステン、窒化モリブデン、または窒化ニオブの成膜速度が遅いために、窒化されない触媒金属元素は、窒化タングステン、窒化モリブデン、または窒化ニオブに比べて、相対的に成膜速度が速くなるためと考えられる。したがって、窒化することにより、高価な貴金属である触媒金属成分のターゲット中の成分比を低くすることができ、生産コストを下げることができる。
前記銅拡散防止バリア膜の膜厚は３〜２０ｎｍであることが好ましく、より好ましくは５〜１５ｎｍである。
本発明において前記銅拡散防止バリア膜を形成する基材は、シリコン基板が好ましく、酸処理、アルカリ処理、界面活性剤処理、超音波洗浄あるいはこれらを組み合わせた処理を実施することで、基材のクリーニング、濡れ性向上を図ることができる。
本発明において、前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、無電解銅めっきにより銅シード層を設けることができる。この無電解銅めっきは、無電解置換めっき及び還元めっきである。
本発明の銅拡散防止バリア膜を用いて無電解置換および還元めっきを行う際に用いる無電解銅めっき方法としては、一般的な方法を用いることができる。同様に使用する銅めっき液も一般的なめっき液を用いることができる。
無電解銅めっき液は、通常、銅イオン、銅イオンの錯化剤、還元剤、およびｐＨ調整剤等を含んでいる。
無電解銅めっき液の還元剤としては、ホルマリンの人体や環境への悪影響を考え、グリオキシル酸を用いることが好ましい。また、無電解銅めっき液は、半導体用途では避けたい不純物であるナトリウムを含まないことが好ましい。
グリオキシル酸の濃度は、めっき液中０．００５〜０．５ｍｏｌ／Ｌが好ましく、０．０１〜０．２ｍｏｌ／Ｌがより好ましい。濃度が０．００５ｍｏｌ／Ｌ未満であるとめっき反応が起こらず、０．５ｍｏｌ／Ｌを超えるとめっき液が不安定になり分解する。
本発明において無電解銅めっき液の銅イオン源としては、一般的に用いられている銅イオン源すべてを用いることができ、例えば、硫酸銅、塩化銅、硝酸銅等が挙げられる。また、銅イオンの錯化剤としても、一般的に用いられている錯化剤すべてを用いることができ、例えば、エチレンジアミン四酢酸、酒石酸等が挙げられる。
その他の添加剤として、めっき液に一般的に用いられている添加剤、例えば２，２’−ビピリジル、ポリエチレングリコール、フェロシアン化カリウム等を用いることができる。
また、本発明における無電解銅めっき液は、ｐＨ１０〜１４で用いることが好ましく、ｐＨ１２〜１３で用いることがより好ましい。ｐＨ調整剤としては、水酸化ナトリウム、水酸化カリウム等一般的に用いられているものを用いることができるが、半導体用途でナトリウム、カリウム等のアルカリ金属を避けたい場合には、水酸化テトラメチルアンモニウムを用いるとよい。
また、本発明における無電解銅めっき液は、浴温４０〜９０℃で使用するのが、浴安定性および銅の析出速度の点から好ましい。
本発明において無電解銅めっき液を用いてめっきを行う場合、被めっき材をめっき浴中に浸漬する。被めっき材は、前記基材上に銅拡散防止用バリア膜を成膜したものである。
本発明の無電解置換および還元めっきにより作製した銅薄膜の厚さは、１〜１０ｎｍがより好ましい。
本発明の無電解置換および還元めっきにより作製された銅薄膜は、めっき膜が薄く、膜厚が均一となる。したがってダマシン銅配線用シード層として用いた場合、配線幅が１００ｎｍ以下の微細なビア・トレンチ内にも膜厚の均一な薄膜シード層形成が可能であり、その結果ボイド・シーム等の欠陥の発生しない半導体ウェハーが得られる。
本発明の基板は、無電解めっきにより形成された銅薄膜上に、さらに、配線部をめっきにより設けることができる。めっきは、電気めっきまたは無電解めっきを用いることができる。
配線部は銅又は銅を主成分とする合金であることが好ましく、ダマシン銅配線がより好ましい。電気銅めっき液は、一般にダマシン銅配線埋め込み用に使用されている組成であればよく、特に限定されないが、例えば主成分として硫酸銅及び硫酸、微量成分として塩素、ポリエチレングリコール、二硫化ビス（３−スルホプロピル）二ナトリウム、第三アルキルアミンおよびポリエピクロルヒドリンからなる第四アンモニウム塩付加物（第四エピクロルヒドリン）などを含んだ液を用いることができる。また、埋め込みに使用する無電解銅めっき液としては、例えばＷＯ２００５−０３８０８６号公報に記載の銅配線埋め込み用めっき液を用いることができる。
次に本発明を実施例によって説明するが、本発明はこれらの実施例によって限定される物ではない。
実施例１
様々な組成比のタングステンとルテニウムのスパッタリング合金ターゲットを用いて、スパッタ時のチャンバー内のアルゴン・窒素ガス圧比を変化させて、最表面にＳｉＯ2膜のついたシリコン基板上に、膜厚１０ｎｍの窒化タングステン・ルテニウム合金膜を作製し、その上に無電解銅めっき膜を膜厚５〜８ｎｍで成膜した。
スパッタ成膜には３インチＲＦスパッタ装置（ＡＮＥＬＶＡ製ＳＰＦ−３３２ＨＳ）を使用した。窒化タングステン・ルテニウム合金膜の作製は、チャンバー内をクライオポンプで５×１０-5Ｐａとした後、ある一定比率の窒素・アルゴン混合ガスを全圧０．８Ｐａとなるまで導入し、５０Ｗの出力でプラズマを発生させ、１５分間のプレスパッタ後、本成膜を実施した。
無電解めっきによる銅の成膜は、以下の組成のめっき液を用いて、ｐＨ１２．５、５０℃×３０秒の条件で実施した。
（無電解めっき液とめっき条件）
硫酸銅：０．０２ｍｏｌ／Ｌ
エチレンジアミン四酢酸塩：０．２１ｍｏｌ／Ｌ
グリオキシル酸：０．０３ｍｏｌ／Ｌ
２，２’−ビピリジル：２０ｍｇ／Ｌ
ｐＨ１２．５（水酸化テトラメチルアンモニウム）
得られた無電解めっき膜を成膜した基板について以下のように評価した。
５００℃×３０分間の真空アニール処理後のバリア性を、ＡＥＳデプスプロファイル測定により確認した。銅の窒化タングステン・ルテニウム合金膜中への拡散、あるいはその逆の現象がいずれも見られないものを「○」とし、いずれか一方の現象でも見られるものは「×」とした。
めっき膜均一性の評価には、ＦＥＳＥＭ装置（日本電子製ＪＳＭ−６７００Ｆ）を使用し、膜表面を観察してφ１ｎｍ以上の無電解めっきされていない部分の有無を確認した。無電解めっきされていない部分がない場合を「○」とし、無電解めっきされていない部分の存在が確認された場合を「×」とした。
めっき時の銅膜とタングステン合金膜の界面の酸化状態の確認を、ＡＥＳデプスプロファイル測定により確認した。めっき膜とタングステン合金膜の界面に酸素が確認されない場合を「○」とし、酸素が確認された場合を「×」とした。
めっき膜密着性評価には、セロハンテープ（「ＣＴ２４」、ニチバン製）を使用したテープ剥離試験を実施し、指の腹でめっき面に密着させた後、テープを剥がして膜の剥離の有無を確認した。めっき膜の剥離がない場合を「○」とし、剥離が見られた場合を「×」とした。
また、線幅９０ｎｍ、アスペクト比４のトレンチパターン付き半導体基板に対し、前記のスパッタ合金薄膜、及び無電解銅めっき薄膜を成膜後、それをシード層として電気銅めっきで配線の埋め込みを行った。
なお、配線の埋め込みは、以下の組成のめっき液を用いて２５℃×６０秒、電流密度１Ａ／ｄｍ２で実施した。
硫酸銅 ０．２５ｍｏｌ／Ｌ
硫酸 １．８ｍｏｌ／Ｌ
塩酸 １０ｍｍｏｌ／Ｌ
微量添加剤（ポリエチレングリコール、二硫化ビス（３−スルホプロピル）二ナトリウム、ヤヌスグリーン）
得られた銅めっき膜の断面ＴＥＭ観察により、線幅９０ｎｍトレンチ部の埋め込み性を評価した。ボイド・シームの有無を判定し、○：ボイド・シーム無、×：ボイド・シーム有とした。
これらの結果を表１にまとめた。総合評価は、バリア性、めっき膜均一性、耐酸化性、めっき膜密着性、埋め込み性の５つの評価が全て○の場合を「○」、４項目が○の場合を「△」、○が３項目以下の場合を「×」とした。
Figure 0005268160
バリア性、めっき膜均一性、耐酸化性、めっき膜密着性、及び埋め込み性を兼ね備えた組成（総合評価○）は窒素ガス未導入時には見出せなかったが、窒素ガスを適当量導入することにより、膜中ルテニウム組成比１２〜２８原子％、膜中タングステン組成比６２〜７２原子％、膜中窒素組成比１０〜１６原子％で適正条件を見出すことができた。
実施例２
様々な組成比のモリブデンとロジウムのスパッタリング合金ターゲットを用いて、スパッタ時のチャンバー内のアルゴン・窒素ガス圧比を変化させて、最表面にＳｉＯ2膜のついたシリコン基板上に、膜厚１０ｎｍの窒化モリブデン・ロジウム合金膜を作製し、その上に無電解銅めっき膜を膜厚５〜８ｎｍで成膜した。スパッタ成膜、無電解めっきの条件は実施例１と同様である。
また、バリア性、めっき膜均一性、耐酸化性、めっき膜密着性、埋め込み性、及び総合評価を実施例１と同様の方法で評価した。
この結果を表２にまとめた。
Figure 0005268160
バリア性、めっき膜均一性、耐酸化性、めっき膜密着性、及び埋め込み性を兼ね備えた組成（総合評価○）は窒素ガス未導入時には見出せなかったが、窒素ガスを適当量導入することにより、膜中ロジウム組成比１４〜２９原子％、膜中モリブデン組成比６１〜７４原子％、膜中窒素組成比１０〜１２原子％で適正条件を見出すことができた。
実施例３
様々な組成比のニオブとイリジウムのスパッタリング合金ターゲットを用いて、スパッタ時のチャンバー内のアルゴン・窒素ガス圧比を変化させて、最表面にＳｉＯ2膜のついたシリコン基板上に、膜厚１０ｎｍの窒化ニオブ・イリジウム合金膜を作製し、その上に無電解銅めっき膜を膜厚５〜８ｎｍで成膜した。銅スパッタ成膜、無電解めっきの条件は実施例１と同様である。
また、バリア性、めっき膜均一性、耐酸化性、めっき膜密着性、埋め込み性、及び総合評価を実施例１と同様の方法で評価した。
この結果を表３にまとめた。
Figure 0005268160
バリア性、めっき膜均一性、耐酸化性、めっき膜密着性、及び埋め込み性を兼ね備えた組成（総合評価○）は窒素ガス未導入時には見出せなかったが、窒素ガスを適当量導入することにより、膜中イリジウム組成比１２〜２７原子％、膜中ニオブ組成比６２〜７３原子％、膜中窒素組成比１１〜１５原子％で適正条件を見出すことができた。

Claims (7)

  1. 基材上に、バリア機能と触媒能とを兼ね備えた単一の層からなるバリア膜を有する基板であって、該バリア膜がタングステン、モリブデン及びニオブから選択した１種以上の金属元素を６０〜７５原子％含有し、無電解めっきに対する触媒能を有するルテニウム、ロジウム、及びイリジウムから選択した１種以上の金属元素を１０〜３０原子％含有し、残余が、前記タングステン、モリブデン及びニオブから選択した１種以上の金属元素との窒化物の形態で少なくとも３原子％以上含有される窒素からなる銅拡散防止用バリア膜であることを特徴とする基板。
  2. 前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、無電解銅めっきにより形成された銅シード層を有することを特徴とする請求項１に記載の基板。
  3. 前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、無電解銅めっきにより形成された銅シード層を備え、さらに該銅シード層上に形成されたダマシン銅配線を有することを特徴とする請求項１または２に記載の基板。
  4. 請求項３に記載の基板を用いた半導体ウェハー。
  5. 基材上に、タングステン、モリブデン及びニオブから選択した１種以上の金属元素と、無電解めっきに対する触媒能を有するルテニウム、ロジウム、及びイリジウムから選択した１種以上の金属元素とを含有するターゲットを用いて、窒素雰囲気中でスパッタリングし、銅拡散防止用バリア膜を形成することを特徴とする請求項１記載の基板の製造方法。
  6. 前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、無電解銅めっきにより銅シード層を形成することを特徴とする請求項５に記載の基板の製造方法。
  7. 前記銅拡散防止用バリア膜上に、前記触媒能を有する金属元素を触媒として、無電解銅めっきにより銅シード層を形成し、さらに該銅シード層上にダマシン銅配線を形成することを特徴とする請求項５または６に記載の基板の製造方法。
JP2009546201A 2007-12-17 2008-11-26 基板、及びその製造方法 Active JP5268160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009546201A JP5268160B2 (ja) 2007-12-17 2008-11-26 基板、及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007324685 2007-12-17
JP2007324685 2007-12-17
JP2009546201A JP5268160B2 (ja) 2007-12-17 2008-11-26 基板、及びその製造方法
PCT/JP2008/071453 WO2009078255A1 (ja) 2007-12-17 2008-11-26 基板、及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009078255A1 JPWO2009078255A1 (ja) 2011-04-28
JP5268160B2 true JP5268160B2 (ja) 2013-08-21

Family

ID=40795374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009546201A Active JP5268160B2 (ja) 2007-12-17 2008-11-26 基板、及びその製造方法

Country Status (7)

Country Link
US (1) US8247301B2 (ja)
EP (1) EP2239765B1 (ja)
JP (1) JP5268160B2 (ja)
KR (1) KR101186714B1 (ja)
CN (1) CN101889332B (ja)
TW (1) TWI408749B (ja)
WO (1) WO2009078255A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904021B (zh) * 2012-12-24 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法
CN112292775A (zh) * 2018-06-21 2021-01-29 应用材料公司 实现锂的稳定性的扩散阻挡膜

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315336A (ja) * 1992-05-13 1993-11-26 Nec Corp 半導体装置の製造方法
WO2000038224A1 (en) * 1998-12-22 2000-06-29 Cvc Products, Inc. Semiconductor chip interconnect barrier material and fabrication method
US20030201537A1 (en) * 2002-04-26 2003-10-30 International Business Machines Corporation Barrier material for copper structures
JP2004072111A (ja) * 2002-08-08 2004-03-04 Internatl Business Mach Corp <Ibm> 銅配線用のアモルファス・バリア層を有する半導体デバイス
JP2007116167A (ja) * 2005-10-19 2007-05-10 Applied Materials Inc 特徴画成部を形成する方法
JP2007150298A (ja) * 2005-11-23 2007-06-14 Internatl Business Mach Corp <Ibm> 導体−誘電体構造およびこれを作成するための方法
US20070232044A1 (en) * 2006-03-29 2007-10-04 Shaestagir Chowdhury Filling narrow and high aspect ratio openings with electroless deposition

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506449A (en) * 1993-03-24 1996-04-09 Kawasaki Steel Corporation Interconnection structure for semiconductor integrated circuit and manufacture of the same
US5917157A (en) * 1994-12-12 1999-06-29 Remsburg; Ralph Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
US6955986B2 (en) * 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
KR100767942B1 (ko) 2003-10-17 2007-10-17 닛코킨조쿠 가부시키가이샤 무전해 구리도금액
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
WO2006102182A2 (en) 2005-03-18 2006-09-28 Applied Materials, Inc. Process for electroless copper deposition
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
US7786006B2 (en) * 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
JP5377831B2 (ja) 2007-03-14 2013-12-25 Ｊｘ日鉱日石金属株式会社 ダマシン銅配線用シード層形成方法、及びこの方法を用いてダマシン銅配線を形成した半導体ウェハー
KR101110397B1 (ko) 2007-07-31 2012-03-13 닛코킨조쿠 가부시키가이샤 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
US8163400B2 (en) 2007-07-31 2012-04-24 Nippon Mining & Metals Co., Ltd. Plated article having metal thin film formed by electroless plating, and manufacturing method thereof
WO2009078254A1 (ja) * 2007-12-17 2009-06-25 Nippon Mining & Metals Co., Ltd. 基板、及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315336A (ja) * 1992-05-13 1993-11-26 Nec Corp 半導体装置の製造方法
WO2000038224A1 (en) * 1998-12-22 2000-06-29 Cvc Products, Inc. Semiconductor chip interconnect barrier material and fabrication method
US20030201537A1 (en) * 2002-04-26 2003-10-30 International Business Machines Corporation Barrier material for copper structures
JP2004072111A (ja) * 2002-08-08 2004-03-04 Internatl Business Mach Corp <Ibm> 銅配線用のアモルファス・バリア層を有する半導体デバイス
JP2007116167A (ja) * 2005-10-19 2007-05-10 Applied Materials Inc 特徴画成部を形成する方法
JP2007150298A (ja) * 2005-11-23 2007-06-14 Internatl Business Mach Corp <Ibm> 導体−誘電体構造およびこれを作成するための方法
US20070232044A1 (en) * 2006-03-29 2007-10-04 Shaestagir Chowdhury Filling narrow and high aspect ratio openings with electroless deposition

Also Published As

Publication number Publication date
EP2239765A1 (en) 2010-10-13
TWI408749B (zh) 2013-09-11
KR20100088714A (ko) 2010-08-10
US8247301B2 (en) 2012-08-21
WO2009078255A1 (ja) 2009-06-25
EP2239765A4 (en) 2012-07-18
TW200943423A (en) 2009-10-16
EP2239765B1 (en) 2013-03-20
KR101186714B1 (ko) 2012-09-27
US20100244259A1 (en) 2010-09-30
CN101889332B (zh) 2012-06-27
CN101889332A (zh) 2010-11-17
JPWO2009078255A1 (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
JP4376959B2 (ja) 無電解めっきにより金属薄膜を形成しためっき物およびその製造方法
JP4376958B2 (ja) 無電解めっきにより金属薄膜を形成しためっき物及びその製造方法
JP5268159B2 (ja) 基板、及びその製造方法
JP2010037622A (ja) 無電解置換めっきにより銅薄膜を形成しためっき物
JP5300156B2 (ja) 無電解めっきにより銅薄膜を形成しためっき物
JP5371783B2 (ja) バリア層上にルテニウム電気めっき層を有するｕｌｓｉ微細配線部材
JP5268160B2 (ja) 基板、及びその製造方法
JP5285898B2 (ja) 銅拡散防止用バリア膜、同バリア膜の形成方法、ダマシン銅配線用シード層の形成方法及びダマシン銅配線を備えた半導体ウェハー
JP4531114B2 (ja) 基材上にバリア兼シード層が形成された電子部材
JP5399421B2 (ja) バリア機能を有する金属元素と触媒能を有する金属元素との合金膜を有する基板
JPWO2009116347A1 (ja) 基材上にバリア兼シード層が形成された電子部材

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5268160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250