CN103904021B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103904021B
CN103904021B CN201210568222.4A CN201210568222A CN103904021B CN 103904021 B CN103904021 B CN 103904021B CN 201210568222 A CN201210568222 A CN 201210568222A CN 103904021 B CN103904021 B CN 103904021B
Authority
CN
China
Prior art keywords
solution
copper metal
hole
metal interconnection
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210568222.4A
Other languages
English (en)
Other versions
CN103904021A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210568222.4A priority Critical patent/CN103904021B/zh
Publication of CN103904021A publication Critical patent/CN103904021A/zh
Application granted granted Critical
Publication of CN103904021B publication Critical patent/CN103904021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成层间介电层，在所述层间介电层中形成铜金属互连沟槽或通孔；采用湿法冶金工艺在所述铜金属互连沟槽或通孔的侧壁及底部形成CuMn合金种子层；在所述铜金属互连沟槽或通孔内填充铜金属，以形成铜金属互连结构。根据本发明，可以使形成的CuMn合金种子层不发生悬垂突出现象，以利于后续电镀铜金属的实施。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种改善集成电路的电迁移特性的方法。
背景技术
在集成电路元件特征尺寸不断减小、电流密度不断增大的同时，集成电路中用于填充铜金属的沟槽和通孔抵御电迁移（EM）诱导损伤的能力不断下降，因此，电迁移特性成为衡量集成电路可靠性的主要指标之一。
现有研究表明，所述电迁移现象是由铜金属向相邻的层间介电层中的扩散引起的，因此，抑制所述铜扩散是改善集成电路的电迁移特性的有效方法。在现有技术中，通过以下两种方式改善集成电路的电迁移特性：第一，通过电镀的方式形成铜金属之后，在所述铜金属的表面形成一覆盖层（capping layer）(例如由CoWP构成的覆盖层)；第二，通过电镀的方式形成铜金属之前，采用物理气相沉积工艺形成一掺杂其它元素（例如Mn、Ag、Ti等）的铜种子层（seed layer）。虽然第一种方式中提及的覆盖层可以大幅延长集成电路的电迁移失效时间，但是所述覆盖层只是作为铜金属表面的改性物质，并不改变在所述铜金属表面以下发生的铜扩散行为，因此，所述电迁移失效时间的延长幅度受到所述沟槽和通孔中存在的缺陷的影响而变得不稳定。相比第一种方式，第二种方式中提及的铜种子层中的掺杂原子能够将所述沟槽和通孔中存在的晶粒边界和缺陷区域与所述铜金属隔离开来，从而有效地抑制铜扩散行为，因此，其对于集成电路电迁移特性的改善更为稳定和可靠。
由于所述掺杂其它元素的铜种子层是通过物理气相沉积工艺形成的，在所述沟槽和通孔的侧壁的上部会出现悬垂突出现象，进而影响后续电镀铜金属的实施。因此，需要提出一种方法，使形成的所述掺杂其它元素的铜种子层不出现所述悬垂突出现象。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成层间介电层，在所述层间介电层中形成铜金属互连沟槽或通孔；采用湿法冶金工艺在所述铜金属互连沟槽或通孔的侧壁及底部形成CuMn合金种子层；在所述铜金属互连沟槽或通孔内填充铜金属，以形成铜金属互连结构。
进一步，所述湿法冶金工艺包括以下工艺步骤：将所述半导体衬底浸入PdCl2、AgCl2或NiCl2溶液中，以使所述铜金属互连沟槽或通孔的侧壁及底部充分吸附所述PdCl2、AgCl2或NiCl2；将所述半导体衬底浸入SnCl2溶液中，以将所述PdCl2、AgCl2或NiCl2还原为Pd、Ag或Ni，所述Pd、Ag或Ni作为后续进行的化学反应的触媒；将所述半导体衬底浸入一混合溶液中，以形成所述CuMn合金种子层。
进一步，所述PdCl2、AgCl2或NiCl2溶液的浓度为0.5％-5％（wt）。
进一步，所述SnCl2溶液的浓度为高于50％（wt）。
进一步，所述混合溶液由含Cu2+的溶液、MnCl2溶液和还原剂构成。
进一步，所述MnCl2溶液的浓度为1％-20％（wt）。
进一步，所述含Cu2+的溶液为CuCl2溶液或CuSO4溶液。
进一步，所述还原剂为NaBH4或HCHO。
进一步，形成所述CuMn合金种子层之前，还包括在所述铜金属互连沟槽或通孔的侧壁及底部形成阻挡层的步骤。
进一步，所述阻挡层的材料为Ta或TaN。
进一步，采用电镀工艺形成所述铜金属互连结构。
根据本发明，可以使形成的CuMn合金种子层不发生悬垂突出现象，以利于后续电镀铜金属的实施。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为本发明提出的改善集成电路的电迁移特性的方法的各步骤的示意性剖面图；
图2为本发明提出的改善集成电路的电迁移特性的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的改善集成电路的电迁移特性的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图1A-图1D和图2来描述本发明提出的改善集成电路的电迁移特性的方法的详细步骤。
参照图1A-图1D，其中示出了本发明提出的改善集成电路的电迁移特性的方法的各步骤的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。所述半导体衬底100中形成有隔离槽，埋层，以及各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底100上，形成有各种元件，为了简化，图示中予以省略，这里仅示出一层间介电层101，其构成材料通常为具有低k/超低k值的材料且含有造孔剂前体，以形成多孔化的层间介电层101。该具有低k/超低k值的材料可以选自本领域常见的各种低k值介电材料，包括但不限于k值为2.5-2.9的硅酸盐化合物(HydrogenSilsesquioxane，简称为HSQ)、k值为2.2的甲基硅酸盐化合物(MethylSilsesquioxane，简称MSQ)、k值为2.8的HOSPTM（Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料）以及k值为2.65的SiLKTM（Dow Chemical公司制造的一种低介电常数材料）等等。所述层间介电层101中形成有用于填充互连金属的沟槽或通孔。沉积一金属层，例如铜金属层，于所述层间介电层101上，并填满所述层间介电层101中的沟槽或通孔。采用化学机械研磨工艺去除多余的铜金属层，研磨到所述层间介电层101的表面终止，在所述层间介电层101中形成铜金属互连结构102。
接下来，采用化学气相沉积工艺在所述层间介电层101以及铜金属互连结构102上形成蚀刻停止层103。所述蚀刻停止层103的材料优选SiCN或SiC。所述蚀刻停止层103可以防止后续蚀刻用于填充铜互连金属的沟槽或通孔时对下方的所述铜金属互结构102的损伤。
接着，如图1B所示，在所述蚀刻停止层103上依次形成另一层间介电层101和硬掩膜层104。所述另一层间介电层101的构成材料通常为具有低k/超低k值的材料，该具有低k/超低k值的材料可以选自本领域常见的各种低k值介电材料，包括但不限于k值为2.5-2.9的硅酸盐化合物(Hydrogen Silsesquioxane，简称为HSQ)、k值为2.2的甲基硅酸盐化合物(Methyl Silsesquioxane，简称MSQ)、k值为2.8的HOSPTM（Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料）以及k值为2.65的SiLKTM（Dow Chemical公司制造的一种低介电常数材料）等等。所述硬掩膜层104可以包括自下而上依次层叠的致密低κ介电层、钝化层和金属硬掩膜层，其中，所述致密低κ介电层的构成材料中没有造孔剂前体；所述钝化层的构成材料可以选择为TEOS，成分主要是二氧化硅，是用Si(OC2H5)4为主要原料反应生成的；所述金属硬掩膜层的构成材料可以选择为TiN、BN、AlN或者其任意的组合。形成上述各层材料可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，采用物理气相沉积工艺或者原子层沉积工艺形成所述金属硬掩膜层，采用化学气相沉积工艺形成所述致密低κ介电层和所述钝化层。
接下来，形成用于连接所述铜金属互连结构102的铜金属互连沟槽或通孔105。形成所述铜金属互连沟槽或通孔105可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如双大马士革工艺。
上述工艺过程终止于所述蚀刻停止层103。接下来，采用氩离子溅射工艺去除位于所述铜金属互连沟槽或通孔105底部的蚀刻停止层103，以实现同所述铜金属互连结构102的连通。
接着，如图1C所示，采用湿法冶金工艺在所述铜金属互连沟槽或通孔105的侧壁及底部形成CuMn合金种子层106，其中，所述CuMn合金种子层106中的Cu可以起到Cu种子层的作用，所述CuMn合金种子层106中的Mn可以将所述铜金属互连沟槽或通孔105中存在的晶粒边界和缺陷区域与后续形成的铜金属隔离开来，从而有效地抑制铜扩散行为。需要说明的是，为进一步抑制所述铜扩散行为，形成所述CuMn合金种子层106之前，采用物理气相沉积工艺在所述铜金属互连沟槽或通孔105的侧壁及底部形成一阻挡层（图中未示出），所述阻挡层的材料优选Ta或TaN。
所述湿法冶金工艺包括以下工艺步骤：首先，将所述半导体衬底100浸入浓度为0.5％-5％（重量百分比wt）的PdCl2溶液中，以使所述铜金属互连沟槽或通孔105的侧壁及底部充分吸附所述PdCl2溶液中的PdCl2；接着，将所述半导体衬底100浸入浓度为高于50％（wt）的SnCl2溶液中，以将所述铜金属互连沟槽或通孔105的侧壁及底部所吸附的PdCl2还原为Pd，所述Pd作为后续进行的化学反应的触媒，需要说明的是，所述PdCl2溶液可以替换为浓度相同的AgCl2溶液或NiCl2溶液，相应地，所述SnCl2将所述AgCl2或NiCl2还原为Ag或Ni，所述Ag或Ni作为后续进行的化学反应的触媒；然后，将所述半导体衬底100浸入一混合溶液中，以在所述铜金属互连沟槽或通孔105的侧壁及底部形成所述CuMn合金种子层106，所述混合溶液由含Cu2+的溶液、浓度为1％-20％（wt）的MnCl2溶液和还原剂构成，其中，所述含Cu2+的溶液为CuCl2溶液或CuSO4溶液，所述还原剂为NaBH4或甲醛HCHO，在所述触媒Pd、Ag或Ni的作用下，所述还原剂将所述Cu2+以及MnCl2分别还原为Cu和Mn以形成所述CuMn合金种子层106。
接着，如图1D所示，采用电镀工艺（ECP）在所述铜金属互连沟槽或通孔105内填充铜金属，以形成另一铜金属互连结构102。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，采用化学机械研磨工艺研磨所述铜金属，以露出所述硬掩膜层104，通过上述方法形成多层铜金属互连结构。根据本发明，可以使形成的CuMn合金种子层不发生悬垂突出现象，以利于后续电镀铜金属的实施。需要说明的是，本实施例仅通过例举CuMn合金种子层的形成来说明采用上述湿法冶金工艺可以使所述合金种子层具有良好的形态；本领域技术人员可以理解的是，采用本发明提出的湿法冶金工艺形成掺杂其它可以有效抑制铜扩散的元素的铜种子层是可行且落入本发明的保护范围内的。
参照图2，其中示出了本发明提出的改善集成电路的电迁移特性的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在所述半导体衬底上形成层间介电层，在所述层间介电层中形成铜金属互连沟槽或通孔；
在步骤202中，采用湿法冶金工艺在所述铜金属互连沟槽或通孔的侧壁及底部形成CuMn合金种子层；
在步骤203中，在所述铜金属互连沟槽或通孔内填充铜金属，以形成铜金属互连结构。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成层间介电层，在所述层间介电层中形成铜金属互连沟槽或通孔；
采用湿法冶金工艺在所述铜金属互连沟槽或通孔的侧壁及底部形成CuMn合金种子层，以使所述CuMn合金种子层不发生悬垂突出现象，所述湿法冶金工艺包括以下工艺步骤：将所述半导体衬底浸入PdCl2、AgCl2或NiCl2溶液中，以使所述铜金属互连沟槽或通孔的侧壁及底部充分吸附所述PdCl2、AgCl2或NiCl2，将所述半导体衬底浸入SnCl2溶液中，以将所述PdCl2、AgCl2或NiCl2还原为Pd、Ag或Ni，所述Pd、Ag或Ni作为后续进行的化学反应的触媒，将所述半导体衬底浸入一混合溶液中，以形成所述CuMn合金种子层，所述混合溶液由含Cu2+的溶液、MnCl2溶液和还原剂构成；
在所述铜金属互连沟槽或通孔内填充铜金属，以形成铜金属互连结构。
2.根据权利要求1所述的方法，其特征在于，所述PdCl2、AgCl2或NiCl2溶液的浓度为0.5％-5％(wt)。
3.根据权利要求1所述的方法，其特征在于，所述SnCl2溶液的浓度为高于50％(wt)。
4.根据权利要求1所述的方法，其特征在于，所述MnCl2溶液的浓度为1％-20％(wt)。
5.根据权利要求1所述的方法，其特征在于，所述含Cu2+的溶液为CuCl2溶液或CuSO4溶液。
6.根据权利要求1所述的方法，其特征在于，所述还原剂为NaBH4或HCHO。
7.根据权利要求1所述的方法，其特征在于，形成所述CuMn合金种子层之前，还包括在所述铜金属互连沟槽或通孔的侧壁及底部形成阻挡层的步骤。
8.根据权利要求7所述的方法，其特征在于，所述阻挡层的材料为Ta或TaN。
9.根据权利要求1所述的方法，其特征在于，采用电镀工艺形成所述铜金属互连结构。
CN201210568222.4A 2012-12-24 2012-12-24 一种半导体器件的制造方法 Active CN103904021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210568222.4A CN103904021B (zh) 2012-12-24 2012-12-24 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210568222.4A CN103904021B (zh) 2012-12-24 2012-12-24 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103904021A CN103904021A (zh) 2014-07-02
CN103904021B true CN103904021B (zh) 2017-02-08

Family

ID=50995284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210568222.4A Active CN103904021B (zh) 2012-12-24 2012-12-24 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103904021B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304168A (zh) * 1999-12-02 2001-07-18 国际商业机器公司 通过掺杂形成抗电迁移结构的方法
CN101465315A (zh) * 2007-12-18 2009-06-24 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
CN101889332A (zh) * 2007-12-17 2010-11-17 日矿金属株式会社 基板和其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653663B2 (en) * 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304168A (zh) * 1999-12-02 2001-07-18 国际商业机器公司 通过掺杂形成抗电迁移结构的方法
CN101889332A (zh) * 2007-12-17 2010-11-17 日矿金属株式会社 基板和其制造方法
CN101465315A (zh) * 2007-12-18 2009-06-24 台湾积体电路制造股份有限公司 集成电路结构及其形成方法

Also Published As

Publication number Publication date
CN103904021A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
US11990368B2 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US7694413B2 (en) Method of making a bottomless via
US8766342B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
JP5578466B2 (ja) 銅配線、銅配線の形成方法および半導体装置
TWI298510B (en) Semiconductor device and method for manufacturing same
US20080105979A1 (en) Method for selective deposition of a thin self-assembled monolayer
US8003518B2 (en) Semiconductor device fabrication method
KR20100127756A (ko) 구리 배선 구조에서 마이크로구조 변경
WO2008084867A1 (ja) 半導体装置及びその製造方法
TW200816379A (en) Method for manufacturing semiconductor device
JP2008300652A (ja) 半導体装置の製造方法
WO2012040734A2 (en) Barrier layers
US8736055B2 (en) Methods and layers for metallization
TWI513378B (zh) 改善窄銅填孔之導電性的方法及結構
US9382627B2 (en) Methods and materials for anchoring gapfill metals
CN102683270B (zh) 半导体器件制造方法以及半导体器件
JP2010186977A (ja) 半導体装置の製造方法及び半導体装置
US20130240484A1 (en) Electroless copper alloy capping
CN103904021B (zh) 一种半导体器件的制造方法
JP2008060431A (ja) 半導体装置の製造方法
US20180254212A1 (en) Interconnect Structure That Avoids Insulating Layer Damage and Methods of Making the Same
TWI587367B (zh) 用於金屬化之方法及層
CN102496597A (zh) 一种集成电路中Cu互连线扩散障碍层的构筑方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant