CN1304168A - 通过掺杂形成抗电迁移结构的方法 - Google Patents

Abstract

公开了一种形成电子结构中铜导体的方法,首先将铜组分沉积到电子结构中形成的塞孔中,然后将杂质加入铜组分以改进其抗电迁移性。该方法中,通过如电镀、物理汽相沉积和化学汽相沉积的技术能沉积铜组分。可注入的杂质包括C、O、C1、S和N,适当的浓度范围在约0.01ppm重量与约1000ppm重量之间。该方法还包括步骤:在导体先整平后,离子注入至少一种元素到铜导体的表面层中。该表面层可具有约30埃到约500埃之间的厚度。该至少一种元素可从Co、Al、Sn、In、Ti与Cr中选择。

Description

通过掺杂形成抗电迁移结构的方法

本发明一般涉及在电子结构中形成铜导体的方法和由此方法形成的结构，特别是涉及通过将掺杂物离子掺入导体而形成的具有改进的抗电迁移性的铜导体以及由此方法形成的结构。

在过去十年中已开发了制造金属导体，以在半导体芯片结构、平板显示器和装配应用中提供通路、线和其它槽的技术。例如，在开发超大规模集成(VLSI)结构的互连技术中，将铝用作半导体区域或位于单一基底上的器件的接触和互连的原始金属源。铝成为选择材料是由于其成本低、欧姆接触良好且导电性高。但是，纯铝薄膜导体性能不理想，如低熔点，由于在低温处理热处理期间可能扩散进硅中，导致接触与连接失败，以及抗电迁移性差而限制了其应用。因此，开发了多种优于纯铝的铝合金。例如，US专利No.4,566,177公开了一种铝合金的导电层，含有高达3％重量的硅、铜、镍、铬和锰，用于改进抗电迁移性。US专利No.3,631,304公开了具有氧化铝的铝合金，也是用于改进抗电迁移性。

最近开发的ULSI技术对布线需求提出了更严格的要求，因为这种器件需要极高电路密度和更快的运行速度。这导致在日益变小的导体线上更高的电流密度，结果，希望更高导电性的布线，它要求铝合金导体的更大截面的电线或是具有更高导电性的不同布线材料。工业上的明显选择是开发后者，包括纯铜，因为它具有期望的高导电性。

在形成诸如通路和线的ULSI互连结构时，铜可沉积入这种槽中以互连半导体区域或位于同一基底上的器件。但是，已知铜在半导体器件中有问题。因为铜是使器件退化的中等陷波器。当电场叠加到金属固体中的随机热扩散上使离子在电子流动方向上净漂移时，发生电迁移现象。铜离子扩散到硅基底中能使器件失效。另外，纯铜不能良好地附着于含氧电介质，这种电介质如二氧化硅和聚酰亚胺。为了在互连技术中充分使用铜，还必须提高铜的附着性能。

US专利No.5,130,274,具有与本发明相同的受让人，公开了一种使用含有低于2原子％的合金元素的铜合金的方法，它先将合金沉积到互连结构的槽中然后形成铜合金栓塞。但是，这种技术还不能满足ULSI结构的更严格要求，后者低于0.5μm的临界尺寸对薄膜芯片互连产生了大量负担。在深亚微米逻辑电路布线结构中使用标准Al(Cu)合金和二氧化硅电介质产生主要由布线连接引起的较大电路延时。

其他人已尝试过在ULSI布线结构中用Cu作为替代Al(Cu)的材料以提高芯片速度。但是，在Cu互连中发生许多问题，如铜易腐蚀且铜在薄膜中表面扩散速率快。已知纯铜具有较小电迁移激活能量，即0.5-0.8eV，小于Al(Cu)的0.8-0.9eV。这意味着为减少芯片运行状态下互连电迁移失常而使用Cu的优点大打折扣。

图1示出用铜合金制成的传统互连的电子结构的放大截面示意图。电子结构10含有两层铜互连12,16和一栓塞14，它们示出大马士革(Damascene)处理中在预制器件20上形成的铜布线结构。器件20形成在半导电基底24上。如图1所示，首先通过沉积平面电介质叠层26而制造典型大马士革层。然后对电介质叠层26形成图形并用标准光刻和干蚀刻技术蚀刻以产生所要的布线或通路图形。然后进行下述处理：金属沉积薄附着/扩散衬垫18和铜合金冶金12，其中底部氮化硅层28用作扩散阻挡层，它预先沉积在器件20顶面上以防止铜扩散。形成铜合金互连12后，沉积顶部氮化硅层32并用作确定下一层铜互连14的蚀刻停止层。沉积第二层电介质叠层34后，互连的槽蚀刻入电介质层34和氮化硅层32中。

然后用类似于沉积第一层铜合金互连12所用的技术来沉积带衬垫22的层间铜合金柱14。可使用各种金属沉积技术填充沟槽或通路。这些技术包括校准溅射处理、离子束射线处理、电子回旋加速器共振处理、化学汽相沉积处理、无电镀处理和电解电镀处理。形成铜合金时也可用其它技术，如联合沉积方法，其中铜与合金元素一起沉积。例如，联合沉积方法包括联合溅射、“合金镀”、具有顺序退火的不同材料的连续镀、化学汽相沉积、连续化学汽相沉积和联合蒸发。完成层间铜合金柱14后，重复另一类似处理，在第三电介质层叠层38中形成带有衬垫24的第二层铜互连16。在柱和第二层互连之间利用氮化硅的蚀刻停止层36。最后，在铜布线结构10的顶面上沉积顶部氮化硅层42以防止器件受环境影响。

其他人试图用铜合金增强抗电迁移性。例如，美国专利No.5,023,698教导的铜合金含有从Al、Be、Cr、Fe、Mg、Ni、Si、Sn和Zn的组中选出的至少一种合金元素。美国专利NO.5,077,005教导的铜合金含有从In、Cd、Sb、Bi、Ti、Ag、Sn、Pb、Zr和Hf的组中选出的至少一个，这里所用合金元素的重量百分比在0.0003至0.01之间。铜合金用在TAB处理中并用作印刷电路板部件。美国专利No.5,004,520还教导了用于膜载体应用的铜箔含有从P、Al、Cd、Fe、Mg、Ni、Sn、Ag、Hf、Zn、B、As、Co、In、Mn、Si、Te、Cr和Zn中选出的至少一种合金元素，合金元素浓度在0.03至0.5重量百分比。集成电路芯片安装中将合金用作连接引线。另外，美国专利No.4,749,548教导的铜合金含有从Cr、Zr、Li、P、Mg、Si、Al、Zn、Mn、Ni、Sn、Ti、Be、Fe、Co、Y、Ce、La、Nb、W、V、Ta、B、Hf、Mo和C中选出的至少一种合金元素。合金元素用于增加铜合金的强度。美国专利No.5,243,222和5,130,274教导的铜合金用于提高附着力并形成扩散阻挡层。但是，这些现有技术均未教导足以提高到用于ULSI芯片内(on-chip)或芯片外(off-chip)布线互连以满足抗电迁移性和附着性能需要的铜合金。ULSI器件上的互连结构必须在绝缘体结构中提供密集的、充分连续的金属布线，特征是宽度大大小于0.5μm、纵横比高于1。

最近，通过从含添加剂的电镀槽中电镀铜而生产无空隙且无缝的导体。电镀法特别具有不留空隙或缝的填充结构特征，其性能独特并优于其它沉积技术。

如果所沉积的籽晶层连续且即使在待电镀的构造区的最深区域中也具有均匀的厚度，则大马士革结构中所用的电解铜电镀技术能够无缺陷。一般用物理汽相沉积技术或溅射技术在阻挡层上沉积铜籽晶层，阻挡层防止铜扩散进入如Ta或TaN的绝缘体。当沉积的籽晶层在构造区的底或底附近壁处太薄时，无法电镀并产生空隙。

为了消除铜籽晶层溅射期间产生的不连续沉积问题，一般沉积厚度较大的籽晶层。沉积厚籽晶层消除了电镀Cu空隙问题，但是，却产生了另一个相等甚至更大的问题，即所得结构中抗电迁移性差。这是由于与电镀膜高得多的电阻相比，籽晶层本身具有弱抗电迁移性，导致结构的抗电迁移性差。同时应注意，在未来的新一代芯片中，籽晶层提供基于区域大小的总结构的增加部分且因为上述原因以及电解电镀的厚度均匀性要求，不能成比例降低籽晶层厚度。

离子注入方法已用于以精确的控制深度并精确控制掺杂离子浓度而放置杂质，或掺杂离子在如硅基底的半导体材料中。这种方法的主要优点之一是它能在预选地点以预定剂量精确放置离子。它是一种高度可再现的处理，能提供高度的杂质均匀性。例如，一般在晶片上可获得低于1％的波动。

通过提供离子源进行离子注入，其中电子和原子核的碰撞导致产生大量离子。然后用分析磁铁选择掺杂所需离子并通过过加速管发送。加速离子直接轰击需掺杂的硅晶片部分。通常用扫描离子束或旋转晶片来进行离子束的轰击以达到均匀的效果。二氧化硅厚层(heavy layer)或正光刻胶厚涂层(heavycoating)用作注入掩模。注入掺杂离子的深度可通过掺杂物离子具有的能量而确定，可通过改变加速室电压而调节它。注入的剂量大小，即进入晶片的掺杂物离子数量通过监视通过检测器的离子数量而确定。结果，通过调节注入能量可实现精确控制种植在硅基底中的结深度，同时通过调节剂量大小能实现精确控制掺杂物浓度。

因此本发明的目的是提供一种形成IC器件中铜导体的方法，它没有传统铜导体器件的缺点与不足。

本发明的另一目的是提供一种形成电子结构中铜导体的方法，它通过将杂质掺入铜导体而提高抗电迁移性。

本发明的再一目的是提供一种形成电子器件中铜导体的方法，它通过以从C、O、Cl、S和N中选择的杂质掺杂铜导体结构而提高抗电迁移性性能。

本发明的另一目的是提供一种形成电子器件中铜导体的方法，它通过电解电镀技术提高抗电迁移性。

本发明的再一目的是提供一种形成电子器件中铜导体的方法，它通过首先将铜籽晶层沉积入塞孔中，然后离子注入杂质到籽晶层中。

本发明的再一目的是提供电子器件中的铜导体，它含有改进抗电迁移性的杂质。

本发明的再一目的是提供一种形成电子器件中铜导体的方法，它通过首先将含杂质的铜组分电沉积入塞孔中，然后退火电子器件使杂质扩散到先前沉积在塞孔中的铜籽晶层中而具有改进的抗电迁移性。

本发明的再一目的是提供一种形成电子器件中铜导体的方法，它通过首先将阻挡层电沉积入塞孔中，然后在铜籽晶层沉积在阻挡层顶面上前将掺杂物离子注入到阻挡层中并退火该结构，使掺杂物离子扩散入铜籽晶层中，从而具有改进的抗电迁移性。

本发明的再一目的是提供一种形成具有改进的抗电迁移性的电子器件中铜导体的方法，首先将杂质加入铜导体中然后以Co、Al、Sn、In、Ti、C、O、Cl、S、N或Cr中的至少一种离子离子注入导体的表面层。

按照本发明，提供针对厚铜籽晶层引起的电迁移问题的解决方法。在电镀铜中获得较高抗电迁移性的方法起源于电镀工艺期间将掺杂物加入铜膜中。理想掺杂物包括C、O、S、Cl和N，但不局限于此。除了电镀工艺外，还可用离子注入将掺杂物加入铜膜中。

在优选实施例中，形成电子结构中铜导体的方法按以下步骤进行：首先提供电子结构，然后形成电子结构中导体的塞孔，然后在塞孔中沉积铜组分，并将杂质加入铜组分中使其抗电迁移性提高。

形成具有改进的抗电迁移性的铜导体的方法可如此进行：用电镀、物理汽相沉积或化学汽相沉积技术，沉积铜组分。电镀工艺中加入的或由单独离子注入方法加入铜膜中的杂质可以是从C、O、Cl、S和N构成的组中选择的至少一种离子。在大约0.01ppm重量比至1000ppm重量比之间的浓度范围，杂质可加入到铜组分中。铜沉积步骤还可以包括步骤：沉积铜籽晶层到塞孔中，离子注入至少一种杂质到籽晶层中，并电解电镀铜到塞孔中。籽晶层可进一步退火以将杂质均匀分布到层中。铜组分的沉积步骤还可以包括下列步骤：将铜籽晶层沉积到塞孔中，电沉积含杂质的铜组分进入并填充塞孔，且退火电子结构使杂质扩散到铜籽晶层中。杂质是掺杂物离子。

铜组分的沉积步骤可进一步包括步骤：将阻挡层沉积到塞孔中，将掺杂物离子注入到阻挡层中，将铜籽晶层沉积到阻挡层顶面上，并退火电子结构使掺杂物离子扩散到铜籽晶层中。铜籽晶层可通过物理汽相沉积技术或化学汽相沉积技术而沉积。该方法可进一步包括步骤：将铜组分沉积并填充到塞孔中。铜组分的这种沉积步骤可通过电镀、物理汽相沉积或化学汽相沉积而进行。

在另一优选实施例中，形成电子基底中铜导体的本发明方法可用下列操作步骤进行：首先提供电子基底，然后形成电子基底中导体的塞孔，然后将铜籽晶层沉积到塞孔中，然后离子注入至少一种杂质到籽晶层中，并将铜组分沉积到塞孔中。

通过把铜电解电镀到塞孔中可将铜组分沉积到塞孔中。该方法可进一步包括步骤：对籽晶层退火以使杂质均匀分布到层中。该方法还可包括步骤：对籽晶层退火以使杂质均匀分布到层中并使杂质扩散到电镀铜中。通过由电镀、物理汽相沉积和化学汽相沉积构成的组中选择的技术可沉积铜组分。杂质可以是从C、O、Cl、S和N构成的组中选择的至少一种离子。在大约0.01ppm重量比至大约1000ppm重量比之间的浓度范围中，杂质可加入到铜组分中。

在另一优选实施例中，形成电子结构中铜导体的本发明方法可用下列步骤进行：首先提供电子结构，然后形成电子结构中导体的塞孔，然后将铜籽晶层沉积到塞孔中，然后电沉积含杂质的铜组分到塞孔中并填充塞孔，并退火电子结构使杂质扩散到铜籽晶层中。

形成电子结构中铜导体的方法可进一步包括步骤：注入杂质，杂质是掺杂物离子。杂质可以是从C、O、Cl、S和N构成的组中选择的至少一种离子。在大约0.01ppm重量比至大约1000ppm重量比之间的浓度范围中，杂质可加入到铜组分中。退火步骤均匀分布铜组分中的杂质。

在另一优选实施例中，形成电子结构中铜导体的本发明方法可用下列步骤进行：首先提供电子结构，然后形成电子结构中导体的塞孔，然后将阻挡层沉积到塞孔中并将掺杂物离子注入到阻挡层中，然后在阻挡层顶面上沉积铜籽晶层，并退火电子结构使掺杂物离子扩散到铜籽晶层中。

该方法还包括步骤：将铜组分沉积到塞孔中并填充塞孔。用如电镀、物理汽相沉积或化学汽相沉积的技术可沉积铜组分。在大约0.01ppm重量比至大约1000ppm重量比之间的浓度范围中，掺杂物离子可加入到阻挡层中。掺杂物离子注入阻挡层并扩散到铜籽晶层中使其抗电迁移性提高。

在另一优选实施例中，形成具有改进的抗电迁移性的电子结构中铜导体的本发明方法可如此进行：首先将如C、O、Cl、S或N的杂质加入铜导体中然后把Co、Al、Sn、In、Ti、C、O、Cl、S、N或Cr中的至少一种离子离子注入到导体的表面层。表面层可具有的厚度在大约300埃与大约500埃之间，一般厚度为200埃。用于进一步表面处理的双重注入工艺取得的优点是改进与铜导体顶面上随后沉积的电介质层的附着性，这种层即，例如氮化物层或氧化物层；以及通过形成隔离该表面的铜复合物或金属氧化物而减少铜表面中的扩散。被选择用于第二表面注入工艺的金属离子具有高亲氧力，以使离子与铜界面(或表面)分离以形成金属氧化物作为铜导体的保护层。

通过下面的详细描述与附图，本发明的这些及其它目的、特点和优点更加清晰易见。

附图1是使用铜合金的传统互连系统的放大截面图。

附图2是本发明铜互连结构的放大截面图。

附图3A是用于单一大马士革工艺的结构的放大截面图，其中氧化硅或聚合材料的绝缘层被晶片顶面上的氮化硅蚀刻停止整平(planarization)层夹在中间。

附图3B是带有形成在顶面上的抗蚀图形的附图3A结构的放大截面图。

附图3C是具有蚀刻工艺中形成的绝缘层和去除抗蚀层的图3B结构的放大截面图。

附图3D是具有顺序沉积到塞孔中的阻挡层、籽晶层和铜组分的图3C结构的放大截面图。

附图3E是整平(planarization)工艺后图3D结构的放大截面图。

附图3F是由类似工艺形成的双重大马士革结构的放大截面图。

附图4A是带有用于导体而沉积的铜层的双重大马士革结构的部分放大截面图。

附图4B是带有整平(planarized)铜导体的图4A所示结构的放大截面图。

附图5是带有铜籽晶层和沉积的阻挡层的由本发明双重大马士革工艺形成的结构的放大截面图，其中在铜沉积前离子注入籽晶层与/或扩散阻挡层。

附图6示出电镀溶液中未使用添加剂的铜电镀工艺中薄片电阻与电镀温度的关系。

附图7示出电镀溶液中使用添加剂的铜电镀工艺中薄片电阻与电镀温度的关系。

本发明公开一种形成电子结构中铜导体的方法，通过将铜组分沉积在电子结构的塞孔中，然后将杂质加入铜组分使铜的抗电迁移性提高。可用各种技术沉积铜组分，例如电镀、无电镀、物理汽相沉积或化学汽相沉积。可通过多种不同方法将杂质或掺杂物离子加入铜组分中。在一种方法中，可首先将铜籽晶层沉积到塞孔中，然后离子注入杂质到籽晶层中，随后是将块铜(bulkcopper)沉积到塞孔中的电镀工艺。在另一种方法中，首先将铜籽晶层沉积到塞孔中后，然后将含杂质的块铜组分电沉积到塞孔中。然后对电子结构退火使杂质扩散到铜籽晶层中。在再一个方法中，阻挡层首先沉积到塞孔中，然后是将掺杂物离子注入阻挡层的离子注入工艺。然后将铜籽晶层沉积在阻挡层顶面上并退火使掺杂物离子可从阻挡层扩散到铜籽晶层中。本发明所用的掺杂物离子可以是从C、O、S、Cl、Al、Co、Sn、In、Ti、Cr和N构成的组中选择的至少一种离子。注入铜组分中的杂质剂量的浓度范围在大约0.01ppm重量比至大约1000ppm重量比之间。

首先参见附图2，其中示出本发明铜互连结构50的放大透视图。结构50形成在硅基底52上。顺序地沉积其中形成有金属导体的如SiO₂的电介质材料的多层54。通过标准光刻法，金属导体层56形成在绝缘层54中。提供通路58用于连接金属导体层56。设有由如Si₃N₄的材料形成的电介质层62作为蚀刻停止层。再提供扩散阻挡层64以防止掺杂物离子扩散。图2还示出IC器件60和钨栓塞或局部互连66形成在半导电基底52上。通路58提供布线层56之间的垂直连接，且用铜形成通路58，而钨栓塞66连接布线层56与器件触点68。图2所示的器件60通常表示CMOS晶体管，但可以是任何其它电子器件。

为了防止铜扩散进入绝缘体54或器件60，一般用附着/扩散阻挡层62围绕铜导体56和58。附着/扩散阻挡层62可由绝缘材料或导电材料形成。导电扩散阻挡层还可提供下面的材料对铜的附着性，尽管它们在该实施例中仅指阻挡层。图2未示出通常沉积在主要铜导体层56和58下的籽晶层。参照制造互连结构的两种不同方法，即单一大马士革工艺和双重大马士革工艺来说明籽晶层的沉积。如图3A-4B所示。

可用多个实施例制造具有改进的抗电迁移性的本发明的铜导体结构。在一个优选实施例中，用离子注入工艺将掺杂物离子引入籽晶层。在铜籽晶层沉积到塞孔中后，各种掺杂物离子可注入铜籽晶层中。然后可以在约300℃到约600℃之间的退火温度执行退火步骤以使掺杂物离子均匀分布在整个膜厚度。然后可用电解电镀工艺将块铜沉积到塞孔中。由此优选实施例中的方法可改进籽晶层性能，并与随后用于完全填充线与/或通路的填充技术无关。本发明方法中所用的电解电镀工艺充分公开在未审定申请No.Y0995-137XL(代理人卷号)，该申请也转让给本发明的受让人。该申请在此全部引作参考。

电解电镀工艺中，可制造用于IC芯片中布线的低成本、高可靠性的、带有亚微米大小的无空隙无缝导体的铜互连结构。该工艺一般如下进行：首先将绝缘层沉积在晶片上，在绝缘材料中用光刻法确定并形成亚微米沟槽或孔，导体将沉积其中最后形成线或通路，沉积薄导电层用作籽晶层或电镀基础，用电镀从含添加剂的槽中沉积导体，并整平或化学机械抛光所得结构以完成电隔离各线与/或通路。

互连材料可以是从含添加剂的槽中电镀的铜。从这种槽中电镀铜的速率在空腔内的深部高于其它部分。这样电镀工艺产生独特的优越填充性能并导致无空隙无缝沉积。由铜电镀制造的互连结构抗电迁移性高，电迁移活化能量等于或大于1.0eV。导体主要包括铜和少量原子与/或分子的C(＜2wt％)、O(＜1wt％)、N(＜1wt％)、S(＜1wt％)和Cl(＜1wt％)。

参见附图3A-3F，其中示出大马士革电镀工艺。大马士革工艺中在整个晶片表面上进行电镀且随后是隔离与确定结构的整平工艺。电镀工艺前，在已由光刻术确定的整个布线图形上沉积电镀基底(或籽晶层)。改进附着力并防止导体/绝缘体相互作用和扩散的材料层沉积在电镀基底与绝缘体之间。如图3A-3F所示，首先在晶片76上沉积被氮化硅蚀刻停止/整平层72、74夹在中间的氧化硅的或聚合材料的绝缘层70。然后在夹在中间的绝缘体上形成抗蚀图形80并转移到绝缘体层72上。阻挡材料层82和(铜)籽晶层84顺序地沉积在结构的顶面上。然后电解电镀铜层88以填充所有结构。然后用整平工艺将结构处理成如图3E所示的最终形状。也可在绝缘体上用光刻术确定多层图形(即，双重大马士革结构)。如图3F所示，其中使用相同的层沉积顺序。

为了避免在电解沉积的铜层中形成空隙或缝，在结构内的低或深处的电镀速度应高于其它地方。通过在电镀溶液中使用添加剂实现这一点。添加剂可导致导体特定的膜微观结构，包括相对膜厚度而言的较大颗粒尺寸或随机取向颗粒。而且，添加剂加入含有从C、O、N、S和Cl构成的组中选择出的原子的导体材料分子部分中使抗电迁移性得到加强，高于纯铜。另外，添加剂可加入槽中，以产生导体特定膜微观结构，其包括相对膜厚度而言的较大颗粒大小或随机取向颗粒，从而电迁移性能加强，高于非电镀铜。

参见图4A，其中示出描述整平前单一大马士革工艺中掺杂物离子注入主铜导体90的示意图。图4A还示出氮化硅的蚀刻整平停止层92，阻挡层94和铜籽晶层96。图4B是说明已进行整平步骤后，在单一大马士革工艺中掺杂物离子注入主铜导体90中的示意图。

参见图5A，其中示出描述整平前的双重大马士革工艺中掺杂物的离子注入主铜导体100的示意图。图5A还示出氮化硅的蚀刻/整平停止层92，扩散阻挡层94和铜籽晶层96。图5A是说明整平步骤后的双重大马士革工艺中掺杂物离子注入主铜导体100中的示意图。图6是说明主铜导体层90沉积前的单一大马士革工艺中掺杂物离子注入铜籽晶层96和/或阻挡层94的示意图。类似地，通过将离子注入单独的扩散阻挡层94可以在铜籽晶层沉积前进行离子注入。

另一优选实施例中，考虑最终结构中掺杂物浓度的目标值和电镀或PVD膜的相对厚度而确定电镀膜中的掺杂物量。可首先沉积PVD籽晶层然后在适当的处理条件下电镀铜。用退火工艺可实现掺杂物离子从电镀铜到PVD籽晶层的扩散。

在另一优选实施例中，在用于铜籽晶层的PVD沉积处理前，将掺杂物离子注入散阻挡层。然后用退火工艺使掺杂物进入铜。除了电镀铜中已知的非金属杂质外，还能使用其它杂质，即Ti、Sn、In等，以提高PVD籽晶层的电迁移性能。使用离子注入取得的一个优点是能以控制良好的、可重复的方式加入极少量的溶质，即几ppmw(重量百万分比)。

在另一优选实施例中，能提高使用非电镀形成的铜的性能。这些其它方式包括化学汽相沉积或物理汽相沉积，但并不局限于此。通过离子注入如Ta,TaN的扩散阻挡层、籽晶层、盖层或厚铜层可达到改进这些膜的性能。

当电镀工艺在含添加剂的电镀溶液中进行，其中以各种掺杂物掺杂电镀金属时，电镀铜制造的芯片互连结构具有优越的抗电迁移性。从没有添加剂的溶液电镀的铜，以及用如PVD和CVD技术沉积的铜制成的线的抗电迁移性已表明是低下的。关心的掺杂物包括C、O、Cl、S和N，范围从0.01ppmw(重量百万分比)至1000ppmw。一般以范围从几keV至几百keV，如从10keV至大约600keV的各种能量注入这些掺杂物。得到的掺杂物离子的分布与深度可用计算机程序如TRIM^计算。应注意的是可注入双倍电荷或甚至三倍电荷离子，这样允许在较厚金属膜层中获得较高掺杂物分布。或者，重复注入到各种厚膜层中以便获得所要的掺杂物分布与深度。电镀铜所用掺杂物和优选使用范围如表1所示。

表1

掺杂物

优选浓度(ppm w)

更优浓度(ppm w)

碳	0.1-1000	1-200
			氯	0.1-1000	1-200
氧	0.1-200	1-50
			硫	0.01-100	0.1-50
氮	0.01-100	0.1-50

可用几种不同方法实现良好地控制掺杂物浓度。例如，沉积期间可控制掺杂物浓度，通过使用各种掺杂物的离子注入可将掺杂物浓度控制到不同杂质等级和膜厚度，利用退火工艺重新分布掺杂物。已发现离子注入是实现本发明的理想方法，因为该方法本质上是有方向性的，且可重复该方法以达到良好控制掺杂物浓度。这样可注入随后改进电镀工艺的沟槽底部且注入到化学-机械抛光的铜表面上，利于改进铜线的抗电迁移性。这很重要，因为细铜线的可靠性表现为随线宽的降低而降低。

还可以实现各种其它结构，包括离子注入到衬垫、注入到籽晶层和/或注入到填充的铜结构本身。重要的是离子注入到窄线中，因为铜电迁移机理由表面扩散激励。铜籽晶层表面可留作纯铜，而要点是离子注入该顶部铜表面区下。这样可在铜籽晶层下进行注入工艺同时掺杂籽晶层以提高其电性能。

因此本发明的新方法提供用于适当浓度范围中的理想的掺杂物离子，且提供产生改进的电迁移特性的最佳范围，以及通过改变电镀参数而改变膜中掺杂物含量的各种方法。例如，通过增加电镀设备中的搅拌程度，如在杯电镀装置中在电镀期间增加晶片旋转速度或在搅拌池增加搅拌频率，可增加掺杂物浓度。对确定膜中掺杂物含量起作用的其它参数是添加剂浓度和沉积速度(或电流密度)。

不使用添加剂时以1μm厚度电镀铜层获得的数据如表2所示。利用各种剂量的C、S和Cl掺杂物离子取得薄片电阻中的各种掺杂物深度和变化。以1μm厚度溅射铜膜获得的类似数据如表3所示。可看出，表2和表3中，一个能贯穿膜厚而注入离子，一个需在相同的注入能级处改变¹²C⁺⁺，³²S⁺⁺或³⁵Cl^{+ +}的离子电荷，它有效地加倍注入深度。如果期望更均匀的外形，改变离子电荷与注入能量两者。表2示出S和Cl对铜具有出乎意料的影响，引起的电阻下降大于对照样品。表2还示出电镀槽中无添加剂，仅通过注入得到添加剂的电镀铜的数据。

表3示出1μm厚溅射铜且掺杂有掺杂物离子(无电镀)而获得的数据。发现Cl和S是最有效的离子。表2

样品#	离子	E(keV)	剂量，cm-2	深度(埃)	％R降低
						1	12C++	110	7.0E15	3200	4.5
2	12C++	110	7.0E15	6400	-
						3	32S++	200	8.0E14	3000	11.5
4	32S++	200	8.0E14	6000	-
						5	35Cl++	200	4.5E15	2400	13
6	35Cl++	200	4.5E15	4800	-
						对照	无	-	-	-	7

表3

样品#	离子	E(keV)	剂量，cm-2	深度(埃)	％R降低
						SP-1	C-12	110	7.0E15	3200	3.5
SP-5	S-32	200	8.0E14	3000	8.5
						SP-9	Cl-35	200	4.5E15	2400	9.4
SP-11	Cl-35	200	4.5E15	2400	-
						SP-13	对照	-	-	-	3.6
SP-14	对照	-	-	-	4.2

没有添加剂和有添加剂的电镀铜膜数据也示出在图7和8中。可看出，图8示出电镀期间有添加剂的1μm厚电镀铜上的数据，示出在约125℃处薄片电阻急剧下降。图7示出没有添加剂、但在200KeV注入8E14/cm²剂量的S的1μm厚电镀铜的数据，可看出类似具有添加剂(图8)的铜膜中的电阻下降出现在很宽的温度范围，即高于约300℃。

本发明的新方法还可用双重大马士革工艺实现，该工艺包括第二表面改进步骤,以从Co、Al、Sn、In、Ti或Cr中选择的至少一种金属离子来离子注入表面层，深度在大约30埃与大约500埃之间，优选大约100埃与大约300埃之间，平均深度为大约200埃。改进后的表面层位于铜导体的顶面上，具有大约1μm的厚度并含有C、N、O、Cl或S的杂质。离子注入工艺改进的第二表面达到两个目的。第一，它改进铜层与铜导体顶面上顺序沉积的电介质层，即氮化物层、氧化物层或聚合材料的附着性。第二，通过形成以接近200埃的薄层与表面隔离的铜复合物或金属氧化物，通过表面改性工艺降低铜表面扩散。因其与氧的亲和力选择Co、Al、Sn、In、Ti或Cr。金属离子与铜界面(或表面)隔离并形成金属氧化物作为块铜导体的保护层。

表4示出用在铜导体表面改性中的金属离子数据。表4

注入能量	金属离子	原子量	厚度，(埃)	剂量(原子/cm2)
					90KeV	Ti	47.95	317	3E15
50KeV	Al	26.98	313	3E15
					180KeV	Sn	119.9	295	3E15
180KeV	In	114.9	299	3E15

虽然以示意方式描述了本发明，但应理解为所用术语本意旨在说明而非限制。

而且，虽然以优选和替代实施例的方式描述了本发明，但是对本领域的技术人员而言，很容易运用这些教导实现本发明的其它可能的变形。

Claims (47)

1．一种形成电子结构中铜导体的方法，包括下列步骤：

提供电子结构；

形成用于所述电子结构中导体的塞孔；

在所述塞孔中沉积铜组分；以及

向所述铜组分中加入至少一种杂质使其抗电迁移性提高。

2．如权利要求1的形成电子结构中铜导体的方法，其特征在于，用从电镀、无电镀、物理汽相沉积和化学汽相沉积组成的组中选择的一种技术沉积所述铜组分。

3．如权利要求1的形成电子结构中铜导体的方法，其特征在于，所述杂质是从C、O、Cl、S和N构成的组中选择的至少一种离子。

4．如权利要求1的形成电子结构中铜导体的方法，其特征在于，以约0.01ppm重量和约1000ppm重量之间的浓度范围，将所述杂质加入到所述铜组分中。

5．如权利要求1的形成电子结构中铜导体的方法，其特征在于，所述铜组分沉积步骤还包括：

把籽晶层沉积铜到所述塞孔中，

把至少一种杂质离子注入到所述籽晶层中，以及

把铜电解电镀到所述塞孔中。

6．如权利要求5的形成电子结构中铜导体的方法，其特征在于，还包括对所述籽晶层退火的步骤。

7．如权利要求1的形成电子结构中铜导体的方法，其特征在于，所述铜组分的所述沉积步骤还包括下列步骤：

把铜籽晶层沉积到所述塞孔中，

把含杂质的铜组分电沉积到所述塞孔中并填充所述塞孔，以及

对所述电子结构退火。

8．如权利要求1的形成电子结构中铜导体的方法，其特征在于，所述铜组分的所述沉积步骤还包括下列步骤：

把阻挡扩散层沉积到所述塞孔中，

把掺杂物离子注入到所述阻挡层中，

在所述阻挡层顶面上沉积铜籽晶层，以及

对所述电子结构退火。

9．如权利要求8的形成电子结构中铜导体的方法，其特征在于，用物理汽相沉积技术沉积所述铜籽晶层。

10．如权利要求8的形成电子结构中铜导体的方法，其特征在于，还包括把铜组分沉积到所述塞孔中并填充所述塞孔的步骤。

11．一种形成电子结构中铜导体的方法，包括下列步骤：

提供电子结构，

形成用于所述电子结构中导体的塞孔，

把铜籽晶层沉积到塞孔中，

把至少一种杂质离子注入到籽晶层中，以及

把铜组分沉积到所述塞孔中。

12．如权利要求11的形成电子结构中铜导体的方法，其特征在于，还包括对籽晶层退火的步骤。

13．如权利要求11的形成电子结构中铜导体的方法，其特征在于，还包括对所述籽晶层退火以使杂质在层中均匀分布，并使杂质扩散到电解电镀的铜中的步骤。

14．如权利要求11的形成电子结构中铜导体的方法，其特征在于，用从电镀、无电镀、物理汽相沉积和化学汽相沉积组成的组中选择的一种技术沉积所述铜组分。

15．如权利要求11的形成电子结构中铜导体的方法，其特征在于，所述杂质是从C、O、Cl、S和N构成的组中选择的至少一种离子。

16．如权利要求11的形成电子结构中铜导体的方法，其特征在于，以约0.01ppm重量和约1000ppm重量之间的浓度范围，将所述杂质加入到铜组分中。

17．一种形成电子结构中铜导体的方法，包括下列步骤：

提供电子结构，

形成用于电子结构中导体的塞孔，

把铜籽晶层沉积到塞孔中，

把含杂质的铜组分电沉积到塞孔中，以及

对电子结构退火。

18．如权利要求17的形成电子结构中铜导体的方法，其特征在于，所述杂质是从C、O、Cl、S和N构成的组中选择的至少一种离子。

19．如权利要求17的形成电子结构中铜导体的方法，其特征在于，以约0.01ppm重量和约1000ppm重量之间的浓度范围，将所述杂质加入到铜组分中。

20．如权利要求17的形成电子结构中铜导体的方法，其特征在于，所述退火步骤使杂质均匀分布。

21．一种形成电子结构中铜导体的方法，包括下列步骤：

提供电子结构，

形成用于电子结构中导体的塞孔，

把阻挡层沉积到塞孔中，

把掺杂物离子注入到阻挡层中，

在阻挡层顶面上沉积铜籽晶层，以及

对电子结构退火使掺杂物离子扩散到铜籽晶层中。

22．如权利要求21的形成电子结构中铜导体的方法，其特征在于，还包括把铜组分沉积到塞孔中并填充塞孔的步骤。

23．如权利要求22的形成电子结构中铜导体的方法，其特征在于，用从电镀、无电镀、物理汽相沉积和化学汽相沉积构成的组中选择的一种技术沉积铜组分。

24．如权利要求21的形成电子结构中铜导体的方法，其特征在于，用物理汽相沉积技术沉积所述铜籽晶层。

25．如权利要求21的形成电子结构中铜导体的方法，其特征在于，以约0.01ppm重量和约1000ppm重量之间的浓度范围，将所述掺杂物离子注入到所述阻挡层中。

26．如权利要求21的形成电子结构中铜导体的方法，其特征在于，把所述掺杂物离子注入到所述阻挡层中并扩散到所述铜籽晶层中，使其抗电迁移性提高。

27．一种形成电子结构中铜导体的方法，包括步骤：

提供电子结构，

形成用于电子结构中导体的塞孔，

把铜籽晶层沉积到塞孔中，

在形成导体的所述塞孔中沉积铜组分，

整平所述铜导体，以及

把至少一种金属离子离子注入到所述铜导体的表面层中。

28．如权利要求27的形成电子结构中铜导体的方法，其特征在于，还包括步骤：在所述离子注入步骤后对所述电子结构退火。

29．如权利要求27的形成电子结构中铜导体的方法，其特征在于，还包括步骤：对所述电子结构退火以使杂质与表面分离。

30．如权利要求27的形成电子结构中铜导体的方法，其特征在于，用从电镀、无电镀、物理汽相沉积和化学汽相沉积组成的组中选择的一种技术沉积所述铜组分。

31．如权利要求27的形成电子结构中铜导体的方法，其特征在于，所述杂质是从C、O、Cl、S和N构成的组中选择的至少一种离子。

32．如权利要求27的形成电子结构中铜导体的方法，其特征在于，以约0.01ppm重量和约1000ppm重量之间的浓度范围，将所述杂质加入到铜组分中。

33．如权利要求27的形成电子结构中铜导体的方法，其特征在于，所述至少一种金属离子从Co、Al、Sn、In、Ti和Cr构成的组中选择。

34．如权利要求27的形成电子结构中铜导体的方法，其特征在于，具有至少一种注入的金属离子的所述铜导体的所述表面层的厚度在约10埃与约500埃之间。

35．一种形成电子结构中铜导体的方法，包括下列步骤：

提供电子结构，

形成用于电子结构中导体的塞孔，

把铜籽晶层沉积到塞孔中，

把含杂质的铜组分电沉积到形成所述导体的塞孔中，

整平所述铜导体，以及

把至少一种金属离子离子注入到所述铜导体的表面层中。

36．如权利要求35的形成电子结构中铜导体的方法，其特征在于，还包括步骤：在所述离子注入步骤后对所述电子结构退火。

37．如权利要求35的形成电子结构中铜导体的方法，其特征在于，所述杂质是从C、O、Cl、S和N构成的组中选择的至少一种离子。

38．如权利要求35的形成电子结构中铜导体的方法，其特征在于，以约0.01ppm重量与约1000ppm重量之间的浓度范围，将所述杂质加入到铜组分中。

39．如权利要求35的形成电子结构中铜导体的方法，其特征在于，所述至少一种金属离子从Co、Al、Sn、In、Ti和Cr构成的组中选择。

40．如权利要求35的形成电子结构中铜导体的方法，其特征在于，具有至少一种注入的金属离子的所述铜导体的所述表面层的厚度在约30埃与约500埃之间。

41．一种形成电子结构中铜导体的方法，包括步骤：

提供电子结构，

形成用于电子结构中导体的塞孔，

把阻挡层沉积到塞孔中，

在阻挡层顶面上沉积铜籽晶层，

在填充所述塞孔的所述籽晶层顶面上沉积铜导体层，

整平形成导体表面层的所述铜导体，以及

在所述层的沉积工艺之后，立即将从C、N、O、Cl、S、Al、Co、Ti、Cr、Sn和In构成的组中选择的至少一种元素离子注入到所述阻挡层、所述籽晶层、所述铜导体和所述导体表面层的至少一个中。

42．如权利要求41的形成电子结构中铜导体的方法，其特征在于，所述导体表面层的厚度不小于30埃。

43．如权利要求41的形成电子结构中铜导体的方法，其特征在于，还包括步骤：在所述离子注入步骤之后对所述电子结构退火。

44．如权利要求41的形成电子结构中铜导体的方法，其特征在于，用从电镀、物理汽相沉积和化学汽相沉积构成的组中选择的一种技术沉积铜组分。

45．如权利要求41的形成电子结构中铜导体的方法，其特征在于，用物理汽相沉积技术沉积所述铜籽晶层。

46．如权利要求41的形成电子结构中铜导体的方法，其特征在于，以约0.01ppm重量与约1000ppm重量之间的浓度范围，注入所述至少一种元素。

47．如权利要求41的形成电子结构中铜导体的方法，其特征在于，所述注入的至少一种元素提高结构的抗电迁移性。

Images