CN103094184A

CN103094184A - 一种铜互连结构的制造方法

Info

Publication number: CN103094184A
Application number: CN201110336844XA
Authority: CN
Inventors: 鲍宇
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-10-31
Filing date: 2011-10-31
Publication date: 2013-05-08
Anticipated expiration: 2031-10-31
Also published as: CN103094184B

Abstract

本发明提供一种铜互连结构的制作方法，包括：提供半导体基底；在所述半导体基底上沉积覆盖层；在所述覆盖层上沉积电介质层；在所述电介质层上形成硬掩膜层；进行沟槽和/或接触孔的刻蚀；去除所述硬掩膜层；在所述电介质层上以及沟槽和/或接触孔内壁上沉积阻障层和种晶层；在所述阻障层和种晶层上化学电镀铜金属层；将铝离子注入到所述铜金属层中；进行铜金属层的化学机械研磨。最后，在所述铜金属层上沉积一顶覆盖层。

Description

一种铜互连结构的制造方法

技术领域

本发明涉及一种半导体器件的制造方法，特别涉及一种铜互连结构的制造方法。

背景技术

随着半导体工艺材料的发展、集成电路制造设备的改进和集成度的提高，半导体器件已经具有深亚微米结构，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互联。因此，通常提供多层互连结构，其中多个互联层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌（dual-damascence）工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽（trench）和接触孔（via），然后用导电材料填充所述沟槽和接触孔。由于双镶嵌结构能够避免重叠误差以及解决公知金属工艺的限制，多层互连结构已成为金属互联结构的主流技术。

在现有技术中，铜互连结构的上表面和碳氮化硅（SiCN）覆盖层之间的无氧界面会提高粘合力和耐磨性，避免了由于界面处的空隙扩散导致的电迁移和应力诱生空洞。铜金属互连结构和钽金属材料构成的阻障层之间的界面被认为是另一个关键扩散路径，会导致电阻升高和/或接触孔打开失败。由于钽金属比铜更容易氧化，在结晶退火过程中，电化学沉积铜金属薄膜中的氧原子会扩散到钽金属阻障层当中。

因此，目前急需一种铜金属互连的制作方法，来解决上述问题。

发明内容

本发明提出一种铜互连结构的制造方法，改进了铜互连结构的可靠性。

根据本发明提出的方法，包括：

提供半导体基底；

在所述半导体基底上沉积电介质层；

进行沟槽和/或接触孔的刻蚀；

在所述电介质层上以及沟槽和/或接触孔内壁上沉积阻障层和种晶层；

在所述阻障层和种晶层上化学电镀铜金属层；

将铝离子注入到所述铜金属层中；

进行退火处理；

进行铜金属层的化学机械研磨。

其中还包括在沉积所述电介质层之前沉积一覆盖层的步骤。

其中所述电介质层为低介电常数材料。

其中所述阻障层为氮化钽和钽（Ta），或者为氮化钛和钛的双层结构。

其中所述种晶层为纯铜材料。

其中所述种晶层为铜-铝（Cu-Al）合金或铜-锰（Cu-Mn）合金。

铝或锰杂质的原子百分比为0%~3 %。

铝离子注入的参数范围为：注入能量20~100keV，注入剂量1×10¹⁰~1×10²⁰/cm²。

其中所述覆盖层为碳氮化硅材料。

其中所述退火处理的条件为：温度范围150～300℃，时间范围1～10分钟。

在进行化学机械研磨步骤后还包括在所述铜金属层上沉积一顶覆盖层的步骤。

进行沟槽和/或接触孔的刻蚀步骤之前还包括在所述电介质层上形成硬掩膜层，以及在刻蚀之后去除所述硬掩膜层的步骤。

在化学电镀形成铜金属互连结构之后，进行铝离子注入，形成合金层。研究表明，在高温退火过程中，电镀铜金属层表面的铝铜合金层会吸收电镀铜金属层中的氧原子。因此，根据本发明提出的方法，在结晶退火过程中，电镀铜金属互联结构中的氧原子被选择性吸收到铝铜合金层中，从而提高铜金属互连结构的可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的一个实施例及其描述，用来解释本发明的原理。在附图中，

图1A-1K是根据本发明一个实施例制作铜金属互连结构的方法流程中各步骤的截面图；

图2是根据本发明一个实施例制作铜金属互连结构的工艺流程图。

符号说明：

图1

100：半导体衬底、110：覆盖层、120：电介质层、130：硬掩膜层、140：沟槽和/或接触孔、150：阻障层、160：种晶层、170：铜金属层、180：铜铝合金层、190：顶覆盖层。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

首先，如图1A所示，提供一半导体衬底100，所述半导体衬底100包括下部互联。可以用作衬底的含Si半导体材料的例证性例子包括：Si、SiGe、SiC、SiGeC、绝缘体上硅（SOI）或绝缘体上SiGe(SGOI)，但不限于此。所述半导体沉底可以为多层基片（例如，具有覆盖电介质和金属膜的硅衬底）、分级基片、绝缘体上硅（SOI）基片、外延硅基片、部分处理的基片（包括集成电路及其它元件的一部分）、图案化或未被图案化的基片。为了简化，此处仅以一空白半导体基底图示。

接下来，如图1B所示，在所述一半导体衬底100上沉积一覆盖层110，作为随后步骤中的蚀刻停止层。蚀刻停止层可包括数种蚀刻停止材料中的任意种。非限制性示例包括导体蚀刻停止材料、半导体蚀刻停止材料和介电蚀刻停止材料。由于下面的额外描述中将变得更显而易见的原因，蚀刻停止层包括易受局部改变影响的蚀刻停止材料，其为蚀刻停止层提供区域特定的蚀刻选择性。蚀刻停止层可采用SiCN、SiN、SiC、SiOF、SiON等形成。优选地，所述覆盖层为碳氮化硅（SiNC）材料。

接下来，如图1C所示，在所述覆盖层110上沉积电介质层120。所述电介质层120为低介电常数材料（介电常数k<4）层。所述低介电常数材料层采用化学气相沉积（CVD）或者旋转涂布（Spin-coating deposition, SOD）的方式沉积在半导体基底上，然后经过固化形成电介质层。所述低介电常数材料层例如为含氢硅酸盐类（Hydrogen silsesquioxane, HSQ）、含甲基硅酸盐类（Methylsilsesquioxane, MSQ）、芳香族碳氢化合物（SiLK）、干凝胶（Xerogel）、超微孔玻璃（Nanoglass）、综合含氢硅酸盐类HSQ和含甲基硅酸盐类MSQ所合成的混合式有机硅氧烷聚合物（Hybrid Organic Siloxane Polymer, HOSP）、基于化学气相沉积碳搀杂氧化硅的黑钻石（Black Diamond, BD）等。

接着，如图1D所示，在所述电介质层120上沉积硬掩膜层130。所述硬掩膜层130的沉积方法例如采用化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、蒸镀，或者通过热处理，例如氧化或氮化，形成硬掩膜。所述硬掩膜包括氧化物、氮化物、氧氮化物或它们的多层组合。优选地，所述硬掩膜层130为氮化硅（SiN）材料。

接下来，如图1E所示，进行沟槽和/或接触孔140的刻蚀。所述刻蚀工艺为干法刻蚀，在本实施例中，以等离子体刻蚀为示范性说明。所述刻蚀工艺选用等离子体刻蚀设备，具体工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，刻蚀所述电介质层，形成沟槽和/或接触孔。接着，将所述半导体衬底在稀释氢氟酸（HF）中清洗，以进行除湿处理。随后将所述硬掩膜层130去除。

接下来，如图1F所示，在电介质层120上和沟槽和/或接触孔140内壁上沉积一阻障层150，其作用是防止纯铜金属向电介质层的扩散、纯铜金属的氧化，并提高纯铜金属的附着力。由于氮化钽对纯铜金属扩散的阻挡效果好，但结合力差，为了提高所述阻障层与电介质层和金属铜之间的结合力，优选地，在纯铜金属和氮化钽之间沉积一层钽，形成低介电材料-氮化钽-钽-纯铜金属结构。优选地，所述阻障层150为氮化钽（TaN）和钽（Ta），或者为氮化钛（TiN）和钛（Ti）的双层结构。

接下来，如图1G所示，在阻障层150上沉积一种晶层160。优选地，所述种晶层160为纯铜材料，或者为纯铜金属掺杂铝或锰杂质。由于过多的掺杂物会导致互连结构电阻增加，优选地，所述种晶层160为CuAl(0%~3%)或者CuMn(0%~3%)。当然，不局限于此，所述阻障层150和种晶层160也可采用其它材料。

接下来，如图1H所示，采用化学电镀（Electro-Chemical Plating, ECP）法在阻障层150和种晶层160上电镀一铜金属层170。化学电镀法通常分为三步，电流由低到高依次为：步骤一、电流3～6安培，通电时间3～8秒；步骤二、电流5～10安培，通电时间25～60秒；步骤三、电流20～60安培，通电时间10～40秒。

接下来，如图1I所示，将铝离子注入到铜金属层170中，形成铝离子注入后的铝铜合金层180。优选地，离子注入的参数范围为：注入能量20~100keV，注入剂量1×10¹⁰~1×10²⁰ions/cm²。

接着，进行重新结晶和退火处理。优选地，所述退火条件为：温度范围150～300℃，时间范围1～10分钟，气体为氮气或氮气/氢气的混合气（氢气百分比<10%）。

接下来，如图1J所示，通过化学机械研磨（Chemical Mechanic Polishing, CMP）法将铜铝合金层180去除。在铜金属互连的化学机械研磨过程中，可用阻障层作为蚀刻停止层。此化学机械研磨工艺可采用一般传统技术中的研磨剂。

最后，如图1K所示，沉积一顶覆盖层190，作为铜互连结构上表面的保护层。优选地，所述顶覆盖层190为碳氮化硅（SiNC）材料。

如图2所示，为根据本发明一个实施例制作铜互连结构的工艺流程图。在步骤201中，首先提供一半导体衬底。在步骤202中，沉积一覆盖层，作为随后步骤中的蚀刻停止层。在步骤203中，在所述覆盖层上沉积电介质层。在步骤204中，在所述电介质层上沉积硬掩膜层。在步骤205中，进行沟槽和/或接触孔的刻蚀，随后将所述硬掩膜层去除。在步骤206中，沉积一阻障层和一种晶层。在步骤207中，采用化学电镀法在阻障层上电镀一铜金属层。在步骤208中，将铝离子注入到电镀铜金属中。在步骤209中，进行重新结晶和退火处理。在步骤210中，通过化学机械研磨法将电镀铜的表面抛光，将铜铝合金层除去。在步骤211中，沉积一顶覆盖层，作为铜互连结构上表面的保护层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种铜互连结构的制作方法，包括：

提供半导体基底；

在所述半导体基底上沉积电介质层；

进行沟槽和/或接触孔的刻蚀；

在所述阻障层和种晶层上化学电镀铜金属层；

将铝离子注入到所述铜金属层中；

进行退火处理；

进行铜金属层的化学机械研磨。

2.根据权利要求1所述的方法，其中还包括在沉积所述电介质层之前沉积一覆盖层的步骤。

3.根据权利要求1所述的方法，其中所述电介质层为低介电常数材料。

4.根据权利要求1所述的方法，其中所述阻障层为氮化钽和钽（Ta），或者为氮化钛和钛的双层结构。

5.根据权利要求1所述的方法，其中所述种晶层为纯铜材料。

6.根据权利要求1所述的方法，其中所述种晶层为铜-铝（Cu-Al）合金或铜-锰（Cu-Mn）合金。

7.根据权利要求6所述的方法，其特征在于，铝或锰杂质的原子百分比为0%~3 %。

8.根据权利要求1所述的方法，其特征在于，铝离子注入的参数范围为：注入能量20~100keV，注入剂量1×10¹⁰~1×10²⁰/cm²。

9.根据权利要求2所述的方法，其特征在于，其中所述覆盖层为碳氮化硅材料。

10.根据权利要求1所述的方法，其中所述退火处理的条件为：温度范围150～300℃，时间范围1～10分钟。

11.根据权利要求1所述的方法，其特征在于，在进行化学机械研磨步骤后还包括在所述铜金属层上沉积一顶覆盖层的步骤。

12.根据权利要求1所述的方法，其特征在于，进行沟槽和/或接触孔的刻蚀步骤之前还包括在所述电介质层上形成硬掩膜层，以及在刻蚀之后去除所述硬掩膜层的步骤。