CN105914134B - 电子器件、薄膜晶体管、以及阵列基板及其制作方法 - Google Patents

电子器件、薄膜晶体管、以及阵列基板及其制作方法 Download PDF

Info

Publication number
CN105914134B
CN105914134B CN201610365811.0A CN201610365811A CN105914134B CN 105914134 B CN105914134 B CN 105914134B CN 201610365811 A CN201610365811 A CN 201610365811A CN 105914134 B CN105914134 B CN 105914134B
Authority
CN
China
Prior art keywords
anaerobic
insulating barrier
preparation
electronic device
metal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610365811.0A
Other languages
English (en)
Other versions
CN105914134A (zh
Inventor
王美丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610365811.0A priority Critical patent/CN105914134B/zh
Publication of CN105914134A publication Critical patent/CN105914134A/zh
Priority to PCT/CN2017/073228 priority patent/WO2017202057A1/zh
Priority to US15/553,695 priority patent/US10510558B2/en
Application granted granted Critical
Publication of CN105914134B publication Critical patent/CN105914134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants

Abstract

一种电子器件及其制作方法、薄膜晶体管的制作方法、以及阵列基板及其制作方法。该电子器件的制作方法，包括：在衬底基板上形成金属结构；在金属结构和衬底基板上形成无氧绝缘层；以及在无氧绝缘层上形成绝缘保护层。该电子器件的制作方法通过在金属结构上形成不含氧元素的无氧绝缘层，从而保护金属结构，防止金属结构被氧化。

Description

电子器件、薄膜晶体管、以及阵列基板及其制作方法
技术领域
本发明的实施例涉及一种电子器件及其制作方法、薄膜晶体管的制作方法、以及阵列基板及其制作方法。
背景技术
薄膜晶体管(Thin Film Transistor,简称：TFT)是显示领域常用的一种开关元件。通常，薄膜晶体管包括栅极、栅极绝缘层、有源层、以及与有源层电连接的源电极和漏电极；其中，有源层通常由例如多晶硅、单晶硅、氧化物半导体等半导体材料制成。薄膜晶体管按照其栅极与有源层的相对位置关系可分为顶栅型薄膜晶体管和底栅型薄膜晶体管。
阵列基板是显示装置的重要组成部分。阵列基板通常包括显示区和非显示区，在显示区中通常设置有呈矩阵排列的多个薄膜晶体管。每个薄膜晶体管可以用于控制阵列基板显示区中的至少一个像素单元的显示状态。
发明内容
本发明至少一实施例提供一种电子器件及其制作方法、薄膜晶体管的制作方法、以及阵列基板及其制作方法。该电子器件的制作方法通过在金属结构上形成不含氧元素的无氧绝缘层，从而保护金属结构，防止金属结构被氧化。
本发明至少一个实施例提供一种电子器件的制作方法，包括：在衬底基板上形成金属结构；在所述金属结构和所述衬底基板上形成无氧绝缘层；以及在所述无氧绝缘层上形成绝缘保护层。
例如，在本发明一实施例提供的电子器件的制作方法中，所述无氧绝缘层使用硅烷形成，所述电子器件的制作方法还包括：在所述金属结构下方形成半导体；以及在形成所述无氧绝缘层的过程中，所述硅烷释放出氢将所述半导体与所述无氧绝缘层接触的部分导体化。
例如，本发明一实施例提供的电子器件的制作方法还包括：在所述绝缘保护层上形成导电结构，所述导电结构和所述金属结构具有交叠的部分，所述无氧绝缘层的介电常数材料小于等于6。
例如，本发明一实施例提供的电子器件的制作方法还包括：在所述无氧绝缘层和所述绝缘保护层中形成过孔，用于暴露所述金属结构，利用带氧的刻蚀工艺对所述绝缘保护层进行刻蚀；利用无氧的刻蚀工艺对所述无氧绝缘层进行刻蚀，以形成所述过孔。
例如，在本发明一实施例提供的电子器件的制作方法中，在无氧的刻蚀工艺下，所述无氧绝缘层的刻蚀速率较所述绝缘保护层的刻蚀速率更快。
例如，在本发明一实施例提供的电子器件的制作方法中，所述金属结构包括栅极、栅线、数据线、源极、漏极、公共电极线、公共电极中的至少一个；所述绝缘保护层包括层间介电层和钝化层中的至少一个。
例如，在本发明一实施例提供的电子器件的制作方法中，所述金属结构的材料包括铜，所述电子器件的制作方法还包括在所述金属结构下方形成扩散阻挡层。
例如，在本发明一实施例提供的电子器件的制作方法中，所述无氧绝缘层的材料包括SiNC或SiNF。
例如，在本发明一实施例提供的电子器件的制作方法中，所述无氧绝缘层的厚度小于绝缘保护层的厚度。
本发明至少一实施例提供一种薄膜晶体管的制作方法，包括：在衬底基板上形成有源层，所述有源层具有源极区域、漏极区域以及位于所述源极区域、漏极区域之间的沟道区；在所述沟道区上形成栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极和所述有源层上形成第一无氧绝缘层；以及在所述第一无氧绝缘层上形成层间介电层。
例如，在本发明一实施例提供的薄膜晶体管的制作方法中，所述第一无氧绝缘层使用硅烷形成，所述薄膜晶体管的制作方法还包括：在形成所述第一无氧绝缘层的同时，所述硅烷释放出氢将所述有源层的所述源极区域和所述漏极区域导体化。
例如，本发明一实施例提供的薄膜晶体管的制作方法还包括：在所述层间介电层和所述第一无氧绝缘层中形成分别暴露所述源极区域、所述漏极区域的第一过孔；在所述层间介电层上形成源极和漏极，所述源极和漏极分别通过所述第一过孔与所述源极区域和所述漏极区域电性相连；在所述源极、所述漏极上形成第二无氧绝缘层；以及在所述第二无氧绝缘层上形成钝化层。
例如，本发明一实施例提供的薄膜晶体管的制作方法还包括：在所述第二无氧绝缘层和所述钝化层中形成暴露所述漏极的第二过孔，利用带氧的刻蚀工艺对所述钝化层进行刻蚀；利用无氧的刻蚀工艺对所述第二无氧绝缘保护层进行刻蚀。
例如，在本发明一实施例提供的薄膜晶体管的制作方法中，在无氧的刻蚀工艺下，所述第二无氧绝缘层的刻蚀速率较所述钝化层的刻蚀速率更快。
例如，在本发明一实施例提供的薄膜晶体管的制作方法中，所述栅极、所述源极和所述漏极中至少之一包括铜。
例如，在本发明一实施例提供的薄膜晶体管的制作方法中，所述第一无氧绝缘层或所述第二无氧绝缘层的材料包括SiNC或SiNF。
例如，在本发明一实施例提供的薄膜晶体管的制作方法中，所述第一无氧绝缘层和所述第二无氧绝缘层的材料相同或不同。
本发明至少一实施例提供一种阵列基板的制作方法，包括形成薄膜晶体管，采用上述任一的方法制作所述薄膜晶体管。
例如，本发明一实施例提供的阵列基板的制作方法还包括：在所述衬底基板上形成栅线、数据线，所述栅线和所述栅极同层设置，所述数据线与所述源极、所述漏极同层设置，所述栅线和所述数据线具有交叠的部分，所述第一无氧绝缘层的介电常数材料小于等于6。
本发明至少一实施例提供一种电子器件，包括：衬底基板；设置在所述衬底基板上的金属结构；设置在金属结构上的无氧绝缘层；以及设置在所述无氧绝缘层上的绝缘保护层。
例如，在本发明一实施例提供的电子器件中，所述无氧绝缘层与所述金属结构直接接触。
例如，本发明一实施例提供的电子器件还包括：设置在所述绝缘保护层上的导电结构，所述导电结构和所述金属结构具有交叠的部分，所述无氧绝缘层的介电常数材料小于等于6。
例如，在本发明一实施例提供的电子器件中，所述金属结构的材料包括铜，所述电子器件还包括设置在所述金属结构下方的扩散阻挡层。
本发明至少一实施例提供一种阵列基板，包括如上述任一的电子器件。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本发明一实施例提供的一种电子器件的制作方法的流程图；
图2为本发明一实施例提供的一种电子器件的结构示意图；
图3为本发明一实施例提供的另一种电子器件的结构示意图；
图4为本发明一实施例提供的另一种电子器件的结构示意图；
图5为本发明一实施例提供的另一种电子器件的结构示意图；
图6为本发明一实施例提供的一种薄膜晶体管的制作方法的流程图；
图7为本发明一实施例提供的一种阵列基板的结构示意图；以及
图8为本发明一实施例提供的一种阵列基板的平面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
在研究中，本申请的发明人发现：随着显示器件尺寸的增大，信号延迟效应越加明显，显示质量因此而下降。因此，采用低电阻率的金属，例如，铜，作为电极可减少信号延迟，提高显示质量。然而，为保证TFT(薄膜晶体管)获得优良的TFT特性与稳定性，栅极与源漏电极的保护层需要比较高的沉积温度；但是随着栅极与源漏电极保护层沉积温度的升高，铜电极等低电阻率电极会发生严重的氧化，从而影响TFT特性。
本发明实施例提供一种电子器件及其制作方法、薄膜晶体管的制作方法、以及阵列基板及其制作方法。该电子器件的制作方法通过在金属结构上形成不含氧元素的无氧绝缘层，从而保护金属结构，防止金属结构被氧化。
下面结合附图，对本发明实施例提供的电子器件及其制作方法、薄膜晶体管的制作方法、以及阵列基板及其制作方法进行说明。
实施例一
本实施例提供一种电子器件的制作方法，如图1所示，包括以下步骤S110～S130：
步骤S110：如图2所示，在衬底基板101上形成金属结构120。
例如，衬底基板101可为玻璃基板、石英基板、树脂基板或其他基板。
例如，金属结构120可为铬、钼、铝、铜、铝、铝合金、铜、铜合金等中任一的单层或其中几种的叠层。
步骤S120：如图2所示，在金属结构120和衬底基板101上形成无氧绝缘层150。
步骤S130：如图2所示，在无氧绝缘层150上形成绝缘保护层160。
例如，绝缘保护层160的材料可为SiO、SiNO等无机绝缘材料或有机玻璃、聚酰亚胺等有机绝缘材料。
在本实施例提供的电子器件的制作方法中，由于在金属结构120上形成了无氧绝缘层150，在形成绝缘保护层160时可对金属结构120提供了保护，防止金属结构120被氧化；并且由于无氧绝缘层150的保护，绝缘保护层160可采用较高的沉积温度形成，从而可提高采用本实施例提供的电子器件的制作方法制作的电子器件的电学特性和稳定性。另外，无氧绝缘层150本身不含氧元素，在采用本实施例提供的电子器件的制作方法制作的电子器件的长期使用过程中，无氧绝缘层150也没有氧元素渗入金属结构120，可避免金属结构120氧化，可进一步提高电子器件的稳定性。
例如，在本实施例一示例提供的电子器件的制作方法中，如图2所示，金属结构120的材料包括铜，该电子器件的制作方法还包括在金属结构120下方形成扩散阻挡层110。因为铜的电阻率较小，金属结构120的材料采用铜可减少信号延迟，提高显示质量。在大尺寸的显示器件中，效果更加明显。当然，本实施例包括但不限于此，金属结构120的材料还可包括其他导电材料。另外，在金属结构120下方形成的扩散阻挡层110可防止金属结构120的铜元素扩散到其他层。
例如，在本实施例一示例提供的电子器件的制作方法中，无氧绝缘层150使用硅烷形成，该电子器件的制作方法还包括：如图3所示，在金属结构120下方形成半导体102；在形成无氧绝缘层150的过程中，硅烷释放出氢将半导体102导体化。值得注意的是，半导体102具有与无氧绝缘层150接触的部分，硅烷释放出氢将半导体102与无氧绝缘层150接触的部分导体化。
例如，如图3所示，在半导体102和金属结构120之间还形成有绝缘层103，绝缘层103可将半导体102和金属结构120绝缘。
在本实施例提供的电子器件的制作方法中，采用硅烷形成该无氧绝缘层150的同时，可对半导体102与无氧绝缘层150接触的部分进行导体化，可简化步骤，减少成本。
例如，本实施例一示例提供的电子器件的制作方法还包括：如图4所示，在绝缘保护层160上形成导电结构140，导电结构140和金属结构120具有交叠的部分，无氧绝缘层的150的介电常数小于等于6。金属结构120和导电结构140之间形成有无氧绝缘层150和绝缘保护层160，由于导电结构140和金属结构120具有交叠的部分，导体结构140和金属结构120之间可形成寄生电容，从而影响电子器件的正常使用；但是，由于无氧绝缘层150的介电常数小于等于6，小于绝缘保护层160的介电常数，相较于具有与无氧绝缘层150和绝缘保护层160的厚度之和同样厚度的绝缘保护层，本实施例可降低导体结构140和金属结构120之间的寄生电容，进而达到提高信号稳定性的目的。
例如，无氧绝缘层可通过采用介电常数小于等于6的材料制作，例如，SiNC或SiNF。
例如，本实施例一示例提供的电子器件的制作方法还包括：如图5所示，在无氧绝缘层150和绝缘保护层160中形成过孔190，过孔190用于暴露金属结构120，利用带氧的刻蚀工艺对绝缘保护层150进行刻蚀；利用无氧的刻蚀工艺对无氧绝缘层160进行刻蚀，以形成过孔190。
在本实施例提供的电子器件的制作方法中，在无氧绝缘层150和绝缘保护层160中形成过孔190的过程中，使用无氧的刻蚀工艺对无氧绝缘层160进行刻蚀，可防止金属结构120在刻蚀工艺中与氧接触，可避免金属结构120被氧化；同时，因为通常带氧的刻蚀工艺刻蚀速度较快，使用带氧的刻蚀工艺对绝缘保护层160进行刻蚀可提高刻蚀无氧绝缘层150和绝缘保护层160整体的刻蚀速度。
例如，在本实施例一示例提供的电子器件的制作方法中，在无氧的刻蚀工艺下，无氧绝缘层的刻蚀速率较绝缘保护层的刻蚀速率更快。例如，无氧绝缘层可通过采用在无氧的刻蚀工艺下刻蚀速率较快的材料制作，例如，SiNC或SiNF。由此，可进一步提高刻蚀无氧绝缘层和绝缘保护层整体的刻蚀速度。
例如，在本实施例一示例提供的电子器件的制作方法中，如图5所示，无氧绝缘层150的厚度小于绝缘保护层160的厚度。由此，在无氧的刻蚀工艺对无氧绝缘层160进行刻蚀的过程中，即使无氧的刻蚀工艺刻蚀速度较慢，但是，由于无氧绝缘层150的厚度小于绝缘保护层160的厚度，从而可减少因采用无氧的刻蚀工艺对无氧绝缘层160进行刻蚀带来的影响，可进一步提高刻蚀无氧绝缘层和绝缘保护层整体的刻蚀速度。
例如，在本实施例一示例提供的电子器件的制作方法中，采用干法刻蚀工艺进行过孔的刻蚀。当然，本实施例包括但不限于此。
例如，在本实施例一示例提供的电子器件的制作方法中，金属结构可包括栅极、栅线、数据线、源极、漏极、公共电极线和公共电极中的至少一个；所述绝缘保护层包括层间介电层和钝化层中的至少一个。由此，采用本实施例提供的电子器件的制作方法可对上述的栅极、栅线、数据线、源极、漏极、公共电极线和公共电极提供保护，防止上述的栅极、栅线、数据线、源极、漏极、公共电极线和公共电极被氧化。
例如，在本实施例一示例提供的电子器件的制作方法中，半导体可包括有源层。由此，采用本实施例提供的电子器件的制作方法可在形成无氧绝缘层同时，对有源层进行导体化。
实施例二
本实施例提供一种薄膜晶体管的制作方法，如图6所示，该薄膜晶体管的制作方法包括步骤S210-S250。
步骤S210：如图7所示，在衬底基板101上形成有源层102，有源层102具有源极区域1022、漏极区域1023以及位于源极区域1022、漏极区域1023之间的沟道区1021。
例如，有源层102的材料可包括氧化物半导体。当然，本实施例包括但不限于此，有源层102的材料还可包括非晶硅或多晶硅等其他半导体材料。
步骤S220：如图7所示，在沟道区1021上形成栅极绝缘层103。
步骤S230：如图7所示，在栅极绝缘层103上形成栅极121。
步骤S240：如图7所示，在栅极121和有源层102上形成第一无氧绝缘层151。
步骤S250：如图7所示，在第一无氧绝缘层151上形成层间介电层161。
在本实施例提供的薄膜晶体管的制作方法中，由于在栅极上形成了第一无氧绝缘层，在层间介电层时可对栅极提供了保护，防止栅极被氧化；并且由于第一无氧绝缘层的保护，层间介电层可采用较高的沉积温度形成，从而可提高采用本实施例提供的薄膜晶体管的制作方法制作的薄膜晶体管的TFT特性和稳定性。另外，第一无氧绝缘层本身不含氧元素，在采用本实施例提供的薄膜晶体管的制作方法制作的薄膜晶体管的长期使用过程中，第一无氧绝缘层也没有氧元素渗入栅极，可避免栅极氧化，可进一步提高薄膜晶体管的稳定性。
例如，在本实施例一示例提供的薄膜晶体管的制作方法中，第一无氧绝缘层使用硅烷形成，该薄膜晶体管的制作方法还包括：在形成第一无氧绝缘层的同时，对有源层的源极区域和漏极区域进行导体化。
在本实施例提供的薄膜晶体管的制作方法中，采用硅烷形成该第一无氧绝缘层的同时，可对有源层的源极区域和漏极区域进行导体化，从而可简化步骤，减少成本。
例如，如图7所示，本实施例一示例提供的薄膜晶体管的制作方法还包括：在层间介电层161和第一无氧绝缘层151中形成分别暴露源极区域1022、漏极区域1023的第一过孔191；在层间介电层161上形成源极122和漏极123，源极122和漏极123分别通过第一过孔191与源极区域1022和漏极区域1023电性相连；在源极122、漏极123上形成第二无氧绝缘层152；以及在第二无氧绝缘层152上形成钝化层162。
在本实施例提供的薄膜晶体管的制作方法中，在源极和漏极上形成的第二无氧绝缘层可对源极和漏极提供保护，防止源极和漏极被氧化；并且，由于第二无氧绝缘层的保护，钝化层可采用较高的沉积温度形成，从而可提高采用本实施例提供的薄膜晶体管的制作方法制作的薄膜晶体管的TFT特性和稳定性。另外，第二无氧绝缘层本身不含氧元素，在采用本实施例提供的薄膜晶体管的制作方法制作的薄膜晶体管的长期使用过程中，第二无氧绝缘层也没有氧元素渗入源极和漏极，可避免源极和漏极被氧化，可进一步提高薄膜晶体管的稳定性。
例如，如图7所示，第一无氧绝缘层151的厚度小于层间介电层161的厚度。
例如，如图7所示，本实施例一示例提供的薄膜晶体管的制作方法还包括：在第二无氧绝缘层152和钝化层162中形成暴露漏极123的第二过孔192，可利用带氧的刻蚀工艺对钝化层162进行刻蚀；利用无氧的刻蚀工艺对第二无氧绝缘保护层152进行刻蚀。
在本实施例提供的薄膜晶体管的制作方法中，使用无氧的刻蚀工艺对第二无氧绝缘层进行刻蚀，可防止漏极在刻蚀工艺中与氧接触，可避免漏极被氧化；同时，因为通常带氧的刻蚀工艺刻蚀速度较快，使用带氧的刻蚀工艺对钝化层进行刻蚀可提高刻蚀第二无氧绝缘层和钝化层整体的刻蚀速度。
例如，在本实施例一示例提供的薄膜晶体管的制作方法中，在无氧的刻蚀工艺下，第二无氧绝缘层的刻蚀速率较钝化层的刻蚀速率更快。例如，第二无氧绝缘层可通过采用在无氧的刻蚀工艺下刻蚀速率较快的材料制作，例如，SiNC或SiNF。由此，可进一步提高刻蚀第二无氧绝缘层和钝化层整体的刻蚀速度。
例如，在本实施例一示例提供的薄膜晶体管的制作方法中，如图7所示，第二无氧绝缘层152的厚度小于钝化层162的厚度。由此，在无氧的刻蚀工艺对第二无氧绝缘层152进行刻蚀的过程中，即使无氧的刻蚀工艺刻蚀速度较慢，但是，由于第二无氧绝缘层152的厚度小于钝化层162的厚度，从而可减少因采用无氧的刻蚀工艺对第二无氧绝缘层152进行刻蚀带来的影响，可进一步提高刻蚀第二无氧绝缘层和钝化层整体的刻蚀速度。
例如，在本实施例一示例提供的薄膜晶体管的制作方法中，栅极、源极和漏极中至少之一包括铜，从而可减少信号延迟，提高显示质量；在大尺寸的显示器件中，效果更加明显。当然，本实施例包括但不限于此，栅极、源极和漏极的材料还可包括其他导电材料。
例如，在本实施例一示例提供的薄膜晶体管的制作方法中，第一无氧绝缘层或第二无氧绝缘层的材料包括SiNC或SiNF。当然，本实施例包括但不限于此。另外，第一无氧绝缘层和第二无氧绝缘层的材料可以相同，也可以不同。
在本实施例提供的薄膜晶体管的制作方法中，采用顶栅型薄膜晶体管为例进行了说明，顶栅型薄膜晶体管可以大幅度的降低寄生电容，在大尺寸、高刷新率、高分辨率显示应用方面具有广泛的应用前景。当然，本实施例包括但不限于此，本实施例提供的薄膜晶体管的制作方法经过简单的变换就可以用于制作底栅型薄膜晶体管，在此不再赘述。
实施例三
本实施例提供一种阵列基板的制作方法，该阵列基板的制作方法包括：形成薄膜晶体管，可采用实施例二中任一的方法制作该薄膜晶体管。本实施例提供的阵列基板的制作方法由于采用了实施例二中的薄膜晶体管的制作方法，因此同样具备与实施例二中该薄膜晶体管的制作方法对应的技术效果，重复之处在此不再赘述。
例如，如图8所示，本实施例一示例提供的阵列基板的制作方法还包括：在衬底基板101上形成栅线126、数据线127；栅线126和栅极121同层设置；数据线127与源极122、漏极123同层设置。例如，栅线126和栅极121可通过同一图案化工艺形成；数据线127与源极122和漏极123可通过同一图案化工艺形成。栅线126和数据线127具有交叠的部分170(图中虚线框所示的位置)，第一无氧绝缘层的介电常数材料小于等于6。
在本实施例提供的阵列基板的制作方法中，在栅线126和数据线127交叠的位置处，栅线126和数据线127之间形成有第一无氧绝缘层和绝层间介电层，由于栅线126和数据线127具有交叠的部分170，栅线126和数据线127之间可形成寄生电容，从而影响阵列基板的正常使用；然而，由于第一无氧绝缘层的介电常数小于等于6，小于层间介电层的介电常数，相较于具有与第一无氧绝缘层和层间介电层的厚度之和同样厚度的层间介电层，本实施例可降低栅线126和数据线127之间的寄生电容，进而达到提高信号稳定性的目的。
例如，在本实施例一示例提供的阵列基板的制作方法中，第一无氧绝缘层可通过采用介电常数小于等于6的材料制作，例如，SiNC或SiNF。
例如，如图7所示，本实施例一示例提供的阵列基板的制作方法还包括：在衬底基板101上形成公共电极线124；公共电极线124可与栅极121同层形成；在栅极121和有源层102上形成第一无氧绝缘层151的同时，也可在公共电极线124上形成该第一无氧绝缘层151，从而对公共电极线124提供保护，防止公共电极线124被氧化。
例如，如图7所示，本实施例一示例提供的阵列基板的制作方法还包括：在层间介电层161上形成公共电极125；公共电极125可与源极122和漏极123同层形成；在源极122和漏极123上形成第二无氧绝缘层152的同时，也可在公共电极125上形成该第二无氧绝缘层152，从而对公共电极125提供保护。
例如，如图7所示，本实施例一示例提供的阵列基板的制作方法还包括：在钝化层162上形成像素电极104；公共电极104通过第二过孔192与漏极123相连；像素电极104可与公共电极125产生电场控制液晶从而实现显示画面。
实施例四
本实施例提供一种电子器件，如图2所示，该电子器件包括：衬底基板101；设置在衬底基板101上的金属结构120；设置在金属结构120上的无氧绝缘层150；以及设置在无氧绝缘层150上的绝缘保护层160。
在本实施例提供的电子器件中，无氧绝缘层150可对金属结构120进行保护，防止金属结构120被氧化。并且，绝缘保护层160可采用较高的沉积温度形成，从而可提高电子器件的电学特性和稳定性。另外，无氧绝缘层150本身不含氧元素，在电子器件的长期使用过程中，无氧绝缘层150也没有氧元素渗入金属结构120，可避免金属结构120氧化，可进一步提高电子器件的稳定性。
例如，在本实施例一示例提供的电子器件中，如图2所示，无氧绝缘层150与金属结构120直接接触。
例如，在本发明一实施例提供的电子器件中，如图2所示，所述金属结构120的材料包括铜，所述电子器件还包括设置在所述金属结构120下方的扩散阻挡层110。因为铜的电阻率较小，金属结构120的材料采用铜可减少信号延迟，提高显示质量。在大尺寸的显示器件中，效果更加明显。当然，本实施例包括但不限于此，金属结构120的材料还可包括其他导电材料。另外，在金属结构120下方设置的扩散阻挡层110可防止金属结构120的铜元素扩散到其他结构。
例如，如图4所示，本实施例一示例提供的电子器件还包括：设置在所述绝缘保护层160上的导电结构140，所述导电结构140和所述金属结构120具有交叠的部分，所述无氧绝缘层150的介电常数材料小于等于6。金属结构120和导电结构140之间设置有无氧绝缘层150和绝缘保护层160，由于导电结构140和金属结构120具有交叠的部分，导体结构140和金属结构120之间可形成寄生电容，从而影响电子器件的正常使用；然而，由于无氧绝缘层150的介电常数小于等于6，小于绝缘保护层160的介电常数，相较于具有与无氧绝缘层150和绝缘保护层160的厚度之和同样厚度的绝缘保护层，本实施例可降低导体结构140和金属结构120之间的寄生电容，进而达到提高信号稳定性的目的。
例如，无氧绝缘层可通过采用介电常数小于等于6的材料制作，例如，SiNC或SiNF。
实施例五
本实施例提供一种阵列基板，包括实施例四中任一的电子器件。本实施例提供的阵列基板由于采用了实施例四中的电子器件，因此同样具备与实施例四中该电子器件对应的技术效果，重复之处在此不再赘述。
有以下几点需要说明：
(1)本发明实施例附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本发明同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (22)

1.一种电子器件的制作方法，包括：
在衬底基板上形成金属结构；
在所述金属结构和所述衬底基板上形成无氧绝缘层；以及
在所述无氧绝缘层上形成绝缘保护层，
其中，所述无氧绝缘层使用硅烷形成，所述电子器件的制作方法还包括：
在所述金属结构下方形成半导体；以及
在形成所述无氧绝缘层的过程中，所述硅烷释放出氢将所述半导体与所述无氧绝缘层接触的部分导体化。
2.如权利要求1所述的电子器件的制作方法，还包括：
在所述绝缘保护层上形成导电结构，其中，所述导电结构和所述金属结构具有交叠的部分，所述无氧绝缘层的介电常数材料小于等于6。
3.如权利要求1所述的电子器件的制作方法，还包括：
在所述无氧绝缘层和所述绝缘保护层中形成过孔，用于暴露所述金属结构，其中，利用带氧的刻蚀工艺对所述绝缘保护层进行刻蚀；利用无氧的刻蚀工艺对所述无氧绝缘层进行刻蚀，以形成所述过孔。
4.如权利要求3所述的电子器件的制作方法，其中，在无氧的刻蚀工艺下，所述无氧绝缘层的刻蚀速率较所述绝缘保护层的刻蚀速率更快。
5.如权利要求1所述的电子器件的制作方法，其中，所述金属结构包括栅极、栅线、数据线、源极、漏极、公共电极线、公共电极中的至少一个；所述绝缘保护层包括层间介电层和钝化层中的至少一个。
6.如权利要求5所述的电子器件的制作方法，其中，所述金属结构的材料包括铜，所述电子器件的制作方法还包括：
在所述金属结构下方形成扩散阻挡层。
7.如权利要求1-6任一项所述的电子器件的制作方法，其中，所述无氧绝缘层的材料包括SiNC或SiNF。
8.如权利要求1-6任一项所述的电子器件的制作方法，其中，所述无氧绝缘层的厚度小于绝缘保护层的厚度。
9.一种薄膜晶体管的制作方法，包括：
在衬底基板上形成有源层，所述有源层具有源极区域、漏极区域以及位于所述源极区域、漏极区域之间的沟道区；
在所述沟道区上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
在所述栅极和所述有源层上形成第一无氧绝缘层；以及
在所述第一无氧绝缘层上形成层间介电层，
其中，所述第一无氧绝缘层使用硅烷形成，所述薄膜晶体管的制作方法还包括：在形成所述第一无氧绝缘层的同时，所述硅烷释放出氢将所述有源层的所述源极区域和所述漏极区域导体化。
10.如权利要求9所述的薄膜晶体管的制作方法，还包括：
在所述层间介电层和所述第一无氧绝缘层中形成分别暴露所述源极区域、所述漏极区域的第一过孔；
在所述层间介电层上形成源极和漏极，所述源极和漏极分别通过所述第一过孔与所述源极区域和所述漏极区域电性相连；
在所述源极、所述漏极上形成第二无氧绝缘层；以及
在所述第二无氧绝缘层上形成钝化层。
11.如权利要求10所述的薄膜晶体管的制作方法，还包括：
在所述第二无氧绝缘层和所述钝化层中形成暴露所述漏极的第二过孔，其中，利用带氧的刻蚀工艺对所述钝化层进行刻蚀；利用无氧的刻蚀工艺对所述第二无氧绝缘保护层进行刻蚀。
12.如权利要求11所述的薄膜晶体管的制作方法，其中，在无氧的刻蚀工艺下，所述第二无氧绝缘层的刻蚀速率较所述钝化层的刻蚀速率更快。
13.如权利要求12所述的薄膜晶体管的制作方法，其中，所述栅极、所述源极和所述漏极中至少之一包括铜。
14.如权利要求13所述的薄膜晶体管的制作方法，其中，所述第一无氧绝缘层或所述第二无氧绝缘层的材料包括SiNC或SiNF。
15.如权利要求11所述的薄膜晶体管的制作方法，其中，所述第一无氧绝缘层和所述第二无氧绝缘层的材料相同。
16.一种阵列基板的制作方法，包括形成薄膜晶体管，其中，采用如权利要求9-15任一项所述的方法制作所述薄膜晶体管。
17.如权利要求16所述的阵列基板的制作方法，还包括：
在所述衬底基板上形成栅线、数据线，其中，所述栅线和所述栅极同层设置，所述数据线与所述源极、所述漏极同层设置，所述栅线和所述数据线具有交叠的部分，所述第一无氧绝缘层的介电常数材料小于等于6。
18.一种电子器件，包括：
衬底基板；
设置在所述衬底基板上的金属结构；
设置在金属结构上的无氧绝缘层；
设置在所述无氧绝缘层上的绝缘保护层；以及
设置在所述金属结构远离所述无氧绝缘层的一侧上的半导体，
其中，所述无氧绝缘层与所述半导体部分接触，所述半导体与所述无氧绝缘层接触的部分包括导体化部，所述无氧绝缘层使用硅烷形成，所述导体化部被所述硅烷释放出的氢导体化。
19.如权利要求18所述的电子器件，其中，所述无氧绝缘层与所述金属结构直接接触。
20.如权利要求18或19所述的电子器件，还包括：
设置在所述绝缘保护层上的导电结构，其中，所述导电结构和所述金属结构具有交叠的部分，所述无氧绝缘层的介电常数材料小于等于6。
21.如权利要求18或19所述的电子器件，其中，所述金属结构的材料包括铜，所述电子器件还包括设置在所述金属结构下方的扩散阻挡层。
22.一种阵列基板，包括如权利要求18-21任一项所述的电子器件。
CN201610365811.0A 2016-05-27 2016-05-27 电子器件、薄膜晶体管、以及阵列基板及其制作方法 Active CN105914134B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610365811.0A CN105914134B (zh) 2016-05-27 2016-05-27 电子器件、薄膜晶体管、以及阵列基板及其制作方法
PCT/CN2017/073228 WO2017202057A1 (zh) 2016-05-27 2017-02-10 电子器件、薄膜晶体管、以及阵列基板及其制作方法
US15/553,695 US10510558B2 (en) 2016-05-27 2017-02-10 Electronic device, thin film transistor, array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610365811.0A CN105914134B (zh) 2016-05-27 2016-05-27 电子器件、薄膜晶体管、以及阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN105914134A CN105914134A (zh) 2016-08-31
CN105914134B true CN105914134B (zh) 2017-07-04

Family

ID=56741769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610365811.0A Active CN105914134B (zh) 2016-05-27 2016-05-27 电子器件、薄膜晶体管、以及阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US10510558B2 (zh)
CN (1) CN105914134B (zh)
WO (1) WO2017202057A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914134B (zh) * 2016-05-27 2017-07-04 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN106409842A (zh) * 2016-11-08 2017-02-15 深圳市华星光电技术有限公司 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管
CN106653810B (zh) * 2016-12-15 2020-09-04 武汉华星光电技术有限公司 Oled显示面板以及oled显示装置
US10411047B2 (en) 2017-04-28 2019-09-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, manufacturing method thereof and display device
CN106898624B (zh) * 2017-04-28 2019-08-02 深圳市华星光电技术有限公司 一种阵列基板及制备方法、显示装置
CN109427243A (zh) * 2017-08-22 2019-03-05 上海和辉光电有限公司 一种显示面板、装置及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094184A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 一种铜互连结构的制造方法
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425432B2 (ja) 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US8636845B2 (en) * 2008-06-25 2014-01-28 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal heterocyclic compounds for deposition of thin films
CN102122634B (zh) 2010-01-08 2013-04-24 中芯国际集成电路制造(上海)有限公司 通孔及金属线沟槽的刻蚀方法
KR102113029B1 (ko) * 2010-02-26 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110119399A (ko) * 2010-04-27 2011-11-02 삼성전자주식회사 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102300024B1 (ko) * 2014-10-23 2021-09-09 삼성디스플레이 주식회사 표시 장치
CN105914134B (zh) * 2016-05-27 2017-07-04 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094184A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 一种铜互连结构的制造方法
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法

Also Published As

Publication number Publication date
CN105914134A (zh) 2016-08-31
US10510558B2 (en) 2019-12-17
US20180174863A1 (en) 2018-06-21
WO2017202057A1 (zh) 2017-11-30

Similar Documents

Publication Publication Date Title
CN105914134B (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN107507841B (zh) 阵列基板及其制作方法、显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
JP4648829B2 (ja) 製品
CN107403804A (zh) 显示设备
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN103499906A (zh) 一种阵列基板、其制备方法及显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN113130513A (zh) 显示设备
CN104205341A (zh) 半导体器件及其制造方法
CN112786670B (zh) 一种阵列基板、显示面板及阵列基板的制作方法
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN102969311B (zh) 阵列基板及其制作方法、显示装置
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN110993610A (zh) 阵列基板及其制备方法、显示面板
US20180197973A1 (en) Manufacturing method of top gate thin-film transistor
CN103413834A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104992947B (zh) 一种氧化物半导体tft阵列基板及其制备方法
TW462135B (en) Method for manufacturing the electronic device of thin film transistor display
CN104247031B (zh) 半导体装置及其制造方法
CN104851894B (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant