KR20110119399A - 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20110119399A
KR20110119399A KR1020100039089A KR20100039089A KR20110119399A KR 20110119399 A KR20110119399 A KR 20110119399A KR 1020100039089 A KR1020100039089 A KR 1020100039089A KR 20100039089 A KR20100039089 A KR 20100039089A KR 20110119399 A KR20110119399 A KR 20110119399A
Authority
KR
South Korea
Prior art keywords
low dielectric
film
porous low
layer
dielectric film
Prior art date
Application number
KR1020100039089A
Other languages
English (en)
Inventor
남상돈
안상훈
김병희
한규희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100039089A priority Critical patent/KR20110119399A/ko
Priority to US13/094,342 priority patent/US20110263117A1/en
Publication of KR20110119399A publication Critical patent/KR20110119399A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Abstract

화학 기계적 연마(CMP) 공정 이후, 다공성 저유전막의 다양한 형태의 흡습을 제거하는 공정을 수행하는 반도체 소자의 제조방법 및 반도체 소자의 제조장치를 제공한다. 이는 기판상에 다공성 저유전막을 형성한다. 이후, 상기 개구부들을 매립하며, 상기 다공성 저유전막과 평탄화된 금속 배선을 형성한다. 이어서, 상기 다공성 저유전막에 UV 광을 조사하여 상기 다공성 저유전막에 포함된 흡습을 제거한다. 다공성 저유전막 및 상기 금속 배선을 갖는 기판에 캡핑층을 형성하되, 상기 캡핑층을 인-시튜(in-situ)로 형성하여 추가 흡습을 방지한다.

Description

반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법 {APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 다공성 저유전막 및 그 내부에 금속 배선을 형성하는 반도체 소자의 제조방법 및 반도체 소자의 제조장치에 관한 것이다.
반도체소자의 집적도가 증가함에 따라 배선들 사이의 간격은 점점 좁아지고 있다. 따라서, 저항이 낮은 도전성 물질로 금속 배선을 형성할 필요가 있으며, RC(Resistance Capacitance) 지연을 감소시키기 위해 유전율이 낮은 물질로 절연막을 형성할 필요가 있다.
종래에는, 상기 절연막의 일부를 식각하여 도전성 물질로 매립한 후, 이를 연마하는 과정에서 상기 절연막이 대기에 노출됨에 따라 금속 배선의 산화 및 상기 절연막에 흡습이 발생할 수 있었다. 이러한 상기 금속 배선의 산화는 EM(Electro-Migration) 신뢰성을 나쁘게 하며, 상기 절연막의 흡습은 유전율을 높일 뿐만 아니라, TDDB(Time Dependent Dielectric Breakdown) 신뢰성을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 금속 배선 형성시 다공성 저유전막에 포함된 흡습을 제거하여 전기적 특성이 향상된 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 금속 배선 형성시 다공성 저유전막에 포함된 흡습을 제거하여 전기적 특성이 향상된 반도체 소자를 제조하기 위한 반도체 소자 제조장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명의 실시 예들은, 기판에 다공성 저유전막을 형성하고, 상기 다공성 저유전막을 갖는 기판에 금속 배선을 형성한다. 이후, 상기 다공성 저유전막에 260nm 내지 450nm의 파장을 갖는 UV 광을 조사하고, 상기 다공성 저유전막 및 상기 금속 배선을 갖는 기판에 캡핑층을 형성하는 것을 포함하는 반도체 소자의 제조방법을 제공한다. 여기서, 상기 다공성 저유전막은 SiOCH막, SiOC막 및 SiOF막으로 이루어진 일군에서 선택된 하나일 수 있다. 또한 상기 다공성 저유전막은 1 내지 2.5의 유전율을 갖는 것일 수 있다.
한편, 상기 캡핑층은 SiN막, SiCN막, BN막, BCN막, 및 이들의 혼합막으로 이루어진 일군에서 선택된 막으로 형성될 수 있다. 또한, 상기 금속 배선은 Cu 또는 Cu 합금으로 형성될 수 있다.
여기서, 상기 다공성 저유전막에 UV광을 조사하는 것과 상기 기판에 캡핑층을 형성하는 것은 인시튜(in-situ)로 수행될 수 있다.
상기 다공성 저유전막을 형성하는 것은 상기 기판상에 포로젠들을 포함하는 저유전막을 형성하고, 상기 포로젠들을 제거하는 것을 포함할 수 있다.
여기서, 상기 포로젠들을 제거하는 것은 UV 광 조사, 전자 빔 조사 및 열 처리로 이루어진 일군에서 선택되는 하나 또는 다수의 방법으로 행해질 수 있다.
한편, 상기 금속 배선을 형성하는 것은 상기 다공성 저유전막의 일부를 식각하여 개구부를 형성한다. 이후, 상기 개구부 및 상기 다공성 저유전막을 덮는 배리어막을 형성하고, 상기 배리어막에 상기 개구부를 매립하는 금속층을 형성한다. 상기 금속층의 일부 및 상기 다공성 저유전막에 형성된 배리어막을 연마하여 상기 다공성 저유전막의 상면을 노출시키는 것을 포함할 수 있다.
여기서, 상기 금속층의 일부 및 상기 다공성 저유전막에 형성된 배리어막의 연마는 상기 다공성 저유전막의 상면을 에치 스톱퍼로 하여 화학 기계적 연마(CMP) 공정으로 수행할 수 있다.
상기 배리어막은 Ti, Ta, W 및 이들의 질화물로 이루어지는 일군에서 선택된 하나 또는 다수의 물질로 형성할 수 있다.
한편, 상기 다공성 저유전막에 UV 광을 조사한 후, 및 상기 캡핑층을 형성하기 전에, 상기 다공성 저유전막 및 상기 금속 배선을 플라즈마 처리하는 것을 더 포함할 수 있다. 여기서, 상기 다공성 저유전막에 UV 광을 조사하는 것, 상기 다공성 저유전막 및 상기 금속 배선을 플라즈마 처리하는 것, 및 상기 기판에 캡핑층을 형성하는 것은 인-시튜(in-situ)로 수행할 수 있다.
상기 플라즈마 처리는 NH3, H2, He, N2, Ar 또는 이들의 혼합물 분위기에서 수행할 수 있다.
본 발명의 다른 실시예는 260nm 내지 450nm의 파장을 갖는 UV 광을 조사하는 UV 광 조사 챔버 및 상기 UV 조사 챔버에 인접하고 캡핑층 증착기를 구비하는 캡핑층 증착 챔버를 포함하되, 상기 UV 광 조사 챔버 및 상기 캡핑층 증착 챔버에서의 공정은 인-시튜(in-situ)로 이루어지는 반도체 소자의 제조장치를 제공한다.
여기서, 상기 UV 광 조사 챔버 및 상기 캡핑층 증착 챔버 사이에 위치하며, 플라즈마 발생기를 구비하는 플라즈마 공정 챔버를 포함하되, 상기 UV 광 조사 챔버, 상기 캡핑층 증착 챔버 및 상기 플라즈마 공정 챔버에서의 공정은 인-시튜로 이루어질 수 있다.
상기 UV 광 조사 챔버는 260nm 내지 450nm의 파장을 갖는 UV 광을 조사하는 UV 램프 또는 광대역 UV 램프 및 파장이 260nm 내지 450nm인 UV 광을 선택적으로 투과시키는 UV 필터를 구비할 수 있다.
한편, 상기 캡핑층 증착 챔버는 플라즈마 강화 화학기상증착(PECVD), 열 화학기상증착(thermal CVD), 화학기상증착(CVD), 스핀 코팅, 스퍼터링 증착, 물리적 기상증착(PVD) 및 원자층 증착(ALD)으로 이루어진 일군에서 선택된 하나의 공정을 수행할 수 있고, 상기 캡핑층 증착 챔버는 SiN막, SiCN막, BN막 및 BCN막으로 이루어진 일군에서 선택된 하나 또는 다수의 막을 형성할 수 있다.
나아가, 본 발명의 일 실시예에 따른 반도체 소자 제조장치는 상기 UV 광 조사 챔버 및 상기 캡핑층 증착 챔버의 일측에 인접하는 트랜스퍼 모듈(transfer module) 및 상기 트랜스퍼 모듈에 인접하며, 상기 트랜스퍼 모듈로 이송될 기판을 전달받는 로드락 챔버(loadlock chamber)를 더욱 포함할 수 있다.
본 발명에 따른 반도체 소자의 제조방법에 따르면, 금속층의 화학 기계적 연마(CMP) 이후 대기에 노출된 다공성 저유전막의 흡습을 한번의 흡습 제거 공정으로 모든 형태의 흡습을 효과적으로 제거할 수 있다. 여기서, 흡습은 상기 다공성 저유전막의 기공 내에 수분(H2O) 형태로 붙어있을 수 있다. 또한, 상기 다공성 저유전막 내에서 -OH기 또는 -H기의 형태로 흡습이 일어날 수 있다. 따라서, 상기 다공성 저유전막의 상면 및 금속 배선의 상면에 일정 광 에너지를 조사, 예를 들면 일정 파장의 UV 광을 조사하여 다양한 형태의 상기 흡습을 제거할 수 있다. 흡습이 제거된 다공성 저유전막은 낮은 유전율을 유지할 수 있어, 소자의 전기적 특성을 향상키킨다.
나아가, 본 발명에 따른 반도체 소자의 제조장치에 따르면, 상기 흡습을 제거한 후 플라즈마 공정, 나아가 캡핑층 증착 공정을 인-시튜(in-situ)로 진행하여 상가 다공성 저유전막의 추가 흡습을 효과적으로 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3은 UV 광을 이용하여 상기 다공성 저유전막의 흡습을 제거한 경우의 FTIR 스펙트럼과 UV 광을 조사하지 아니한 경우의 FTIR 스펙트럼 비교이다.
도 4는 파장이 200nm인 UV 광을 조사한 경우, 금속 배선 및 다공성저유전막의 단면을 TEM(Transmitance Electron Microspectroscopy) 사진이다.
도 5 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 제조장치의 개략도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 도 1 내지 도 2를 참조하여, 본 발명의 일실시예에 따른 반도체 소자의 제조방법에 대하여 설명한다. 도 1은 본 발명의 일실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 흐름도이다. 도 2는 본 발명의 일실시예에 따른 반도체 소자의 제조방법을 순차적으로 나타낸 단면도이다.
도1 및 도 2a를 참조하면, 기판(100)상에 기공 형성 물질(pore generator, 이하 "포로젠"이라 함, 110)을 포함하는 저유전막(120)을 형성한다 (S10). 여기서 상기 저유전막(120)은 화학기상증착(CVD), 스핀 코팅 방식 등을 이용하여 형성할 수 있다. 상기 저유전막(120)은 RC 지연의 문제를 해결하기 위해 기본의 산화막 또는 질화막 계열의 물질막이 갖는 유전상수보다 낮은 유전상수를 갖는 저유전율 물질로 형성한다. 상기 저유전막(120)은 포로젠(110)을 포함하는 SiOCH막, SiOC막 및 SiOF막으로 이루어진 군으로부터 선택된 어느 하나의 막으로 형성할 수 있으나 이에 한정되는 것은 아니다. 한편, 상기 저유전막(120)은 상기 저유전막(120) 내에서 균일하게 분포되어 있는 포로젠(110)들을 포함하는데, 상기 포로젠(110)들이 제거됨에 의해 기공들이 형성됨에 따라 상기 저유전막(120)의 유전율은 더욱 낮아지게 된다.
상기 기판(100)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어진 군에서 선택되는 하나 이상의 반도체 재료로 이루어진 기판, SOI(Silicon On Insulator)기판, 석영 기판, 또는 디스플레이용 유리 기판 등의 강성 기판이거나, 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(PET, PolyEthylene Terephthalate), 폴리에틸렌 나프탈레이트(PEN, PolyEthylene Naphthalate), 폴리 메틸메타크릴레이트(PMMA, Poly Methyl MethAcrylate), 폴리카보네이트(PC, PolyCarbonate), 폴리에테르술폰(PES), 폴리에스테르(Polyester) 등의 가요성 플라스틱 기판일 수 있다.
한편, 상기 기판(100)에 상기 저유전막(120)을 형성한다는 의미는 기판(100)에 직접 상기 저유전막(120)을 형성하는 것만을 의미하는 것은 아니다. 예를 들어, 상기 기판(100)과 상기 저유전막(120) 사이에는 다수의 도전층, 유전층, 절연층이 형성될 수 있다. 편의상 본 발명의 일 실시예에 따라, 상기 기판(100)에 직접 상기 저유전막(120)을 형성하는 것을 예를 들어 설명하기로 한다.
도1 및 도 2b은 상기 저유전막(120)의 상기 포로젠(110)들을 제거하는 큐어링(curing)공정을 나타내고 있고(S20), 도 2c는 상기 저유전막(120)의 상기 포로젠(110)들이 모두 제거된 다공성 저유전막(130)을 나타내고 있다. 상기 저유전막(120)의 큐어링 공정은 UV 광 조사, 전자 빔 조사 및 열 처리로 이루어진 군으로부터 선택되는 어느 하나 또는 2 이상의 방법으로 행할 수 있다. 즉, 상기 포로젠(110)들을 제거할 수 있도록 에너지를 가할 수 있는 수단이라면 그 제한이 없으며, 이는 상기 포로젠(110)들의 특성 및 종류에 따라 결정할 수 있다. 상기 큐어링 공정에 의해 상기 포로젠(110)들은 모두 제거가 되며, 상기 포로젠(110)들이 존재하였던 자리에 기공(115)들이 형성됨으로서 상기 저유전막(120)을 유전율이 더욱 낮은 다공성 저유전막(130)으로 형성할 수 있다. 이렇게 기공(115)들이 형성된 상기 다공성 저유전막(130)은 1 내지 2.5의 유전율을 갖는다.
도1 및 도 2d을 참조하면, 상기 다공성 저유전막(130)의 일부를 식각하여 상기 기판(100)을 노출시키는 개구부(140)들을 갖는 다공성 저유전막(130)을 형성할 수 있다(S30). 본 발명의 일 실시예에 의하면, 상기 다공성 저유전막(130) 상에 포토레지스트막(미도시)을 형성한 후, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴에 노출된 산화막을 건식 또는 습식 식각하고, 상기 포토레지스트 패턴을 제거하기 위한 애싱 및 스트립 공정을 수행한다. 그 결과, 상기 다공성 저유전막(130)에 상기 기판(100)을 노출시키는 개구부들(140)이 형성된다.
도 1 및 도 2e를 참조하면, 상기 개구부(140)들의 내면 및 상기 다공성 저유전막의 상면에 배리어막(150)을 형성할 수 있다(S40). 상기 배리어막(150)은 후술할 금속 배선이 상기 다공성 저유전막(130)으로 확산되는 것을 방지한다. 본 발명의 일 실시예에 따르면, 상기 배리어막(150)은 Ti, Ta, W 및 이들의 질화물로 이루어지는 군에서 선택되는 어느 하나 또는 2 이상의 물질로 형성할 수 있다. 상기 배리어막(150)은 상기 개구부(140)들의 내벽면과 바닥면 및 상기 다공성 저유전막(130)의 개구부(140)들이 형성되지 아니한 부분의 상면을 연속적으로 덮는다.
한편, 상기 배리어막(150)은 화학기상증착(CVD), 스퍼터링 증착, 물리적기상증착(PVD), 원자층증착(ALD), E-beam evaporation, Electroless-Chemical deposition, Electro Chemical Deposition 등의 방법을 적용하여 형성할 수 있다.
도 1 및 도 2f를 참조하면, 상기 배리어막(150)상에 상기 개구부(140)들을 완전히 매립하는 금속층(160)을 형성한다(S50). 상기 금속층(160)은 개구부(140)들을 매립하고, 배리어막(150)을 덮을 수 있도록 충분한 두께로 형성한다.
본 발명의 일 실시예에 따라, 상기 금속층(160)은 Cu 또는 Cu 합금으로 형성될 수 있다. 예를 들면, 상기 배리어막(150) 상에 Cu 시드층(미도시)을 형성한 후, 전기도금을 행하여 상기 Cu 시드층 상에 상기 Cu 층을 형성할 수 있다. 한편, 상기 배리어막(150)을 전기도금을 위한 시드층으로 할 수도 있다. 이 경우 상기 Cu 시드층의 형성은 생략될 수 있다.
다른 실시예에 따르면, 상기 금속층(160)은 Al, W, Rh, Os, Ti, Ta, Pd, Pt, Mo, 금속 실리사이드 및 이들의 조합을 포함할 수 있다.
도 1 및 도 2g를 참조하면, 상기 금속층(160)의 일부와 상기 다공성 저유전막(130)의 상면에 형성된 배리어막(150)을 연마하여 금속 배선(170)을 형성한다(S60). 상기 연마는 상기 다공성 저유전막(130)을 에치 스톱퍼로 하여 이루어진다. 따라서, 상기 연마 공정에 의해 상기 금속층(160) 및 상기 배리어막(150)을 평탄화하여 상기 다공성 저유전막(130)을 노출시킨다. 즉, 상기 연마에 의해 상기 다공성 저유전막(130)의 상면이 노출되며, 상기 금속 배선(170)의 상면은 상기 다광성 저유전막(130)의 상면과 평탄화되어 형성된다. 상기 금속 배선(170)은 상기 다공성 저유전막(130)에 의해 전기적으로 절연된다.
상기 화학 기계적 연마는 화학 기계적 연마(CMP) 공정 또는 에치백 공정으로 수행될 수 있다. 편의상, 이하 본 발명의 일 실시예에 따라, 화학 기계적 연마(CMP) 공정에 의한 금속 배선 형성을 예로 들어 설명한다.
도 1 및 도 2h는 일정 에너지를 갖는 UV 광(180), e-beam(전자선) 등을 조사하여 상기 다공성 저유전막(130) 및 금속층의 흡습을 제거하는 공정을 나타낸 것이다(S70). 화학 기계적 연마(CMP)에 의해 상기 다공성 저유전막(130)의 상면이 대기에 노출될 경우 수분이 상기 다공성 저유전막(130)으로 흡습될 수 있다. 또한 화학 기계적 연마(CMP)시, 물과 슬러리가 웨이퍼에 접촉하게 되는데, 상기 물이 상기 다공성 저유전막(130)에 흡습될 수 있다.
이러한 상기 다공성 저유전막(130)으로의 흡습 현상은 상기 다공성 저유전막(130)의 유전율을 높여서 소자의 전기적 특성을 저하시키는 요인이 된다. 본 발명의 일 실시예에 따라서 상기 다공성 저유전막(130)으로서 SiOCH를 사용할 경우, 상기 SiOCH 막 내에 형성된 상기 기공(115) 내에 H2O의 형태로 반데르발스 힘에 의해 기공에 직접 흡습되거나, 상기 SiOCH 막에서 Si-OH, Si-H 결합으로 흡습이 이루어진다.
한편, 본 발명의 일 실시예에 따라, 상기 금속층(160)으로서 Cu 또는 Cu 합금을 사용하는 경우에, 상기 Cu 또는 Cu 합금으로 된 금속 배선(170)도 화학 기계적 연마(CMP) 공정 이후 대기 노출에 따른 영향을 받는다. 주로 상기 Cu 또는 Cu 합금이 CuOx의 형태의 산화 구리로 산화됨에 따라, 상기 금속 배선(170)의 전기적 특성을 저하시킨다. 이러한 상기 금속 배선에 형성된 산화 구리는 후술할 플라즈마 공정에 의해 용이하게 제거되지만, 플라즈마 처리만으로는 상기 다공성 저유전막(130) 내의 흡습의 제거는 용이하지 않다.
상기 다공성 저유전막(130) 내의 흡습의 제거는 화학 기계적 연마(CMP) 공정 이후, 일정 에너지를 갖는 UV 광, e-beam(전자선) 등을 상기 다공성 저유전막(130)의 상면 및 상기 금속 배선(170)의 상면에 조사하여 이루어질 수 있다.
아래 표 1은 상기 다공성 저유전막(130)내에서 고체상 Si의 가능한 결합 및 그의 결합 에너지를 나타낸 표이다. 화학 기계적 연마(CMP)공정 이후의 흡습은 SiOCH 막 내에 Si-OH, Si-H 결합으로 이루어질 수 있음은 상기에서 언급한 바와 같다.
결합의 종류 결합 에너지(eV)
Si-H 3.39
O-H 4.44
Si-C 4.7
Si-OH 7.89
Si-O 7.98
이하, 본 발명의 일 실시예에 의하여, 상기 광 에너지는 UV 광인 것을 예로 설명한다. 상기 다공성 저유전막(130)의 상면 및 상기 금속 배선(170)의 상면에 조사되는 UV 광(180)의 광 에너지는 Si-C의 결합 에너지보다 작은 에너지일 것을 요한다. 왜냐하면, Si-C의 결합이 깨질 경우, SiCOH 막 자체의 구조적인 변경을 초래하여, SiCOH 막내에서 가교 결합(cross-linking)을 유발하게 된다. 이러한 ㄱ가가교 결합(cross-linking)은 다공성 저유전막(130)의 슈린크(shrink)를 초래하여 상기 금속 배선(170)과의 경계에서 박리를 초래한다. 따라서, UV 광(180)을 조사할 경우 그 파장은 Si-C의 결합 에너지(4.7eV)에 해당하는 에너지를 갖는 파장인 260nm 이상의 파장이어야 한다.
한편, 상기 표 1에서 알 수 있듯이, Si-OH 형태의 흡습에 있어서 -OH를 제거할 수 있을 만큼의 에너지(7.89eV)를 조사하는 것을 생각할 수 있으나, 이는 Si-OH와 Si-O의 결합에너지가 비슷하다는 점에서, 자칫 Si-O의 결합까지 깰 수 있다. 또한, 상기 언급한 대로 상기 Si-C의 결합이 깨질 수 있다. 즉, 250nm 이하의 단파장의 UV 광을 조사한다면, 상기 다공성 저유전막(130)의 구조적인 변경 및 물성 변화가 일어나므로 상기 다공성 저유전막(130)의 유전 특성을 변화시켜 전기적 특성을 저하시킨다.
그러나 그 파장이 260nm 이상인 UV 광(180)을 사용한다면, Si-OH에서 -H 기를 제거할 수 있어서, Si-O 결합을 깨지 않고 흡습에 의한 Si-OH의 -OH 기를 제거할 수 있게 된다.
나아가, 파장이 260nm 보다 적은 파장을 사용할 경우 상기 다공성 저유전막(130) 뿐만 아니라 상기 금속 배선(170)에도 악영향을 미칠 수 있다. 상기 금속 배선의 재료로서 Cu 또는 Cu 합급을 사용하는 경우, 파장이 260nm 보다 적은 파장을 갖는 UV 광을 상기 다공성 저유전막(130)의 상면 및 상기 구리 배선의 상면에 조사한다면, 화학 기계적 연마(CMP)된 구리 배선 표면에 힐록(hillock)이 발생한다. 따라서, 파장이 260nm 이상인 UV 광(180)의 조사는 우수한 금속 배선(170)의 표면 특성을 유지할 수 있다는 장점이 있다.
상기 다공성 저유전막(130)내의 흡습이 상기 기공(115) 내에 H2O의 형태로 이루어지는 경우, 상기 H2O는 반데르발스 힘에 의해 기공 내벽에 붙어 있는 형태가 된다. 이는 상기 다공성 저유전막(130)에서 Si-OH, Si-H의 결합 형태로 흡습이 이루어지는 경우보다 상대적으로 적은 에너지를 가하여 용이하게 제거될 수 있다. 상기 H2O 형태의 흡습을 제거하기 위하여는 450nm이하의 UV 광(180)을 조사할 필요가 있다.
따라서, 본 발명의 일 실시예에 따라 UV 광(180)을 조사하는 경우, 그 파장은 260nm 내지 450nm의 파장을 갖는다. 이는 260nm 내지 450nm의 파장, 특히 Si-OH 결합에서 -H 기의 제거를 용이하게 하기 위하여는 260nm 내지 280nm의 파장을 갖는 것이 유리할 수 있다. 이는 상기 기공(115)내에 H2O의 형태로 흡습이 이루어지는 경우 뿐만 아니라, 상기 다공성 저유전막(130)에서 Si-OH, Si-H 결합 형태로 흡습이 이루어 지는 경우에도 한번의 흡습 제거 공정으로 모든 형태의 흡습 제거가 가능하다.
상기 UV 광(180)이 260nm 내지 450nm의 파장을 갖는다면 그보다 더 긴 파장의 포함 여부는 선택적이다. 예를 들면, 상기 다공성 저유전막(130)의 상면 및 상기 금속 배선(170)의 상면에 조사되는 UV 광(180)이 260nm의 파장을 갖는다면, 그보다 긴 파장 범위에서 피크를 나타내어도 무방하다. 조사되는 UV 광(180)의 가장 짧은 파장의 피크가 260nm 내지 450nm 범위에 있을 것을 요한다.
상기 다공성 저유전막(130)의 상면 및 상기 금속 배선(170)의 상면에 조사되는 광은 260nm 내지 450nm의 범위 내에서 상기 Si-OH에서 -H를 제거하거나 Si-H의 -H를 제거할 수 있는 세기를 갖도록 조사되어야 한다. 또한, 광원으로서 e-beam을 사용하는 경우, UV 광(180)의 260nm에 해당하는 에너지 보다 작은 에너지를 갖는 e-beam을 사용할 필요가 있다.
도 3을 참조하면, 파장이 270nm인 UV 광을 조사하여 상기 다공성 저유전막(130)의 흡습을 제거한 경우의 FTIR 스펙트럼을 UV 광을 조사하지 아니한 경우의 FTIR 스펙트럼과 비교한 것이다. 점선으로 나타낸 스팩트럼(C1)이 파장이 270nm인 UV 광을 조사한 경우이고, 굵은 실선으로 나타낸 스팩트럼(C2)이 UV 광을 조사하지 아니한 경우를 나타낸다. x축은 IR 조사의 흡수 파수(wavenumber)를 나타내며, y축은 그 흡수율(absorbance)를 나타낸다. -OH 기의 흡수 스펙트럼 피크는 약 3000cm- 1 이다. 도 3에서 가는 실선의 원 내부의 피크가 -OH 기로 인한 피크이다. 도 3에서 알 수 있듯이, UV 광을 조사하여 흡습을 제거한 경우의 피크(P1)가 흡습 공정을 거치지 않은 경우의 피크(P2)에 비해 더 아래에 위치함을 알 수 있다. 이는 UV 광을 조사한 경우, -OH 기로 인한 흡수율이 낮음을 나타낸다. 즉, 파장이 270nm인 UV 광을 조사에 따른 흡습 공정을 수행한 경우에 그렇지 아니한 경우에 비하여 -OH의 -H 기의 제거에 따른 -OH 기의 제거율이 큼을 알 수 있다. 이를 통하여, 파장이 270nm인 UV 광을 화학 기계적 연마(CMP) 공정 이후 상기 다공성 저유전막(130)에 조사할 경우, 대기 노출에 따른 Si-OH 결합의 형태로 이루어지는 흡습 제거 효과가 우수함을 알 수 있다.
한편, 도 4는 화학 기계적 연마(CMP) 공정 이후, 상기 다공성 저유저막(130)에 파장이 200nm인 단파장의 UV 광을 조사한 경우, 금속 배선(170) 및 다공성 저유전막(130)의 단면을 TEM(Transmitance Electron Microspectroscopy) 촬영한 것이다. 상기 다공성 저유전막(130)의 점선으로 표시한 구역 안에 void가 형성됨을 알 수 있다. 이는 상기 Si-C의 결합이 깨져서, SiCOH 막 자체의 구조적인 변경 즉, SiCOH 막내에서 cross-linking이 유발되었음을 나타내는 것이다. 상기 void는 상기 다공성 저유전막(130)에 형성된 기공(115)들과 그 크기에 있어서 확연히 구분된다. 이러한 void로 인하여, 상기 다공선 저유전막(130)과 금속 배선(170)간 박리 유발 등, 표면 특성이 저하된다. 또한 이로 인하여 누설 전류가 발생하는 등 상기 다공성 저유전막(130) 자체의 전기적 특성 역시 저하된다.
상기 파장이 260nm 내지 450nm인 UV 광(180)을 이용하여 흡습을 제거하는 경우, 260nm 내지 450nm인 UV 광(180)을 낼 수 있는 UV 램프를 이용하거나, 광대역 UV 램프(190) 및 파장이 260nm 내지 450nm인 UV 광을 선택적으로 투과시킬 수 있는 UV 필터(195)를 이용할 수 있다.
도 1 및 도 2i를 참조하면, 상기 다공성 저유전막(130)의 흡습 제거 이후, 플라즈마 공정을 나타내고 있다(S80). 이 공정은 본 발명의 일 실시예에 따라, 플라즈마 공정은 선택적인 공정이 될 수 있다. 만일 플라즈마 공정을 수행한다면, 상기 UV 조사 공정과 같은 흡습 제거 공정과 인-시튜(in-situ)로 이루어진다. 진공이 깨질 경우 상기 다공성 저유전막(130)에 추가적인 흡습이 이루어지거나, 상기 금속 배선, 예를 들어 Cu 또는 Cu 합급인 경우 CuOx의 구리 산화물이 형성될 수 있기 때문이다.
상기 금속 배선(170)의 노출 표면에서 대기와의 접촉에 의하여 형성될 수 있는 금속 산화막을 환원 반응에 의해 제거하기 위하여 상기 금속 배선(170)의 표면에 플라즈마 공정을 수행할 수 있다. 이는 상기 금속 배선(170)의 표면에 힐록(hillock)의 가능성을 크게 줄이게 된다. 상기 플라즈마 공정은 상기 플라즈마 처리는 NH3, H2, He, N2, Ar 또는 이들의 혼합물 분위기에서 수행할 수 있다.
도 1 및 도 2j를 참조하면, 상기 플라즈마 공정 이후에, 또는 만일 플라즈마 공정이 선택적이라면 상기 흡습 제거 공정 이후에 캡핑층(200)을 형성한다(S90). 상기 캡핑층(200)은 수분 또는 외부 이온이 상기 다공성 저유전막(130) 내로 유입되는 것을 방지하고, 상기 금속 배선(170)의 금속의 확산을 방지하기 위하여 형성한다. 본 발명의 일 실시예에 의하면, 상기 캡핑층(200)은 SiN막, SiCN막, BN막 및 BCN막으로 이루어진 군으로부터 선택된 어느 하나의 막 또는 2 이상의 막으로 형성할 수 있다.
나아가, 상기 캡핑층(200)의 형성은 상기 흡습 제거 공정과 인-시튜(in-situ)로 이루어진다.
도 5 내지 도 6을 참조하면, 본 발명의 일 실시예는 상기 흡습 제거 공정을 수행할 수 있는 반도체 소자의 제조장치를 제공한다.
본 발명의 일 실시예에 따른 반도체 소자의 제조장치는 로드락 챔버(300; loadlock chamber)에 의해 기판이 로딩된다. 로드락 챔버(300)의 일측에는 트랜스퍼 모듈(400; transfer module)이 인접하여 배치된다. 상기 트랜스퍼 모듈(400)의 둘레에는 공정 챔버(500, 600, 700)들이 일정하게 배열된다. 이후 트랜스퍼 모듈(400)을 통하여 상기 로드락 챔버(300)에 배치된 기판을 각 공정 챔버(500, 600, 700)로 이송하거나, 상기 공정 챔버(500, 600, 700)에 배치된 기판을 상기 로드락 챔버(300)로 이송한다.
본 발명의 일 실시예에 따른 반도체 소자 제조장치는 260nm 내지 450nm의 파장을 갖는 UV 광을 조사하는 UV 광 조사 챔버(500) 및 상기 UV 조사 챔버에 인접하고 캡핑층 증착기를 구비하는 캡핑층 증착 챔버(700)를 포함할 수 있다.
UV 광 조사 챔버(500)는 상기 흡습 제거 공정 즉, 화학 기계적 연마(CMP) 공정 이후 상기 다공성 저유전막(130)의 상면 및 상기 금속 배선(170)의 상면에 UV 광 등의 광 에너지를 조사하는 장비를 포함한다. 상기 광 에너지를 조사하는 장비는 260nm 내지 450nm의 파장을 갖는 UV 광을 조사하는 UV 램프일 수 있다. 본 발명의 다른 실시예에 따르면, 상기 광 에너지 조사 장비는 광대역 UV 램프(190) 및 파장이 260nm 내지 450nm인 UV 광을 선택적으로 투과시키는 UV 필터(195)일 수 있다.
한편, 상기 캡핑층 증착 챔버(700)은 캡핑층 증착기를 구비한다. 상기 캡핑층(200)은 SiN막, SiCN막, BN막 및 BCN막으로 이루어진 일군에서 선택된 하나 또는 다수의 막으로 형성될 수 있다. 상기 캡핑층 증착 챔버(700)은 플라즈마 강화 화학기상증착(PECVD), 열 화학기상증착(thermal CVD), 화학기상증착(CVD), 스핀 코팅, 스퍼터링 증착, 물리적 기상증착(PVD) 및 원자층 증착(ALD)으로 이루어진 일군에서 선택된 하나의 공정을 수행한다.
상기 캠핑층 증착 챔버(700)는 플라즈마 발생기를 더욱 구비할 수 있다. 이 경우 상기 캠핑층 증착 챔버(700) 내에서 플라즈마 처리 공정 및 캡핑막 증착 공정이 순차로 이루어 지게 된다. 상기 플라즈마 공정은 상기 플라즈마 처리는 NH3, H2, He, N2, Ar 또는 이들의 혼합물 분위기에서 수행할 수 있다.
상기 UV 광 조사 챔버(500) 및 상기 캡핑층 증착 챔버(700)에서의 공정은 UV 광 조사에 따른 흡습 제거 이후 추가 흡습을 방지하기 위하여, 진공을 깨지 않고 인-시튜(in-situ)로 이루어 진다.
본 발명의 다른 실시예에 의하면, 상기 UV 광 조사 챔버(500) 및 상기 캠핑층 증착 챔버(700) 사이에 플라즈마 발생기를 구비하는 별도의 플라즈마 공정 챔버(600)를 구비하는 반도체 소자 제조장치를 제공한다. 상기 언급한 바대로, 상기 UV 광 조사 챔버(500)는 흡습 공정을 수행하고, 상기 플라즈마 공정 챔버(600)는 플라즈마 처리를 수행한다. 여기서 상기 플라즈마 처리는 NH3, H2, He, N2, Ar 또는 이들의 혼합물 분위기에서 수행할 수 있다. 또한 상기 캠핑층 증착 챔버(700)는 캡핑층 증착기를 구비하여 캡핑층(200) 증착을 수행한다. 이 경우에도 상기 UV 광 조사 챔버(500), 상기 플라즈마 공정 챔버(600) 및 상기 캠핑층 증착 챔버(700) 내의 공정은 모두 인-시튜(in-situ)로 진행된다.
플라즈마 발생기를 구비하는 상기 플라즈마 공정 챔버(600)를 상기 UV 광 조사 챔버(500)와 상기 캠핑층 증착 챔버(700) 사이에 배치하는 경우, 상기 캠핑층 증착 챔버(700)에는 플라즈마 발생기가 구비될 필요는 없다.
한편, 상기 로드락 챔버(300), 상기 트랜스퍼 모듈(400) 및 각 공정 챔버(500, 600, 700) 사이에는 기판의 출입이 가능하도록 형성된 출입구(미도시)를 개폐하는 도어(미도시)가 설치된다. 상기 도어는 상기 로드락 챔버(300), 상기 트랜스퍼 모듈(400) 및 각 공정 챔버(500, 600, 700)의 사이에서 기체 및 불순물 등의 출입을 단속하고, 각 챔버간 압력을 유지한다. 상기 로드락 챔버(300)은 저진공으로 조성되고, 상기 트랜스퍼 모듈(400), 상기 UV 광 조사 챔버(500), 상기 플라즈마 공정 챔버(600) 및 상기 캡핑층 증착 챔버(700)의 내부는 고진공으로 조성된다.
기판이 상기 로드락 챔버(300)에서 상기 트랜스퍼 모듈(400)로 진입할 경우, 도어가 열림에 따라, 와류 현상이 발생할 수 있으므로, 상기 트랜스퍼 모듈(400), 상기 UV 광 조사 챔버(500), 상기 플라즈마 공정 챔버(600) 및 상기 캡핑층 증착 챔버(700)의 내부의 고진공은 기판이 트랜스퍼 모듈(400)에 안착된 이후에 펌핑될 수 있다. 상기 트랜스퍼 모듈(400) 및 상기 각 공정 챔버(500, 600, 700) 내부의 고진공으로 인하여, 트랜스퍼 모듈(400) 및 상기 각 공정 챔버(500, 600, 700) 사이의 도어가 개폐됨에도 진공은 깨지지 않고, 인-시튜(in-situ)로 필요한 공정을 수행할 수 있다.
본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형될 수 있다.
본 발명의 또 다른 일 실시예에 의하면, 상기 기판 상에 다공성 저유전막을 형성할 수 있다. 여기서 상기 다공성 저유전막은 개구부를 갖지 않는 평탄화 막일 수 있다. 상기 다공성 저유전막 상에 금속층을 형성할 수 있다. 여기서 금속 배선은 Cu 또는 Cu 합금일 수 있다. 상기 금속층을 패터닝하여 금속 배선을 형성할 수 있다. 여기서 상기 다공성 저유전막의 흡습을 제거하기 위하여, 260nm 내지 450nm의 파장을 갖는 UV 광을 조사할 수 있다. 이후 추가 흡습을 방지하기 위하여 상기 금속 배선의 측면 및 상면과 상기 다공성 저유전막을 덮는 캡핑층을 형성할 수 있다. 이 경우 상기 UV 광 조사공정 및 상기 캡핑층 증착 공정은 진공을 깨지 않고, 인-시튜(in-situ)로 행해질 수 있다. 나아가, 상기 캡핑층 증착 공정 이전에 상기 금속 배선 및 상기 다공성 저유전막 표면을 플라즈마 처리하는 공정을 더 포함할 수 있다.
100: 기판 110: 포로젠
120: 저유전막 130: 다공성 저유전막
140: 개구부 150: 배리어막
160: 금속층 170: 금속 배선
180: UV 광 190: UV 램프
195: UV 필터 200: 캡핑층
300: 로드락 챔버 400: 트랜스퍼 모듈
500: UV 광 조사 챔버 600: 플라즈마 공정 챔버
700: 캡핑층 증착 챔버

Claims (10)

  1. 기판에 다공성 저유전막을 형성하고,
    상기 다공성 저유전막을 갖는 기판에 금속 배선을 형성하고,
    상기 다공성 저유전막에 260nm 내지 450nm의 파장을 갖는 UV 광을 조사하고,
    상기 다공성 저유전막 및 상기 금속 배선을 갖는 기판에 캡핑층을 형성하는 것을 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 다공성 저유전막은 SiOCH막, SiOC막 및 SiOF막으로 이루어진 일군에서 선택된 하나인 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 다공성 저유전막은 1 내지 2.5의 유전율을 갖는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 캡핑층은 SiN막, SiCN막, BN막, BCN막, 및 이들의 혼합막으로 이루어진 일군에서 선택된 막으로 형성되는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 금속 배선은 Cu 또는 Cu 합금으로 형성되는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 다공성 저유전막에 UV광을 조사하는 것과 상기 기판에 캡핑층을 형성하는 것은 인시튜(in-situ)로 수행하는 반도체 소자의 제조방법.
  7. 제1항에 있어서,
    상기 다공성 저유전막을 형성하는 것은
    상기 기판상에 포로젠들을 포함하는 저유전막을 형성하고,
    상기 포로젠들을 제거하는 것을 포함하는 반도체 소자의 제조방법.
  8. 제7항에 있어서,
    상기 포로젠들을 제거하는 것은 UV 광 조사, 전자 빔 조사 및 열 처리로 이루어진 일군에서 선택되는 하나 또는 다수의 방법으로 행해지는 반도체 소자의 제조방법.
  9. 제1항에 있어서,
    상기 금속 배선을 형성하는 것은
    상기 다공성 저유전막의 일부를 식각하여 개구부를 형성하고,
    상기 개구부 및 상기 다공성 저유전막을 덮는 배리어막을 형성하고,
    상기 배리어막에 상기 개구부를 매립하는 금속층을 형성하고,
    상기 금속층의 일부 및 상기 다공성 저유전막에 형성된 배리어막을 연마하여 상기 다공성 저유전막의 상면을 노출시키는 것을 포함하는 반도체 소자의 제조방법.
  10. 제9항에 있어서,
    상기 금속층의 일부 및 상기 다공성 저유전막에 형성된 배리어막의 연마는 상기 다공성 저유전막의 상면을 에치 스톱퍼로 하여 화학 기계적 연마(CMP) 공정으로 수행하는 반도체 소자의 제조방법.
KR1020100039089A 2010-04-27 2010-04-27 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법 KR20110119399A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100039089A KR20110119399A (ko) 2010-04-27 2010-04-27 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법
US13/094,342 US20110263117A1 (en) 2010-04-27 2011-04-26 Apparatus for manufacturing semiconductor device and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100039089A KR20110119399A (ko) 2010-04-27 2010-04-27 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20110119399A true KR20110119399A (ko) 2011-11-02

Family

ID=44816162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100039089A KR20110119399A (ko) 2010-04-27 2010-04-27 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US20110263117A1 (ko)
KR (1) KR20110119399A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004401A (ja) * 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8758638B2 (en) * 2011-05-10 2014-06-24 Applied Materials, Inc. Copper oxide removal techniques
KR102090210B1 (ko) * 2011-12-20 2020-03-17 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
KR20150129828A (ko) * 2013-03-14 2015-11-20 어플라이드 머티어리얼스, 인코포레이티드 암모니아 함유 대기에서의 금속 옥사이드들의 uv를 이용한 제거
CN104078415A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN103646913A (zh) * 2013-11-14 2014-03-19 复旦大学 一种改善超低介电常数多孔SiCOH薄膜抗吸湿性能的方法
CN105097658B (zh) * 2014-05-15 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件、互连层和互连层的制作方法
TWI730990B (zh) 2015-10-04 2021-06-21 美商應用材料股份有限公司 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
CN105914134B (zh) 2016-05-27 2017-07-04 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
KR102451018B1 (ko) * 2017-11-13 2022-10-05 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
US7622162B1 (en) * 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress

Also Published As

Publication number Publication date
US20110263117A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
KR20110119399A (ko) 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법
US8017522B2 (en) Mechanically robust metal/low-κ interconnects
US7253105B2 (en) Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
US8242014B2 (en) Method for manufacturing a semiconductor device having an interconnect structure and a reinforcing insulating film
US7242098B2 (en) Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US7557035B1 (en) Method of forming semiconductor devices by microwave curing of low-k dielectric films
US7034399B2 (en) Forming a porous dielectric layer
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US20060030128A1 (en) Structure and method of liner air gap formation
US8384219B2 (en) Semiconductor having interconnects with improved mechanical properties by insertion of nanoparticles
JP2005236285A (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
US20050064701A1 (en) Formation of low resistance via contacts in interconnect structures
US7329956B1 (en) Dual damascene cleaning method
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
US20070249164A1 (en) Method of fabricating an interconnect structure
US8338290B2 (en) Method for fabricating semiconductor device
Cheng et al. Porous low-dielectric-constant material for semiconductor microelectronics
JP5200436B2 (ja) 半導体装置の製造方法
JP2011134771A (ja) 半導体装置及びその製造方法
JP2010034490A (ja) 半導体装置の製造方法
JP5408116B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid