CN105097658B - 半导体器件、互连层和互连层的制作方法 - Google Patents

半导体器件、互连层和互连层的制作方法 Download PDF

Info

Publication number
CN105097658B
CN105097658B CN201410206393.1A CN201410206393A CN105097658B CN 105097658 B CN105097658 B CN 105097658B CN 201410206393 A CN201410206393 A CN 201410206393A CN 105097658 B CN105097658 B CN 105097658B
Authority
CN
China
Prior art keywords
layer
dielectric layer
production method
interconnection layer
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410206393.1A
Other languages
English (en)
Other versions
CN105097658A (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410206393.1A priority Critical patent/CN105097658B/zh
Publication of CN105097658A publication Critical patent/CN105097658A/zh
Application granted granted Critical
Publication of CN105097658B publication Critical patent/CN105097658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种半导体器件、互连层和互连层的制作方法,该互连层的制作方法包括:在半导体衬底上形成具有凹槽的介电层;在凹槽内形成金属层;填充介电层的表面中的孔隙;在介电层的表面及金属层的表面上形成金属盖层。本申请中的互连层的制作方法是在形成金属层之后,填充介电层的表面中的孔隙,并在介电层的表面中的孔隙被填充后再在介电层的表面及金属层的表面上形成金属盖层。这样,由于介电层的表面中的孔隙已经被填充,于是,形成金属盖层的材料便不再容易渗透进入介电层表面的孔隙中了,进而在介电层中也不容易产生导电通路了,有效地降低了互连层出现漏电情况的可能性。

Description

半导体器件、互连层和互连层的制作方法
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种半导体器件、互连层和互连层的制作方法。
背景技术
集成电路是20世纪50年代后期至60年代发展起来的一种新型半导体器件。半导体集成电路是将晶体管、二极管等有源元件和电阻器、电容器等无源元件,按照一定的电路互连,“集成”在一块半导体单晶片上,从而完成特定的电路或系统功能。由于集成电路是由许多半导体器件以及电阻等元件组成的,其中,半导体器件起着核心的作用,于是,半导体器件的性能对集成电路来说有着至关重要的作用。
在微型化半导体器件的当前工艺中,为了减少在信号传播中由于电容效应引起的电阻电容(RC)延迟,期望低K介电材料作为导电互连件之间的金属层间和/或层间电介质。鉴于此,电介质的介电层常数越低,邻近导电线的寄生电容就越低,以及集成电路(IC)的RC延迟就越小。
可以通过形成前体膜来形成低K介电层。这种前体膜可以具有两种组分,如基体材料和在基体材料内形成的成孔剂材料。一旦在期望低K介电材料存在的区域中形成并固化了前膜体,则可以从前体膜中去除成孔剂,从而形成“孔隙”,该孔隙降低了前体膜的介电常数,并形成低K介电材料。
然而,在现有技术中,在半导体器件的互连层的制作过程中,还需要在该介电层上形成金属盖层,由于在该介电层的内部具有许多孔隙,于是,在金属盖层与介电层的直接接触的部位,形成金属盖层的材料容易渗透到介电层的孔隙中,进而很容易在介电层中产生导电通路,导致互连层的漏电指数明显增高,从而严重影响了半导体器件的性能。
发明内容
本申请旨在提供一种半导体器件、互连层和互连层的制作方法,以解决现有技术中的互连层的金属盖层的形成材料容易渗透进入介电层的孔隙中的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种互连层的制作方法,包括:在半导体衬底上形成具有凹槽的介电层;在凹槽内形成金属层;填充介电层的表面中的孔隙;在介电层的表面及金属层的表面上形成金属盖层。
进一步地,使二烯烃与介电层的表面进行接触处理以填充介电层的表面中的孔隙。
进一步地,二烯烃为1,3-环己二烯或二环庚二烯。
进一步地,接触处理包括:采用旋涂、喷涂或浸泡的方式使二烯烃与介电层的表面接触;加热二烯烃以使得二烯烃与介电层的表面的材料发生交联反应。
进一步地,形成金属层的步骤包括:在凹槽内以及介电层的表面上形成金属预备层;对金属预备层进行化学机械抛光以形成金属层。
进一步地,在形成金属层之后,制作方法还包括:采用硅氧烷对介电层的表面进行处理。
进一步地,硅氧烷为八甲基环四硅氧烷或四甲基环四硅氧烷。
进一步地,在使二烯烃与介电层的表面进行接触处理后,制作方法还包括:对介电层进行等离子体处理。
进一步地,等离子体为氦等离子体。
进一步地,在形成金属盖层的步骤之后,制作方法还包括:对介电层的表面进行紫外光照射处理以去除介电层的表面中的二烯烃。
进一步地,介电层的材料选自氟硅玻璃、磷硅玻璃或硼硅玻璃中的任一种或多种。
进一步地,金属盖层的材料选自钴或钌中的一种。
进一步地,金属层的材料为铜。
根据本申请的另一个方面,提供了一种互连层,互连层由上述的互连层的制作方法制成。
根据本申请的第三个方面,提供了一种半导体器件,包括至少一层互连层,互连层由上述的互连层的制作方法制成。
应用本申请的技术方案,在互连层的制作方法中包括:在半导体衬底上形成具有凹槽的介电层;在凹槽内形成金属层;填充介电层的表面中的孔隙;在介电层的表面及金属层的表面上形成金属盖层。本申请中的互连层的制作方法是在形成金属层之后,填充介电层的表面中的孔隙,并在介电层的表面中的孔隙被填充后再在介电层的表面及金属层的表面上形成金属盖层。这样,由于介电层的表面中的孔隙已经被填充,于是,形成金属盖层的材料便不再容易渗透进入介电层表面的孔隙中了,进而在介电层中也不容易产生导电通路了,有效地降低了互连层出现漏电情况的可能性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术中的互连层的制作方法的流程图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,由于介电层的内部具有许多孔隙,而现有技术中的互连层需要在介电层的表面和金属层的表面形成金属盖层,于是,形成金属盖层的材料很容易渗透到介电层的孔隙中,进而在介电层中产生导电通路,导致互连层的漏电指数明显增高,从而严重影响了半导体器件的性能。本申请的发明人针对上述问题进行研究,并提出了一种半导体器件、互连层和互连层的制作方法。
根据本申请的一个方面,提供了一种互连层的制作方法,请参考图1,该互连层的制作方法包括:在半导体衬底上形成具有凹槽的介电层;在凹槽内形成金属层;填充介电层的表面中的孔隙;在介电层的表面及金属层的表面上形成金属盖层。
本申请中的互连层的制作方法是在形成金属层之后,填充介电层的表面中的孔隙,并在介电层的表面中的孔隙被填充后再在介电层的表面及金属层的表面上形成金属盖层。这样,由于介电层的表面中的孔隙已经被填充,于是,形成金属盖层的材料便不再容易渗透进入介电层表面的孔隙中了,进而在介电层中也不容易产生导电通路了,有效地降低了互连层出现漏电情况的可能性。
作为本申请中的一种优选的实施方式,使二烯烃与介电层的表面进行接触处理以填充介电层的表面中的孔隙。
优选地,本申请中的二烯烃为1,3-环己二烯或二环庚二烯。根据实际情况,也可以选用其他的己二烯(HXD)或双官能二烯烃分子。其中,1,3-环己二烯(ATRP)和二环庚二烯(BCDH)也可用作形成多孔的介电层的成孔剂。
本申请中的接触处理包括:采用旋涂、喷涂或浸泡的方式使二烯烃与介电层的表面接触;加热二烯烃以使得二烯烃与介电层的表面的材料发生交联反应。采用旋涂、喷涂或浸泡的方式使二烯烃与介电层的表面接触,再加热二烯烃之后,二烯烃会与介电层的表面的材料发生交联反应,进而二烯烃将进入到介电层的孔隙中,起到暂时阻塞介电层的孔隙的作用,这样,在形成金属盖层时,金属盖层的形成材料便不会再渗透进入介电层的孔隙中了。本申请通过使二烯烃与介电层表面的材料发生交联反应进而暂时阻塞介电层的孔隙,解决了现有技术中的金属盖层的形成材料容易渗透到介电层的孔隙中的问题,有效地避免了互连层出现漏电的情况。
上述二烯烃的原子之间具有大量的单键,这些单键比较容易断裂并形成官能团,如1,3-环己二烯的单键断裂后产生甲基基团(-CH3),这些官能团会与介电层中的官能团(例如Si-O或Si-H)发生交联,从而填充介电层的表面中的孔隙。
优选地,形成金属层的步骤包括:在凹槽内以及介电层的表面上形成金属预备层;对金属预备层进行化学机械抛光以形成金属层。金属层的形成方法为:先在介电层的凹槽内以及介电层的表面上形成金属预备层,再对该金属预备层进行平坦化处理直至介电层与金属层是平坦的。此处,进行平坦化处理的方法为化学机械抛光,根据实际情况,也可以选用研磨的方法进行平坦化处理。
化学机械抛光(CMP)是化学的和机械的综合作用,在一定压力及抛光浆料存在下,在抛光液中的腐蚀介质作用下工件表面形成一层软化层,抛光液中的磨粒对工件上的软化层进行磨削,因而在被研磨的工件表面形成光洁表面。这种化学机械抛光的方法既避免了由单纯机械抛光造成的表面损伤,又避免了单纯化学抛光易造成的抛光速度慢、表面平整度和抛光一致性差等的缺点。
优选地,在形成金属层之后,制作方法还包括:采用硅氧烷对介电层的表面进行处理。由于在形成金属层的过程中,需要对其进行化学机械抛光,这将会对介电层造成一定的损伤,使介电层丢失一部分甲基,本申请采用硅氧烷对介电层的表面进行处理,硅氧烷与介电层之间发生交联或键合反应,便可以弥补介电层损失的甲基。
优选地,硅氧烷为八甲基环四硅氧烷或四甲基环四硅氧烷。根据实际情况,也可以选用其他的硅氧烷。硅氧烷包括线性硅氧烷和环硅氧烷,八甲基环四硅氧烷和四甲基环四硅氧烷均为线硅氧烷。
优选地,在使二烯烃与介电层的表面进行接触处理后,制作方法还包括:对介电层进行等离子体处理。对介电层进行等离子体处理可以进一步地优化介电层表面的致密性。等离子处理主要是利用等离子体里面富含的离子、自由基等活性成分对待处理的表面进行活化,如对高分子材料的表面接枝聚合处理。
作为本申请中的一种优选的实施方式,等离子体为氦等离子体。等离子体又叫做电浆,是有部分电子被剥夺后的原子及原子被电离后产生的正负电子组成的离子化气体状物质,它广泛存在与宇宙中,常被视为是除去固、液、气外,物质存在的第四态。等离子体是一种很好的导电体,利用经过专门设计的磁场可以捕捉、移动和加速等离子体。
在本申请中,在形成金属盖层的步骤之后,制作方法还包括:对介电层的表面进行紫外光照射处理以去除介电层的表面中的二烯烃。由于互连层在应用的过程中,介电层中的孔隙是不能被阻塞的,于是,对介电层的表面进行紫外光照射处理,这样可以使二烯烃与介电层的表面的材料间交联断开,从而使二烯烃从介电层的孔隙中移出。此处,也可以采用热、电子束照射或化学能量的方法对介电层的表面中的二烯烃进行处理。
优选地,介电层的材料选自氟硅玻璃、磷硅玻璃或硼硅玻璃中的任一种或多种。根据实际情况,介电层的材料还可以选用硼磷硅玻璃、三氧化二硅烷、纳米多孔硅、非晶氟化碳、聚酰亚胺中的一种或多种。优选地,介电层的材料为多孔的SiCOH。
在本申请中的一个实施方式中,金属盖层的材料选自钴或钌中的一种。优选地,金属层的材料为铜。根据实际情况,该金属层的材料也可以为铝。形成该金属层的方法为原子层沉积、电镀或物理气相沉积。根据实际情况,金属盖层的材料也可以选为镍,且该金属盖层可以采用电镀的工艺形成。电镀技术又称为电沉积,是在材料表面获得金属镀层的主要方法之一,其原理是在直流电场的作用下,在电解质溶液(镀液)中由阳极和阴极构成回路,使溶液中的金属离子沉积到阴极镀件表面上的过程。
根据本申请的第二个方面,提供了一种互连层,互连层由上述的互连层的制作方法制成。这种互连层中的介电层的孔隙中没有渗透入形成金属盖层的材料,因而,这种互连层不容易出现漏电的情况。
另外,本申请还提供了一种半导体器件,包括至少一层互连层,互连层由上述的互连层的制作方法制成。这种半导体器件中的互连层不容易出现漏电的情况,故这种半导体器件的性能良好。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
解决了现有技术中的金属盖层的形成材料容易渗透到介电层的孔隙中的问题,有效地避免了互连层出现漏电的情况。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (14)

1.一种互连层的制作方法,其特征在于,包括:
在半导体衬底上形成具有凹槽的介电层;
在所述凹槽内形成金属层;
填充所述介电层的表面中的孔隙;
在所述介电层的表面及所述金属层的表面上形成金属盖层;
其中,使二烯烃与所述介电层的表面进行接触处理以填充所述介电层的表面中的孔隙。
2.根据权利要求1所述的互连层的制作方法,其特征在于,所述二烯烃为1,3-环己二烯或二环庚二烯。
3.根据权利要求2所述的互连层的制作方法,其特征在于,所述接触处理包括:
采用旋涂、喷涂或浸泡的方式使所述二烯烃与所述介电层的表面接触;
加热所述二烯烃以使得所述二烯烃与所述介电层的表面的材料发生交联反应。
4.根据权利要求1所述的互连层的制作方法,其特征在于,形成所述金属层的步骤包括:
在所述凹槽内以及所述介电层的表面上形成金属预备层;
对所述金属预备层进行化学机械抛光以形成所述金属层。
5.根据权利要求4所述的互连层的制作方法,其特征在于,在形成所述金属层之后,所述制作方法还包括:
采用硅氧烷对所述介电层的表面进行处理。
6.根据权利要求5所述的互连层的制作方法,其特征在于,所述硅氧烷为八甲基环四硅氧烷或四甲基环四硅氧烷。
7.根据权利要求1所述的互连层的制作方法,其特征在于,在使二烯烃与所述介电层的表面进行接触处理后,所述制作方法还包括:
对所述介电层进行等离子体处理。
8.根据权利要求7所述的互连层的制作方法,其特征在于,所述等离子体为氦等离子体。
9.根据权利要求1所述的互连层的制作方法,其特征在于,在形成所述金属盖层的步骤之后,所述制作方法还包括:
对所述介电层的表面进行紫外光照射处理以去除所述介电层的表面中的二烯烃。
10.根据权利要求1至9中任一项所述的互连层的制作方法,其特征在于,所述介电层的材料选自氟硅玻璃、磷硅玻璃或硼硅玻璃中的任一种或多种。
11.根据权利要求1至9中任一项所述的互连层的制作方法,其特征在于,所述金属盖层的材料选自钴或钌中的一种。
12.根据权利要求1至9中任一项所述的互连层的制作方法,其特征在于,所述金属层的材料为铜。
13.一种互连层,其特征在于,所述互连层由权利要求1至12中的任一项所述的互连层的制作方法制成。
14.一种半导体器件,包括至少一层互连层,其特征在于,所述互连层由权利要求1至12中的任一项所述的互连层的制作方法制成。
CN201410206393.1A 2014-05-15 2014-05-15 半导体器件、互连层和互连层的制作方法 Active CN105097658B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410206393.1A CN105097658B (zh) 2014-05-15 2014-05-15 半导体器件、互连层和互连层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410206393.1A CN105097658B (zh) 2014-05-15 2014-05-15 半导体器件、互连层和互连层的制作方法

Publications (2)

Publication Number Publication Date
CN105097658A CN105097658A (zh) 2015-11-25
CN105097658B true CN105097658B (zh) 2018-05-25

Family

ID=54577789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410206393.1A Active CN105097658B (zh) 2014-05-15 2014-05-15 半导体器件、互连层和互连层的制作方法

Country Status (1)

Country Link
CN (1) CN105097658B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662620A (zh) * 2002-06-20 2005-08-31 印芬龙科技股份有限公司 在芯片制造过程中密封多孔材料的方法及该方法所使用的化合物
CN1788347A (zh) * 2001-12-13 2006-06-14 国际商业机器公司 多孔低k介质互连结构
CN1302532C (zh) * 2000-09-13 2007-02-28 希普利公司 电子组件制造方法
CN1957108A (zh) * 2004-03-31 2007-05-02 应用材料公司 低k纳米多孔膜的多阶段固化方法
CN101443894A (zh) * 2005-11-23 2009-05-27 德克萨斯仪器股份有限公司 在双镶嵌中集成多孔密封衬垫的方法和器件
CN103094199A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 金属互连结构的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291897B2 (en) * 2003-10-30 2007-11-06 Texas Instruments Incorporated One mask high density capacitor for integrated circuits
US7273813B2 (en) * 2005-02-08 2007-09-25 Applied Materials, Inc. Wafer cleaning solution for cobalt electroless application
US20100176513A1 (en) * 2009-01-09 2010-07-15 International Business Machines Corporation Structure and method of forming metal interconnect structures in ultra low-k dielectrics
US8314005B2 (en) * 2010-01-27 2012-11-20 International Business Machines Corporation Homogeneous porous low dielectric constant materials
KR20110119399A (ko) * 2010-04-27 2011-11-02 삼성전자주식회사 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법
US8541301B2 (en) * 2011-07-12 2013-09-24 International Business Machines Corporation Reduction of pore fill material dewetting
CN102938393B (zh) * 2012-11-28 2015-06-10 上海华力微电子有限公司 铜金属覆盖层的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302532C (zh) * 2000-09-13 2007-02-28 希普利公司 电子组件制造方法
CN1788347A (zh) * 2001-12-13 2006-06-14 国际商业机器公司 多孔低k介质互连结构
CN1662620A (zh) * 2002-06-20 2005-08-31 印芬龙科技股份有限公司 在芯片制造过程中密封多孔材料的方法及该方法所使用的化合物
CN1957108A (zh) * 2004-03-31 2007-05-02 应用材料公司 低k纳米多孔膜的多阶段固化方法
CN101443894A (zh) * 2005-11-23 2009-05-27 德克萨斯仪器股份有限公司 在双镶嵌中集成多孔密封衬垫的方法和器件
CN103094199A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 金属互连结构的制造方法

Also Published As

Publication number Publication date
CN105097658A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN100403514C (zh) 半导体元件及其制造方法
US7510982B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US7972976B1 (en) VLSI fabrication processes for introducing pores into dielectric materials
US8889544B2 (en) Dielectric protection layer as a chemical-mechanical polishing stop layer
TW200428493A (en) Ultra low k (ulk) SiCOH film and method
US20060276030A1 (en) Novel method to implement stress free polishing
US9153480B2 (en) Interconnect structure and fabrication method
CN102394215A (zh) 一种多层金属-氧化硅-金属电容的制作方法
CN100539071C (zh) 用于形成低介电常数氟掺杂层的方法
CN105097658B (zh) 半导体器件、互连层和互连层的制作方法
Chen et al. Optimized chemical mechanical polishing of Parylene C for high-density wiring in flexible electronics
TWI254716B (en) Semiconductor device and semiconductor package
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
US6998325B2 (en) Method for manufacturing semiconductor device
CN1406107A (zh) 一种改善有机低介电常数层附着力的表面处理方法
KR20040005920A (ko) 적층 구조물 및 이의 제조 방법
JP5605275B2 (ja) 半導体装置の製造方法
CN104241194B (zh) 半导体互连结构及其制作方法
US20050136643A1 (en) Dielectric film forming method for semiconductor device and semiconductor device
JP7464099B2 (ja) 配線基板および配線基板の製造方法
Lee et al. Trench Filling Properties of Low k Insulated Layer Using Vacuum Ultraviolet Light-CVD
CN111363183B (zh) 复合膜及其制备方法
CN102437024A (zh) 一种多层金属-氧化硅-金属电容的制作方法
JP3843275B2 (ja) 半導体装置の製造方法
CN104952707B (zh) TiN复合硬掩膜、用于形成互连层结构的硬掩及互连层的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant