CN1488170A - 用于旋转刻蚀平面化电子部件的平面化层及其使用方法 - Google Patents

用于旋转刻蚀平面化电子部件的平面化层及其使用方法 Download PDF

Info

Publication number
CN1488170A
CN1488170A CNA028039874A CN02803987A CN1488170A CN 1488170 A CN1488170 A CN 1488170A CN A028039874 A CNA028039874 A CN A028039874A CN 02803987 A CN02803987 A CN 02803987A CN 1488170 A CN1488170 A CN 1488170A
Authority
CN
China
Prior art keywords
layer
conductive layer
protective layer
protective
complanation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028039874A
Other languages
English (en)
Inventor
S・穆克赫尔吉
S·穆克赫尔吉
尔特
J·莱维尔特
炊
D·穆贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/768,439 external-priority patent/US6696358B2/en
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN1488170A publication Critical patent/CN1488170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • C23F3/06—Heavy metals with acidic solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

一种电子部件，预期包括衬底层(110)，连接到衬底层(110)的电介质层(120)，连接到电介质层(120)的阻挡层(130)，连接到阻挡层(130)的导电层(140)；以及连接到导电层(140)的保护层(150)。一种电子部件的制造方法，包括以下步骤：提供衬底(110)，将电介质层(120)连接到衬底(110)上，将阻挡层(130)连接到电介质层(120)上，将导电层(140)连接到阻挡层(130)上，以及将保护层(150)连接到导电层(140)上。一种平面化电子部件的导电表面的方法，包括以下步骤：将保护层(150)引入或连接到导电层(140)上，在导电层(140)上分布保护层(150)，固化保护层(150)，将刻蚀溶液引入到导电层(140)上，以及将导电表面刻蚀成基本平坦。

Description

用于旋转刻蚀平面化电子部件的平面化层及其使用方法
本申请为题目为“用于平面化的粘性保护覆盖层(ViscousProtective Overlays for Planarization)”(没有依照申请日分配的序列号)U.S.实用新型申请中部分的延续，这里引入其全部内容作为参考。
发明领域
本发明的领域为平面化和电子部件。
发明背景
电子部件越来越多地用在消费和商用电子产品中。这些消费品和商品的一些例子为电视、计算机、蜂窝电话寻呼机(cell phonepager)、掌上型管理器、便携收音机、汽车音响、或遥控装置。随着对这些消费和商用电子产品需求的增加，还存在对于消费者和商用者来说这些相同的产品变得越来越小的要求。
随着这些产品尺寸的降低，包括产品的部件必须变得越来越小。需要减小尺寸或缩小比例的这些产品的一部分例子为印刷电路或布线板、电阻器、布线、键盘、触摸垫(pad)以及芯片封装。
当电子部件尺寸变小或者比例缩小时，在较大部件中存在的任何缺陷会在缩小比例的部件中放大。由此，如果可能，在将部件缩小比例用于较小电子产品中之前，应该识别和校正存在或可能存在于较大部件中的缺陷。
为了识别和校正电子部件中的缺陷，应分解并分析部件、使用的材料以及制造这些部件的制造工艺。有时电子部件由多层材料组成，例如金属、聚合物、金属合金、无机材料或有机金属材料。材料层经常很薄(厚度在小于1毫米的数量级)并且很脆弱。
随着集成电路(IC)变得越来越小并且性能越来越先进，有必要增加晶片上的部件密度，同时增加集成电路实现其功能的速度。在其它情况之中，增加部件密度需要降低晶片上导电沟槽和通孔(“互连”)的尺寸。然而，对于相同的导电材料，减小了承载电流的导体截面增加了电阻，降低了电路性能并增加了互连发热。由此，制造这些集成电路的材料和方法需要评估并可能由性能更好的材料及制造方法代替。
常规的IC技术使用钨(W)和铝(Al)互连和/或含这些材料的合金。钨和铝以及它们的合金具有足够的电导率用在电子部件中，但未来一代的IC将优选使用更高电导率的材料，例如铜(Cu)。
铜具有以下几个优点使它成为电子部件中使用的理想材料：a)除铜具有纯银之外所有金属中的最高电导率，b)铜容易焊接，c)铜在自然环境中具有优良的耐刻蚀性。铜合金也被认为是用在电子部件中的优良合金。Harper，Charles A.ed.，电子封装和互连手栅( Electronic Packaging and Interconnect Handbook)SecondEdition，McGraw-Hill(New York)，1997。铜也具有容易扩散-容易且广泛地扩散穿过IC制造中使用的其它材料的缺点，严重地降低了IC性能。为了控制铜扩散到电介质材料内，特别是如果电介质材料为多孔，那么在铜淀积(或淀积任何“具有铜特征”的导电材料)之前淀积阻挡材料或各层以阻止铜或另一种导电材料扩散到周围的材料或电介质材料内。
一旦制备了层状材料，需要平面化以提供平坦光滑的表面，可以用现代的IC部件需要的精确度构图和刻蚀。本领域中公知如化学机械抛光(CMP)等的接触平面化在教科书中详细地介绍，例如Joseph M.Steigerwald，Shyam P.Murarka and Ronald J.Gutman的微电子材料的化学机械抛光( Chemical Mechanical Planarization of Microelectronic Matefials)(1997)。CMP利用抛光垫机械接触晶片，用置于抛光垫和晶片之间的磨料浆平面化晶片。抛光垫相对于晶片的相对运动(通常为旋转)导致通过机械磨损抛光晶片。通过将蚀刻液施加到晶片上进行晶片的化学蚀刻。
如旋转刻蚀平面化(SEP)的非接触平面化为平面化的另一方法，从而不存在晶片表面的机械磨损。仅通过施加合适的化学试剂进行平面化工艺。旋转刻蚀平面化的工艺介绍在US专利申请09/356,487中，在这里引入其全部内容作为参考。非接触平面化和旋转刻蚀平面化的方案已报道并介绍在下面的公开物中：J.Levert，S.Mukherjee和D.DeBear，“用于铜镶嵌互连的旋转刻蚀平面化工艺(Spin EtchPlanarization Process for Copper Damascene Interconnects)”Proceedings of SEMI Technology Symposium 99，12月1-3，1999，4-73到4-82页；J.Levert，S.Mukherjeev，D.DeBear和M.Fury，“一种用于双镶嵌铜互连的新型旋转刻蚀平面化工艺(A NoVelSpin-Etch Plaharization Process for Dual-Damascene CopperInterconnects)” Electrochemical Society Conference，10月 1999，p.162ff；Shyama P.Mukherjee，Joseph A.Levert，和DonaldS.DeBear，“采用旋转刻蚀工艺的铜镶嵌互连的平面化：一种化学方法(Planarization of Copper Damascene Interconnects bySpin-Etch Process：A Chemical Appfoach)” MRS Spring Meeting， San Francisco，California，April 27，2000和Donald S.DeBear，Joseph A.Levert和Shyama Mukherjee，“用于双镶嵌互连结构的旋转刻蚀平面化(Spin-Etch Planarization for Dual-DamasceneInterconnects Structures)” Solid State Technology，3月2000，43(3)53-60页，包括以上引证的所有参考。
非接触平面化具有显著的缺点：表面缺陷和不完整之处(imperfections)受到平面化工艺的影响，并且不完整之处或缺陷中的部分导电层被不希望地除去，导致类似碟形的几何图形。碟形为除去场区导电层和场区上覆盖的阻挡层常见并且不希望的副作用。换句话说，抛光或平面化工艺磨损了不完整之处的顶部，但也可以磨损不完整之处的裂缝，造成表面含有持续的不完整之处，尽管进行了平面化技术。
因此，需要改善在集成电路的制造中使用的平面化技术，以便随着平面化表面，导电层中的不完整之处和表面缺陷没有被除去或最低程度地被除去。此外，重要的是改进的平面化技术没有阻碍或破坏集成电路的表面积层(build-up)工艺。
发明概述
预期(contemplated)的电子部件包括a)衬底层，b)连接到衬底层的电介质材料或层，c)连接到电介质材料或层的阻挡层，d)连接到阻挡层的导电层；以及e)连接到导电层的保护层。
这里预期的电子部件可以通过以下步骤制造：a)提供衬底；b)将电介质层连接到衬底上；c)将阻挡层连接到电介质材料或层；d)将导电层连接到阻挡层；以及e)将平面化层(planarizer)或可被平面化的保护层连接到导电层。之后保护层可以固化到需要的硬度。
平面化电子部件导电表面的方法可包括a)将保护层引入或连接到导电层上；b)在导电层上分散和平面化保护层；c)固化保护层；d)将刻蚀溶液引入到导电层上；以及e)将导电表面刻蚀成基本的平面度。
结合附图，从下面本发明的优选实施例的详细说明中，本发明的各种目的、特点、方案和优点将变得很明显，附图中相同的数字表示相同的部件。
附图简介
图1示出了平面化之前常规的镶嵌金属互连结构的示意图。
图2示出了表面被抛光并且所有不完整之处被除去的常规部件的示意图。
图3示出了常规层状材料的示意图。
图4示出了曝光之后通过随后的平面化除去阻挡层并除去足够的导电材料或层以保持填充的金属特征和电介质的共平面性的常规层状材料的示意图。
图5示出了本发明的预期实施例的示意图。
图6示出了本发明的预期实施例的示意图。
图7示出了平整度与以微米为单位的特性尺寸之间曲线图。
详细说明
现有技术的图1示出了平面化之前常规镶嵌金属互连结构的示意图，包括：a)衬底层110，b)连接到衬底层110的电介质材料或层120，c)连接到电介质层120的阻挡层130，以及d)连接到阻挡层130的导电层140。这种类型的常规互连结构可以在几种典型的电子部件中找到。
通常通过如光刻和等离子体刻蚀等技术构图图1中的电介质材料或层120。(注意：在整个本说明书中术语“电介质材料”和“电介质层”可以互换)。阻挡层130通常淀积在已构图的电介质上，之后淀积导电层140。常规的阻挡层130包括钽/氮化钽(Ta/TaN)，并且可以和铜导电层140一起使用。
这些常规部件中的导电层含有当堆积层状部件时可以导致显著问题的不完整之处。图1示出了好象在导电层140表面上的不完整之处160。由于导电层保形地施加到由下面的阻挡材料和电介质材料形成的沟槽和通孔的表面形貌，产生表面形貌的不完整之处。
理想地，要校正常规电子部件中的不完整之处160，通过一些方法平面化或抛光导电层的表面，例如机械抛光、化学抛光或化学机械抛光。图2示出了表面被抛光并且除去了所有的不完整之处的理想情况。完美的平面化除去铜直到导电层140的上或抬高(elevated)表面142与场区上阻挡层130的上表面132共平面，在该处，刻蚀终止。理想的平面化以与导电层140相同的速率也除去了阻挡层130，基本上1∶1的选择率。
然而，实际上随着表面被平面化，导电层140中的不完整之处160受平面化工艺影响，不完整之处160中的部分导电层140被不希望地除去，导致碟形的几何图形，称做“碟形化”。由于碟形化和表面形貌缺陷可以产生不完整之处160。碟形化为除去过量导电材料期间非有效的平面化工艺的结果。(参见图3)。碟形化为除去场区导电层140和覆盖场区的阻挡层130时常见并且不希望的副作用。换句话说，抛光或平面化工艺磨损了不完整之处的顶部，但也可以磨损不完整之处的裂缝。此外，经常使用的刻蚀剂没有以与导电层140相同的速率除去阻挡层130，造成额外形成表面缺陷。
图4示出了曝光之后通过随后的平面化除去阻挡层130并除去足够的导电材料或层140以保持填充的金属特征和电介质层120的共平面性的另一常规层状材料的示意图。如果除去阻挡层130和导电层140期间平面化工序获得了基本上1∶1的选择率，那么可以在一个步骤中实现直接的平面化。然而，对于任何平面化工艺这都是相当理想的结果。任何实际的平面化工艺，例如这里公开的，必须考虑碟形化和表面形貌缺陷的影响。
图5示出了这里预期的电子部件10的优选实施例，包括a)衬底层110，b)连接到衬底层110的电介质材料层120，c)连接到电介质层120的阻挡层130，d)连接到阻挡层130的导电层140；以及e)连接到导电层140的保护层150。
如这里使用的，术语“电子部件”是指为电子器件的一部分的部件，例如电路板、电容器、电阻器、芯片封装、层状集成电路或电感器。优选电子部件10包括电路板或层状集成电路。
在本实施例中，衬底层110设计成a)在电子部件10内起作用，和b)支撑电介质层120。衬底可以实质上包括其上可以淀积化合物或电介质材料的任何物质，以及这里预期的类似层状结构的重复层。例如，预期的衬底包括金属和非金属、导体和非导体、柔性和非柔性材料、吸收性和不吸收性材料、平坦和弯曲材料、织物和非织物材料以及大和小的物体。特别优选的衬底为电路板、纸、玻璃、以及金属物体。在优选实施例中，衬底包括硅、硅-锗、镓-砷、磷化铟、石英或蓝宝石晶片，其中硅晶片最优选。
术语“介电常数”是指在1MHz到2GHz估算的材料的介电常数，除非与上下文不一致的其它情况。预期电介质层120的介电常数值小于3.0。在优选实施例中，介电常数值小于2.5，在更优选实施例中，介电常数的值小于2.0。
可以设计电介质材料或电介质层120(术语“电介质材料”和“电介质层”可以互换)以满足几个设计目标，例如支撑衬底层110和阻挡层130，同时保持较低的介电常数。电介质层120可以通过适当的工艺连接到衬底层110，例如使用粘合剂、氢键结合、静电相互作用、范德瓦尔斯力以及库伦力相互作用。电介质材料120也可以是多孔或无孔，取决于部件的结构、电和介电需要。
如图6中所示引入到电子部件10内的多孔电介质层120为含有如有机、无机或有机金属化合物的固体成分以及多个气孔的电介质层。这里使用的措词“气孔”是指物质用气体代替的体积。气体的组分通常没有限制，合适的气体包括较纯的气体及其混合物，包括空气。气孔125通常为球形，但可以或者或附加地具有任何合适的形状，包括管状、薄片状、圆盘状、或其它形状。同样预期气孔125具有任何合适的直径。另外预期至少一些气孔125与相邻的气孔125相连以形成具有大量相连或“开口”多孔结构。气孔125优选具有小于1微米的平均直径，更优选具有小于100纳米的平均直径，更优选具有小于10纳米的平均直径。还预期气孔125可均匀或随机地分布在电介质层120内。在优选实施例中，气孔125均匀分布在电介质层120内。
电介质材料或层120可以由无机、有机或有机金属化合物以及这些材料的混合物组成。预期的无机化合物的例子为硅酸盐、铝酸盐以及含有过渡金属元素的化合物。有机化合物的例子包括聚亚芳基醚、聚酰亚胺以及聚酯。预期的有机金属化合物的例子包括聚(二甲基硅氧烷)、聚(乙烯基硅氧烷)、以及聚(三氟丙基硅氧烷)。
电介质材料120还可包括大量(substantially)的聚合材料、大量的单体材料或聚合物和单体材料的混合物，取决于需要的最终电介质组分、需要的电特性以及需要使用的电介质材料。同样预期电介质材料120可以由非晶、交联、晶体、或分支聚合物组成。电介质材料120的优选成分为无机聚合物。电介质材料120的更优选成分为无机、交联的聚合物，是由于增加了耐久性和聚合物强度。术语“交联”是指通过化学相互作用至少两个分子或长分子的两部分结合在一起的工艺。这种相互作用可以多种不同的方式发生，包括形成共价键、形成氢键、疏水性、亲水性、离子或静电相互作用。此外，分子相互作用的特点还在于分子和它自身之间或者两个或多个分子之间至少暂时的物理连接。
预期的聚合物还包括多种官能或结构组成部分，包括芳香系统以及卤代族。此外，合适的聚合物具有许多构形，包括均聚物和杂聚物。此外，备选的聚合物可以具有多种形式，例如线形、分支、超分支或三维。预期聚合物的分子量跨越较宽的范围，通常在400道尔顿和400000道尔顿或更多之间。在优选实施例中，电介质材料120包括无机分子或聚合物。在最优选的实施例中，电介质材料120包括聚硅酸盐。
电介质材料120可以附加地或或者包括单体以便满足某些设计目标和/或结构要求。这里使用的术语“单体”是指能够与自身形成共价键的任何化学化合物或以重复方式的化学性质不同的化合物。单体之间重复地形成键产生线形、分支、超分支或三维的产品。此外，单体自身包括重复组合的块，当聚合时，由这种单体形成的聚合物称做“块聚合物”。单体可属于包括有机金属或无机分子的多种化学种类的分子。预期的有机金属单体的例子为八甲基环四硅氧烷、甲苯环四硅氧烷、六甲基二硅氮烷(hexanethyldisilazane)以及三乙基氧硅烷(triethyoxysilane)。预期的无机单体的例子包括四乙氧基硅烷或铝异丙氧化物。单体的分子量在约40道尔顿和20000道尔顿之间显著改变。然而，特别是当单体包括重复组合的块时，单体可具有更高的分子量。单体还可包括额外的族，例如交联使用的族。
在另一备选实施例中，许多其它含硅材料预期作为电介质材料120的成分，包括胶体氧化硅、热解法二氧化硅、硅氧烷、硅倍半氧烷(silsequioxanes)以及溶胶-凝胶衍生的单尺寸颗粒的氧化硅。合适的含硅化合物优选具有100nm以下的尺寸，更优选10nm以下，最优选5nm以下。还预期电介质材料120可包括除含硅材料之外的材料，包括有机、有机金属或部分无机材料，只要这种材料可以至少部分溶解在不能溶解电介质材料120的溶剂中。例如，合适的有机材料为聚苯乙烯和聚氯乙烯。预期的有机金属例如为八甲基环四硅氧烷。预期的无机材料例如为KNO3。
此外，可以选择有机和无机化合物以便用不溶解电介质材料120的有机成分的溶液至少部分溶解无机成分。例如，可以用稀释的HF溶液溶解胶体氧化硅，同时不溶解如聚亚芳香醚的有机聚合物。
在一些优选实施例中，电介质材料120包括预期的、制造的或由Honeywell公司公开的电介质材料，包括但不限于：a)FLARE(聚(亚芳香醚))，例如在US专利5959157，US5986045，US6124421，US6156812，US6172128，US6171687，US6214746以及待审申请09/197478，09/538276，09/544504，09/741634，09/651396，09/545058，09/587851，09/618945，09/619237，09/792606中公开的化合物，b)GX3(金刚烷基材料)，例如待审申请09/545058中显示的，c)纳米多孔氧化硅材料和基于氧化硅的化合物，例如在US专利6022812，US6037275，US6042994，US6048804，US6090448，US6126733，US6140254，US6204202，US6208014，以及待审申请09/046474，09/046473，09/111084，09/360131，09/378705，09/234609，09/379866，09/141287，09/379484，09/392413，09/549659，09/488075，09/566287以及09/214219中公开的化合物，在这里引入它们的全部内容作为参考。
通过任何合适的工艺将阻挡层130连接到电介质材料120，例如使用粘合剂、氢键结合、静电相互作用、范德瓦尔斯力以及库伦力相互作用。阻挡层130可以包括任何合适的材料或能够满足几个和一些冲突设计目标的材料，例如a)成功地保护电介质层120不受导电层140的任何扩散，b)作为“刻蚀终止”，指示出导电场平面化步骤的终点，c)和导电层材料140以1∶1的选择率与蚀刻化学物质反应和/或d)根本不与刻蚀化学物质反应，由此当刻蚀化学物质达到阻挡层130时，没有阻挡层130被除去。预期的阻挡层130包括钽、氮化钽、钛、氮化钛、氮化钨、钨钴磷以及镍。在优选的实施例中，阻挡层130包括钽、氮化钽或钽/氮化钽(Ta/TaN)叠层。
通过任何合适的淀积法，例如电淀积、化学汽相淀积(CVD)、等离子体汽相淀积(PVD)以及填充淀积将导电层140施加并连接到阻挡层130。这里使用的填充淀积为施加导电层140以填充互连结构(通孔和沟槽)并在结构之间涂覆平坦的“场”区，得到覆盖整个电介质层120和阻挡层130的导电层140的工艺。填充淀积通常产生导电层140的非平面表面形貌，是由于被涂覆或填充的下面电介质层120结构的尺寸发生变化。
导电层140通常包括金属、金属合金、导电聚合物、导电复合物材料以及任何其它合适的导电材料。这里使用的术语“金属”是指在元素周期表的d块(block)和f块中的那些元素，以及具有类金属性质的那些元素，例如硅和锗。这里使用的短语“d块”是指具有填充环绕元素原子核的3d，4d，5d和6d轨道的电子的那些元素。这里使用的短语“f块”是指具有填充环绕元素原子核的4f和5f轨道的电子的那些元素，包括镧系元素和锕系元素。优选的金属包括钛、硅、钴、铜、镍、铁、锌、钒、铝、锡、铬、铂、钯、金、银、钨、钼、铈、钷以及钍。更优选的金属包括铝、钛、硅、铜、镍、铂、锡、金、银和钨。最优选的金属包括铜、铝和钨。术语“金属”包括合金、金属/金属复合物、金属陶瓷复合物、金属聚合物复合物以及其它金属复合物。
通过任何合适的工艺将保护层150连接到导电层140，例如使用粘合剂、氢键结合、静电相互作用、范德瓦尔斯力以及库伦力相互作用。
保护层150同样预期成为保护或钝化覆盖层，可以是平面化层或可被平面化并最初或在工艺的一些阶段作为液体连接到导电层140，但通过采用固化工艺转变成较硬或固体保护层。可以通过多种工艺将保护层150淀积在导电层140上，包括电镀、旋转淀积、蒸发淀积、化学镀、溅射/PVD、PECVD、CVD和/或带有或不带有偏压的真空蒸发。
保护层150可以由无机、有机、或有机金属化合物、金属和金属合金以及这些材料的混合物组成。预期的无机和有机化合物可以是具备以下特点的化合物a)能够在连接的导电层140被刻蚀的同时，可以控制地刻蚀，以及b)在开始刻蚀步骤之前平面化导电层140。平面化导电层140包括a)低粘度并且高表面张力地熔化以流动形成在导电层140上的材料，和/或b)施加到导电层140上之后在导电层140上可以自催化或自固化到需要的硬度，或者可以机械地平面化的液体材料。(参见“用于集成电路平面化的改进的设备和方法(ImprovedApparatus and Methods for Integrated CircuitPlanarization)”，Endisch，Levert等人；contactplanarizationdevice and apparatus)。预期的无机化合物的例子为硅酸盐、铝酸盐、硅氧烷化合物、HOSP化合物，例如由Honeywell International公司可商业得到的，或者公开在共同转让的作为参考引入的US专利6020410，6043330，5973095中，玻璃上旋涂化合物，例如Honeywell512B，以及含有过渡金属的化合物。有机化合物的例子包括聚亚芳香醚(FLARE材料)、聚酰亚胺、Accuflow混合物(Novalac树脂)、丙烯酸聚合物、聚乙酸乙烯酯、PMMA、聚十八烷基甲基丙烯酸酯、聚乙烯吡啶、超强力胶水(氰基丙烯酸盐粘合剂)、PVB(polyvinylbuterol)以及聚酯。预期的有机金属化合物的例子包括聚(二甲硅氧烷)、聚(乙烯基硅氧烷)、以及聚(三氟丙基硅氧烷)。预期的金属和金属合金包括铜；液体金属，例如汞；无铅焊料、锡、锡刻蚀剂(HCl+HNO3)、镓和镓合金以及铋和铋合金(包括带铟的合金)、铟以及铟合金。
保护层150还包括大量的聚合材料、大量的单体材料或聚合物和单体材料的混合物，取决于需要的粘滞稠度、如果对保护层进行固化需要的最终稠度、以及需要的平面化和刻蚀特性。还预期保护层150可以由非晶、交联、晶体、或分支聚合物组成。
预期的聚合物还包括多种官能或结构组成部分，包括芳香系统以及卤代族。此外，合适的聚合物具有许多构形，包括均聚物和杂聚物。此外，备选的聚合物可以具有多种形式，例如线形、分支、超分支或三维。预期聚合物的分子量跨越较宽的范围，通常在400道尔顿和400000道尔顿或更多之间。在优选实施例中，保护层150包括无机分子或聚合物。在最优选的实施例中，保护层150包括聚硅酸盐。
保护层150还可以包括单体以便满足某些设计目标和/或结构要求，例如以前提到的。单体可以属于包括有机金属或无机分子的多种化学种类的分子。预期的有机金属单体的例子为八甲基环四硅氧烷、甲苯环四硅氧烷、六甲基二硅氮烷(hexanethyldisilazane)以及三乙基氧硅烷。预期的无机单体的例子包括四乙氧基硅烷或铝异丙氧化物。单体还包括额外的族，例如用于交联的族。
在另一备选实施例中，许多其它含硅材料预期作为保护层150的成分，包括胶体氧化硅、热解法二氧化硅、硅氧烷、硅倍半氧烷以及溶胶凝胶衍生的单尺寸颗粒的氧化硅。合适的含硅化合物优选具有100nm以下的尺寸，更优选10nm以下，最优选5nm以下。优选的含硅化合物包括Honeywell旋涂玻璃材料，例如Honeywell 314以及Honeywell 512B。
保护层150还包括低温熔化的金属或金属合金，优选无铅的，并产生环保的刻蚀副产品。包括这些金属或金属合金的保护层150必须具有低于400℃的熔化温度，考虑到晶片的热预算。预期的金属或金属合金不必与其上已被淀积的现有导电层140快速地形成合金或金属间化合物。额外的阻挡层可以淀积在导电铜层上，作为保护层的一部分，以防止覆盖层金属固态扩散的液体进入到导电材料内。镍为能成功地防止这种类型的扩散到导电层内的材料，这种类型的扩散会损伤导电层的最终电特性。
电子部件10可以通过以下步骤制备：a)提供衬底110；b)将电介质层120连接到衬底110上；c)将阻挡层130连接到电介质层120；d)将导电层140连接到阻挡层130；以及e)将保护层150连接到导电层140。保护层150可以固化到需要的硬度。
可以通过多种工艺将阻挡层130淀积到电介质层上，导电层140淀积在阻挡层130上，保护层150淀积在导电层140上，包括电镀、旋转淀积、蒸发淀积、化学镀、溅射/PVD、PECVD、CVD和/或带有或不带有偏压的真空蒸发。
可以通过外部作用到保护层150中材料的工艺固化保护层150，或者通过内部作用到保护层150中材料的工艺固化保护层150。外部工艺包括但不限于加热、辐射、气流、压力以及温度降低。内部工艺为发生在化合物自身内的工艺，例如交联、不通过外部力引发的组分之间的化学反应以及其它相关工艺。
平面化电子部件10的导电层150的方法可以包括a)将保护层140引入或连接到导电层150上；b)横过导电层140分散并平面化保护层150；c)固化保护层150；d)将刻蚀溶液170(未示出)引入导电层140上；以及e)将导电层140刻蚀成基本平坦。
可以通过多种工艺实现将保护层150引入或连接到导电层140上，包括电镀、旋转淀积、蒸发淀积、化学镀、溅射/PVD、PECVD、CVD，和/或带有或不带有偏压的真空蒸发。预期将实现保护层150以优先保护导电表面140的凹陷区域的量引入到导电表面140上。
通过电子部件10的相对运动来实现横过导电层140分散保护层150。相对运动预期为均匀旋转部件10，震动部件10，摇动部件10或其他来回移动部件10以分散保护层150。
固化保护层150预期为包括上述讨论的方法，包括外部和内部固化处理。外部处理包括但不限于加热、辐射或辐照、气流、压力、灰化(暴露在氧气、或氮气和氢气与氧气的混合气、或形成气体等离子体)，降温或上述固化处理的任意组合。内部处理为发生在化合物自身内部的处理，例如交联、在不是由外部力引发的组分之间的化学反应和其他相关处理。
通过任何合适的方式将刻蚀溶液170(未示出)引入到导电层140上，包括旋涂淀积、随机淀积、表面清洗、浸泡、点滴以及将刻蚀液170滚轧到表面上。常规和预期的刻蚀溶液包括以下一种或多种：HNO3、H3PO4、CH3COOH、HCl、铜和锌的氯化物、HBr、H2SO4以及HF。优选的刻蚀液包括：a)69重量％(wt％)/10体积％(vol％)HNO3、85wt％/50vol％的H3PO4以及98wt％/40vol％的CH3COOH；b)69重量％(wt％)/6体积％(vol％)HNO3、85wt％/70vol％的H3PO4以及98wt％/24vol％的CH3COOH；69重量％(wt％)/1.6体积％(vol％)HNO3、85wt％/53.9vol％的H3PO4以及98wt％/43.2vol％的CH3COOH；49wt％/1.3vol％的HF。
这里使用的短语“基本平坦”通常是指对于预期或需要的电子部件认为可接受的平面度。这里的基本平坦可以认为是至少0.6或60％的平面度，或者获得完美的平坦。在优选实施例中，基本平坦被认为是至少0.8或80％的平面度。在更优选的实施例中，基本平坦被认为是至少0.9或90％的平面度。
分析测试方法：通过KLA-Tencor HRP-220机械探针表面光度仪测量平面化。
实例
例1
淀积平面化层材料/保护层
通过真空蒸发1000埃厚镍阻挡层淀积在铜衬底/导电层上。通过真空蒸发在阻挡层上淀积厚度1.5μm包括66.3wt％铟和33.7wt％的铋作为共晶合金的平面化层材料/保护层。使用真空蒸发淀积设备淀积镍阻挡层和铟铋保护层形成晶片。该淀积设备使用电子束蒸发能够在真空气氛下淀积任何元素或合金金属。在淀积镍阻挡层和铟铋保护层之前使用偏压用氩气溅射预清洁铜衬底/导电层表面。预清洁之后淀积镍阻挡层和铟铋保护层，同时没有“破坏”或关闭真空。
也可以通过都比较经济的电镀和化学镀方法淀积以上讨论的阻挡层和导电层。电镀为集成电路工业将当今使用的现有镀铜技术简单地按比例扩大。与这里使用的类似，无铅焊料通常通过使用用于电子封装工业的电镀或化学镀选择开发，以消除来自焊料有害的铅。用这些方法也可以成功地淀积锡铜和铟锡合金。
平面化层/保护层回流工艺
含阻挡层和保护层的晶片预浸泡在85wt％的H3PO4中，并用去离子(DI)水漂洗以除去氧化的表面材料。在约280℃温度的热板上快速加热晶片，该温度远高于75℃的铟铋熔点，但远低于镍或铜的熔点或晶片衬底能够承受同时不损伤已存在的电学材料/结构的400℃。加热晶片直到铟铋熔化(小于2秒)，然后快速冷却晶片。最终的结构允许甚至很大特征或表面缺陷的表面平面化，即对于0.5μ深特征大于100μm。使用KLA-Tencor HRP-220机械探针表面光度仪测量最终的铟铋的平面化。在图7中总结了平面化结果。注意DoP为“平面化程度”的缩写，其中1.0为沟槽特征的完美平面化，0.0为没有平面化。与常规的方法相比，在以上提到的真空室内的原位回流改善了结果，具有较少的表面缺陷或特征。此外，电镀或化学镀淀积之后铟铋立即回流得到的结果好于常规的方法，具有较少的表面缺陷或特征。
牺牲深刻蚀InBi以平面化铜衬底/导电层
使用下面的刻蚀剂组合在烧杯中刻蚀铜、镍和铟/铋片：
A：4vol％HNO3(70wt％)；80vol％H3PO4(86wt％)；16vol％HBr(49wt％)
B：5vol％HNO3(70wt％)；79vol％H3PO4(86wt％)；16vol％HCl(37wt％)
对于每种类型的刻蚀剂混合物，各金属膜的刻蚀速率结果(埃/分钟)如下：
A：Cu＝2000；Ni＝1500；InBi＝4200
B：Cu＝2300；Ni＝1800；InBi＝5700
通过在设备中对全尺寸晶片进行刻蚀速率测试，对于所有的金属，晶片上的不均匀性将小于5％3-西格马。此外，通过在铟/铋平面化晶片上使用旋转刻蚀工艺，平面的铟/铋表面将以与镍和铜衬底相同的速率均匀地被刻蚀，得到平面的最终铜表面。一旦铜表面被平面化，所有牺牲的镍和铟/铋被除去，然后使用混合物A除去铜并抛光直到区域(field)上的Ta处停止。
例2
保护层的组分包括以下成分：胶状的氧化铜、铜氢磷酸盐、醋酸铜、硝酸铜和/或胶状的铜；以及具有胶凝/固化特性适合于作为这里限定的保护层的高粘性聚合物溶液，用做保护层的粘结剂或基质相(matrix phase)。聚合物粘结剂组分为掺杂有胶体氧化硅或勃姆石溶液的这种聚合物溶液的高分子量的聚乙烯、聚乙烯醇、聚乙烯吡咯烷酮的水溶液，以便于在合适的温度(优选接近室温)下一段时间内形成坚硬的凝胶体，并且同样减小了涂层的刻蚀速率以获得接近1∶1的铜刻蚀选择率。
当使用标准的刻蚀溶液时，如果旋涂层的所得刻蚀速率大于铜的，那么通过添加聚乙二醇或高分子量的聚乙烯氧化物(当使用聚乙烯基保护层时)可以改变标准刻蚀溶液的刻蚀特性。这种添加剂能降低旋涂保护层的刻蚀速率，但不改变铜刻蚀速率，可以获得1∶1的刻蚀选择率。
此外，当用含磷酸的刻蚀剂刻蚀时，在磷酸铜保护层中存在含磷酸盐族类似地有助于减小刻蚀速率。
存在如铜氢磷酸盐等的铜盐可以减少在铜界面铜的溶解，是由于刻蚀溶液产生这种类型的难溶解的磷酸铜。由此，界面处饱和的含铜化合物将作为化学抑制层。
例3
淀积平面化层材料/保护层
通过旋转轨迹分散在导电层上淀积包括Accuflow材料(Novalac树脂)的平面化层材料/保护层。之后立即施加Accuflow，卡盘的旋转速度上升以产生厚度1.5μm均匀的Accuflow层。所述上升和随后的热板烘焙驱散了使用Accuflow分散的溶剂，并且部分地回流了保护层。
平面化层/保护层固化、回流以及深刻蚀工艺
含保护层的晶片在炉中固化以驱散所有剩余的溶剂并完成了350℃温度下的Accuflow回流，该温度远低于铜的熔点，或晶片衬底能够承受同时不损伤预先存在的电学材料/结构的400℃。最终的结构允许甚至很大特征或表面缺陷的表面平面化，即对于0.5μ深特征大于100μm。使用KLA-Tencor HRP-220机械探针表面光度仪测量最终的Accuflow平面化。一旦固化，Accuflow和导体可以用1∶1的选择率刻蚀保持表面的平坦。
一旦铜表面被平面化并且所有的牺牲Accuflow材料被除去，然后使用混合物A完成除去铜并抛光直到区域上的Ta处停止。
例4
淀积平面化层材料/保护层
通过旋转轨迹分散在导电层上淀积包括Honeywell 512B(旋涂玻璃材料)的平面化层材料/保护层。之后立即施加Honeywell 512B，卡盘的旋转速度上升以产生厚度1.0μm均匀的512B层。所述上升和随后的热板烘焙驱散了使用512B分散的溶剂，并且部分地回流了保护层。
平面化层/保护层固化、回流以及深刻蚀工艺
含保护层的晶片在炉中固化以驱散所有剩余的溶剂并完成了350℃温度下的512B回流，该温度远低于铜的熔点，或晶片衬底能够承受同时不损伤预先存在的电学材料/结构的400℃。最终的结构允许甚至很大特征或表面缺陷的表面平面化，即对于0.5μ深特征大于100μm。使用KLA-Tencor HRP-220机械探针表面光度仪测量最终的Honeywell512B平面化。一旦固化，512B和导体可以用1∶1的选择率刻蚀保持表面的平面化。
一旦铜表面被平面化并且所有的牺牲Honeywell 512B材料被除去，然后使用混合物A完成除去铜并抛光直到区域上的Ta处停止。
例5
镓、镓铟、镓合金、以及铟合金(接近室温熔点)成功地蒸发淀积到裸露、覆层铜、构图的铜以及涂覆了覆层Ta的硅晶片。轮廓测定法表明淀积平面化了在构图的晶片上的小特征。
使用标准的旋转装置将熔化的材料旋涂到晶片上。晶片将静止几秒钟以允许熔化的金属流动填充凹槽，由此平面化晶片。然后冷却晶片至稍低于亚室温(小于20℃)以使金属平面化层凝固。温暖的溶液或温水可以和许多常见刻蚀剂(硝酸)一起使用以与铜1∶1的选择率从晶片除去金属平面化层，晶片具有周围仪器保持的亚环境温度。需要用活性酸或碱除去铜，同时用温暖的液体-甚至温水进行金属平面化层的去除，同时酸(不损伤金属平面化层)可用在刻蚀溶液中除去铜。
例6
可以施加类似盐或熔化的盐平面化层，例如BiONO3、B10H14、B(OH)3、HBO2-阿尔法、贝塔或伽马、醋酸铜、硝酸铜、FeCl3、LiClO4、Mg(OH)2、Mn(C2H3O2)*4H2O、KNO3、Ag2CO3、SO2(NH2)2、SNCl2、Zn(OH)2作为粉末或作为浆料旋涂以控制厚度。然后在受控的气氛中(真空或惰性气体)加热晶片以熔化盐同时不损伤已有的经构图的铜镶嵌结构。然后以与以上列出的熔化金属/金属平面化层类似的方式，熔化的盐流动到凹槽区域内，由此平面化已构图的铜结构。然后冷却晶片以重新凝固盐成为已构图的铜顶部上的平面化膜。然后配制刻蚀剂以除去铜，同时形成合适的水和/或酸组合物以与铜基本上1∶1的速率除去盐。
由此，公开了特定实施例和旋涂平面化层的应用以及制造旋涂平面化层的方法以及平面化的方法。然而显然对于本领域中的技术人员来说可以对已介绍的进行许多修改同时不脱离这里的发明性概念。因此，除了附带的权利要求书的精神之外，本发明的主体不受限制。此外，在说明书和权利要求书的解释中，所有的术语应该是与上下文一致的最广义方式中理解。特别是，术语“包括”和“包含”应理解为是指元件、部件或非排它方式中的步骤、指示参考的元件、部件或存在的步骤、或利用或与其它元件、部件或没有明确指出的步骤组合。

Claims (24)

1.一种电子部件，包括：
衬底层；
连接到衬底层的电介质材料；
连接到电介质材料的阻挡层；
连接到阻挡层的导电层；以及
连接到导电层的保护层。
2.根据权利要求1的电子部件，其中电介质材料是多孔的，并且介电常数小于3.0。
3.根据权利要求1的电子部件，其中阻挡层包括钽、氮化钽、叠层的钽/氮化钽夹层或氮化钨(WN)。
4.根据权利要求1的电子部件，其中导电层包括过渡金属。
5.根据权利要求4的电子部件，其中该过渡金属为铜。
6.根据权利要求1的电子部件，其中保护层包括粘性材料。
7.根据权利要求6的电子部件，其中当对粘性材料进行固化工艺时，粘性材料变硬。
8.根据权利要求1的电子部件，其中保护层不刻蚀导电层。
9.根据权利要求1的电子部件，其中保护层包括有机化合物、无机化合物、金属材料或无机金属盐。
10.一种电子部件的制造方法，包括：
提供衬底；
将电介质层连接到衬底上；
将阻挡层连接到电介质层；
将导电层连接到阻挡层；以及
将保护层连接到导电层，其中保护层被进一步平面化或作为平面化层。
11.根据权利要求10的方法，其中制造电子部件还包括固化保护层。
12.根据权利要求11的方法，其中固化保护层包括加热固化、辐照固化或加热固化和灰化的组合。
13.根据权利要求11的方法，其中固化保护层包括自催化或自固化。
14.一种平面化电子部件的导电表面的方法，包括：
提供衬底；
将电介质层连接到衬底上；
将阻挡层连接到电介质层；
将导电层连接到阻挡层；以及
将保护层连接到导电层，其中保护层可以平面化或可被平面化。
15.根据权利要求14的方法，其中将保护层连接到导电层还包括固化保护层到需要的硬度。
16.根据权利要求14的方法，其中将保护层引入到导电层上包括通过旋涂淀积引入。
17.根据权利要求14的方法，其中将保护层引入到导电层上包括通过电淀积、PVD、PECVD、CVD或真空蒸发引入。
18.根据权利要求14的方法，其中横过导电层分散保护层包括通过电子部件的相对运动来分散。
19.根据权利要求14的方法，其中固化保护层包括施加热、辐射或受控的固化。
20.根据权利要求14的方法，其中固化保护层包括自催化。
21.根据权利要求14的方法，其中引入刻蚀溶液包括旋转刻蚀。
22.根据权利要求14的方法，其中横过导电层分散和平面化保护层到基本平坦包括刻蚀到平整度为1.0。
23.根据权利要求14的方法，其中横过导电层分散和平面化保护层到基本平坦包括刻蚀到平整度为0.8。
24.根据权利要求14的方法，其中横过导电层分散和平面化保护层到基本平坦包括刻蚀到平整度为0.6。
CNA028039874A 2001-01-23 2002-01-22 用于旋转刻蚀平面化电子部件的平面化层及其使用方法 Pending CN1488170A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/768,439 US6696358B2 (en) 2001-01-23 2001-01-23 Viscous protective overlayers for planarization of integrated circuits
US09/768,439 2001-01-23
US09/847,766 US6600229B2 (en) 2001-01-23 2001-05-01 Planarizers for spin etch planarization of electronic components
US09/847,766 2001-05-01

Publications (1)

Publication Number Publication Date
CN1488170A true CN1488170A (zh) 2004-04-07

Family

ID=28678458

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028039874A Pending CN1488170A (zh) 2001-01-23 2002-01-22 用于旋转刻蚀平面化电子部件的平面化层及其使用方法

Country Status (5)

Country Link
EP (1) EP1354355A1 (zh)
JP (1) JP2004523898A (zh)
CN (1) CN1488170A (zh)
AU (1) AU2002237917A1 (zh)
WO (1) WO2002059966A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939796B2 (en) * 2003-03-14 2005-09-06 Lam Research Corporation System, method and apparatus for improved global dual-damascene planarization
US6821899B2 (en) * 2003-03-14 2004-11-23 Lam Research Corporation System, method and apparatus for improved local dual-damascene planarization
DE102006008261A1 (de) * 2006-02-22 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146991A (en) * 1999-09-03 2000-11-14 Taiwan Semiconductor Manufacturing Company Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer

Also Published As

Publication number Publication date
WO2002059966A8 (en) 2003-10-16
WO2002059966A1 (en) 2002-08-01
EP1354355A1 (en) 2003-10-22
AU2002237917A1 (en) 2002-08-06
JP2004523898A (ja) 2004-08-05

Similar Documents

Publication Publication Date Title
US6600229B2 (en) Planarizers for spin etch planarization of electronic components
TWI240297B (en) Method of forming a raised contact for a substrate
KR100434929B1 (ko) 공극이없는연속평탄화기판표면형성방법
JP5329786B2 (ja) 研磨液および半導体装置の製造方法
JP5533889B2 (ja) Ｃｍｐ研磨液及び研磨方法
WO2013112490A1 (en) Slurry for cobalt applications
TW200413509A (en) Polishing composition and polishing method thereof
KR20010067081A (ko) 연마 방법, 배선 형성 방법, 반도체 장치의 제조 방법 및반도체 집적 회로 장치
JP4901301B2 (ja) 研磨方法及び半導体装置の製造方法
JP4864402B2 (ja) 半導体装置の製造方法
KR101273705B1 (ko) Ｃｍｐ 연마액 및 이 ｃｍｐ 연마액을 사용한 기판의 연마 방법
US20040124438A1 (en) Planarizers for spin etch planarization of electronic components and methods of use thereof
CN1488170A (zh) 用于旋转刻蚀平面化电子部件的平面化层及其使用方法
Gutmann et al. Low dielectric constant polymers for on-chip interlevel dielectrics with copper metallization
KR102600276B1 (ko) 화학적 기계적 연마 방법
US7422700B1 (en) Compositions and methods of electrochemical removal of material from a barrier layer of a wafer
JP5573234B2 (ja) Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた基板の研磨方法
Kim et al. Semi-abrasive free slurry with acid colloidal silica for copper chemical mechanical planarization
TW582063B (en) Manufacturing method of damascene structure
KR20030086251A (ko) 전자 컴포넌트의 스핀 에칭 평탄화를 위한 평탄화기 및이를 이용한 방법
JP2011077115A (ja) 化学機械研磨用水系分散体および化学機械研磨方法
KR20180117609A (ko) 기판의 화학 기계적 연마 방법
CN100428453C (zh) 含有低k介电阻挡膜的互连结构及其制造方法
TW531469B (en) Chemical mechanical polishing method
Neirynck Copper/polymer damascene interconnects: Elimination of high-resistivity metallic liners

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication