JP2004523898A - 電子素子のスピンエッチ平坦化のための平坦化材およびその使用方法 - Google Patents

電子素子のスピンエッチ平坦化のための平坦化材およびその使用方法 Download PDF

Info

Publication number
JP2004523898A
JP2004523898A JP2002560195A JP2002560195A JP2004523898A JP 2004523898 A JP2004523898 A JP 2004523898A JP 2002560195 A JP2002560195 A JP 2002560195A JP 2002560195 A JP2002560195 A JP 2002560195A JP 2004523898 A JP2004523898 A JP 2004523898A
Authority
JP
Japan
Prior art keywords
layer
protective layer
electronic device
conductive layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002560195A
Other languages
English (en)
Other versions
JP2004523898A5 (ja
Inventor
マクハージー，シヤーマ
リーバート，ジヨージフ
デベアー，ドナルド
Original Assignee
ハネウエル・インターナシヨナル・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/768,439 external-priority patent/US6696358B2/en
Application filed by ハネウエル・インターナシヨナル・インコーポレーテツド filed Critical ハネウエル・インターナシヨナル・インコーポレーテツド
Publication of JP2004523898A publication Critical patent/JP2004523898A/ja
Publication of JP2004523898A5 publication Critical patent/JP2004523898A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • C23F3/06—Heavy metals with acidic solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

意図される電子素子は、基材層１１０と、基材層１１０に結合された誘電体層１２０と、誘電体層１２０に結合された障壁層１３０と、障壁層１３０に結合された導電層１４０と、導電層１４０に結合された保護層１５０とを備えている。電子素子を作成する方法は、基材１１０を設けるステップと、基材１１０に誘電体層１２０を結合するステップと、誘電体層１２０に障壁層１３０を結合するステップと、障壁層１３０に導電層１４０を結合するステップと、導電層１４０に保護層１５０を結合するステップとを含む。電子素子の導電性表面を平坦化する方法は、導電層１４０上に保護層１５０を導入または結合するステップと、導電層１４０にわたって保護層１５０を分散させるステップと、保護層１５０を硬化させるステップと、導電層１４０上にエッチング溶液を導入するステップと、導電性表面を実質的に平坦にエッチングするステップとを含む。

Description

【技術分野】
【０００１】
本願は、「Ｖｉｓｃｏｕｓ Ｐｒｏｔｅｃｔｉｖｅ Ｏｖｅｒｌａｙｅｒｓ ｆｏｒ Ｐｌａｎａｒｉｚａｔｉｏｎ」と題する米国特許出願の一部継続出願（出願日として通し番号が割り当てられていない）であり、その全体が参照により本明細書に援用される。
【０００２】
本発明の分野は、平坦化および電子素子である。
【背景技術】
【０００３】
電子素子は、ますます増加する多くの消費者電子製品および商業電子製品において使用されている。これら消費者製品および商業製品のいくつかの例は、テレビ受像機、コンピュータ、携帯電話ページャ、パームトップオーガナイザ、携帯ラジオ、カーステレオ、または遠隔制御である。これら消費者製品および商業製品に対する需要が増加するにつれて、これらの同じ製品が、消費者およびビジネスにとってより小さくまたより持ち運び易くなることに対する需要もまた存在している。
【０００４】
これら製品のサイズが小さくなる結果として、製品を構成する素子もまたより小さくならなければならない。サイズを小さくする、すなわち縮小する必要のある、これら素子のいくつかの例は、プリント回路またはワイヤリングボード、抵抗器、ワイヤリング、キーボード、タッチパッド、およびチップパッケージングである。
【０００５】
電子素子のサイズが小さくされ、すなわち縮小されると、より大きな素子に存在するどんな欠陥も、縮小された素子において強調されるようになる。したがって、より大きな素子に存在する、または、存在するであろう欠陥は、可能であれば、素子がより小さい電子製品のために縮小される前に、分類されて修正されるべきである。
【０００６】
電子素子の欠陥を確認し、修正するために、素子、使用される材料、およびこれら素子を作る製造プロセスが、分解され、解析されるべきである。電子素子は、場合によっては、金属、ポリマー、合金、無機材料、または有機金属材料などの複数の材料の層からできている。複数の材料の層は、しばしば、薄く（ミリメートル未満の程度の厚み）、壊れ易い。
【０００７】
集積回路（ＩＣ）はより小さくなり、性能に関してより進歩するに従って、ウェハ上での素子の密度を増加させ、一方で、集積回路がその機能を果たす速度を上げることが肝要である。素子密度を増加させることは、とりわけ、ウェハ上の導電性トレンチおよびビア（「内部接続部」）のサイズを小さくすることを必要とする。しかし、電流を運ぶ導体の断面積を減らすことは、同じ導電性材料に対する電気抵抗を増やし、電気抵抗の増加は、回路性能を劣化させ、内部接続部の加熱を増加させる。したがって、材料およびこれら集積回路を生産する方法は、評価される必要があり、よりよく動作する材料および生産方法と置き換える必要があるかもしれない。
【０００８】
従来のＩＣ技術は、タングステン（Ｗ）内部接続部およびアルミニウム（Ａｌ）内部接続部および／またはこれらの材料を含有する合金を使用する。タングステンおよびアルミニウムの両方およびそれらの合金は、電子素子において使用するために、適当な導電率を有するが、将来の世代のＩＣは、好ましくは、銅（Ｃｕ）などの高導電率材料を使用するであろう。
【０００９】
銅は、銅を電子素子で使用するのに理想的な材料にするいくつかの利点を有する。すなわち、ａ）銅は、純銀を除く任意の金属の中で最も高い導電率を有する。ｂ）銅は、容易にはんだ付けできる。ｃ）銅は、自然環境において優れた耐腐食性を有する。銅合金はまた、電子素子において使用するのに優れた合金と考えられている（Ｈａｒｐｅｒ，Ｃｈａｒｌｅｓ Ａ．編，Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ ａｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｈａｎｄｂｏｏｋ，Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ，ＭｃＧｒａｗ−Ｈｉｌｌ（Ｎｅｗ Ｙｏｒｋ），１９９７）。銅にはまた拡散性がある、すなわち、ＩＣの作製において通常使用される他の材料を通して容易にかつ広く拡散し、ＩＣの性能をひどく劣化させるという不都合がある。誘電体材料内への銅の拡散を制御するために、特に、誘電体材料が多孔性である場合、障壁材料または層を、銅の堆積（または、任意の「銅様の」導電性材料の堆積）の前に堆積して、周辺の材料または誘電体材料内への銅または他の導電性材料の拡散を妨げることができる。
【００１０】
積層材料が一旦形成されると、積層材料は、平坦化されて、現代のＩＣ素子に必要とされる精度でパターニングをすることができ、エッチングをすることができる程度の平坦で滑らかな表面を提供する。化学機械平坦化（ＣＭＰ）などの接触式平坦化は、当技術分野で知られており、Ｊｏｓｅｐｈ Ｍ．Ｓｔｅｉｇｅｒｗａｌｄ，Ｓｈｙａｍ Ｐ．ＭｕｒａｒｋａおよびＲｏｎａｌｄ Ｊ．ＧｕｔｍａｎによるＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ（１９９７）などの教科書に詳細に記載されている。ＣＭＰは、平坦化されるべきウェハと機械的接触することとなる研磨パッドを利用して、研磨パッドとウェハの間に介在するアブレーシブスラリーを使用して平坦化する。ウェハに対する研磨パッドの相対運動（通常は回転）によって、機械的アブレーションによるウェハの研磨が行われる。次に、ウェハへエッチング溶液を適用することによってウェハの化学的エッチングが行われる。
【００１１】
スピンエッチ平坦化（ＳＥＰ）などの非接触平坦化は、ウェハ表面の機械的アブレーションがない別の平坦化法である。この平坦化プロセスは、適当な化学薬品を適用することによってだけ行われる。スピンエッチ平坦化のプロセスは、米国特許出願第０９／３５６，４８７号に記載されており、本明細書において参照によってその全体が援用される。非接触平坦化の態様およびスピンエッチ平坦化は、以下の引用される参考文献の全てを含む、以下の出版物すなわち、Ｊ．Ｌｅｖｅｒｔ，Ｓ．ＭｕｋｈｅｒｊｅｅおよびＤ．ＤｅＢｅａｒ著「Ｓｐｉｎ Ｅｔｃｈ Ｐｌａｎａｒｉｚａｔｉｏｎ Ｐｒｏｃｅｓｓ ｆｏｒ Ｃｏｐｐｅｒ Ｄａｍａｓｃｅｎｅ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ」Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＳＥＭＩ Ｔｅｃｈｎｏｌｏｇｙ Ｓｙｍｐｏｓｉｕｍ ９９，Ｄｅｃｅｍｂｅｒ １−３，１９９９，ｐｐ．４−７３〜４−８２、Ｊ．Ｌｅｖｅｒｔ，Ｓ．Ｍｕｋｈｅｒｊｅｅ，Ｄ．ＤｅＢｅａｒおよびＭ．Ｆｕｒｙ著「Ａ Ｎｏｖｅｌ Ｓｐｉｎ−Ｅｔｃｈ Ｐｌａｎａｒｉｚａｔｉｏｎ Ｐｒｏｃｅｓｓ ｆｏｒ Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ Ｃｏｐｐｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ」Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｃｏｎｆｅｒｅｎｃｅ，Ｏｃｔｏｂｅｒ １９９９，ｐ．１６２ ｆｆ、およびＳｈｙａｍａ Ｐ．Ｍｕｋｈｅｒｊｅｅ，Ｊｏｓｅｐｈ Ａ．ＬｅｖｅｒｔおよびＤｏｎａｌｄ Ｓ．ＤｅＢｅａｒ著「Ｐｌａｎａｒｉｚａｔｉｏｎ ｏｆ Ｃｏｐｐｅｒ Ｄａｍａｓｃｅｎｅ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｂｙ Ｓｐｉｎ−Ｅｔｃｈ Ｐｒｏｃｅｓｓ：Ａ Ｃｈｅｍｉｃａｌ Ａｐｐｒｏａｃｈ」ＭＲＳ Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ，Ｓａｎ Ｆｒａｎｃｉｓｃｏ，Ｃａｌｆｏｒｎｉａ，Ａｐｒｉｌ ２７，２０００、およびＤｏｎａｌｄ Ｓ．ＤｅＢｅａｒ，Ｊｏｓｅｐｈ Ａ．Ｌｅｖｅｒｔ、およびＳｈｙａｍａ Ｍｕｋｈｅｒｊｅｅ著「Ｓｐｉｎ Ｅｔｃｈ Ｐｌａｎａｒｉｚａｔｉｏｎ ｆｏｒ Ｄｕａｌ Ｄａｍａｓｃｅｎｅ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｔｒｕｃｔｕｒｅｓ」Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ，Ｍａｒｃｈ ２０００，４３（３），ｐｐ．５３−６０において報告され、議論されてきた。
【００１２】
非接触平坦化には重大な不都合がある。すなわち表面欠陥や不完全性が平坦化プロセスによって左右され、導電層における不完全性または欠陥のある部分は、好ましくないように除去されて、それによって、ディッシュ状幾何学的形状が生じてしまう。ディッシングは、フィールド（ｆｉｅｌｄ）領域導電層およびフィールド領域の上にある障壁層を除去するという一般的で望ましくない副作用である。換言すれば、研磨または平坦化手法は、不完全性部の上面をすり減らして低くするが、不完全性部の溝（ｃｒｅｖｉｃｅｓ）もまたすり減らして低くする可能性があり、それによって、平坦化技法の適用にもかかわらず一定の不完全性を含む表面を生ずる。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって、集積回路の作製において使用される平坦化技法を改良して、表面が平坦化される時に、導電層の不完全性および表面欠陥が除去されないか、または、最小限に除去されるようにする必要が存在する。さらに、改良された平坦化技法は、集積回路の形成するプロセスを妨げないか、または中断しないことが重要である。
【課題を解決するための手段】
【００１４】
意図されている電子素子は、ａ）基材層と、ｂ）基材層に結合された誘電体材料または層と、ｃ）誘電体材料または層に結合された障壁層と、ｄ）障壁層に結合された導電層と、ｅ）導電層に結合された保護層とを備える。
【００１５】
本明細書において意図されている電子素子は、ａ）基材を設けること、ｂ）基材に誘電体層を結合すること、ｃ）誘電体材料または層に障壁層を結合すること、ｄ）障壁層に導電層を結合すること、ｅ）平坦化材として働く又は平坦化することができる保護層を導電層に結合することによって生産することができる。ここで、保護層は所望の硬さに硬化されてもよい。
【００１６】
電子素子の導電性表面を平坦化する方法は、ａ）導電層上に保護層を導入または結合すること、ｂ）導電層にわたって保護層を分散させ、かつ平坦化させること、ｃ）保護層を硬化させること、ｄ）導電層上にエッチング溶液を導入すること、ｅ）導電性表面を実質的に平坦にエッチングすることを含むことができる。
【００１７】
本発明の種々の目的、特徴、態様および利点は、同様の数字が同様の素子を表す添付図面と一緒に、以下の本発明の好ましい実施形態を詳細に説明することからより明らかになるであろう。
【発明を実施するための最良の形態】
【００１８】
従来技術の図１は、平坦化前における従来のダマシン金属内部接続部構造の略図を示しており、ダマシン金属内部接続部構造は、ａ）基材層１１０と、ｂ）基材層１１０に結合された誘電体材料または層１２０と、ｃ）誘電体層１２０に結合された障壁層１３０と、ｄ）障壁層１３０に結合された導電層１４０とを備えている。このタイプの従来の内部接続部構造は、いくつかのタイプの通常の電子素子において見出されるであろう。
【００１９】
図１の誘電体材料また層１２０は、普通、フォトリソグラフィおよびプラズマエッチングなどの技法によってパターニングされる。（留意事項：「誘電体材料」および「誘電体層」という用語は、本開示を通して互換的に使用するつもりである）。障壁層１３０は、通常、パターニングされた誘電体上に堆積され、それに続いて、導電層１４０が堆積される。従来の障壁層１３０は、タンタル／窒化タンタル（Ｔａ／ＴａＮ）を含み、銅導電層１４０と共に使用される。
【００２０】
これらの従来素子の導電層は、積層素子を作製する際に大きな問題となり得る不完全性を含んでいる。図１は、導電層１４０の表面上で不完全性１６０がどのように見えるかを示している。表面トポグラフィに不完全性が生じるのは、下にある障壁層および誘電体層によって形成されるトレンチおよびビアの表面トポグラフィに導電層をコンフォーマルに形成するためである。
【００２１】
理想的には、従来の電子素子における不完全性１６０を修正するために、導電層の表面は、機械的研磨、化学的研磨、または化学機械的研磨などのいくつかの手段によって平坦化されるか、または研磨される。図２は、表面が研磨され、全ての不完全性が除去されている理想的な状態を示している。完全な平坦化は、導電層１４０の上部すなわち高くなった表面１４２が、フィールド領域上の障壁層１３０の上部表面１３２と同一平面になるまで銅を除去して、この時点で、エッチングが停止される。理想的な平坦化はまた、導電層１４０と同じ速度（ｒａｔｅ）で障壁層１３０を除去する（実質的に１対１の選択性）。
【００２２】
しかし、現実には、表面が平坦化されているとき、導電層１４０にある不完全性部１６０は平坦化プロセスによる影響を受け、導電層１４０の不完全性部１６０のある部分は、好ましくなく除去されて、それによって、ディッシュ状幾何学的形状を生ずる。これは、「ディッシング」と呼ばれる。不完全性部１６０は、ディッシングによって、またトポグラフィ欠陥によって形成される可能性がある。ディッシングは、過剰の導電材料を除去している間の効果的でない平坦化プロセスの結果である（図３参照）。ディッシングは、フィールド領域導電層１４０およびフィールド領域の上にある障壁層１３０を除去するという一般的で望ましくない副作用である。換言すれば、研磨または平坦化手法は、不完全性部の上部を研磨するだけでなく、不完全性部のある溝もまたすり減らして低くする可能性がある。さらに、使用されるエッチャントは、導電層１４０と同じ速度で障壁層１３０を除去しない場合が多く、それが、表面欠陥の別の形成要因となる。
【００２３】
図４は、別の従来の積層材料を示しており、ここでは、障壁層１３０は、十分な導電材料または層１４０の除去を伴う後続の平坦化にさらされた後に除去されて、金属充填構造と誘電体層１２０の共面性を維持されている。障壁層１３０と導電層１４０を除去する際に、平坦化手法が実質的に１対１の選択性を達成する場合、直接平坦化は１ステップ（ｓｔｅｐ）で行われることができる。しかし、これは、どんな平坦化プロセスにとっても全く理想的な達成である。本発明において開示されているプロセスなどのどの実用的な平坦化プロセスも、ディッシングおよび表面トポグラフィの欠陥の影響を考慮しなければならない。
【００２４】
図５は、本明細書において意図されている電子素子１０の好ましい実施形態を示しており、電子素子は、ａ）基材層１１０と、ｂ）基材層１１０に結合された誘電体層１２０と、ｃ）誘電体層１２０に結合された障壁層１３０と、ｄ）障壁層１３０に結合された導電層１４０と、ｅ）導電層１４０に結合された保護層１５０とを備える。
【００２５】
本明細書で使用される場合、「電子素子」という用語は、回路板、キャパシタ、抵抗器、チップパッケージング、積層集積回路またはインダクタなどの、電子デバイスの一部である素子を意味する。電子素子１０は、回路板または積層集積回路を含むのが好ましい。
【００２６】
本実施形態において、基材層１１０は、ａ）電子素子１０内で機能し、ｂ）誘電体層１２０に対する支持を提供するように考えられている。基材は、化合物または誘電体材料が堆積されることができるほぼ任意の物質、ならびに、本明細書で意図されている積層構造のような繰り返し層を含むことができる。たとえば、意図している基材は、金属と非金属、導電体と非導電体、可撓性材料と非可撓性材料、吸収性材料と非吸収性材料、平坦材料と屈曲材料、テクスチャ化材料と非テクスチャ化材料、および大きな物と小さい物の両方を含む。特に好ましい基材は、回路板、紙、ガラス、および金属物である。好ましい実施形態において、基材は、シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、水晶、またはサファイアウェハを含み、シリコンウェハが最も好ましい。
【００２７】
「誘電率」という句は、本文と相反しない限り、ある材料に対して１ＭＨｚ〜２ＧＨｚで評価した誘電率を意味する。誘電体層１２０の誘電率の値は３．０未満であることが意図されている。好ましい実施形態において、誘電率の値は、２．５未満であり、更により好ましい実施形態においては、誘電率の値は、２．０未満である。
【００２８】
誘電体材料または層１２０（「誘電体材料」および「誘電体層」という両方の用語は、互換的に使用することができる）は、基材層１１０および障壁層１３０のための支持を提供し、一方で、比較的に低い誘電率を維持するなどの、いくつかの設計目的を満たすように考えることができる。誘電体層１２０は、接着結合、水素結合、静電的相互作用、ファンデルワールス力、およびクーロン相互作用の使用などの任意の適当なプロセスによって、基材層１１０に結合することができる。誘電体材料１２０はまた、素子の構造的、電気的および誘電的必要に依存して、多孔性か、非多孔性のいずれでもよい。
【００２９】
図６で電子素子１０の中に組み込まれているのが示されている、多孔性誘電体層１２０は、有機、無機、または有機金属化合物などの固体成分および複数のボイドの両方を含む誘電体層である。本明細書で使用される場合、「ボイド」という語は、ガスで置き換わる部分の容積を意味する。ガスの組成は、一般に重要ではなく、適当なガスは、比較的純粋なガスおよびガスの混合物を含み、空気をも含む。ボイド１２５は、通常、球形であるが、代わりにまたは付加的に、管状、層状、円盤状、または他の形状を含む任意の適当な形状を有してよい。ボイド１２５は、任意の適当な直径を有してもよいこともまた意図される。少なくともいくつかのボイド１２５は、隣接するボイド１２５とつながって、かなりの量の結合した、または「開いた」多孔度を有する構造を作製する。ボイド１２５は、１マイクロメートル未満の平均直径を有するのが好ましく、１００マイクロメートル未満の平均直径を有するのがより好ましく、１０マイクロメートル未満の平均直径を有するのが更に好ましい。ボイド１２５は、誘電体層１２０内で一様にまたはランダムに分散していてもよいことがさらに意図される。好ましい実施形態において、ボイド１２５は、誘電体層１２０内で一様に分散している。
【００３０】
誘電体材料または層１２０は、無機、有機、または有機金属化合物、ならびに、これらの材料の混合物から構成されている。意図される無機化合物の例は、ケイ酸塩、アルミ酸塩、および遷移金属を含む化合物である。有機化合物の例は、ポリアリーレンエーテル（ｐｏｌｙａｒｙｌｅｎｅ ｅｔｈｅｒ）、ポリイミドおよびポリエステルを含む。意図される有機金属化合物の例は、ポリ（ジメチルシロキサン（ｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ））、ポリ（ビニルシロキサン（ｖｉｎｙｌｓｉｌｏｘａｎｅ））およびポリ（トリフルオロプロピルシロキサン（ｔｒｉｆｌｕｏｒｏｐｒｏｐｙｌｓｉｌｏｘａｎｅ））を含む。
【００３１】
誘電体材料１２０はまた、所望の最終の誘電体組成、所望の電気的特性、および所望の誘電体材料の使用法に依存して、実質的にポリマー材料、実質的にモノマー材料、またはポリマーとモノマーの両方の混合物を含んでもよい。誘電体層１２０は、アモルファス、架橋、結晶、またはブランチポリマーでできていてもよい。誘電体材料１２０の好ましい化合物は無機ポリマーである。より好ましい誘電体材料１２０の化合物は、耐久性およびポリマー強度が高いため、無機、架橋ポリマーである。「架橋する」という用語は、少なくとも２つの分子または長い分子の２つの部分が化学作用によって結合するプロセスを指す。こうした相互作用は、共有結合の形成、水素結合の形成、親油性、親水性、イオン性または静電気性相互作用を含む多くの異なる方法で起こる可能性がある。さらに、分子相互作用はまた、分子とそれ自体の間、または２つ以上の分子間の少なくとも一時的な物理的結合によって特徴付けられてもよい。
【００３２】
意図されるポリマーはまた、芳香族系およびハロゲン化基（ｇｒｏｕｐ）を含む広範囲の機能性化合物または構造化合物を含んでもよい。さらに、適当なポリマーは、ホモポリマーおよびヘテロポリマーを含む多くの構成を有してもよい。さらに、別のポリマーは、リニア、ブランチ、スーパーブランチ、または３次元などの種々の形態を有してもよい。意図されるポリマーの分子重量は、通常、４００原子質量単位（Ｄａｌｔｏｎ：ダルトン）と４０００００原子質量単位（Ｄａｌｔｏｎ：ダルトン）との間、またはこれ以上の広い範囲にわたる。好ましい実施形態において、誘電体材料１２０は、無機分子またはポリマーを含む。最も好ましい実施形態において、誘電体材料１２０はポリケイ酸塩を含む。
【００３３】
誘電体材料１２０は、付加的にまたは代わりに、ある種の設計目的および／または構造的な要求を満たすため、モノマーを含んでよい。本明細書で使用される場合、「モノマー」という用語は、それ自体とまたは化学的に異なる成分と、繰り返して共有結合を形成することができる任意の化学成分を指す。モノマー間で繰り返して結合を形成することによって、リニア、ブランチ、スーパーブランチ、または３次元生成物をもたらす可能性がある。さらに、モノマーは、それ自体で、繰り返し構成ブロックを備えてもよく、重合すると、こうしたモノマーから形成されたポリマーは、すなわち「ブロックポリマー」と呼ばれる。モノマーは、有機金属または無機分子を含む種々の分子の化学クラス（ｃｈｅｍｉｃａｌ ｃｌａｓｓ）に属する。意図される有機金属モノマーの例は、オクタメチルシクロテトラシロキサン（ｏｃｔａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、メチルフェニールシクロテトラシロキサン（ｍｅｔｈｙｌｐｈｅｎｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、ヘキサメチルジシラザン（ｈｅｘａｎｅｔｈｙｌｄｉｓｉｌａｚａｎｅ）およびトリエトキシシラン（ｔｒｉｅｔｈｏｘｙｓｉｌａｎｅ）である。意図される無機モノマーの例は、テトラエトキシシラン（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）またはアルミニウムイソプロポキシド（ａｌｕｍｉｎｕｍ ｉｓｏｐｒｏｐｏｘｉｄｅ）を含む。モノマーの分子重量は、約４０Ｄａｌｔｏｎと２００００Ｄａｌｔｏｎの間で大きく変動する可能性がある。しかし、モノマーが繰り返し構成ブロックを備えるときは特に、モノマーは、一層大きな分子重量を有する可能性がある。モノマーはまた、架橋に使用される基などの付加的な基を含む可能性がある。
【００３４】
別の実施形態において、コロイドケイ酸、フュームドシリカ（ｆｕｍｅｄ ｓｉｌｉｃａ）、シロキサン、シルセキオキサン（ｓｉｌｓｅｑｕｉｏｘａｎｅ）、およびゾルゲル法によるモノサイズシリカを含む、多くのシリコン含有材料が、誘電体材料１２０の要素として意図される。適当なシリコン含有化合物は、１００ｎｍ未満、より好ましくは１０ｎｍ未満、最も好ましくは５ｎｍ未満のサイズを有するのが好ましい。誘電体材料１２０は、シリコン含有材料が誘電体材料１２０を溶解しない溶剤に少なくとも部分的に溶解する可能性があるならば、有機、有機金属または部分的に無機の材料を含むシリコン含有材料以外の材料を含んでもよいこともまた意図される。たとえば、適当な有機材料は、ポリスチレンおよびポリ塩化ビニルである。意図される有機金属材料は、たとえば、オクタメチルシクロテトラシロキサン（ｏｃｔａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）である。意図される無機材料は、たとえば、ＫＮＯ３である。
【００３５】
別法として、有機および無機化合物は、無機化合物が、誘電体材料１２０の有機化合物を溶解しない溶液によって少なくとも部分的に溶解するように選択することができる。たとえば、コロイドシリカは、ポリアリーレンエーテルなどの有機ポリマーを溶解することなく、希釈ＨＦ溶液によって溶解することができる。
【００３６】
いくつかの好ましい実施形態において、誘電体材料１２０は、Ｈｏｎｅｙｗｅｌｌ，Ｉｎｃ．によって生産され、開示されている、意図される誘電体材料を含んでもよく、その誘電体材料は、制限はしないが、ａ）交付された米国特許第５９５９１５７号、第５９８６０４５号、第６１２４４２１号、第６１５６８１２号、第６１７２１２８号、第６１７１６８７号、第６２１４７４６号、および継続中の出願第０９／１９７４７８号、第０９／５３８２７６号、第０９／５４４５０４号、第０９／７４１６３４号、第０９／６５１３９６号、第０９／５４５０５８号、第０９／５８７８５１号、第０９／６１８９４５号、第０９／６１９２３７号、第０９／７９２６０６号に記載されている化合物などのＦＬＡＲＥ（ポリ（アリーレン エーテル））、ｂ）継続中の出願第０９／５４５０５８号に示されているものなどのＧＸ３（アダマンタンベース材料）、ｃ）交付された米国特許第６０２２８１２号、第６０３７２７５号、第６０４２９９４号、第６０４８８０４号、第６０９０４４８号、第６１２６７３３号、第６１４０２５４号、第６２０４２０２号、第６２０８０１４号、および継続中の出願第０９／０４６４７４号、第０９／０４６４７３号、第０９／１１１０８４号、第０９／３６０１３１号、第０９／３７８７０５号、第０９／２３４６０９号、第０９／３７９８６６号、第０９／１４１２８７号、第０９／３７９４８４号、第０９／３９２４１３号、第０９／５４９６５９号、第０９／４８８０７５号、第０９／５６６２８７号、および第０９／２１４２１９号に記載されている化合物などのナノポーラスシリカ材料およびシリカベース化合物を含む。これらの全ては、参照によりその全体が本明細書に援用される。
【００３７】
障壁層１３０は、接着結合、水素結合、静電的相互作用、ファンデルワールス力、およびクーロン相互作用の使用などの任意の適当なプロセスによって誘電体材料１２０に結合する。障壁層１３０は、任意の適当な材料、または、ａ）導電層１４０の任意の拡散から誘電体層１２０をうまく保護すること、ｂ）導電フィールド平坦化ステップのエンドポイントを示す「エッチストップ」として役立つこと、ｃ）導電層材料１４０との１対１の選択性速度でエッチング化学薬品に反応すること、および／または、ｄ）エッチング化学薬品が障壁層１３０に達した時に障壁層１３０が全く除去されないようにエッチング化学薬品に全く反応しないことなど、いくつかの設計目標およびある場合には競合する設計目標を満たすことができる任意の適当な材料または複数の材料を含んでもよい。意図される障壁層１３０は、タンタル、窒化タンタル、チタン、窒化チタン、窒化タングステン、タングステンコバルトリンおよびニッケルを含む。好ましい実施形態において、障壁層１３０は、タンタル、窒化タンタル、または、タンタル／窒化タンタル（Ｔａ／ＴａＮ）のスタックを含む。
【００３８】
導電層１４０は、電着、化学気相堆積法（ＣＶＤ）、プラズマ気相堆積法（ＰＶＤ）および充填堆積（ｆｉｌｌ ｄｅｐｏｓｉｔｉｏｎ）などの任意の適当な堆積法によって障壁層１３０に堆積され、結合される。本明細書で使用される場合、充填堆積とは、内部接続部フィーチャ（ビアおよびトレンチ）を充填するために、また、フィーチャ間の平坦な「フィールド」領域をコーティングするために導電層１４０が堆積され、それによって、導電層１４０が全ての誘電体層１２０および障壁層１３０を覆うようになるプロセスである。充填堆積は、通常、導電層１４０の非平坦表面トポグラフィを生じる。その理由は、コーティングされるか、または充填される下にある誘電体層１２０のフィーチャのサイズが変動しているためである。
【００３９】
導電層１４０は、一般に、金属、合金、導電性ポリマー、導電性合成材料、および任意の他の適当な導電性材料を含んでもよい。本明細書で使用される場合、「金属」という用語は、シリコンおよびゲルマニウムなどの金属様の特性を有する元素と共に、元素の周期律表のｄブロックおよびｆブロックにある元素を意味する。本明細書で使用される場合、「ｄブロック」という句は、元素の原子核の周囲の３ｄ、４ｄ、５ｄおよび６ｄ軌道を満たす電子を有する元素を意味する。本明細書で使用される場合、「ｆブロック」という句は、ランタニド（ｌａｎｔｈａｎｉｄｅｓ）およびアクチニド（ａｃｔｉｎｉｄｅｓ）を含む、元素の原子核の周囲の４ｆおよび５ｆ軌道を満たす電子を有する元素を意味する。好ましい金属は、チタン、シリコン、コバルト、銅、ニッケル、鉄、亜鉛、バナジウム、アルミニウム、錫、クロム、プラチナ、パラジウム、金、銀、タングステン、モリブデン、セリウム、プロメチウム、およびトリウムを含む。より好ましい金属は、アルミニウム、チタン、シリコン、銅、ニッケル、プラチナ、錫、金、銀、およびタングステンを含む。最も好ましい金属は、銅、アルミニウム、およびタングステンを含む。「金属」という用語はまた、合金、金属／金属合成物、金属セラミック合成物、金属ポリマー合成物、ならびに他の金属合成物を含む。
【００４０】
保護層１５０は、接着結合、水素結合、静電的相互作用、ファンデルワールス力、およびクーロン相互作用の使用などの任意の適当なプロセスによって、導電層１４０に結合される。
【００４１】
保護層１５０はまた、一般に、保護またはパッシベーションオーバーレイ層であることが意図され、平坦化し、または平坦化されることができ、また、最初にまたはあるプロセス段階で液体として導電層１４０に結合されるが、硬化プロセスの適用によってより硬い、すなわち固体の保護層に変換されることができる。保護層１５０は、電解メッキ、スピンオン堆積、蒸着、無電解メッキ、スパッタリング／ＰＶＤ、ＰＥＣＶＤ、ＣＶＤおよび／または電圧バイアスを加えるか、または加えない真空蒸着を含む種々のプロセスによって導電層１４０上に堆積することができる。
【００４２】
保護層１５０は、無機、有機、または有機金属化合物、金属および合金、ならびにこれらの材料の混合物から構成される。意図される無機および有機化合物は、ａ）結合された導電層１４０がエッチングされるのと同時に制御可能にエッチングでき、ｂ）エッチングステップが始まる前に導電層１４０上で平坦になる化合物でなければならない。導電層１４０上で平坦化することは、ａ）低粘度でかつ高い表面張力を持って溶解し、流れて導電層１４０上に形成され、かつ／または、ｂ）導電層１４０に堆積された後に導電層１４０上で所望の硬さに自己触媒作用を行うか、または自己硬化することができる材料か、または機械的に平坦化することができる流体材料のいずれかを含んでもよい（Ｅｎｄｉｓｃｈ，Ｌｅｖｅｒｔ等著「Ｉｍｐｒｏｖｅｄ Ａｐｐａｒａｔｕｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｐｌａｎａｒｉｚａｔｉｏｎ」：ｃｏｎｔａｃｔ ｐｌａｎａｒｉｚａｔｉｏｎ ｄｅｖｉｃｅ ａｎｄ ａｐｐａｒａｔｕｓ参照）。意図される無機化合物の例は、ケイ酸塩、アルミ酸塩、シロキサン化合物、Ｈｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ，Ｉｎｃ．から市販されているか、または、同一譲受人に譲渡された米国特許第６０２０４１０号、第６０４３３３０号、第５９７３０９５号（参照によりその全体を本明細書に援用する）に記載されているＨＯＳＰ化合物、Ｈｏｎｅｙｗｅｌｌ ５１２Ｂのようなスピンオンガラス化合物、および遷移金属を含む化合物である。有機化合物の例は、ポリアリーレンエーテル（ＦＬＡＲＥ材料）、ポリイミド、アキュフロー（Ａｃｃｕｆｌｏｗ）混合物（Ｎｏｖａｌａｃ樹脂）、アクリルポリマー、ポリビニルアセテート、ＰＭＭＡ、ポリオクタデシル（ｐｏｌｙｏｃｔａｄｅｃｙｌ）メタクリル酸、ポリビニルピリジン、スーパーグルー（Ｓｕｐｅｒｇｌｕｅ）（シアノアクリレート（ｃｙａｎｏａｃｒｙｌａｔｅ））、ＰＶＢ（ポリビニルブチロール（ｐｏｌｙｖｉｎｙｌｂｕｔｅｒｏｌ））、およびポリエステルを含む。意図される有機金属化合物の例は、ポリ（ジメチルシロキサン）、ポリ（ビニルシロキサン）、およびポリ（トリフルオロプロピルシロキサン）を含む。意図される金属および合金の例は、銅、水銀のような液体金属、鉛フリーはんだ、錫、錫エッチャント（ＨＣｌ＋ＨＮＯ３）、ガリウムとガリウム合金、ビスマスとビスマス合金（インジウムを有するものも含む）、およびインジウムとインジウム合金を含む。
【００４３】
保護層１５０はまた、所望の粘度の整合性、保護層に硬化が加えられる場合の所望の最終の整合性、および所望の平坦化およびエッチング特性に依存して、実質的にポリマー材料、実質的にモノマー材料、またはポリマーとモノマーの両方の混合物を含んでもよい。保護層１５０は、アモルファス、架橋、結晶、またはブランチポリマーでできていてもよいことが更に意図される。
【００４４】
意図されるポリマーはまた、芳香族系およびハロゲン化基を含む広範囲の機能性成分または構造成分を含んでもよい。さらに、適当なポリマーは、ホモポリマーおよびヘテロポリマーを含む多くの構成を有してもよい。さらに、別のポリマーは、リニア、ブランチ、スーパーブランチ、または３次元などの種々の形態を有してもよい。意図されるポリマーの分子重量は、通常、４００原子質量単位（Ｄａｌｔｏｎ）と４０００００原子質量単位（Ｄａｌｔｏｎ）との間またはそれ以上の広い範囲にわたる。好ましい実施形態において、保護層１５０は、無機分子またはポリマーを含む。最も好ましい実施形態において、保護層１５０はポリケイ酸塩を含む。
【００４５】
保護層１５０は、付加的にまたは代わりに、モノマーを含んで、ある種の設計目的および／または先に述べたもののような構造的要求を満足させるようにする。モノマーは、有機金属または無機分子を含む種々の分子の化学クラスに属する。意図される有機金属モノマーの例は、オクタメチルシクロテトラシロキサン（ｏｃｔａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、メチルフェニールシクロテトラシロキサン（ｍｅｔｈｙｌｐｈｅｎｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、ヘキサメチルジシラザン（ｈｅｘａｎｅｔｈｙｌｄｉｓｉｌａｚａｎｅ）およびトリエトキシシラン（ｔｒｉｅｔｈｏｘｙｓｉｌａｎｅ）である。意図される無機モノマーの例は、テトラエトキシシラン（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）またはアルミニウムイソプロポキシド（ａｌｕｍｉｎｕｍ ｉｓｏｐｒｏｐｏｘｉｄｅ）を含む。モノマーはまた、架橋に使用される基などの付加的な基を含む可能性がある。
【００４６】
更に別の実施形態において、コロイドケイ酸、フュームドシリカ、シロキサン、シルセキオキサン（ｓｉｌｓｅｑｕｉｏｘａｎｅ）、およびゾルゲル法によるモノサイズシリカを含む多くのシリコン含有材料が、保護層１５０の要素として意図される。適当なシリコン含有化合物は、１００ｎｍ未満、より好ましくは１０ｎｍ未満、最も好ましくは５ｎｍ未満のサイズを有するのが好ましい。好ましいシリコン含有化合物は、Ｈｏｎｅｙｗｅｌｌ ３１４およびＨｏｎｅｙｗｅｌｌ ５１２ＢのようなＨｏｎｅｙｗｅｌｌスピンオンガラス材料を含む。
【００４７】
保護層１５０はまた、低温度溶解金属または合金、好ましくは鉛フリーのものを含み、環境にやさしいエッチング生成物を生成するであろう。これらの金属または合金を含む保護層１５０は、ウェハのサーマルバジット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）と考えられる４００℃未満の溶解温度を有する。意図される金属または合金は、金属または合金がそ堆積された既存の導電層１４０と、合金または金属間化合物を急速に形成する必要はない。付加的な障壁層は、保護層の一部として、導電性銅層上に堆積され、オーバーレイ層金属の導電性材料への液相または固相拡散を防止することができる。ニッケルは、導電層へのこのタイプの拡散（この拡散によって導電層の最終の電気的特性が損なわれるであろう）をこれまでうまく防止してきた材料の例である。
【００４８】
電子素子１０は、ａ）基材１１０を設けること、ｂ）基材１１０に誘電体層１２０を結合すること、ｃ）誘電体層１２０に障壁層１３０を結合すること、ｄ）障壁層１３０に導電層１４０を結合すること、ｅ）導電層１４０に保護層１５０を結合することによって製造することができる。保護層１５０は、次に、所望の硬さに硬化してもよい。
【００４９】
誘電体層上に障壁層１３０が、障壁層１３０上に導電層１４０が、そして、導電層１４０上に保護層１５０が様々なプロセスにより堆積される。ここで、このプロセスには、電解メッキ、スピンオン堆積、蒸着、無電解メッキ、スパッタリング／ＰＶＤ、ＰＥＣＶＤ、ＣＶＤおよび／または電圧バイアスを加えるか、または加えない真空蒸着が含まれる。
【００５０】
保護層１５０は、保護層１５０内の材料の外部のプロセスによって硬化することができるか、または、保護層１５０内の材料の内部のプロセスによって硬化してもよい。外部プロセスは、限定はしないが、熱、放射、空気流、圧力、および温度低下を含む。内部プロセスは、架橋、外部の力によって起こされるのではない成分間の化学反応、および他の関連するプロセスなどの、化合物自体の中で起こるプロセスである。
【００５１】
電子素子１０の導電層１５０を平坦化する方法は、ａ）導電層１４０上に保護層１５０を導入または結合すること、ｂ）導電層１４０にわたって保護層１５０を分散させて平坦化すること、ｃ）保護層１５０を硬化すること、ｄ）導電層１４０上にエッチング溶液１７０（図示せず）を導入すること、ｅ）導電層１４０を実質的に平坦にエッチングすることを含んでよい。
【００５２】
導電層１４０上に保護層１５０を導入するか、または結合することは、電解メッキ、スピンオン堆積、蒸着、無電解メッキ、スパッタリング／ＰＶＤ、ＰＥＣＶＤ、ＣＶＤおよび／または電圧バイアスを加えるか、または加えない真空蒸着を含む種々のプロセスによって達成することができる。保護層１５０は、導電性表面１４０の窪んだ領域に対して優先的に保護が行われるであろう量だけ導電性表面１４０上に導入されるであろうことが意図される。
【００５３】
導電性表面１４０にわたって保護層１５０を分散させることは、電子素子１０の相対運動によって行われる。相対運動は、保護層１５０を分散させるために、素子１０を回転させること、素子１０を振動させること、素子１０を横揺れさせること、または、その他の方法で素子１０をあちこちと動かすことを意味するものと意図される。
【００５４】
保護層１５０を硬化させることは、外部および内部硬化プロセスを含む、本明細書で先に述べた方法を包含するものと意図される。外部プロセスは、限定はしないが、熱、放射または照射、空気流、圧力、アッシング（窒素、水素または成形（ｆｏｒｍｉｎｇ）ガスプラズマを用いた酸素または酸素混合物への暴露）、温度低下、または上述した硬化プロセスの任意のものの組合せを含む。内部プロセスは、架橋、外部の力によって起こされるのではない成分間の化学反応、および他の関連するプロセスなどの、化合物自体の中で起こるプロセスである。
【００５５】
導電層１４０上にエッチング溶液１７０（図示せず）を導入することは、スピンオン堆積、ランダム堆積、表面洗浄、ディピング、ドリッピング、および表面上へのエッチング溶液１７０のローリングを含む任意の適当な手段によって行われる。一般的でかつ意図されるエッチング溶液は、以下、すなわち、ＨＮＯ３、Ｈ３ＰＯ４、ＣＨ３ＣＯＯＨ、ＨＣｌ、銅および亜鉛の塩化物、ＨＢｒ、Ｈ２ＳＯ４、およびＨＦのうちの１つまたは複数を含む。好ましいエッチング溶液は、ａ）６９重量％（ｗｔ％）／１０容量％（ｖｏｌ％）ＨＮＯ３、８５ｗｔ％／５０ｖｏｌ％Ｈ３ＰＯ４、および９８ｗｔ％／４０ｖｏｌ％ＣＨ３ＣＯＯＨ；ｂ）６９重量％（ｗｔ％）／６容量％（ｖｏｌ％）ＨＮＯ３、８５ｗｔ％／７０ｖｏｌ％Ｈ３ＰＯ４、および９８ｗｔ％／２４ｖｏｌ％ＣＨ３ＣＯＯＨ；６９重量％（ｗｔ％）／１．６容量％（ｖｏｌ％）ＨＮＯ３、８５ｗｔ％／５３．９ｖｏｌ％Ｈ３ＰＯ４、および９８ｗｔ％／４３．２ｖｏｌ％ＣＨ３ＣＯＯＨ；４９ｗｔ％／１．３ｖｏｌ％ＨＦを含む。
【００５６】
本明細書で使用される場合、「実質的な平坦性」という句は、概して、意図されるか、または所望される電子素子について許容されると考えられる平坦度（ｄｅｇｒｅｅ ｏｆ ｐｌａｎａｒｉｔｙ）を意味する。実質的な平坦性を、本明細書では、少なくとも０．６すなわち６０％の平坦度であるか、または完全に平坦を達成しているものと考える。好ましい実施形態において、実質的な平坦性を、少なくとも０．８すなわち８０％の平坦度であると考える。また、より好ましい実施形態において、実質的な平坦性を、少なくとも０．９すなわち９０％の平坦度であると考える。
【００５７】
分析的試験方法：平坦化の測定は、ＫＬＡ−Ｔｅｎｃｏｒ社製ＨＲＰ−２２０機械スタイラスプロファイルメータによる。
【実施例１】
【００５８】
平坦化材料／保護層堆積
１０００オングストローム厚のニッケル障壁層は、真空蒸着によって銅基材／導電層上に堆積する。共晶合金として６６．３ｗｔ％インジウムおよび３３．７ｗｔ％ビスマスを含む平坦化材料／保護層は、真空蒸発によって障壁層上で１．５μｍの厚さに堆積される。ニッケル障壁層およびインジウムビスマス保護層の両方が、真空蒸発堆積ツールを使用することによって堆積されて、ウェハが形成される。この堆積ツールは、真空雰囲気下での堆積を可能にする任意の元素または合金の電子ビーム蒸発を使用する。銅基材／導電層表面は、ニッケル障壁層およびインジウムビスマス保護層が堆積される前に、電圧バイアスを用いたアルゴンスパッタによって事前に洗浄された。ニッケル障壁層およびインジウムビスマス保護層の両方が、事前洗浄後に真空を「破る」すなわち切ることなく堆積された。
【００５９】
上述した障壁層および導電層はまた、両方とも経済的な方法である、電解メッキおよび無電解メッキによっても堆積されてよい。電解メッキは、集積回路業界が今日使用する既存の銅メッキ技術から単純にスケールアップしたものである。本明細書で使用されるものと同様な鉛フリーはんだ材料は、電子機器部品パッケージング業界がはんだから有害な鉛を排除するために、電解メッキまたは無電解メッキオプションを使用することによって開発されている。錫銅およびインジウム錫合金もまたこれらの方法を用いてうまく堆積された。
【００６０】
平坦化機構／保護層リフロープロセス
障壁層および保護層を含むウェハは、８５ｗｔ％Ｈ３ＰＯ４に事前に浸漬させられ、脱イオン（ＤＩ）水で流水洗されて、酸化された表面材料が除去された。このウェハは、次に、約２８０℃の温度を有するホットプレート上で急速加熱される。その温度は、７５℃のインジウムビスマスの融点を十分に上回っているが、ニッケルまたは銅の融点、または、ウェハ基材が、以前から存在する電気材料／構造に対して損傷なしで耐えることができる許容可能な４００℃を十分に下回っている。ウェハは、インジウムビスマスが溶解するまで加熱され（２秒未満）、次に、ウェハは急速に冷却される。最終構造は、非常に大きなフィーチャまたは表面欠陥さえも、すなわち０．５μｍの深さについて幅が１００μｍを超えるものの表面平坦化を可能にした。最終のインジウムビスマス平坦化は、ＫＬＡ−Ｔｅｎｃｏｒ社製ＨＲＰ−２２０機械スタイラスプロファイルメータを用いて測定された。平坦化の結果は図７に要約されている。ＤｏＰは、「平坦化度（ｄｅｇｒｅｅ ｏｆ ｐｌａｎａｒｉｚａｔｉｏｎ）」の省略形であり、１．０はトレンチフィーチャが完全に平坦化されており、０．０は平坦化がされていないことに留意されたい。上述した真空チャンバ内でのインサイチュリフローは、従来法に比べて、より少ない表面欠陥やフィーチャを有する改善された結果を示すであろう。また、電解メッキまたは無電解メッキ堆積後、インジウムビスマスをすぐにリフローすることは、従来法に比べて、より少ない表面欠陥やフィーチャを有する改善された結果を示すであろう。
【００６１】
銅基材／導電層を平坦化するためのＩｎＢｉの犠牲エッチバック
銅、ニッケルおよびインジウム／ビスマスの試料は、以下のエッチャントの組合せを用いて、ビーカ内でエッチングされた。
Ａ：４ｖｏｌ％ＨＮＯ３（７０ｗｔ％）；８０ｖｏｌ％Ｈ３ＰＯ４（８６ｗｔ％）；１６ｖｏｌ％ＨＢｒ（４９ｗｔ％）
Ｂ：５ｖｏｌ％ＨＮＯ３（７０ｗｔ％）；７９ｖｏｌ％Ｈ３ＰＯ４（８６ｗｔ％）；１６ｖｏｌ％ＨＣｌ（３７ｗｔ％）
個々の金属膜についてのエッチング速度の結果（オングストローム／分）は、上述した各タイプのエッチャント混合液について以下の通りである。
Ａ：Ｃｕ＝２０００；Ｎｉ＝１５００；ＩｎＢｉ＝４２００
Ｂ：Ｃｕ＝２３００；Ｎｉ＝１８００；ＩｎＢｉ＝５７００
当該ツールにおいてフルサイズのウェハについてエッチング速度試験を行うことによって、ウェハ全体にわたる不均一性が全ての金属について３シグマで５％未満となるであろう。また、インジウム／ビスマスの平坦化されたウェハについてスピンエッチプロセスを用いることによって、平坦なインジウム／ビスマス表面は、ニッケル基材および銅基材の両方が同じ速度で一様にエッチングされて、平坦である最終の銅表面が得られるであろう。銅表面が平坦になり、全ての犠牲ニッケルおよびインジウム／ビスマスがなくなると、混合物Ａを使用して、フィールド上のＴａで停止するまで、銅の除去および研磨を仕上げるようにすることができる。
【実施例２】
【００６２】
保護層の組成は、以下の成分、すなわち、コロイド状酸化銅、銅水素リン酸塩、銅酢酸塩、窒化銅および／またはコロイド状銅、および、本明細書で定義された保護層として機能し、保護層のバインダまたは母相として使用されるのに適したゲル化／凝固特性を有する高粘度のポリマー溶液を含む。時間が経つうちに適当な温度（好ましくはほぼ室温）で硬質のゲルを形成するのを容易にし、また、コーティング層のエッチング速度を落として、銅エッチングとほぼ１対１の選択性を達成するために、ポリマーバインダ組成は、ベーマイトまたはコロイドシリカの溶液がドーピングされたポリマー溶液の高分子重量ポリエチレン、ポリビニルアルコール、ポリビニルピロリドン（ｐｏｌｙｖｉｎｙｌｐｙｒｒｏｌｉｄｏｎｅ）の水溶液である。
【００６３】
標準のエッチング溶液を使用する際、その結果として得られるスピンオン層のエッチング速度が銅のエッチング速度より大きい場合、標準のエッチング溶液のエッチング作用は、ポリエチレングリコール（ｐｏｌｙｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ）または高分子重量ポリエチレンオキシド（ｐｏｌｙｅｔｈｙｌｅｎｅ ｏｘｉｄｅ）を付加することによって変えることができる（ポリエチレンベースの保護層を使用するとき）。こうした添加剤は、スピンオン保護層のエッチング速度を落とす傾向があるが、銅のエッチング速度は変えないため、１対１のエッチング選択性を達成することが可能になる。
【００６４】
さらに、銅リン酸塩保護層におけるリン酸塩含有基の存在は、リン酸を含むエッチャントでエッチングするときには、同様にエッチング速度の低下の一因となるであろう。
【００６５】
銅水素リン酸塩などの銅塩の存在は、エッチング溶液がこのタイプの不溶性銅リン酸塩を生ずるため、銅の界面での銅の溶解を減らす可能性がある。したがって、界面での銅含有化合物の飽和は、化学的抑制層として働くであろう。
【実施例３】
【００６６】
平坦化材料／保護層堆積
アキュフロー材料（Ｎｏｖａｌａｃ樹脂）を含む平坦化材料／保護層は、スピントラックディスペンス（ｓｐｉｎ ｔｒａｃｋ ｄｉｓｐｅｎｓｅ）することによって保護層に堆積される。アキュフローの塗布後すぐに、チャックの回転速度が立ち上げられて、１．５μｍの厚みのアキュフローの一様な層が作られる。この立ち上げおよび後続のホットプレートベーキングが、アキュフローとともにディスペンスされた溶剤を蒸発させ、ならびに、保護層を部分的にリフローする。
【００６７】
平坦化／保護層硬化、リフローおよびエッチバックプロセス
保護層を含むウェハは、ファーナス内で硬化して、残りの溶剤のすべてを蒸発させ、銅の融点またはウェハ基材が、以前から存在する電気材料／構造に対する損傷なしで耐えることができる許容可能な４００℃を十分に下回っている、３５０℃の温度でアキュフローのリフローを完了する。最終構造は、非常に大きなフィーチャまたは表面欠陥さえも、すなわち０．５μｍの深さについて幅が１００μｍを超えるものの表面平坦化を可能にした。最終のアキュフロー平坦化は、ＫＬＡ−Ｔｅｎｃｏｒ社製ＨＲＰ−２２０機械スタイラスプロファイルメータを用いて測定された。硬化すると、アキュフローおよび導体は、表面の平坦性を維持する１対１の選択性でエッチングされることができる。
【００６８】
銅表面が平坦になり、全ての犠牲アキュフォロー材料が除去されると、混合物Ａを使用して、フィールド上のＴａで停止するまで、銅の除去および研磨を仕上げるようにすることができる。
【実施例４】
【００６９】
平坦化材料／保護層堆積
Ｈｏｎｅｙｗｅｌｌ ５１２Ｂ（スピンオングラス材料）を含む平坦化材料／保護層は、スピントラックディスペンスすることによって導電層に堆積される。Ｈｏｎｅｙｗｅｌｌ ５１２Ｂの塗布後すぐに、チャックの回転速度が立ち上げられて、１．０μｍの厚みの５１２Ｂの一様な層が形成される。この立ち上げおよび後続のホットプレートベーキングが、５１２Ｂとともにディスペンスされた溶剤を蒸発させ、ならびに、保護層を部分的にリフローする。
【００７０】
平坦化／保護層硬化、リフローおよびエッチバックプロセス
保護層を含むウェハは、ファーナス内で硬化して、残りの溶剤のすべてを蒸発させ、銅の融点またはウェハ基材が、既存の電気材料／構造に対する損傷なしで耐えることができる許容可能な４００℃を十分に下回っている、３５０℃の温度で５１２Ｂのリフローを完了する。最終構造は、非常に大きなフィーチャや表面欠陥さえも、すなわち０．５μｍの深さについて幅が１００μｍを超えるものの表面平坦化を可能にした。最終のＨｏｎｅｙｗｅｌｌ ５１２Ｂ平坦化は、ＫＬＡ−Ｔｅｎｃｏｒ社製ＨＲＰ−２２０機械スタイラスプロファイルメータを用いて測定された。硬化すると、５１２Ｂおよび導体は、表面の平坦性を維持する１対１の選択性でエッチングされることができる。
【００７１】
銅表面が平坦になり、全ての犠牲Ｈｏｎｅｙｗｅｌｌ ５１２Ｂが除去されると、混合物Ａを使用して、フィールド上のＴａで停止するまで、銅の除去および研磨を仕上げるようにすることができる。
【実施例５】
【００７２】
ガリウム、ガリウムインジウム、ガリウム合金、およびインジウム合金（ほぼ室温の融点を有する）は、ベア、ブランケット銅、パターニングされた銅、およびブランケット用のＴａでコーティングされたシリコンウェハ上にうまく蒸発して堆積した。プロファイルメータは、堆積がパターンウェハ上の小さなフィーチャを平坦化したことを示した。
【００７３】
融解した材料は、標準のスピンツールを用いてウェハ上にスピンオンコーティングすることができる。ウェハは、数秒間の間停止し、溶けた金属が凹所を埋め、それによって、ウェハを平坦化することを可能にするようにする。次に、ウェハを副次的環境（ｓｕｂ−ａｍｂｉｅｎｔ）温度より少し低い温度に（２０℃未満）に冷し、金属平坦化材を凝固させる。多くの一般的なエッチャント（硝酸）と共に、暖かい溶液または暖かい水をすることができ、銅との１対１の選択性で、ウェハから金属平坦化材を除去するようにする。この時、ウェハは、周囲の設備によって副次的環境温度を維持される。暖かい液体、さらに暖かい水が金属平坦化材の除去に使用されるかもしれないが、銅は、その除去のために、活性な酸または基剤を必要とするであろう。（金属平坦化機構を侵さない）酸をエッチング溶液内で使用して、銅を除去できるかもしれない。
【実施例６】
【００７４】
ＢｉＯＮＯ３、Ｂ１０Ｈ１４、Ｂ（ＯＨ）３、ＨＢＯ２−アルファ、ベータまたはガンマ、酢酸銅、窒化銅、ＦｅＣｌ３、ＬｉＣｌＯ４、Ｍｇ（ＯＨ）２、Ｍｎ（Ｃ２Ｈ３Ｏ２）＊４Ｈ２Ｏ、ＫＮＯ３、Ａｇ２ＣＯ３、ＳＯ２（ＮＨ２）２、ＳＮＣｌ２、およびＺｎ（ＯＨ）２などの塩様または融解塩平坦化材は、粉末として塗布されるか、またはスラリーとしてスピンオンコーティングされて、厚みが制御される。ウェハは、次に、管理された雰囲気（真空または不活性ガス）内で加熱されて、既存のパターニングされた銅ダマシンフィーチャを損傷することなく塩を溶解する。溶解した塩は、次に、上に挙げた融解金属／金属平坦化材と同じように、凹部領域に流れ込み、それによって、パターニングされた銅フィーチャを平坦化する。次に、ウェハを冷却し、塩をパターニングされた銅の上部の平坦膜へと再凝固させる。次に、エッチャントが配合されて銅を除去し、同時に、適当な水および／または酸化合物が、塩を実質的に銅と１対１の速度で除去する。
【００７５】
このように、スピンオン平坦化材の特定の実施形態および適用、スピンオン平坦化材の形成方法、および平坦化の方法を開示してきた。しかし、本明細書の発明の概念から逸脱することなく、既に述べたもの以外にはるかに多くの変更が可能であることは、当業者にとっては明らかであるべきである。したがって、発明の主題は、併記請求項の精神以外には制限されるべきでない。さらに、明細書および請求の範囲の両方を解釈する時に、全ての用語は、本文脈と一貫性を持つ可能性のある最も広くなる方法で解釈されるべきである。特に、「ｃｏｍｐｒｉｓｅｓ（含む）」および「ｃｏｍｐｒｉｓｉｎｇ（含んでいる）」という用語は、非排他的な方法で、要素、素子またはステップに言及するものとして、また、言及された要素、素子またはステップが、存在し、または利用され、または、特に言及していない他の要素、素子またはステップと組み合わされてもよいことを示すものとして解釈されるべきである。
【図面の簡単な説明】
【００７６】
【図１】平坦化前の従来のダマシン金属内部接続部構造を示す略図である。
【図２】表面が研磨され、全ての不完全さが除去されている、従来の素子を示す略図である。
【図３】従来の積層材料を示す略図である。
【図４】十分な導電材料または層の除去を伴う後続の平坦化にさらされた後に障壁層が除去されて、金属充填フィーチャと誘電体の共面性が維持されている、従来の積層材料を示す略図である。
【図５】本発明の意図される実施形態を示す略図である。
【図６】本発明の意図される実施形態を示す略図である。
【図７】平坦化度対フィーチャサイズをマイクロメートルで示すグラフである。

Claims (24)

  1. 基材層と、
    前記基材層に結合した誘電体材料と、
    前記誘電体材料に結合した障壁層と、
    前記障壁層に結合した導電層と、
    前記導電層に結合した保護層とを備える電子素子。
  2. 前記誘電体材料は、多孔性であり、３．０未満の誘電率を有する請求項１に記載の電子素子。
  3. 前記障壁層は、タンタル、窒化タンタル、積層したタンタル／窒化タンタルのサンドイッチまたは窒化タングステン（ＷＮ）を含む請求項１に記載の電子素子。
  4. 前記導電層は遷移金属を含む請求項１に記載の電子素子。
  5. 前記遷移金属は銅である請求項４に記載の電子素子。
  6. 前記保護層は粘性材料を含む請求項１に記載の電子素子。
  7. 前記粘性材料は、硬化プロセスが加えられると硬くなる請求項６に記載の電子素子。
  8. 前記保護層は前記導電層をエッチングしない請求項１に記載の電子素子。
  9. 前記保護層は、有機化合物、無機化合物、金属材料または無機金属塩を含む請求項１に記載の電子素子。
  10. 電子素子を生産する方法であって、
    基材を設けること、
    前記基材に誘電体層を結合すること、
    前記誘電体層に障壁層を結合すること、
    前記障壁層に導電層を結合すること、
    前記導電層に保護層を結合することを含み、前記保護層は、更に平坦化されるか、または、平坦化材として働く、電子素子を生産する方法。
  11. 前記電子素子を生産することは、前記保護層を硬化することを更に含む請求項１０に記載の方法。
  12. 前記保護層を硬化することは、熱による硬化、照射による硬化、または熱による硬化とアッシングの組合せを含む請求項１１に記載の方法。
  13. 前記保護層を硬化することは、自己触媒作用を行うこと（ｓｅｌｆ−ｃａｔａｒｉｚａｔｉｏｎ）、または自己硬化することを含む請求項１１に記載の方法。
  14. 電子素子の導電性表面を平坦化する方法であって、
    基材を設けること、
    前記基材に誘電体層を結合すること、
    前記誘電体層に障壁層を結合すること、
    前記障壁層に導電層を結合すること、
    前記導電層に保護層を結合することを含み、前記保護層は、平坦化するか、または、平坦化されることができる、電子素子の導電性表面を平坦化する方法。
  15. 前記導電層に前記保護層を結合することは、前記保護層を所望の硬さに硬化することを更に含む請求項１４に記載の方法。
  16. 導電層上に保護層を導入することは、スピンオン堆積によって導入することを含む請求項１４に記載の方法。
  17. 導電層上に保護層を導入することは、電着、ＰＶＤ、ＰＥＣＶＤ、ＣＶＤまたは真空蒸着によって導入することを含む請求項１４に記載の方法。
  18. 前記導電層にわたって前記保護層を分散させることは、前記電子素子の相対的な運動によって分散させることを含む請求項１４に記載の方法。
  19. 前記保護層を硬化することは、熱、放射を当てること、または制御された状態で硬化させることを含む請求項１４に記載の方法。
  20. 前記保護層を硬化することは、自己触媒作用を行うことを含む請求項１４に記載の方法。
  21. エッチング溶液を導入することは、スピンエッチングすることを含む請求項１４に記載の方法。
  22. 前記保護層を分散させ、かつ前記導電層にわたって実質的に平坦になるように平坦化することは、１．０の平坦化度（ｄｅｇｒｅｅ ｏｆ ｐｌａｎａｒｉｚａｔｉｏｎ）にエッチングすることを含む請求項１４に記載の方法。
  23. 前記保護層を分散させ、かつ前記導電層にわたって実質的に平坦になるように平坦化することは、０．８の平坦化度にエッチングすることを含む請求項１４に記載の方法。
  24. 前記保護層を分散させ、かつ前記導電層にわたって実質的に平坦になるように平坦化することは、０．６の平坦化度にエッチングすることを含む請求項１４に記載の方法。
JP2002560195A 2001-01-23 2002-01-22 電子素子のスピンエッチ平坦化のための平坦化材およびその使用方法 Withdrawn JP2004523898A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/768,439 US6696358B2 (en) 2001-01-23 2001-01-23 Viscous protective overlayers for planarization of integrated circuits
US09/847,766 US6600229B2 (en) 2001-01-23 2001-05-01 Planarizers for spin etch planarization of electronic components
PCT/US2002/001861 WO2002059966A1 (en) 2001-01-23 2002-01-22 Planarizers for spin etch planarization of electronic components and methods of use thereof

Publications (2)

Publication Number Publication Date
JP2004523898A true JP2004523898A (ja) 2004-08-05
JP2004523898A5 JP2004523898A5 (ja) 2005-10-27

Family

ID=28678458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002560195A Withdrawn JP2004523898A (ja) 2001-01-23 2002-01-22 電子素子のスピンエッチ平坦化のための平坦化材およびその使用方法

Country Status (5)

Country Link
EP (1) EP1354355A1 (ja)
JP (1) JP2004523898A (ja)
CN (1) CN1488170A (ja)
AU (1) AU2002237917A1 (ja)
WO (1) WO2002059966A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821899B2 (en) * 2003-03-14 2004-11-23 Lam Research Corporation System, method and apparatus for improved local dual-damascene planarization
US6939796B2 (en) * 2003-03-14 2005-09-06 Lam Research Corporation System, method and apparatus for improved global dual-damascene planarization
DE102006008261A1 (de) * 2006-02-22 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146991A (en) * 1999-09-03 2000-11-14 Taiwan Semiconductor Manufacturing Company Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer

Also Published As

Publication number Publication date
CN1488170A (zh) 2004-04-07
EP1354355A1 (en) 2003-10-22
WO2002059966A1 (en) 2002-08-01
WO2002059966A8 (en) 2003-10-16
AU2002237917A1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
US6600229B2 (en) Planarizers for spin etch planarization of electronic components
JP2659918B2 (ja) 同平坦面の金属層および二酸化シリコン層の形成方法
US5952243A (en) Removal rate behavior of spin-on dielectrics with chemical mechanical polish
US6630433B2 (en) Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
KR100508838B1 (ko) 반도체 장치의 제조 방법 및 그의 연마액
EP0966037A2 (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
US7105925B2 (en) Differential planarization
WO2009071351A1 (en) A method for chemically-mechanically polishing patterned surfaces composed of metallic and nonmetallic patterned regions
JP4864402B2 (ja) 半導体装置の製造方法
JP3033574B1 (ja) 研磨方法
US20040124438A1 (en) Planarizers for spin etch planarization of electronic components and methods of use thereof
WO2001084610A1 (fr) Procede de realisation d'un circuit integre, et substrat dote d'un circuit integre forme a l'aide dudit procede
JP2004179294A (ja) 研磨液及び研磨方法
JP2004523898A (ja) 電子素子のスピンエッチ平坦化のための平坦化材およびその使用方法
JP2004319759A (ja) 金属用研磨液及び研磨方法
Gutmann et al. Low dielectric constant polymers for on-chip interlevel dielectrics with copper metallization
JP2004031442A (ja) 研磨液及び研磨方法
KR20030086251A (ko) 전자 컴포넌트의 스핀 에칭 평탄화를 위한 평탄화기 및이를 이용한 방법
JP2004031616A (ja) 研磨スラリー、研磨方法および半導体装置の製造方法
TW200845162A (en) Removing barrier layer using an eletro-polishing process
Neirynck Copper/polymer damascene interconnects: Elimination of high-resistivity metallic liners
Vijayakumar et al. Chemical-mechanical planarization advances with the times
Hong Effect of slurry chemicals on chemical-mechanical planarization of copper

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405