CN1662620A - 在芯片制造过程中密封多孔材料的方法及该方法所使用的化合物 - Google Patents

在芯片制造过程中密封多孔材料的方法及该方法所使用的化合物 Download PDF

Info

Publication number
CN1662620A
CN1662620A CN03814459XA CN03814459A CN1662620A CN 1662620 A CN1662620 A CN 1662620A CN 03814459X A CN03814459X A CN 03814459XA CN 03814459 A CN03814459 A CN 03814459A CN 1662620 A CN1662620 A CN 1662620A
Authority
CN
China
Prior art keywords
polymkeric substance
layer
functional group
groove
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03814459XA
Other languages
English (en)
Inventor
米夏埃尔·施密特
格奥尔格·滕佩尔
卢德格尔·海利格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1662620A publication Critical patent/CN1662620A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L43/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and containing boron, silicon, phosphorus, selenium, tellurium or a metal; Compositions of derivatives of such polymers
    • C08L43/04—Homopolymers or copolymers of monomers containing silicon
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D143/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and containing boron, silicon, phosphorus, selenium, tellurium, or a metal; Coating compositions based on derivatives of such polymers
    • C09D143/04—Homopolymers or copolymers of monomers containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)

Abstract

本发明涉及一种方法，其中含有官能团A和B的聚合物被用来密封在芯片制造过程中所使用的多孔材料表面暴露的小孔。本发明还涉及该方法使用的化合物及所述聚合物的用途，由此官能团A可以与含硅的物质和/或金属氮化物连接，且包含下面的结构：(R2－O－) 3－nSiR1 n－R3，其中n＝1或2，R1和R2各自为烷基或芳基，其中R1和R2可以相同或不同，且R3为亚烷基或亚芳基；且所述官能团B可以与铜金属，氧化铜(I)和/或氧化铜(II)连接，且包含一种或多种下面的结构：(1，2，3)和/或(4)，其中R1和R3如官能团A中所定义，且官能团A和B各自通过R3与聚合物主链相连接。

Description

在芯片制造过程中密封多孔材料的方法 及该方法所使用的化合物
本发明涉及一种方法，其中含有官能团A和B的聚合物被用来密封在芯片制造过程中所使用的多孔材料表面暴露的小孔，涉及一种该方法使用的化合物且涉及所述聚合物的用途。
发明背景和现有技术
在集成电路或芯片中集成多层金属化需要材料和技术工艺方面大的改变，以减少在不同金属轨道之间的延迟，电容和耦合。对于高密度和高速应用领域，用具有低介电常数的电介质(已知为低-k材料或夹层电介质-ILD)代替二氧化硅是必不可少的要求。举例来说，将掺杂碳的二氧化硅，其它含硅的材料和含碳的化合物用来替换二氧化硅。
目前经常使用的ILD的实例包括：
产品               公司                材料类型
XLK                Dow Corning         氢硅倍半噁烷(Hydrogen
                                       silsesquioxane)(HSQ)
9-2222(Boss)       Dow Corning         HSQ/MSQ(甲基硅倍半噁烷(methyl
                                       silsesquioxane))
LKD5109            JSR                 MSQ
Zirkon             Shipley             MSQ
SiLK/p-SiLK        Dow Chemical        有机化合物；含硅
(Version 1-9)
Black Diamond(I/II)Applied Material也含有硅。
几乎所使用的所有低-K材料都含有硅化合物。例外包括例如SiLK和p-SiLK(p＝多孔的)，其是纯有机化合物和氟化烃。
这些材料在芯片制造过程中被应用并且作为金属化层之间的分隔层。还知道这些层是“夹层电介质”(ILD)。还将它们称为“金属间电介质”(IMD)或“低-k层”。
在芯片的制造过程中，将凹槽蚀刻在这些ILD中，并且依次用金属材料填充，以便它们起金属互连的功能。此外，金属轨道也彼此垂直地连接。这可以通过蚀刻上述凹槽直到在这些接触位置下面的金属轨道而实现。通常还需要由氮化硅和/或SiC形成的另外的辅助层，例如，作为蚀刻停止层，作为蚀刻掩模，或作为保护层。所述的方法形成现有技术的部分并且称之为双重镶嵌工艺。尤其在上面所述的低-k ILD材料中产生内气泡，即孔穴，其是在加热所应用的ILD层的硬化过程中而形成的。
在随后的芯片制造过程常用的且表示在ILD材料上的热和/或机械负荷(例如，蚀刻，化学机械抛光(CMP)等)的方法步骤过程中，作为单个小孔通过通道彼此连接的结果，这些小孔可以形成甚至更大的孔穴。特别是在这些材料中蚀刻的凹槽的内壁区域，因此，通过通道连接的小孔暴露于污染的化学物质中而没有任何保护。在芯片制造的范围内，于是具有低介电常数的材料与各种物质接触，例如，水，大气水分或其它化学品，且这些物质可以穿透入孔穴中，由此具有不利的影响，或甚至损坏夹层电介质(ILD)的功能。
相当大的兴趣在于将多孔材料集成，特别是在芯片制造线的后端(BEOL)部分集成，以防止污染物质穿透进入多孔材料中。应当理解的是，术语线的后端的含义是芯片制造过程的一部分，其中电子元器件(electricalcomponents)，即例如晶体管，电容器等被接线。为此，电子元器件通过触头(通孔)和金属轨道(金属沟槽)而彼此立体相连。相反，芯片制造线的前端涉及电子元器件的制造。
在密封含硅材料表面暴露的小孔的范围内，已知通过臭氧将硅氧烷聚合物转变成为SiO2(M.Ouyang等，Chem.Mater.，12(2000)1591)
EP 1138 732 A2，EP1 122 278 A2和JP-1149879 A1(日本专利摘要)描述了聚合物，其含有含硅的有机组分和苯并三唑组分。DE 4107664 A1描述了组合物，其可以含有含硅的有机化合物和作为进一步组分的苯并三唑。WO 01/541 90 A1描述了一种在芯片制造过程中用铜填充接触开口和凹槽(沟槽，通孔)的方法，其中在低-k材料中蚀刻的凹槽侧壁提供有另外的介电层。作为介电材料的实例，提及的有：氧化物，例如氧化锗，二氧化硅，含氮的二氧化硅，掺杂氮的二氧化硅，氧氮化硅和氧氮化物。还提及的有：氧化钛，氧化钽，钛酸钡锶等。还提及的有：可以涂布于内壁的具有低介电常数的材料。在沉积具有低介电常数的材料的情况下，该方法的一个缺点在于，具有内多孔性的材料被再次引入。而且，另外的沉积使凹槽变窄，因而必须使凹槽在开端处更宽，其与未来的技术代的小型化相对立。
再一个缺点在于由于需要保形沉积，只能再次使用CVD类型的方法，其使芯片制造方法更复杂，且还要冒该CVD材料的前体化合物可能穿透进入小孔中的危险。
因此，需要提供一种可能的方法，在芯片制造的过程中，保护在具有低介电常数的材料中蚀刻的凹槽的内壁不被有机化学物质穿透进入表面暴露的小孔中，该穿透对于ILD材料的介电性质具有不利的影响。
此外，需要避免铜离子扩散或迁移入夹层电介质中，并且需要保证最佳可能的接触或填充在沟槽中的铜就位(seating)。
根据本发明，这可以借助于权利要求1中所示的聚合物且通过根据权利要求17、27和34中所述的方法来实现。
附图简述
图1示例性地表示通过晶片顶部的剖视图。这表示具有两层金属化层和在所绘制的两层之间的一层金属连接的“双重镶嵌”(DD)的示意图。
图2所示为通过凹槽的剖视图，所述的凹槽已经蚀刻在衬底上的介电层中，在衬底中有孔穴或小孔。图2还表示部分放大示意图，显示单个的小孔通过通道彼此相连。
图3所示为在具有低介电常数的材料中，沟槽内壁的阻挡层衬里，所述的衬里例如由钽/氮化钽组成。
从图3a可以看出，内壁的覆盖是不完全的，所以单个孔穴可以进入杂质。
图3b所示为图3a所示相对应的衬里，且再具有阻挡层材料，在此情况下，涂层材料部分地穿透进入相连的孔穴中，由此改变该材料的介电常数。
图4所示为在半导体制造中，结合本发明方法的可能方式。
图4a图示通过部分晶片结构的剖视图，该晶片结构具有铜底层，在其上的保护层和在保护层上的夹层电介质，该夹层电介质有小孔。此外，在夹层电介质上安置有蚀刻停止层和二氧化硅层。所蚀刻的沟槽已涂布有根据本发明的聚合物。
在图4b中，进行蚀刻步骤，以将聚合物层从凹槽中除去，但例如，在使用氧等离子体蚀刻后的侧壁区域，小孔保留被本发明的聚合物填充。
图4c所示为具有例如Ta/TaN的任选随后的侧壁衬里的可能性。
图5所示为本发明的再一个实施方案。
图5a对应于图4a。然后，按照图5b，由例如氮化钽和钽完成侧壁衬里，该衬里尽可能地薄，在此之后，在图5c中进行靶向蚀刻步骤；在该蚀刻步骤期间，完全地蚀刻掉凹槽的下侧，允许与下面的铜金属化接触。
图6示意性地描绘在随后的铜填充凹槽之后，在根据本发明涂布的聚合物层内的本发明聚合物分子的排列填充。优选安排官能团B朝向铜，而优选安排官能团A朝向含硅材料。
发明详述
本发明涉及一种密封或保护在半导体制造中使用的多孔材料的方法，特别是保护在这种材料中存在的沟槽或凹槽或通道的内壁。半导体的小型化导致增加的具有多重双金属化层的芯片结构的制造。越来越多的使用铜作为金属，并且由介电常数尽可能低的材料，将铜金属化层彼此物理地分离，除在不同金属化层之间的接触区域。目前，使用双重镶嵌方法来制造金属层。在该方法中，标准的方法是，将具有矩形横截面的沟槽状凹槽蚀刻在金属间的电介质(夹层电介质，ILD)中，然后用金属填充该沟槽。但是，这些金属轨道继续通过ILD层而彼此垂直地绝缘。对于然后彼此连接的各种金属层而言，在接触点通过后面的ILD层蚀刻另外的凹槽，且在上面所述的金属填充过程中，也用金属填充这些凹槽。该方法，包括金属轨道之间的接触，也被称为双重镶嵌方法。
但是，在凹槽蚀刻和随后的方法步骤期间，具有低介电常数的介电材料被轻微损坏。在随后的加工步骤期间，在凹槽侧壁的开孔可以与穿透进入这些小孔中的材料接触，由此可以对电介质的性质产生不利影响。
现在，本发明提供尤其是可以内衬这种类型的凹槽侧壁的聚合物，以密封靠近表面的小孔而不穿透进入更深的孔穴中。这些是具有聚合物主链和官能团A和B的聚合物，
其中所述官能团A可以与含硅的物质和/或金属氮化物连接，且具有下面的结构：
(R2-O-)3-nSiR1n-R3，
其中n＝1或2，
R1和R2各自为烷基或芳基，R1和R2可以相同或不同，
且R3为亚烷基或亚芳基，
且所述官能团B可以与铜金属，氧化铜(I)和/或氧化铜(II)连接，且具有一种或多种下面的结构：
和/或
其中R1和R3如在基团A中所定义，
且基团A和B各自通过R3与聚合物主链相连接。
本发明还涉及一种密封在半导体制造中使用的具有低介电常数的多孔材料表面暴露小孔的方法，其中向具有低介电常数的多孔材料涂布一种或多种下面的聚合物：
具有聚合物主链和官能团A和B的聚合物，
其中所述官能团A可以与含硅的物质和/或金属氮化物连接，且具有下面的结构：
(R2-O-)3-nSiR1n-R3，
其中n＝1或2，
R1和R2各自为烷基或芳基，R1和R2可以相同或不同，
且R3为亚烷基或亚芳基，
且所述官能团B可以与铜金属和/或钽，金属氧化物，氧化铜(I)和/或氧化铜(II)连接，且具有一种或多种下面的结构：
Figure A0381445900121
Figure A0381445900122
和/或
Figure A0381445900123
其中R1和R如在基团A中所定义，
且基团A和B各自通过R3与聚合物主链相连接。
在本发明的范围内，应当理解术语“可以连接”的含义是，相应的基团A和B与一种或多种上面所述的化合物形成共价键、配位或离子相互作用。
具体而言，根据本发明的聚合物满足下面的要求：
基本上聚合物仅穿透进入在侧壁中的最初的表面暴露小孔中，而不穿透进入更深的孔穴中。
它们具有高的热稳定性，这是必须的，因为典型地将高达400℃的温度用于随后的方法步骤，例如低-k材料的固化，ALD(原子层沉积)，CVD等。
而且，可以确保热膨胀系数，其在用于内衬内壁的低-k材料和任何材料，如钽/氮化钽的热膨胀系数的范围内。
而且，聚合物对于低-k材料具有良好的粘接性，并且没有不利地影响，甚至会提高对于任选的内衬材料的粘接性。
具体而言，由于富电子的基团B对于铜，氧化铜(I)和氧化铜(II)，或对于铜离子的亲和力，可以防止或至少减少填充于凹槽中的铜氧化程度或避免进一步的氧化。这确保没有铜离子逃逸并且穿透进入电介质中，这通常是严惩的缺陷源。由于对于Cu、CuO、Cu2O和/或铜离子的这种亲和力或粘接性，根据本发明，可以确保：可以防止铜离子扩散穿透进入具有穿透性的阻挡层衬里的ILD中，原因在于可以由基团B捕获扩散的铜离子。
此外，根据本发明的聚合物对于低-k材料的k值没有不利的影响。
聚合物主链可以是标准的商购聚合物。优选聚合物主链的单体为乙烯，丙烯，苯乙烯，(甲基)丙烯酸酯，酸，优选为己二酸，(间)对苯二甲酸，醇，优选为丁二醇，乙二醇或1，2-亚乙基二醇，胺，优选为乙二胺，己二胺，氨基酸，如氨基辛酸，ε-己内酰胺，醚，优选环氧丙烷或环氧乙烷，环氧化物，优选表氯醇，和/或优选所述的聚合物主链是聚硅氧烷，其单体单元优选为二甲基二氯硅烷和/或二苯基二氯硅烷。
根据本发明，本领域的技术人员原则上可以从已知的聚合物链中选择，尽管按照加之于本发明的聚合物的大致要求，聚合物主链尤其应当具有高的热稳定性。
至于基团R1和/或R2，优选将直链或支链C1-C6烷基作为基团A中的烷基。在这些中，特别优选甲基和乙基。
优选将取代或未取代的苯基、联苯基和/或萘基作为在基团A中的R1和/或R2的芳基。此外，如果是取代的，优选取代基为C1-C18烷基，优选为C1-C6烷基。
特别优选将苯基作为在基团A中的R1和/或R2的芳基。
在基团A或B中的R3，彼此独立地，优选为C1-C18亚烷基，优选为C1-C6亚烷基，和/或C4-C8环亚烷基，优选为C5-C6环亚烷基。
优选将取代或未取代的亚苯基、亚联苯基和/或亚萘基彼此独立地作为在基团A和/或B中R3的亚芳基；如果它是取代的，所述的取代基优选为C1-C18烷基，更优选为C1-C6烷基。特别优选在基团A和/或B中的R3为亚苯基。
优选在基团B中的R1是直链或支链C1-C6烷基，更优选为甲基或乙基。
为了确保聚合物不穿透进入在低-k材料中任何超过需要的更深的孔穴中，优选聚合物的分子量至少为10 000Da，其中分子量可以高达10,000,000Da。超过10 000 000 Da的分子量只有有限的溶解度，并且它们的流动性不够，使它们相当不适宜于实际应用。因而，优选本发明的聚合物的分子量为10 000Da至10 000 000Da，更优选为20 000-1000000Da。
对于本发明，不需要聚合物是特别均质的，前提条件是聚合物容易涂布，即，具体而言，它们是可熔的，且可溶于适宜的溶剂。
优选聚合物尽可能基本上是线性的，即，它们具有低的支化度。但是，这不是强制性的，前提条件是该化合物适宜于涂布。
在相应聚合物中，基团A和B的比例可以在宽的范围内变化。在聚合物的制备过程中，可以由相应的化学计量法控制质量，且本领域的技术人员可以确定最佳的质量。但是，在每个分子中，基团A和B应当至少各有一个。优选基团A和B的数量比约为30∶70至70∶30，还优选为40∶60至60∶40，且还优选为约50∶50。
可以同样地或优选溶解于溶剂中，涂布本发明的聚合物。
尽可能地，应当加之于溶剂的要求是，它不溶解低-k材料层，且另一方面，对低-k材料的介电性质没有不利的影响，低-k材料的残余物应当穿透进入且保留于小孔中。
适宜的溶剂是烃，如己烷，环己烷，庚烷，醚，尤其是THF，酮，尤其是甲基乙基酮。本发明还优选甲苯。
因此，根据本发明，本发明还包含一种组合物，其包括一种或多种本发明的聚合物和一种或多种溶剂，或优选由一种或多种本发明的聚合物和一种或多种溶剂组成。优选的溶剂为：烷烃，优选为C5-C10异烷烃，如己烷和/或庚烷，环烷烃，优选为环戊烷和/或环己烷，醚，优选为C2-C8二烷基醚和/或四氢呋喃，和/或酮，尤其是C1-C8二烷基酮，优选为甲基乙基酮，或甲苯。
对于基团A和B，基团R3形成与聚合物主链的连接。使用本领域技术人员熟知的常规方法，基团A和/或B可以与聚合物主链连接，例如，其可以通过聚合物(例如，异氰酸酯，酐，酰氯，环氧化物)和组分A和/或B(例如，羟氨基或巯基)之间的反应基化学反应而引入。
优选基团A增加在聚合物分子一端的存在量，而基团B增加在聚合物分子另一端的存在量。
在芯片制造过程中，本发明的聚合物特别适宜于保护具有表面暴露孔穴的多孔夹层介电材料。
特别适宜的夹层介电材料(低-k材料)包括含硅物质，如掺杂碳的二氧化硅，硅倍半噁烷，如氢硅倍半噁烷(HSQ)，或甲基硅倍半噁烷(MSQ)，和/或下列作为实例列出且目前广泛使用的低-k物质：XLK(氢硅倍半噁烷，Dow Corning)，9-2222(Boss)(HSQ/MSQ，Dow Corning)，LKD 5109(MSQ，JSR)，Zirkon(MSQ，Shipley)，SiLK/p-SiLK(Version 1-9)(硅含量低的有机化合物，Dow Chemical)，Black Diamond(I/II)(Applied Material)。
优选基团A与含硅材料，如硅酸盐，硅倍半噁烷，碳化硅或金属氮化物连接，在此范围内，通常将碳化硅和金属氮化物，尤其是氮化硅用于芯片制造中作为在ILD上的保护层，因此填充凹槽的相同部分。基团A共价地或粘附地，例如，通过配位相互作用和/或离子相互作用影响结合。
本发明还涉及一种密封在半导体制造中使用的具有低介电常数的多孔材料中表面暴露的小孔的方法，其中将本发明的聚合物层涂布于具有低介电常数的多孔材料上。
优选涂布的聚合物的层厚度为0.5-10nm，更优选为1-5nm，且还优选小于约5nm，且优选该厚度等于所使用的相应聚合物的单层。
在目前使用的150nm技术代中，金属轨道的宽度为150nm，ILD的宽度为150nm，金属轨道的高度为约180-300nm。如果可能的话，本发明的聚合物的层厚度为5nm或以下。对于将来的技术代，金属/ILD的宽度和高度将变得更窄。45nm技术代需要45nm宽度的金属轨道/ILD。如果夹层(内衬，阻挡层)(例如，10nm的TAN)同样涂布单层聚合物，对于铜轨道不再有大量的空间。本发明的一个优点在于，可以以非常低的层厚度涂布本发明的聚合物。
本发明的再一个优点在于，由于本发明的涂层，甚至可以在用铜填充之前，除去内壁的更多衬里。
可以通过旋涂方法或浸涂，将聚合物原样或溶解于适宜的溶剂涂布于将要处理的区域。
在一个优选的实施方案中，涂布之后是加热步骤，以干燥所涂布的层和/或除去溶剂和/或挥发性组分，特别是如果将化合物与溶剂一起涂布。
在一个优选的实施方案中，在涂布聚合物且如果适宜的加热步骤之后，进行蚀刻步骤，以从凹槽中除去过量的聚合物。在一个特别优选的实施方案中，之后可以直接用铜填充。与常规方法相比，这提供了显著减少凹槽尺寸的选择，在常规方法中，内壁首先用阻挡层内衬，并且这允许进一步小型化。
备选地，在一个同样优选的实施方案中，可以使用常规方法内衬内壁，但在此情况下，优选阻挡层的层厚度显著地比迄今常规使用的阻挡层的层厚度低。
这可以通过本发明聚合物的预先涂层来实现，同样有利于小型化。
在涂布阻挡层，例如钽/氮化钽层之后，于是可以优选进行靶向蚀刻步骤，以从凹槽的底部除去阻挡层和过量的聚合物。依次地，这之后可以用铜填充。
本发明可以使用的常规阻挡层材料包括：金属，尤其是钛和/或钽，金属碳化物，尤其是碳化钨和/或碳化硅，金属氮化物，尤其是氮化钨，氮化钛和/或氮化钽，和/或金属碳氮化物，尤其是碳氮化钨。
将本发明的方法具体结合在半导体制造中，提供一种在半导体制造中集成具有低介电常数的多孔材料的方法，该方法包含下面的步骤：
a.将凹槽蚀刻在衬底上的具有低介电常数的材料层(ILD)中，
b.按照上面所述的方法或根据权利要求17所述的方法，涂布聚合物，以覆盖所述凹槽的侧壁，
c.用金属填充凹槽。
在通过旋涂方法或浸涂涂布聚合物之后，优选进行热处理步骤，以得到所涂布的聚合物和/或蒸发溶剂和任何挥发性组分。
优选衬底为晶片的金属化层，更优选为铜金属化层。根据本发明，同样用铜填充凹槽。
在本发明的一个优选的实施方案中，在涂布本发明的聚合物之后，可以进行蚀刻步骤，以再次除去聚合物层，除已经用聚合物填充的凹槽侧壁中的小孔之外。可以使用标准的方法，例如，由氧等离子体中的干式蚀刻，来进行蚀刻步骤。然后，任选地，可以用阻挡层，例如用钽/氧化钽，使用标准的方法内衬内壁；优选该层应当尽可能薄。举例来说，可以使用常规的方法首先涂布15nm厚的TaN层，然后涂布10nm的Ta层。由于表面层小孔填充了本发明的聚合物的事实，还可以显著地使钽/氮化钽涂层更薄，其特别有利于半导体结构的小型化。然后，用金属，优选铜填充凹槽，以产生与下面的金属轨道，优选为铜金属化层的接触。该方法示意性地描绘于图4中。
在本发明一个特别优选的实施方案中，还可以在按照步骤B的蚀刻之后，而没有钽/氮化钽或其它阻挡层的在先沉积，直接进行用金属，尤其是铜的填充。这可以进一步减少蚀刻的凹槽的尺寸。
在本发明再一个实施方案中，可以在涂布聚合物之后，沉积对应于例如上面所述的钽/氮化钽层的阻挡层。然后，可以进行靶向蚀刻，以将凹槽的底部蚀刻干净，所以可以产生与下面的金属化层的铜的接触。在该方法中，在蚀刻期间，基本上仅蚀刻掉上面的阻挡层和位于底部的阻挡层，以及位于底部的聚合物层。这个实施方案描绘于图5中。
本发明还包含一种在半导体制造中连接金属化层的方法，其中：
a.将具有低介电常数的材料(ILD)层涂布于下面的金属化层上，
b.用常规方法将凹槽蚀刻在ILD中，
c.按照上面所述的或根据权利要求17所述的本发明的方法，涂布聚合物，以覆盖所述凹槽的侧壁且密封表面暴露的小孔，
d.用金属填充凹槽，以产生与下面的金属化层的连接。
由此方法，特别优选可以用铜，甚至在没有进一步内衬内壁的条件下，填充凹槽。
但是，如上所述，该方法还可以在有阻挡层衬里的条件下进行，在此情况下，提供且根据本发明优选同样在上面所述的且图4和5中图示的方法选项。
在本发明的方法中，特别优选地是，如果官能团B是下列基团之一：
和/或
其中R1和R3如上所定义。对于密封性能，且对于以此方式处理的晶片的功能而言，这些基团达到了特别良好的结果。
在一个不太优选的实施方案中，官能团B是一种下式的化合物(苯并三唑)：
其中R1和R3如上所定义。
下面通过参考更多的附图来更详细地解释本发明。
图1示例性地表示通过晶片顶部的剖视图。这表示具有两种所示的金属化层的“双重镶嵌”(DD)的示意图。
在该图中，IMD(1)在每种情况下都表示金属间的电介质，其对应于低-k材料或ILD。在不同的IMD层和铜之间，通常有蚀刻停止层和/或保护层(例如，氮化物(2)和/或SiC(3))。通道(7)被铜填充，且通道的壁涂布有阻挡层(4)，例如Ta/TaN。而且，在IMD层上存在嵌入的硬掩模(5)，其围绕在通道(7)的周围。铜填充的通道(7)连接下面的金属导体(8)与上面的金属导体(6)。
图2示意性地描绘IMD或ILD层(9)的多孔性。在此情况下，ILD(9)在例如SiC的下层(10)上，在下层(10)的下面设置有下一个铜金属化层(未显示)。而且，ILD层通过辅助的和/或例如SiC的保护层(11)覆盖在上侧。图2还表示部分放大示意图，包括孔穴和通过通道彼此相连的孔穴。在顶部的保护层(11)典型地为SiC，且在此情况下，与常规一样，作为保护层且还作为化学机械抛光(CMP)的停止层。该图显示污染物质可以通过连接小孔的通道而更深地穿透进入ILD层中，由此对于ILD层的介电性能产生不利的影响。
图3所示为怎样由阻挡层(12)常规地内衬或保护在ILD中的凹槽内壁。由于多孔性，一方面，可以覆盖整个内壁，所以污染物质(图3a)仍然可以进入内部空间。如果沉积更大量的阻挡材料，该材料可以穿透进入现有的孔穴中，如此，对于低-k材料的介电性能产生不利的影响。而且，在靠近表面的内部空间的区域，阻挡层变薄，其在随后的铜填充过程中增加缺陷的水平。
图6示意性地描绘：当其后用铜(20)或阻挡层(20)填充凹槽时，在本发明的聚合物层内的本发明的聚合物的排列。基团A与低-k层的含硅物质和保护层的材料，如氮化硅和碳化硅在其上形成键。而且，存在于聚合物中的基团B可以与填充的铜原子结合。而且，官能团B可以防止铜的氧化。这又防止铜离子的生成，铜离子可以引起铜进入ILD材料中的电子迁移。优选在聚合物端部的官能团B和A的取向是这样的，以便形成稳定的边界层。
本发明的方法可以用于半导体制造中，无论将发现什么样的具有蚀刻凹槽的ILD材料。因此，本发明的方法可以用于制造半导体器件，如MOSFET，存储器，逻辑器件且遍及BEOL区。
实施例
可以以下面的方法证明本发明的聚合物材料的适宜性：
1.在测试的第一阶段，使用空白晶片，且用将被密封的材料涂布在其整个表面之上。将包含基团A和B的聚合物涂布于将被密封的材料上，然后通过下面的方法检查层的密封：
a.层厚度测量(层厚度的确定)
b.椭圆偏振仪孔隙率(EP)测量：可以通过例如甲苯的吸入来测量下面材料的孔径。如果不能测量孔径，则该层是完全致密的。
2.在第二阶段，可以在形成图案的晶片上测试方法。为此，在形成图案后，涂布有ILD的晶片被聚合物溶液涂布，并且在随后的测试中测试它们的密封性(比较上面)。这可以由EP方式如上所述进行和/或通过完全加工的晶片的电性能评价来测试。
电密封性测量可以例如包括在两个金属轨道之间的介电常数的确定或击穿电压的确定。在这两种方法中，评价参数的改变。
实施例1
将形成图案的晶片，即具有低-k电介质(掺杂碳的硅)的未覆盖壁的晶片浸渍于在环己烷中的10重量％本发明的聚合物溶液中1小时。备选地，该溶液还可以通过旋涂方法涂布。在每种情况下，用来制备聚合物的基团A是亚甲基二甲基甲氧基硅烷，即，举例来说，由化合物(氯甲基)二甲基甲氧基硅烷将基团A引入聚合物链，结果是，基团A通过亚甲基与聚合物主链连接。分别将下面的自由基用作基团B，其中在每种情况下，用于与聚合物主链连接的R3是亚甲基。
和/或
Figure A0381445900203
如果基团B是苯并三唑基，对于与N-R3基团连接的碳原子，R1为在邻位的甲基。所使用的聚合物主链是聚丙烯。
基团A和B大约等比率地存在于聚合物中。在每种情况下，该化合物的分子量约为40 000Da。
涂布之后，在惰性气氛下，在约250℃的炉子中，将晶片试样干燥1小时，以除去残余的溶剂。所涂布的层的层厚度为约3nm(聚合物单层)。
通过靶向的短N2/H2蚀刻等离子体步骤，选择性蚀刻存在于晶片中的凹槽底部，且将表面上的聚合物蚀刻干净。聚合物保留于侧壁上和小孔中。
然后，由PVD方法涂布金属阻挡层(钽)。
对于每种情况下完全加工的晶片的电性能评估，得到以此方式制备的晶片具有优异的性能，即，不存在夹层介电性能任何恶化的证据。仅仅在用苯并三唑基作为基团B的化合物的情况下，才确定了偶然的缺陷。
实施例2
重复上面所述的方法，直到且包括在炉子中除去溶剂的步骤。
然后，通过ALCVD或PVD方法，向以此方式沉积的聚合物单层上涂布非金属薄SiC层(所谓的5nm厚度的内衬层)。
通过靶向的短蚀刻步骤(CF4/H2蚀刻等离子体)，蚀刻干净凹槽的底部。聚合物层和内衬层保留于侧壁上。
然后，由PVD方法涂布厚度为5nm的薄Ta层作为金属阻挡层。
与实施例1中一样，对于每种情况下完全加工的晶片的电性能评估，得到以此方式制备的晶片具有优异的性能，即，不存在夹层介电性能任何恶化的证据。仅仅在用苯并三唑基作为基团B的化合物的情况下，再次记录到偶然的缺陷。
如果改变基团B中的自由基R3，例如，其中R3＝乙基，也得到了一致的结果。
实施例3
此外，为了确定孔隙率，将上面所述的化合物涂布于Si晶片上，所述的Si晶片涂布有多孔低-k材料，以用聚合物涂布晶片的整个表面。在每种情况下，使用甲苯的椭圆偏振仪孔隙率测量表明：涂布的层没有多孔性。仅仅在用苯并三唑衍生物的情况下，才有时确定了轻微的多孔性。
附图标记目录
1     夹层电介质(ILD)，金属间电介质(IMD)，或低-k材料
2     保护层，氮化物
3     保护层，SiC
4     阻挡层，例如Ta/TaN
5     嵌入的硬掩模
6     上面的金属导体
7     凹槽/通道
8     下面的金属导体
9     ILD
10    下层
11    保护层，例如SiC
12    阻挡层
13    铜
14    蚀刻停止层
15    ILD
16    蚀刻停止层，例如SiC
17   SiO2
18    本发明的聚合物
19    阻挡层，例如Ta/TaN
20    金属层，例如铜，或阻挡层，例如Ta/TaN

Claims (37)

1.一种具有聚合物主链和官能团A和B的聚合物，
其中所述官能团A可以与含硅的物质和/或金属氮化物连接，且具有下面的结构：
(R2-O-)3-nSiR1 n-R3，
其中n＝1或2，
R1和R2各自为烷基或芳基，R1和R2可以相同或不同，
且R3为亚烷基或亚芳基，
且所述官能团B可以与铜金属和/或钽，金属氧化物，氧化铜(I)和/或氧化铜(II)连接，且具有一种或多种下面的结构：
和/或
Figure A038144590002C2
其中R1和R3如官能团A中所定义，
且官能团A和B各自通过R3与聚合物主链相连接。
2.根据权利要求1所述的聚合物，其特征在于，所述的聚合物主链是由标准的可商购单体组成的。
3.根据权利要求1或2所述的聚合物，其特征在于，所述聚合物主链的单体是乙烯，丙烯，苯乙烯，(甲基)丙烯酸酯，酸，优选为己二酸，(间)对苯二甲酸，醇，优选为丁二醇，乙二醇或1，2-亚乙基二醇，胺，优选为乙二胺，己二胺，氨基酸，如氨基辛酸，ε-己内酰胺，醚，优选环氧丙烷或环氧乙烷，环氧化物，优选表氯醇，和/或所述的聚合物主链是聚硅氧烷，其单体单元优选为二甲基二氯硅烷和/或二苯基二氯硅烷。
4.根据前面权利要求的一项或多项所述的聚合物，其特征在于，在官能团A中的R1和/或R2是直链或支链C1-C6烷基，优选为甲基或乙基。
5.根据前面权利要求的一项或多项所述的聚合物，其特征在于，在官能团A中的R1和/或R2是取代或未取代的苯基、联苯基和/或萘基。
6.根据权利要求5所述的聚合物，其特征在于，所述的取代基是C1-C18烷基，优选为C1-C6烷基。
7.根据前面权利要求的一项或多项所述的聚合物，其特征在于，在官能团A中的R1和/或R2是苯基。
8.根据前面权利要求的一项或多项所述的聚合物，其特征在于，在官能团A中的R3是C1-C18亚烷基，优选为C1-C6亚烷基，和/或C4-C8环亚烷基，优选为C5-C6环亚烷基。
9.根据前面权利要求的一项或多项所述的聚合物，其特征在于，在官能团B中的R3是C1-C18亚烷基，优选为C1-C6亚烷基，和/或C4-C8环亚烷基，优选为C5-C6环亚烷基。
10.根据前面权利要求的一项或多项所述的聚合物，其特征在于，在官能团A和/或B中的R3彼此独立地为取代或未取代的亚苯基、亚联苯基和/或亚萘基，且如果它是取代的，所述的取代基优选为C1-C18烷基，更优选为C1-C6烷基。
11.根据前面权利要求的一项或多项所述的聚合物，其特征在于，在官能团A和/或B中的R3彼此独立地为亚苯基。
12.根据前面权利要求的一项或多项所述的聚合物，其特征在于，在官能团B中的R1是直链或支链C1-C6烷基，优选为甲基或乙基。
13.根据前面权利要求的一项或多项所述的聚合物，其特征在于，聚合物的分子量为10 000Da至10 000 000Da，优选为20 000-1 000 000Da。
14.根据前面权利要求的一项或多项所述的聚合物，其特征在于，所述聚合物基本上是线性的。
15.一种组合物，其含有一种或多种根据前面权利要求的一项或多项所述的聚合物和一种或多种溶剂。
16.根据权利要求15所述的组合物，其特征在于，所使用的溶剂是烷烃，优选为C5-C10异烷烃，如己烷和/或庚烷，环烷烃，优选为环戊烷和/或环己烷，醚，优选为C2-C8二烷基醚和/或四氢呋喃，和/或酮，尤其是C1-C8二烷基酮，优选为甲基乙基酮。
17.一种用于密封在半导体制造中使用的具有低介电常数的多孔材料表面暴露的小孔的方法，其中向具有低介电常数的多孔材料上涂布一种或多种下面的聚合物：
具有聚合物主链和官能团A和B的聚合物，
其中所述官能团A可以与含硅的物质和/或金属氮化物连接，且具有下面的结构：
(R2-O-)3-nSiR1 n-R3，
其中n＝1或2，
R1和R2各自为烷基或芳基，R1和R2可以相同或不同，
且R3为亚烷基或亚芳基，
且所述官能团B可以与铜金属和/或钽，金属氧化物，氧化铜(I)和/或氧化铜(II)连接，且具有一种或多种下面的结构：
Figure A038144590004C1
和/或
Figure A038144590004C3
其中R1和R3如在官能团A中所定义，
且官能团A和B各自通过R3与聚合物主链相连接。
18.根据权利要求17所述的方法，其特征在于，夹层电介质是含硅的材料，如掺杂碳的二氧化硅，硅倍半噁烷，如氢硅倍半噁烷(HSQ)，或甲基硅倍半噁烷(MSQ)，和/或下列的低-k物质：
XLK(氢硅倍半噁烷，Dow Corning)，9-2222(Boss)(HSQ/MSQ，DowCorning)，LKD 5109(MSQ，JSR)，Zirkon(MSQ，Shipley)，SiLK/p-SiLK(Version 1-9)(Dow Chemical)，Black Diamond(I/II)(Applied Material)。
19.根据权利要求17或18所述的方法，其特征在于，所涂布的聚合物层的层厚度基本上相当于单层。
20.根据权利要求17-19之一所述的方法，其特征在于，所涂布的聚合物层的厚度为0.5-10nm，更优选为1-5nm，且还优选小于约5nm。
21.根据权利要求17-20之一所述的方法，其特征在于，通过旋涂法或浸涂法涂布所述的聚合物。
22.根据权利要求17-21之一所述的方法，其特征在于，在涂布步骤之后，进行加热步骤，以干燥所涂布的层和/或除去溶剂和挥发的组分。
23.根据权利要求17-22之一所述的方法，其特征在于，在用聚合物的层生产芯片的过程中，将聚合物涂布于在ILD中蚀刻的凹槽的内壁。
24.根据权利要求17-23之一所述的方法，其特征在于，在涂布聚合物之后进行蚀刻步骤，以从所述的凹槽除去多余的聚合物。
25.根据权利要求17-24之一所述的方法，其特征在于，在涂布聚合物之后，沉积阻挡层，然后进行靶向蚀刻步骤，以从凹槽底部除去阻挡层和多余的聚合物。
26.根据权利要求25所述的方法，其特征在于，所述的阻挡层是下列的层：金属层，尤其是钛和/或钽，金属碳化物，尤其是碳化钨和/或碳化硅，金属氮化物，尤其是氮化钨，氮化钛和/或氮化钽，和/或金属碳氮化物，尤其是碳氮化钨。
27.一种在半导体制造过程中集成具有低介电常数的多孔材料的方法，该方法包括下面的步骤：
a.将凹槽蚀刻在位于衬底上的具有低介电常数的材料层(ILD)中，
b.涂布根据权利要求17所述的聚合物，以覆盖所述凹槽的侧壁，
c.用金属填充凹槽。
28.根据权利要求27所述的方法，其特征在于，所述的衬底是晶片的另一金属化层。
29.根据权利要求27或28所述的方法，其特征在于，所述的衬底是铜金属化层。
30.根据权利要求27-29之一所述的方法，其特征在于，用金属，优选铜填充凹槽。
31.根据权利要求27-30之一所述的方法，其特征在于，在根据步骤b涂布聚合物之后，进行蚀刻步骤，以从所述的凹槽除去多余的聚合物。
32.根据权利要求27-30之一所述的方法，其特征在于，在根据步骤b涂布聚合物之后，沉积阻挡层，然后进行靶向蚀刻步骤，以从所述的凹槽底部除去阻挡层和多余的聚合物。
33.根据权利要求32所述的方法，其特征在于，所述的阻挡层是钽和氮化钽的层。
34.一种在半导体制造中连接金属化层的方法，其中：
a.将具有低介电常数的材料层(ILD)涂布于下面的金属化层上，
b.用常规方法将凹槽蚀刻在ILD中，
c.涂布根据权利要求17所述的聚合物，以覆盖凹槽的侧壁且密封表面暴露的小孔，
d.用金属填充凹槽，以产生与下面的金属化层的连接。
35.根据权利要求34所述的方法，其特征在于，所述金属化层是铜金属化层。
36.根据权利要求34或35所述的方法，其特征在于，用铜填充所述的凹槽。
37.根据权利要求17所述的聚合物在芯片生产过程中用于密封具有低介电常数的材料的多孔层(ILD)中的表面暴露的小孔的应用。
CN03814459XA 2002-06-20 2003-06-20 在芯片制造过程中密封多孔材料的方法及该方法所使用的化合物 Pending CN1662620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10227663.3 2002-06-20
DE10227663A DE10227663A1 (de) 2002-06-20 2002-06-20 Verfahren zum Versiegeln poröser Materialien bei der Chipherstellung und Verbindungen hierfür

Publications (1)

Publication Number Publication Date
CN1662620A true CN1662620A (zh) 2005-08-31

Family

ID=29723337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03814459XA Pending CN1662620A (zh) 2002-06-20 2003-06-20 在芯片制造过程中密封多孔材料的方法及该方法所使用的化合物

Country Status (7)

Country Link
EP (1) EP1516026B1 (zh)
JP (1) JP2005533880A (zh)
CN (1) CN1662620A (zh)
AU (1) AU2003238515A1 (zh)
DE (1) DE10227663A1 (zh)
TW (1) TWI279411B (zh)
WO (1) WO2004000960A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097658A (zh) * 2014-05-15 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件、互连层和互连层的制作方法
CN106601622A (zh) * 2015-10-16 2017-04-26 台湾积体电路制造股份有限公司 接合结构及其形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138333B2 (en) 2003-09-05 2006-11-21 Infineon Technologies Ag Process for sealing plasma-damaged, porous low-k materials
US7141496B2 (en) * 2004-01-22 2006-11-28 Micell Technologies, Inc. Method of treating microelectronic substrates
EP1744359A1 (en) * 2005-07-12 2007-01-17 ST Microelectronics Crolles 2 SAS Interconnect structure having cavities in its dielectric portion
EP1989733A1 (en) * 2006-02-28 2008-11-12 STMicroelectronics (Crolles 2) SAS Metal interconnects in a dielectric material
US20080064214A1 (en) * 2006-09-13 2008-03-13 Lam Research Corporation Semiconductor processing including etched layer passivation using self-assembled monolayer
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
KR101186719B1 (ko) * 2009-05-29 2012-09-27 미쓰이 가가쿠 가부시키가이샤 반도체용 시일 조성물, 반도체 장치 및 반도체 장치의 제조 방법
FR2948192B1 (fr) * 2009-07-20 2011-07-22 Commissariat Energie Atomique Procede de caracterisation optique
US8859430B2 (en) * 2012-06-22 2014-10-14 Tokyo Electron Limited Sidewall protection of low-K material during etching and ashing
TWI621234B (zh) * 2014-05-16 2018-04-11 Acm Res Shanghai Inc Method of forming interconnect structure
CN106471057A (zh) * 2014-05-29 2017-03-01 Az电子材料（卢森堡）有限公司 空隙形成用组合物、具备使用该组合物而形成的空隙的半导体装置、以及使用了该组合物的半导体装置的制造方法
CN106537564B (zh) * 2014-08-08 2020-02-21 三井化学株式会社 密封组合物以及半导体装置的制造方法
JP6644461B2 (ja) * 2014-08-27 2020-02-12 国立大学法人京都工芸繊維大学 高分子自己組織化膜による銅の酸化防止と導電性向上技術

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2726455B2 (ja) * 1988-11-16 1998-03-11 東芝シリコーン株式会社 室温硬化性組成物
JPH0477525A (ja) * 1990-07-13 1992-03-11 Toshiba Silicone Co Ltd ポリエーテル共重合体、その製造方法およびそれを含有する組成物
DE4107664A1 (de) * 1991-03-09 1992-09-10 Basf Lacke & Farben Loesungen von polykondensaten, welche als struktureinheiten n-enthaltende heterocyclische ringsysteme aufweisen, mit verbesserter haftung auf anorganischen substraten
JPH09241532A (ja) * 1996-03-12 1997-09-16 Dainippon Ink & Chem Inc 銀被覆塗料用組成物
US5773197A (en) * 1996-10-28 1998-06-30 International Business Machines Corporation Integrated circuit device and process for its manufacture
JP2000154349A (ja) * 1998-11-20 2000-06-06 Japan Energy Corp コーティング組成物およびそれを塗布した金属材料
US20010051420A1 (en) * 2000-01-19 2001-12-13 Besser Paul R. Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
US6677047B2 (en) * 2000-02-04 2004-01-13 Shin-Etsu Chemical Co., Ltd. Coating composition, coating method, and coated article
EP1138732B1 (en) * 2000-03-31 2005-08-31 JSR Corporation Coating composition and cured product
FR2819635B1 (fr) * 2001-01-18 2004-01-23 St Microelectronics Sa Procede de fabrication de reseaux d'interconnexions

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097658A (zh) * 2014-05-15 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件、互连层和互连层的制作方法
CN105097658B (zh) * 2014-05-15 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件、互连层和互连层的制作方法
CN106601622A (zh) * 2015-10-16 2017-04-26 台湾积体电路制造股份有限公司 接合结构及其形成方法
CN106601622B (zh) * 2015-10-16 2020-06-19 台湾积体电路制造股份有限公司 接合结构及其形成方法

Also Published As

Publication number Publication date
WO2004000960A1 (de) 2003-12-31
AU2003238515A1 (en) 2004-01-06
DE10227663A1 (de) 2004-01-15
JP2005533880A (ja) 2005-11-10
EP1516026B1 (de) 2013-08-28
EP1516026A1 (de) 2005-03-23
TW200400986A (en) 2004-01-16
TWI279411B (en) 2007-04-21

Similar Documents

Publication Publication Date Title
CN1220731C (zh) 硅基组合物、低介电常数膜、半导体器件以及制造低介电常数膜的方法
US7442756B2 (en) Polymer for sealing porous materials during chip production
CN1662620A (zh) 在芯片制造过程中密封多孔材料的方法及该方法所使用的化合物
CN1160766C (zh) 半导体器件及其制造方法
CN1452244A (zh) 半导体器件
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
CN1826687A (zh) 布线结构及其制造方法
US8278763B2 (en) Semiconductor device
US6423651B1 (en) Insulating film of semiconductor device and coating solution for forming insulating film and method of manufacturing insulating film
CN1819180A (zh) 介质材料及其制造方法
JP4461215B2 (ja) 低誘電率絶縁材料とそれを用いた半導体装置
CN1832132A (zh) 半导体装置及其制造方法
CN1493087A (zh) 消去光刻胶与osg之间的反应的方法
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1839468A (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
CN1656612A (zh) 用于高频的玻璃材料
CN1519926A (zh) 半导体器件及其制造方法
CN1728375A (zh) 半导体装置及其制造方法
CN1507015A (zh) 低介电常数材料以及化学气相沉积（cvd）制备方法
CN1893034A (zh) 半导体器件
CN1280890C (zh) 半导体器件及其制造方法
CN1189920A (zh) 半导体器件用的绝缘薄膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication