CN1160766C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1160766C
CN1160766C CNB981066267A CN98106626A CN1160766C CN 1160766 C CN1160766 C CN 1160766C CN B981066267 A CNB981066267 A CN B981066267A CN 98106626 A CN98106626 A CN 98106626A CN 1160766 C CN1160766 C CN 1160766C
Authority
CN
China
Prior art keywords
key
interlayer dielectric
film
silicon atom
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB981066267A
Other languages
English (en)
Other versions
CN1204143A (zh
Inventor
松浦正纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1204143A publication Critical patent/CN1204143A/zh
Application granted granted Critical
Publication of CN1160766C publication Critical patent/CN1160766C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在以往的用硅烷和过氧化氢作为混合气体，按CVD法形成的氧化硅膜中，在连接上下配线的连接孔(通道)内，发生称为有毒掺杂孔的配线不良。本发明用以硅原子为主要元素，所述硅原子有氧键和碳键，并且，至少有一部分硅原子有氢键的材料来形成半导体器件的层间绝缘膜。该层间绝缘膜的脱水量比有硅-氧键和硅-甲基键的硅原子所构成膜的脱水量低。此外，作为层间绝缘膜的形成方法，使用有机硅烷作为反应性气体，将它与过氧化氢的混合气体，按化学气相生长法形成层间绝缘膜。

Description

半导体器件及其制造方法
本发明涉及半导体器件及其制造方法，特别涉及层间绝缘膜的结构及其形成方法。
为了形成半导体器件的层间绝缘膜，使用硅化合物例如硅烷气(SiH4)和过氧化氢(H2O2)用CVD(化学气相淀积)法形成的氧化硅膜，由于能够埋入0.25μm以下的极微细的配线之间，而且，流动性优良，由此表现出的自身的平坦化作用，所以正成为引人注目的作为替代以往使用的SOG法等(在玻璃上旋涂)的下一代层间绝缘膜的平坦化手段。例如，可参照“NOVEL SELF-PLANARIZING CVD OXIDE FOR INTERLAYERDIELECTRIC APPLICATIONS”(Technical digest of IEDM，94)。
由这种方式形成的氧化硅膜按以下化学式进行。首先，通过硅烷气(SiH4)与过氧化氢(H2O2)的氧化反应形成硅烷醇(Si(OH)4)[化学式(1-1)-(1-3)]。通过使形成的硅烷醇加水分解或通过热能引起脱水聚合反应，生成氧化硅(SiO2)[化学式(2)]。在这样的反应在某个基片上进行的情况下，可形成氧化硅膜。
                    (1-1)
               (1-2)
                  (1-3)
                        (2)
图7表示使用上述现有的层间绝缘膜的形成流程的模式图。参照图7，进行层间绝缘膜形成流程的说明。
首先，图7(a)中，1表示包括硅基片和在其上形成的元件及绝缘层的半导体器件基片。在该基片1上形成铝配线2。
层间绝缘膜的形成是，在进行上述铝配线2的基片1上首先形成第一等离子体氧化膜3。接着，通过采用所述硅烷气(SiH4)和过氧化氢(H2O2)的CVD法来形成氧化硅膜4a，以便覆盖第一等离子体氧化膜3。最后，形成覆盖全部结构的第二等离子体氧化膜5，从而构成平坦的层间绝缘膜。
而且，由于在膜形成过程中生成的硅烷醇具有优良的流动性，所以采用所述硅烷气(SiH4)和过氧化氢(H2O2)的CVD法形成的氧化硅膜可在极微细的配线间埋入，并且实现优良的自身平坦化特性。
其次，通过这样的硅烷醇生成的氧化硅膜的介电常数为4.5～5.0。随着近年来的器件微细化，由层间绝缘膜的电容量引起的配线延迟问题正在变得深刻。为此，在今后的层间绝缘膜方面，减小其电容量正变为大课题。尤其，使0.3μm以下微细的配线间的电容量减少是十分重要的，因此，一直在探求介电常数较低，并且埋入性、平坦化特性优良的层间绝缘膜。
作为满足这种要求的已有方法，有在膜中含甲基的有机SOG膜(spin-on-gless玻璃上旋涂)。这种材料有如图8所示的分子结构，通过用甲基使硅原子的一个结合键成为终端来中断Si-0网状结构，其结果，使膜密度下降，实现低介电常数化。例如，可参见“A New MethylsilsesquioxaneSpin-on Polymer”(Proceedings of The 48th Syposium on Semiconductors andIntegrated circuits Technology)和“New Reflowable Organic Spin-on Glass forAdvanced Gap-filling and Planari zation”(VMIC会议汇编，1994)。
在该材料中，为了进行低介电常数化，有必要混入多量的甲基，由此会引起所谓有毒掺杂(Poisoned via，污染通道)的配线可靠性不良的问题。
图9是用于说明有毒掺杂产生机理的图。在图9中，1是形成元件和绝缘膜的基片，2是下层的铝配线，3是第一等离子体氧化膜，4a是有机SOG，5是第二等离子体氧化膜，6是氮化钛膜/钛膜，7是钨膜，8是氧等离子体产生的变性层，9是从通道侧脱离的水分，10表示空隙(有毒掺杂孔)。
有毒掺杂孔是因连接上下配线的连接孔10(通道)引起的不良污染，在通道侧壁露出的有机膜SOG4a暴露于该通道开口后为除去光刻胶而使用的氧等离子体中而变成，也就是说，通过氧等离子体使Si-CH3基变为Si-OH基，导致来自外部的水分容易侵入而发生。来自外部侵入的水分，例如在用CVD法把钨7埋入通道内时就从侧壁排出，妨碍通道10内的钨7的生长。结果，在通道10中产生电阻上升或断线，使配线的可靠性显著地劣化。
本发明的目的在于解决以上现有方法中的问题。详细地说，其目的在于在使用甲基硅烷等有机硅烷和过氧化氢(H2O2)的CVD法制成的氧化硅膜中，既可防止有毒掺杂不良，实现优良的埋入性能，同时，还使形成的绝缘膜的介电常数降低。
本发明的半导体器件包括有层间绝缘膜，其特征在于，所述层间绝缘膜由一种以硅原子为主要成分，所述硅原子有氧键和碳键，并且，至少一部分所述硅原子有氢键的材料形成。所述层间绝缘膜的脱水量比有硅-氧键和硅-甲基键的硅原子构成的膜的脱水量低。
此外，本发明的半导体器件的特征在于，所述碳键合为与甲基、乙基或乙烯基中任何一个的结合键。
再有，本发明的半导体器件的制造方法的特征在于，使用有机硅烷作为反应性气体，将该反应性气体和过氧化氢的混合气体，通过化学气相生长法形成层间绝缘膜，所述形成的层间绝缘膜以硅原子为主要元素，所述硅原子有氧键和碳键，并且，至少一部分所述硅原子有氢键。
此外，本发明的半导体器件的制造方法的特征在于，作为所述有机硅烷，以甲基硅烷、乙基硅烷或乙烯基硅烷中之一或其混合物为主要成分。
图1是表示本发明实施例的半导体器件的制造方法，特别是层间绝缘膜的形成方法的剖面图。
图2是表示依据本发明实施例1，在原料气体中使用甲基硅烷情况下硅氧化膜的分子结构模式图。
图3是表示为了测定根据本发明的硅氧化膜和现有方法的有机SOG膜中的脱水量，在升温脱气分析中使用的试验材料的结构图，和脱水量的测定结果的图。
图4是表示根据本发明实施例2，在原料气体中使用单甲基硅烷和二甲基硅烷的混合气体情况下的硅氧化膜的分子结构模式图。
图5是表示根据本发明实施例3，在原料气体中单独使用单甲基硅烷或使用单乙基硅烷和二乙基硅烷的混合气体情况下的硅氧化膜的分子结构模式图。
图6是表示根据本发明实施例4，在原料气体中使用乙烯基硅烷情况下的硅氧化膜的分子结构模式图。
图7是表示现有方法中层间绝缘膜的形成流程模式图。
图8是表示现有的有机SOG分子结构的模式图。
图9是说明现有技术中有毒掺杂孔的不良机理的模式图。
下面，参照附图附说明本发明的实施例。图中的相同符号表示同一或相当的部分。
实施例1
图1是表示本发明实施例1的半导体器件的制造方法，特别是层间绝缘膜的形成方法的流程图，是展示各工序的剖面图。参照图1，说明其制造方法，特别说明层间绝缘膜的形成工序。
首先，在图1(a)中，1表示包括硅基片和在其上形成的元件及绝缘层的半导体器件基片。在该基片1上，形成铝配线2。
层间绝缘膜的形成是首先在带有铝配线2的基片1上形成第一等离子体氧化膜3。
用等离子体CVD法形成该氧化膜。一般的形成条件是采用形成温度为300℃，压力为9.13Pa(700mTorr)，高频功率为500W，在原料气体上使用硅烷(SiH4)和亚氧化氮(N2O)。形成的氧化膜的膜厚为1000Å。
当然，在这种情况下，作为原料气体，也可以使用TEOS(四乙氧基硅烷)，和氧气按照等离子体CVD法，一般来说以形成温度为400℃，压力为665Pa(5Torr)，高频功率为500W来形成等离子体氧化膜。
接着，如图1(b)所示，在第一等离子体氧化膜3上，使用甲基硅烷(SiH3CH3)和过氧化氢(H2O2)按CVD法形成硅氧化膜4(以下简称为HMO膜)。
随后，如图1(c)所示，按CVD法在硅氧化膜4上形成第二等离子体氧化膜5。该第二等离子体氧化膜5的形成条件可以是与第一等离子体氧化膜3为同一条件。此外，也可以按不同的条件形成。
再有，在图1(c)中虽未示出，但作为半导体器件的制造流程，在第二等离子体氧化膜5上形成第二铝配线。此外还有，还形成连接下层配线和上层配线的连接孔。经过其它必要的流程，制造半导体器件。
以上说明的本实施例的特征在于，按CVD法形成硅氧化膜4(HMO膜)的分子结构和其形成方法。其中使用的甲基硅烷为单甲基硅烷(SiH3CH3)。有代表性的HMO膜的形成条件如下。
形成温度               1(℃)
形成压力               1000(mTorr)(133Pa)
气体流量              SiH3CH3 80(SCCM)
                      H2O2 0.65g/分
此外，可成膜的条件范围如下。
形成温度               -20～20(℃)
形成压力               500～2000(mTorr)(66.5～226Pa)
气体流量              SiH3CH3 40～200(SCCM)
                      H2O2 0.4～0.9g/分
在该条件下成膜可认为是按以下化学反应式进行。
                   (3-1)
                 (3-2)
                  (3-3)
                       (4)
在以上的化学反应式中，首先，通过单甲基硅烷(SiH3CH3)与过氧化氢(H2O2)的反应，产生包含Si-OH键的中间体[SiH2(OH)CH3、SiH(OH)2CH3]和SiH(OH)3CH3[化学式(3-1)、(3-2)和(3-3)]。
然后，通过中间体中的Si-OH基相互间的脱水缩合使Si-O网状结构生长，有助于该过程中的中间体是按化学式(3-2)生成的物质，反应则按化学式(4)进行。按化学式(3-1)形成的中间体有助于使Si-O网状结构作为终端时的反应。此外，虽然几率很小，但按化学式(3-3)形成的中间体也有助于成膜。
图2是表示根据这样的条件形成的氧化硅膜分子结构的模式图。该层间绝缘膜以硅原子作为主要元素，这些硅原子在与氧和碳键合的同时，至少形成一部分的硅原子与氢的结合。而且，这种情况下，与碳键合就变为与甲基的键。
在现有方法的有机SOG中，如图8所示，由Si-O键和Si-CH3键来构成。与其比较，按照本发明的HMO膜是由Si-O键和Si-CH3键及Si-H键构成。
这种情况下，由于使在现有方法中没有的Si-H键在分子结构内存在，所以在有机SOG情况中Si-CH3键的一部分变成被置换成Si-H键，即使Si-CH3键的含量为低浓度，也能引起同样的密度下降。因此，即使在更低浓度的Si-CH3基混入时，也使相同程度的低介电常数化变为可能。
下面，说明把根据本发明的HMO膜的脱水特性与现有方法的有机SOG的脱水特性进行的比较。
图3(a)表示测定由HMO膜或有机SOG脱水量用的试验材料的结构。如图所示，该试验材料是在半导体基片1上叠合第一等离子体氧化膜3、本发明的氧化硅膜或以往的氧化硅膜4、以及第二等离子体氧化膜，并对连接孔10(通道)进行开孔的材料。
利用这样的试验材料，采用升温脱气分析法，测定由通道10的侧壁上露出的HMO膜或有机SOG的水分脱离量。图3(a)表示试验材料的结构中，实际上，在通道开孔后的光刻胶除去时的通道侧壁曝露于氧等离子体中。
图3(b)是表示本发明的HMO膜的脱水特性与现有方法的有机SOG的脱水特性的图。根据该图，可明显看出，根据本发明的HMO膜的水分脱水量较少。这样的结果可认为是由于根据本发明的HMO膜的Si-CH3键浓度低于有机SOG的缘故。
如上所述，本发明的HMO膜实现了与现有方法的有机SOG相同程度的低介电常数，并且，解决了现有方法中存在有毒掺杂孔的问题，使提供更高可靠性的层间绝缘膜结构成为可能。
再有，在上述实施例中，HMO膜是在第一等离子体氧化膜3上形成，但也可以直接在铝配线2上形成。
实施例2
在实施例1中，作为甲基硅烷，使用了单甲基硅烷SiH3CH3，而在实施例2中，还同时混合使用二甲基硅烷(SiH2(CH3)2。这种情况下的化学反应式是除(3-1)、(3-2)和(4)以外，再附加以下的化学式(5-1)和(5-2)。
                     (5-1)
                  (5-2)
由化学式(5-1)生成的中间体，与化学式(3-1)同样，仅有助于使Si-O网状结构成为终端的反应。此外，在几率上虽然很小，但也有助于按化学式(5-2)成膜。
图4是表示由本实施例形成的氧化硅膜分子结构的图。与图2的结构相比，在Si-O网状结构的终端部分，除了甲基稍稍增加外，基本上与图2的结构相同。
也就是说，在本实施例中，HMO膜也由Si-O键和Si-CH3键及Si-H键构成的。这种情况下，由于分子结构内存在现有方法中没有的Si-H键，所以在有机SOG情况中Si-CH3键的一部分被置换成Si-H键，即使Si-CH3键的含量为低浓度，也能引起同样的密度下降。因此，即使更低浓度的Si-CH3基混入时，也使相同程度的低介电常数化变为可能。
实施例3
作为前面实施例1中的反应性气体，使用了甲基硅烷，但在实施例3中，混合使用乙基硅烷[单乙基硅烷SiH3(C2H5)]，或单乙基硅烷和二乙基硅烷[SiH2(C2H5)2]。
在单独使用单乙基硅烷的情况下，通过与化学式(3-1)、(3-2)、(3-3)和(4)同样的反应能形成氧化硅膜。这种情况下的化学反应式如下。
                      (6-1)
                    (6-2)
                     (6-3)
                          (7)
此外，在混合使用二乙基硅烷的情况下，除上述化学反应式(6-1)、(6-2)、(6-3)和(7)以还，还发生以下的化学式(8-1)和(8-2)。
               (8-1)
            (8-2)
图5是表示本实施例形成的氧化硅膜分子结构的图，图5(a)表示使用单乙基硅烷气体的情况，图5(b)表示使用单乙基硅烷和二乙基硅烷的混合气体的情况。
如果把图2、图4分别与图5(a)和图5(b)比较，那么除了甲基被置换为乙基外，其它结构相同。
也就是说，在本实施例中，HMO膜也是由Si-O键和Si-C2H5键及Si-H键构成。这种情况下，由于使在现有方法中没有的Si-H键在分子结构内存在，所以在有机SOG情况中Si-C2H5键的一部分被置换成Si-H键，即使Si-C2H5键的含量为低浓度，也能引起同样的密度下降。因此，即使更低浓度的Si-C2H5基混入时，也使相同程度的低介电常数化变为可能。
实施例4
作为前面实施例1中的反应性气体，使用了甲基硅烷，但在实施例4中，使用乙烯基硅烷(SiH3(CH＝CH2))。
在使用乙烯基硅烷的情况下，能够通过与化学式(3-1)、(3-2)、(3-3)和(4)同样的反应形成氧化硅膜。这种情况下的化学反应式如下。
                  (9-1)
                (9-2)
                 (9-3)
                      (10)
图6表示本实施例形成的氧化硅膜分子结构的图。如果把图2与图6比较，那么除了甲基被置换为乙烯基外，其它结构相同。
也就是说，在本实施例中，HMO膜由Si-O键和Si-CH＝CH2键及Si-H键构成的。这种情况下，由于使在现有方法中没有的Si-H键在分子结构内存在，所以在有机SOG情况中Si-CH＝CH2键的一部分变成被置换成Si-H键，即使Si-CH＝CH2键的含量为低浓度，也能引起同样的密度下降。因此，即使更低浓度的Si-CH＝CH2基混入时，也使相同程度的低介电常数化变为可能。
再有，在以上各实施例中，作为反应气体，分别使用了甲基硅烷、乙基硅烷和乙烯基硅烷。如果将由这些反应性气体形成的氧化硅膜进行比较，那么在膜的结构或化学结构上，膜密度以甲基硅烷最大，其次是乙基硅烷和乙烯基硅烷依序递减。此外，介电常数的大小也是这样的顺序。
此外，如果把用单甲基硅烷或单乙基硅烷的单独系列形成的氧化硅膜与用单甲基硅烷和二甲基硅烷或单乙基硅烷和二乙基硅烷的混合系列形成的膜进行比较，那么在使用混合系列的情况下，由于比单系列掺杂的有机基多，所以虽然有毒掺杂的抑制效果下降，但介电常数减小。
因此，考虑这些，按照用途选用适当的反应气体较好。再有，也可以进一步混合使用上述各反应气体。
如上所述，本发明的半导体器件，作为层间绝缘膜，使用形成以硅原子为主要元素，在所述硅原子与氧键合和与碳键合的同时，至少有一部分所述硅原子与氢键合的材料以形成其层间绝缘膜。此外，作为其碳键合，可使用甲基、乙基和乙烯基中的任何一种。
因此，由于分子结构内存在现有方法中没有的Si-H键，所以历来的Si-CH3键的一部分变成被Si-H键置换，Si-C键的含量即使是低浓度，也能引起密度下降。因此，低介电常数化也变为可能。
此外，在本发明的半导体器件的制造方法中，作为其层间绝缘膜的形成方法，作为气体的分子结构，使用具有硅原子与氢键合和与碳键合的反应性气体和过氧化氢的混合气体，按化学气相生长法形成层间绝缘膜，同时，在以硅原子为主要元素，所述硅原子有与氧键合和碳键合的同时，还使至少一部分的所述硅原子与氢键合来形成所述形成的层间绝缘膜。
再有，作为反应性气体，使用有机硅烷。更具体地说，作为有机硅烷，以甲基硅烷、乙基硅烷和乙烯基硅烷的其中之一或其化合物为主要成分。
利用这样的制造方法，可获得前述那样的密度较低，介电常数较低的层间绝缘膜，可得到配置有这种层间绝缘膜的半导体器件。

Claims (4)

1.一种半导体器件，所述器件包括有层间绝缘膜，其特征在于，该层间绝缘膜由一种以硅原子为主要成分，所述硅原子有氧键和碳键，并且，至少一部分所述硅原子有氢键的材料形成，所述层间绝缘膜的脱水量比有硅-氧键和硅-甲基键的硅原子所构成的膜的脱水量少。
2.如权利要求1所述的半导体器件，其特征在于，所述碳键为与甲基、乙基或乙烯基中的任何一种基结合的键。
3.一种半导体器件的制造方法，其特征在于，用有机硅烷作为反应性气体，将所述反应性气体和过氧化氢的混合气体，通过化学气相生长法形成层间绝缘膜，所形成的层间绝缘膜以硅原子为主要成分、所述硅原子有氧键和碳键，并且至少一部分所述硅原子有氢键。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，作为有机硅烷，使用甲基硅烷、乙基硅烷和乙烯基硅烷中任何一种或其混合物作为主要成分。
CNB981066267A 1997-06-26 1998-02-17 半导体器件及其制造方法 Expired - Lifetime CN1160766C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP169858/97 1997-06-26
JP169858/1997 1997-06-26
JP9169858A JPH1116904A (ja) 1997-06-26 1997-06-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1204143A CN1204143A (zh) 1999-01-06
CN1160766C true CN1160766C (zh) 2004-08-04

Family

ID=15894252

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981066267A Expired - Lifetime CN1160766C (zh) 1997-06-26 1998-02-17 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US6124641A (zh)
JP (1) JPH1116904A (zh)
KR (1) KR100309662B1 (zh)
CN (1) CN1160766C (zh)
TW (1) TW351847B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
GB9810917D0 (en) * 1998-05-21 1998-07-22 Trikon Technologies Ltd Method and apparatus for treating a semi-conductor substrate
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
JP3419745B2 (ja) * 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
KR100533198B1 (ko) * 2000-08-18 2005-12-05 동경 엘렉트론 주식회사 저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그제조 방법
US6448186B1 (en) * 2000-10-06 2002-09-10 Novellus Systems, Inc. Method and apparatus for use of hydrogen and silanes in plasma
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
KR100451044B1 (ko) * 2001-06-07 2004-10-02 주식회사 엘지화학 유기실리케이트 중합체의 제조방법, 및 이를 이용한절연막의 제조방법
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US20030206337A1 (en) * 2002-05-06 2003-11-06 Eastman Kodak Company Exposure apparatus for irradiating a sensitized substrate
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
JP4138672B2 (ja) * 2003-03-27 2008-08-27 セイコーエプソン株式会社 電気光学装置の製造方法
CN101431842B (zh) * 2003-03-27 2012-01-25 精工爱普生株式会社 电光装置和电子设备
US7030041B2 (en) 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7288205B2 (en) 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
KR101305994B1 (ko) * 2013-01-28 2013-09-12 (주)티씨씨특수합금 산화 방지용 밀폐형 주형에서의 불활성가스 취입 장치
CN106118636A (zh) * 2016-06-27 2016-11-16 高大元 一种荧光氧化硅纳米颗粒的制备方法
CN109562447A (zh) 2016-08-09 2019-04-02 Ak钢铁产权公司 喂槽漏斗

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012535A1 (en) * 1991-01-08 1992-07-23 Fujitsu Limited Process for forming silicon oxide film
JPH07288251A (ja) 1994-04-19 1995-10-31 Sony Corp 半導体装置の製造方法
JPH0835878A (ja) 1994-07-22 1996-02-06 Sumitomo Metal Ind Ltd 原料投入装置
JPH0839194A (ja) 1994-07-29 1996-02-13 Nissan Motor Co Ltd ガス硬化鋳型造型機
US5656555A (en) * 1995-02-17 1997-08-12 Texas Instruments Incorporated Modified hydrogen silsesquioxane spin-on glass
KR0149237B1 (ko) * 1995-03-14 1998-12-01 기따오까 다까시 반도체 디바이스와 그 제조 방법
KR100345663B1 (ko) * 1995-04-11 2002-10-30 주식회사 하이닉스반도체 반도체소자의층간절연막평탄화방법
JPH0964037A (ja) 1995-08-23 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990006346A (ko) 1999-01-25
US6124641A (en) 2000-09-26
TW351847B (en) 1999-02-01
JPH1116904A (ja) 1999-01-22
CN1204143A (zh) 1999-01-06
KR100309662B1 (ko) 2001-11-15
US6333278B1 (en) 2001-12-25

Similar Documents

Publication Publication Date Title
CN1160766C (zh) 半导体器件及其制造方法
KR102406467B1 (ko) 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
CN1277290C (zh) 制备低介电膜的方法
CN1144286C (zh) 半导体器件及制造该半导体器件的方法
KR101327640B1 (ko) 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체
CN1819180A (zh) 介质材料及其制造方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
JP2012504867A (ja) 窒化ケイ素系膜又は炭化ケイ素系膜を形成する方法
CN1189927C (zh) 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件
CN1754251A (zh) 改善层间附着的方法
CN1659685A (zh) 作为半导体器件中的层内或层间介质的超低介电常数材料
CN1950932A (zh) 用于制造在制成的半导体器件和电子器件内用作层内或层间电介质的超低介电常数材料的改进方法
US7985700B2 (en) Composition for forming insulating film and method for fabricating semiconductor device
CN1210799C (zh) 半导体器件及其制造方法
CN1741254A (zh) 修复低k介电膜中的碳损耗
CN1411050A (zh) 制造具有碳化硅膜的半导体器件的方法
CN101044604A (zh) 新聚有机硅氧烷介电材料
CN1595634A (zh) 具有改进的SiCOH介质的界面强度的结构及其制备方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
CN1507015A (zh) 低介电常数材料以及化学气相沉积（cvd）制备方法
CN1945825A (zh) 半导体器件及其制作方法
JPH10242143A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の絶縁膜形成方法
CN1662620A (zh) 在芯片制造过程中密封多孔材料的方法及该方法所使用的化合物

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040804