CN1945825A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN1945825A
CN1945825A CNA2006101421164A CN200610142116A CN1945825A CN 1945825 A CN1945825 A CN 1945825A CN A2006101421164 A CNA2006101421164 A CN A2006101421164A CN 200610142116 A CN200610142116 A CN 200610142116A CN 1945825 A CN1945825 A CN 1945825A
Authority
CN
China
Prior art keywords
film
district
copper
semiconductor device
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101421164A
Other languages
English (en)
Inventor
古谷晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1945825A publication Critical patent/CN1945825A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Abstract

一种半导体器件，包括：半导体衬底；形成在半导体衬底上的下绝缘膜；形成互连的金属膜，用于填充形成在下绝缘膜的表面部分中的凹槽，并且含有铜作为主要组分；形成在下绝缘膜上的上绝缘膜；以及形成在下绝缘膜和上绝缘膜之间的含金属的层，其含有与铜不同的金属。含金属的层包括与形成互连的金属膜接触的第一区，以及与下绝缘膜接触的并且具有与第一区的组分不同的组分的第二区，并且至少在第一区中基本上不含氮。

Description

半导体器件及其制作方法
本申请基于日本专利申请No.2005-289574，其内容在此参考引进。
技术领域
本发明涉及一种半导体器件及其制作方法。
背景技术
近年来，互连上的信号延迟已经限制了半导体器件的操作速率。由互连电阻和互连电容的乘积来表示互连上的信号的延迟常数。由于这种原因，为了降低互连电阻并因而提高器件的操作速率，使用介电常数比传统的SiO2低的材料用于构成夹层绝缘膜的趋势正在增长。同时使用具有小比电阻的铜作为用于构成互连的材料的趋势也正在增长。
通过以下描述的金属镶嵌(damascene)工艺形成多层铜互连。首先，夹层绝缘膜形成在半导体衬底上。此后，互连沟槽或者通路孔形成在夹层绝缘膜中。接下来，阻挡金属膜形成在互连沟槽或者通路孔中，并且在互连沟槽或者通路孔中填充铜膜。然后，利用化学机械抛光(CMP)去除暴露在互连沟槽或者通路孔外边的阻挡金属与铜膜的多余部分。通过重复这些工艺能够形成铜多层互连。
近年来已经出现的一种技术涉及通过在铜互连的上表面上选择性地形成帽金属来改善迁移电阻。在这一点上，为确保邻近的铜互连之间的隔离特性的期望水平，对在铜互连的表面上的选择性的生长帽金属层进行了研究。这种选择性生长以利用化学镀(electroless plating)形成CoWP为例。然而，这种选择性生长偶尔会导致在形成帽金属层时只有不充分的选择性，并且引起不仅在铜互连的上表面上，而且在夹层绝缘膜的上表面上也淀积了帽金属，从而导致引发互连漏电的担心。
日本未决公开专利申请公开No.H11-186273公开了一种半导体器件，其具有形成在含有预定元素的铜互连上的抗氧化阻挡物，目的是为了防止互连的氧化。这里，抗氧化阻挡物由包含在铜互连中的预定元素的氧化物构成。然而，这种方法通过允许溶解在互连层的固体中的例如Mg扩散到互连层的表面部分中来形成保护膜，所以工艺可控性很小。
如上所述，只在铜互连的表面上选择性形成阻挡膜等是困难的。
作为解决这种问题的一种传统技术，已知这样一种技术，该技术利用ALD(原子层淀积)形成在铜互连以及在低k膜上显示出不同特性的TaNx膜(Hsien-Ming Lee，“High Performance Cu InterconnectsCapped with Full-Coverage ALD TaNx layer for Cu/Low-k Metallization”，International Interconnect Technology Conference，June 7-9，2004)。该公开中描述的技术涉及在铜互连与低k膜这二者上形成TaNx膜。也就是说，这种技术不仅在铜互连的上表面上，而是在铜互连以及夹层绝缘膜上的整个表面上都形成帽金属。
发明内容
前述文献中描述的传统技术在以下方面仍有待进一步改善。
也就是说，本发明人发现如下问题，即当如前面提到的非专利文献中描述的TaNx膜用作帽金属膜时，在铜膜和帽金属膜之间的粘附性降低。
根据本发明，提供一种半导体器件，包括：
半导体衬底；
形成在半导体衬底上的第一绝缘膜；
含铜金属膜，用于填充形成在第一绝缘膜的表面部分中的凹槽，并且其含有铜作为主要成分；
形成在第一绝缘膜上的第二绝缘膜；以及
含金属的层，其形成在第一绝缘膜和第二绝缘膜之间，并且含有与铜不同的金属元素，
其中含金属的层包括与含铜金属膜接触的第一区以及与第一绝缘膜接触并且具有与第一区的组分不同的组分的第二区，并且至少在第一区中基本上不含氮。
根据本发明，还提供一种制作半导体器件的方法，包括：
在半导体衬底上形成第一绝缘膜；
在第一绝缘膜的表面部分中形成凹槽；
用含有铜作为主要成分的含铜金属膜填充凹槽；
去除暴露在凹槽外边的含铜金属膜的多余部分；
在第一绝缘膜的整个表面上形成金属层，该金属层含有与铜不同的金属元素并且基本上不含氮；
在金属层上形成第二绝缘膜；以及
通过退火，在金属层中形成与含铜金属膜接触的第一区，以及与第一绝缘膜接触的并且具有与第一区的组分不同的组分的第二区。
在本发明中，通过先在第一绝缘膜的整个表面上形成含有金属元素并且基本上不含氮的金属层，然后利用退火允许与金属层接触的材料中含有的元素进入金属层，可以形成含金属的层。换言之，在金属层分别与第一绝缘膜、第二绝缘膜以及含铜金属膜接触的区域中，这些膜中含有的元素能够扩散到金属层中。结果，含金属的层通常能够在第二区中含有在第一绝缘膜以及第二绝缘膜中含有的元素，并且显示绝缘特性。含金属的层也能够在第一区中含有在含铜金属膜和第二绝缘膜中含有的元素，并且因此起到用于含铜金属膜的帽膜的作用。
含金属的层在形成在含铜金属膜上的第一区中基本上不含氮，所以能够提高含金属的层和含铜金属膜之间的粘附性。这样，能够提高半导体器件的可靠性。需要注意的是，含金属的层可以含有在制作工艺中不可避免地引入的微量的氮。
本发明能够成功地提高铜互连的可靠性。
附图说明
本发明的上述和其他目的、优点和特征通过结合附图的如下描述将变得更清楚，其中：
图1A和1B是剖面图，示出了根据本发明的实施例的半导体器件的典型构造；
图2是流程图，示出了制作根据本发明的实施例的半导体器件的过程；
图3A到3D是剖面图，示出了用于制作根据本发明的第一实施例的半导体器件的典型过程；
图4A到4D是剖面图，示出了用于制作根据本发明的第一实施例的半导体器件的另一例典型过程；
图5A到5D是剖面图，示出了用于制作根据本发明的第二实施例的半导体器件的典型过程；
图6A到6D是剖面图，示出了用于制作根据本发明的第二实施例的半导体器件的另一例典型过程；
图7A到7D是剖面图，示出了用于制作根据本发明的第三实施例的半导体器件的典型过程；
图8A到8D是剖面图，示出了用于制作根据本发明的第三实施例的半导体器件的另一例典型过程；
图9A到9D是剖面图，示出了用于制作根据本发明的第四实施例的半导体器件的典型过程；以及
图10A到11D是剖面图，示出了用于制作根据本发明的第四实施例的半导体器件的另一例典型过程。
具体实施方式
现在，将参考示意性的实施例来在此描述本发明。本领域技术人员将认识到，使用本发明的讲解，能够完成多种可选择的实施例，并且本发明并不局限于以说明为目的而示出的实施例。
以下段落描述本发明的实施例。在所有的附图中出现的任何相似组件被赋予相同的参考标号，并且将不再对其重复解释。
图1A和1B是剖面图，示意性地示出了根据本发明的一个实施例的半导体器件的构造。
首先，如图1A所示，在此得到半导体器件，在该半导体器件中，在具有形成在其上的诸如晶体管152的器件和器件隔离区154的半导体衬底150上和在夹层绝缘膜156上，形成：下绝缘膜102(第一绝缘膜)；形成互连的金属膜106(含铜金属膜)，用于填充形成在下绝缘膜102中的凹槽，并且含有铜作为主要成分；形成在下绝缘膜102上的上绝缘膜110(第二绝缘膜)；以及金属层134，其形成在下绝缘膜102和上绝缘膜110之间，并且含有与铜不同的金属元素M且基本上不含氮。尽管图中未示出，可以在凹槽中形成阻挡金属层，以覆盖凹槽的底面和侧面。形成互连的金属膜106可以被形成在阻挡金属层上，以填充凹槽。如此构造的基本结构的全部进行退火，因而得到如图1B所示构造的半导体器件100。尽管在此以形成互连的金属膜106为例作为最低互连，然而形成互连的金属膜106可以位于任何其他层中。
如图1B所示，利用退火，金属层134被转化成含金属的层108，其包括与形成互连的金属膜106接触的第一区108a，以及与下绝缘膜102接触并且具有与第一区108a的组分不同的组分的第二区108b。含金属的层108被构造成至少在第一区108a中基本不含氮。在本实施例中，第二区108b由显示出绝缘特性的材料构成，并且第一区108a被构造成起到形成互连的金属膜106的帽膜的作用。
图2是流程图，示出了制作根据本发明的实施例的半导体器件100的过程。以下也参考图1A和图1B说明该过程。
在本实施例中，首先，在半导体衬底150与夹层绝缘膜156上形成下绝缘膜102(S10)。接下来，在下绝缘膜102中形成凹槽(S12)。接下来，在凹槽中形成阻挡金属膜(S14)。此后，在凹槽中形成铜膜以便将其填满(S16)。利用CMP去除在凹槽外边形成的铜膜与阻挡金属膜的多余部分(S18)。这样，通过这些工艺，形成互连的金属膜106就形成了。
接下来，含有与铜不同的金属元素M，但是基本上不含氮的金属层134被形成在基本结构的全部上(S20)。此后，上绝缘膜110被形成在金属层134上(S22)，接下来，将基本结构的全部进行退火(S24)。
在本实施例的步骤S24的退火中，在下绝缘膜102、上绝缘膜110中以及在形成互连的金属膜106中分别含有的元素能够扩散到与它们接触的金属层134中，因而形成其中具有第一区108a和第二区108b的含金属的层108。
在本实施例中，下绝缘膜102和上绝缘膜110能够由含有如下元素的材料构成，在金属层134中引入这种元素，能够转换金属层134使其在第二区108b中显示绝缘特性，并且使其在第一区108a中起到用于形成互连的金属膜106的帽膜的作用。在金属层134中含有的金属元素M可以是能够结合包含在下绝缘膜102和上绝缘膜110中的上述元素的金属。
下绝缘膜102能够典型地由含有硅和氧的材料构成。金属元素M可以是能够被下绝缘膜102中含有的氧氧化的金属。这种构造使得与下绝缘膜102接触的第二区108b中的金属层134的金属元素M在步骤S24的退火中更易于被氧化。利用该工艺，能够将含金属的层108制成在其第二区108b中显示出绝缘特性。
在本实施例中，上绝缘膜110也可以由含有硅和氧的材料构成。在这种构造中，在步骤24中退火期间，在与上绝缘膜110接触的第一区108a以及第二区108b中的金属层134的金属元素M被在上绝缘膜110中的氧氧化。利用该工艺，能够将含金属的层108制成其在第二区108b中显示出绝缘特性。此外，通过该工艺，在第一区108a中的含金属的层108能够起到用于形成互连的金属膜106的帽膜的作用。
作为这种金属元素M，典型地可以使用从由Mn、Ta、Al和Ti组成的组中选择的金属。
在本实施例中，下绝缘膜102和上绝缘膜110中的每一个都可以是低k膜，典型地具有3.3或以下的介电常数，优选在2.9或以下。下绝缘膜102和上绝缘膜110可以由不含氮的材料构成。下绝缘膜102和上绝缘膜110可以典型地由SiOC(SiOCH)、甲基倍半硅氧烷(MSQ)、甲基含氢倍半硅氧烷(MHSQ)、有机聚硅氧烷、以及更改为多孔的这些材料的任何膜构成。下绝缘膜102和上绝缘膜110可以由相同材料或不同材料构成。
金属元素M可以是能够形成硅化物的硅化物形成(silicide-forming)金属。如上所述，对于当下绝缘膜102和上绝缘膜110由含硅的材料组成的情况，在与下绝缘膜102和/或上绝缘膜110接触的区中，含金属的层108中的金属元素M被转化成硅化物。该工艺能够改变金属层134，因而更能够进一步增强在第二区108b中的绝缘特性，以及能够进一步增强作为帽膜的第一区108a的作用。
作为这种金属元素M，能够使用从由Mn、Al以及Ti典型地组成的组中选择的金属。而且，金属元素M典型地能够是如下金属，其能够以几乎等于或小于氧化硅的形成自由能的形成能量来产生与氧和/或硅的化合物。
对于金属元素M是能够与组成形成互连的金属膜106的铜形成合金的材料的情况，铜与金属元素M的这种合金形成在第一区108a中。因而，还使得能够提高形成互连的金属膜106的电迁移电阻。作为这种金属元素M，能够使用从典型地由Mn、Al以及Ti构成的组中选择的金属。
以上说明了示出了在步骤S24中执行退火的情况，然而退火可以适当地在步骤S20中在形成金属层134期间或之后执行，或者在步骤S22中在形成上绝缘膜110期间或之后执行。这些工艺能够使含金属的层108在第二区108b中显示绝缘特性，并且使含金属的层108在第一区108a中起到用于形成互连的金属膜106的帽膜的作用。
利用上述的工艺，含金属的层108形成为具有与形成互连的金属膜106接触的第一区108a，以及与下绝缘膜102接触并且具有与第一区108a的组分不同的组分的第二区108b。
在此，含金属的层108由基本上不含氮的材料构成。因而，本实施例成功地确保了含金属的层108和在其下面的形成互连的金属膜106之间的粘附性的期望水平。
(第一实施例)
在本实施例中，含金属的层108含有金属元素M1。在本实施例中，金属元素M1可以是能够形成氧化物的金属。在本实施例中，金属元素M1也可以是能够形成硅化物的硅化物形成金属。在本实施例中，金属元素M1还可以是能够与铜形成合金的金属。在本实施例中，金属元素M1可以从由Mn、Al以及Ti组成的组中选择。
图3A到3D是剖面图，示出了用于制作本实施例的半导体器件100的典型过程。
首先，与如图1A所示的相似，在半导体衬底上(未示出)形成下绝缘膜102，其中半导体衬底具有在其上形成的器件，诸如晶体管。接下来，在下绝缘膜102中形成互连沟槽，并且以阻挡金属膜104和形成互连的金属膜106填充互连沟槽。阻挡金属膜104典型地可以是Ta/TaN、Ti、TiN、TiSiN、Ta、TaN、TaSiN等。形成互连的金属膜106可以由含有铜作为主要成分的含铜金属膜构成。此后，利用CMP去除暴露在互连沟槽外边的形成互连的金属膜106以及阻挡金属膜104的多余部分。从而得到如图3A所示的互连结构。
接下来，利用PVD(物理气相淀积)工艺，在下绝缘膜102上形成含金属元素M1但是基本上不含氮的金属层134。金属层134的厚度典型地设置为大约1到5nm。
接下来，在金属层134上形成上绝缘膜110(图3C)。在本实施例中，下绝缘膜102以及上绝缘膜110可以由低k膜构成，如参考图1A和1B在前面的解释。典型地利用CVD(化学气相淀积)工艺，在大约100到400℃下，可以形成上绝缘膜110。
因为在上绝缘膜110的形成期间，基本结构的全部被暴露于热，所以布置在下绝缘膜102和上绝缘膜110之间的金属层134被引入了在这些绝缘膜中含有的硅(Si)和氧(O)。从而形成含M1-Si-O的层132。形成在形成互连的金属膜106上的金属层134的区域允许其一部分金属扩散到铜互连中，因而形成含Cu-M1的层130a。形成在形成互连的金属膜106上的并且与上绝缘膜110接触的金属层134的区域被引入了上绝缘膜110中的硅和氧，转化成含M1-Si-O的层130b。对于金属元素M1是能够形成硅化物的硅化物形成金属的情况，在含M1-Si-O的层132和含M1-Si-O的层130b中形成了金属元素M1的这种硅化物。对于金属元素M1是能够与铜形成合金的金属的情况，在含Cu-M1的层130a中形成了铜与金属元素M1的这种合金。
此后，在上绝缘膜110中形成通路孔。在该工艺中，也去除了在通路孔底部的含M1-Si-O的层130b，因而允许含Cu-M1的层130a暴露在通路孔的底部。接下来，用阻挡金属膜116和通路栓塞118填充通路孔。通路栓塞118可以由含铜作为主要组分的含铜金属膜构成。通路栓塞118可以利用镀的方法形成。镀之后，产品在N2气氛中在大约150到400℃下进行退火。通过该工艺，基本结构的全部进一步被暴露于热，由于增加了含M1-Si-O的层132中氧和硅的含量，含M1-Si-O的层132显示出绝缘特性。含M1-Si-O的层130b中的氧和硅的含量也增加了，所以含M1-Si-O的层130b也能够显示绝缘特性。因为含Cu-M1的层130a是导电的，所以在此形成互连的金属膜106和通路栓塞118电气地连接。此后，利用CMP去除暴露在通路孔外边的通路栓塞118以及阻挡金属膜116的多余部分。从而得到了如图3D所示构造的半导体器件100。
如上所述，能够形成本实施例的半导体器件100，从而在基本结构的整个表面上形成的金属层134能够选择性地在与绝缘膜接触的区域中显示绝缘特性。另外，因为含金属的层108基本上不含氮，所以能够确保形成互连的金属膜106和含金属的层108之间的粘附性的期望水平。在形成互连的金属膜106上形成含Cu-M1的层130a能够改善形成互连的金属膜106的电迁移电阻。对于含金属的层108含有硅以致于金属元素M1被硅化的情况，能够改善含M1-Si-O的层132和含M1-Si-O的层130b的绝缘特性。此外，对于金属元素M1能够与铜形成合金的情况，通过含Cu-M1的层130a能够进一步改善形成互连的金属膜106的电迁移电阻。
图4A到4D示出用于制作本实施例的半导体器件100的另一个典型过程。
本例与图3A到3D示出的例子不同之处在于利用ALD工艺或者CVD工艺形成金属层134。
根据与参考图3A解释的过程相似的过程来形成图4A示出的互连结构。然后，利用ALD工艺或者CVD工艺，在大约100到250℃下，在下绝缘膜102上形成金属层134(图4B)。与参考图3B解释的相似，金属层134含有金属元素M1，但是基本上不含氮。因为在形成金属层134期间施加了热，所以含M1-Si-O的层132形成在金属层134中，具体是在与下绝缘膜102接触的区域中。而且，含Cu-M1的层130a形成在金属层134中，具体是在与形成互连的金属膜106接触的区域中。在含Cu-M1的层130a和阻挡金属膜104上形成含M1的层130d。
接下来，在金属层134上形成上绝缘膜110(图4C)。典型地利用CVD工艺，在大约100到400℃下，能够形成上绝缘膜110。在该工艺中，基本结构的全部被暴露于热，在上绝缘膜110中的氧和硅也扩散到含M1-Si-O的层132和含M1的层130d中。结果，含M1-Si-O的层132的氧和硅的含量增加了。含M1的层130d转化成含M1-Si-O的层130b。
此后，与参考图3D的上述解释相似，在上绝缘膜110中形成通路栓塞118和阻挡金属膜116(图4D)。因为在形成通路栓塞118的工艺中，基本结构的全部被暴露于热，所以在与下绝缘膜102或上绝缘膜110接触的含M1-Si-O的层132和含M1-Si-O的层130b中，氧和硅的含量进一步增加，因而变得显示出绝缘特性。
以上描述示出了在形成上绝缘膜110以及通路栓塞118的工艺中，利用退火，将金属层134转化成含金属的层108的典型的情况。然而，也允许典型地在下绝缘膜102上形成金属层134之后，或者在形成上绝缘膜110之后，利用独立的退火来形成含金属的层108。
例如，金属元素M1可以是Mn。在这种情况下，如图3A所示，典型地由含铜金属膜构成的形成互连的金属膜106形成在下绝缘膜102中，其中下绝缘膜102由诸如SiOC膜的低k膜构成。通过用于平坦化的CMP来去除形成互连的金属膜106的多余部分，并且利用PVD工艺在下绝缘膜102上形成Mn膜(大约1到5nm厚)。然后，基本结构的全部在100到400℃下退火。利用该工艺，基于元素从下绝缘膜102的扩散，在下绝缘膜102上的第二区108b中形成MnSixOy膜。另一方面，在形成互连的金属膜106上的第一区108a中形成CuMn合金。
如上所述，在本实施例中，具有绝缘特性的含M1-Si-O的层132形成在下绝缘膜102上，并且含Cu-M1的层130a以及含M1-Si-O的层130b形成在形成互连的金属膜106上。因为含金属的层108不含氮，所以能够确保在含金属的层108和形成互连的金属膜106之间的粘附性的期望水平。结果，能够提高半导体器件100的可靠性。
(第二实施例)
本实施例与第一实施例的区别在于含金属的层108中含有的金属的种类。在本实施例中，含金属的层108含有金属元素M2。在本实施例中，金属元素M2可以是非硅化物形成金属。在本实施例中，金属元素M2可以典型地是Ta。
图5A到5D示出用于制作本实施例的半导体器件100的典型过程。
根据在第一实施例中参考图3A解释的过程来形成图5A示出的互连结构。接下来，利用PVD工艺在下绝缘膜102上形成含金属元素M2但是基本上不含氮的金属层135(图5B)。金属层135的厚度典型地被调整为大约1到5nm。
接下来，在金属层135上形成上绝缘膜110(图5C)。典型地利用CVD工艺在大约100到400℃下能够形成上绝缘膜110。在该工艺中，基本结构的全部被暴露于热，布置在下绝缘膜102和上绝缘膜110之间的金属层135的区域被转化成含M2-O的层138。形成互连的金属膜106上的金属层135被转化成含M2-O的层136b，具体地是在与上绝缘膜110接触的区域中，形成在保持不变的含M2的层136a上。
此后，与第一实施例中参考图3D解释的相似，在上绝缘膜110中形成通路栓塞118和阻挡金属膜116(图5D)。因为在形成通路栓塞118的工艺中，基本结构的全部被暴露于热，所以与下绝缘膜102或者与上绝缘膜110接触的含M2-O的层138以及含M2-O的层136b进一步增加了氧含量，因而变得显示出绝缘特性。在此，使含M2-O的层138分别在其上侧和下侧与下绝缘膜102以及上绝缘膜110接触，使得其氧含量变得比含M2-O的层136b中的氧含量大。
图6A到6D示出了用于制作本实施例的半导体器件100的另一典型过程。
本实施例与图5A到5D示出的例子的区别在于利用ALD工艺或者CVD工艺形成金属层135。
根据与在第一实施例中参考图3A解释的过程相似的过程来形成图6A示出的互连结构。接下来，利用ALD工艺或者CVD工艺在大约100到250℃下，在下绝缘膜102上形成金属层135(图6B)。与参考图5B解释的相似，金属层135含金属元素M2但是基本上不含氮。因为在形成金属层135的工艺中施加了热，所以在金属层135中具体地是在与下绝缘膜102接触的区域中，形成含M2-O的层138，并且在与形成互连的金属膜106接触的区域中，形成含M2的层136a。
接下来，在金属层135上形成上绝缘膜110(图6C)。典型地利用CVD工艺在大约100到400℃下能够形成上绝缘膜110。在该工艺中，基本结构的全部被暴露于热，在绝缘膜110中的氧也扩散到含M2-O的层138以及含M2的层136a中。结果，含M2-O的层138中的氧含量增加了。与上绝缘膜110接触的含M2的层136a的一部分转化成含M2-O的层136b。
此后，与第一实施例中参考图3D解释的相似，在上绝缘膜110中形成通路栓塞118以及阻挡金属膜116(图6D)。因为在形成通路栓塞118的工艺中，基本结构的全部被暴露于热，与下绝缘膜102或者与上绝缘膜110接触的含M2-O的层138以及含M2-O的层136b进一步增加了氧含量，因而变得显示出绝缘特性。
如上所述，在本实施例中，具有绝缘特性的含M2-O的层138形成在下绝缘膜102上，并且含M2的层136a以及含M2-O的层136b形成在形成互连的金属膜106上。因为含金属的层108不含氮，所以确保了含金属的层108和形成互连的金属膜106之间的粘附性的期望水平。结果，能够提高半导体器件100的可靠性。
(第三实施例)
本实施例与第一实施例的区别在于含金属的层形成在多层互连结构的最上部。在本实施例，与第一实施例中解释的相似，含金属的层含有金属M1但是基本上不含氮。
图7A到7D示出了用于制作本实施例的半导体器件100的典型过程。
首先，与图1A所示相似，在半导体衬底上(未示出)形成下绝缘膜202，其中半导体衬底具有已经形成在其中的器件，诸如晶体管。接下来，在下绝缘膜102中形成互连沟槽，然后以阻挡金属膜204以及形成互连的金属膜206填充互连沟槽。阻挡金属膜204以及形成互连的金属膜206可以分别由与第一实施例中解释的构成阻挡金属膜104以及形成互连的金属膜106的材料相似的材料构成。下绝缘膜202可以由与第一实施例中解释的构成下绝缘膜102的材料相似的材料构成。
此后，利用CMP来去除暴露在互连沟槽外边的形成互连的金属膜206以及阻挡金属膜204的多余部分。从而能够得到如图7A所示的互连结构。
接下来，利用PVD工艺在下绝缘膜202上形成含金属元素M1但是基本上不含氮的金属层234(图7B)。
接下来，在金属层234上形成上绝缘膜210。典型地利用CVD工艺在大约100到400℃下能够形成上绝缘膜210。
在此，上绝缘膜210能够使用与第一实施例中解释的构成上绝缘膜110的材料相似的材料构成。上绝缘膜210也能够由例如SiO2膜构成。在该工艺中，基本结构的全部被暴露于热，布置在下绝缘膜202和上绝缘膜210之间的金属层234被转化成含M1-Si-O的层232。形成在形成互连的金属膜206上的金属层234允许其一部分扩散到铜互连中，因而形成含Cu-M1的层230a。形成在形成互连的金属膜206上并且与上绝缘膜210接触的金属层234的区域被转化成含M1-Si-O的层230b(图7C)。
在本实施例中，上绝缘膜210甚至可以由无氧材料构成。例如，上绝缘膜210可以由SiC膜构成。而且在这种情况下，在形成上绝缘膜210的工艺中，基本结构的全部被暴露于热，所以下绝缘膜202中含有的氧和硅扩散到与下绝缘膜202接触的金属膜234的一部分，由此形成含M1-Si-O的层232。在该工艺中，硅也从上绝缘膜210扩散到含M1-Si-O的层232中。形成在形成互连的金属膜206上的金属层234允许其一部分扩散到铜互连中，因而形成含Cu-M1的层230a。在形成互连的金属膜206上形成的并且与上绝缘膜210接触的金属层234的区域中，形成含M1-Si的层230d(图7D)。
图8A到8D是示出用于制作本实施例的半导体器件100的另一典型过程。
本实施例与图7A到7D示出的例子不同之处在于利用ALD工艺或者CVD工艺形成金属层234。
根据与参考图7A解释的过程相似的过程来形成图8A所示的互连结构。接下来，利用ALD工艺或者CVD工艺，在大约100到250℃下，在下绝缘膜202上形成含有金属元素M1但是基本上不含氮的金属层234。
因为在形成金属层234的工艺中施加了热，在金属层234中特别是在与下绝缘膜202接触的区域中形成含M1-Si-O的层232，并且在与形成互连的金属膜206接触的区域中形成含Cu-M1的层230a。另外，在含Cu-M1的层230a以及阻挡金属膜204上形成了含M1的层230e。
接下来，在金属层234上形成上绝缘膜210。典型地利用CVD工艺在大约100到400℃下可以形成上绝缘膜210。
这里，上绝缘膜210能够由与第一实施例中解释的构成上绝缘膜110的材料相似的材料构成，或者由SiO2膜构成。在该工艺中，基本结构的全部被暴露于热，上绝缘膜210中的氧和硅也扩散到含M1-Si-O的层232和含M1的层230e中。结果，含M1-Si-O的层232的氧和硅含量增加。含M1的层230e被转化成含M1-Si-O的层230b(图8C)。
上绝缘膜210也可以由无氧材料构成。例如，上绝缘膜210可以由SiC膜形成。而且在这种情况下，在形成上绝缘膜210的工艺中，基本结构的全部被暴露于热，并且利用加热，下绝缘膜202中含有的氧和硅进一步扩散到与下绝缘膜202接触的含M1-Si-O的层232的一部分。在该工艺中，硅也从上绝缘膜210扩散到含M1-Si-O的层232中。上绝缘膜210中含有的硅扩散到形成在形成互连的金属膜206上的含M1的层230e的区域，因而形成含M1-Si的层230d(图8D)。
利用本实施例的半导体器件100也能够得到与在第一实施例中相似的效果。
(第四实施例)
本实施例与第二实施例的区别在于含金属的层形成在多层互连结构的最上部。在本实施例中，与第二实施例中所解释的相似，含金属的层含有金属元素M2但是基本上不含氮。
图9A到9D示出了用于制作本实施例的半导体器件100的典型过程。
首先，根据与参考图7A的第三实施例中所解释的过程相似的过程形成图9A所示的互连结构。接下来，利用PVD工艺，在下绝缘膜202上形成含金属元素M2但是基本上不含氮的金属层235(图9B)。
接下来，在金属层235上形成上绝缘膜210(图9C)。例如，可以利用CVD工艺在大约100到400℃下形成上绝缘膜210。
这里，上绝缘膜210可以由含硅和氧的材料构成。上绝缘膜210可以由与构成第一实施例中所解释的上绝缘膜110的材料等价的材料构成，或者SiO2膜构成。在该工艺中，基本结构的全部被暴露于热，布置在下绝缘膜202和上绝缘膜210之间的金属层235被转化成含M2-O的层238。上绝缘膜210中含有的氧扩散到形成在形成互连的金属膜206上的金属层235中，具体是在与上绝缘膜210接触的区域中，在此形成金属的氧化物，因而形成含M2-O的层236b。与形成互连的金属膜206以及阻挡金属膜204接触的形成在形成互连的金属膜206上的金属层235的区域保持未改变，以给出含M2的层236a。
作为另一例子，上绝缘膜210可以由无氧材料构成。例如，上绝缘膜210可以由SiC膜形成。而且在这种情况下，在形成上绝缘膜210的工艺中，基本结构的全部被暴露于热，下绝缘膜202中含有的氧扩散到与下绝缘膜202接触的金属膜235的一部分。从而形成含M2-O的层238。另一方面，形成在形成互连的金属膜206上的金属层235的一部分保持未改变，以给出含M2的层236a(图9D)。
图10A到10D示出了用于制作本实施例的半导体器件100的另一典型过程。
本实施例与图9A到9D示出的例子的区别在于利用ALD工艺或者CVD工艺形成金属层235。
首先，根据与参考图7A的第三实施例中所解释的过程相似的过程形成图10A所示的互连结构。接下来，通过ALD工艺或者CVD工艺，在大约100到250℃下，在下绝缘膜202上形成含有金属元素M2但是基本上不含氮的金属层235。这里，金属元素M2可以与第二实施例中所解释的金属层134中含有的金属元素M2相同。
因为在形成金属层235的工艺中施加了热，所以在金属层235中具体是在与下绝缘膜202接触的区域中，形成含M2-O的层238。另外，在与形成互连的金属膜206与阻挡金属膜204接触的区域中，金属层235保持未改变，以给出含M2的层236a。
接下来，在金属层235上形成上绝缘膜210。典型地利用CVD工艺在大约100到400℃下，能够形成上绝缘膜210。
这里，上绝缘膜210可以由与构成在第一实施例中所解释的上绝缘膜110的材料相同的材料构成，或者由SiO2膜构成。在该工艺中，基本结构的全部被暴露于热，布置在下绝缘膜202和上绝缘膜210之间的含M2-O的层238进一步被氧化，从而具有更高的氧含量。形成在形成互连的金属膜206上的含M2的层236a被上绝缘膜210具体是在其与上绝缘膜210接触的区域中含有的氧氧化，因而形成含M2-O的层236b。与形成互连的金属膜206以及阻挡金属膜204接触的金属层235的区域保持未改变，作为含M2的层236a(图10C)。
上绝缘膜210也可以由无氧材料构成。例如，上绝缘膜210可以由SiC膜构成。而且在这种情况下，在形成上绝缘膜210的工艺中，基本结构的全部被暴露于热，所以利用加热，与下绝缘膜202接触的含M2-O的层238进一步被氧化。形成在形成互连的金属膜206上的金属层235的区域保持未改变，作为含M2的层236a(图10D)。
利用本实施例的半导体器件100也能够得到与在第二实施例中相似的效果。
(例子)
表1示出了在金属层134和形成互连的金属层106之间测量的铜-金属M界面的粘附力的结果，其中金属层134由Ta或者TaN构成。粘附力是通过4点弯曲测试法来测量的。
表1
  金属层   粘附力(J/m2)
  Ta   9.79
  TaN   9.00
从表1中得知，当金属层134由Ta构成而不是由TaN构成时，金属层134显示出改善了的粘附力。
以上段落参考实施例与例子描述了本发明，这些实施例和例子只用于解释的目的，所以本领域技术人员容易理解，本发明能够以多种方式修改，并且这种修改的例子也在本发明的范围中。
在上述第一到第四实施例中示意性地示出与说明的构成含金属的层108以及含金属的层208的各层，表示了假定最容易出现的典型结构，但是根据退火等条件，也可以具有不同的构造。在各层中，包含的元素的组分可以是非均匀的。例如，在第一实施例中参考图3D解释的含M1-Si-O的层132可以被构造成在表面部分中具有高的Si和O的浓度，并且在中心部分中具有高的金属元素M1的浓度。这也可以应用到其它层。
本发明可应用于形成互连的金属膜受到表面处理的多种模式的实施例。例如，上述实施例描述了如下典型情况，即利用单一金属镶嵌工艺形成多层互连结构，而本发明也可应用于通过双金属镶嵌工艺形成多层互连结构的情况。
显然，本发明不局限于以上实施例，可以在不偏离本发明的范围和精神的情况下进行修改和变化。

Claims (20)

1.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上的第一绝缘膜；
含铜金属膜，用于填充形成在所述第一绝缘膜的表面部分中的凹槽，并且其含有铜作为主要成分；
形成在所述第一绝缘膜上的第二绝缘膜；以及
含金属的层，其形成在所述第一绝缘膜和所述第二绝缘膜之间，并且含有与铜不同的金属元素，所述含金属的层包括与所述含铜金属膜接触的第一区以及与所述第一绝缘膜接触并且具有与所述第一区的组分不同的组分的第二区，并且至少在所述第一区中基本上不含氮。
2.根据权利要求1所述的半导体器件，其中从由Mn、Ta、Al以及Ti构成的组中选择所述金属元素。
3.根据权利要求1所述的半导体器件，其中所述金属元素是能够形成硅化物的硅化物形成金属。
4.根据权利要求2所述的半导体器件，其中所述金属元素是能够形成硅化物的硅化物形成金属。
5.根据权利要求1所述的半导体器件，其中所述含金属的层至少在所述第二区中含有所述金属元素以及硅作为组成元素。
6.根据权利要求2所述的半导体器件，其中所述含金属的层至少在所述第二区中含有所述金属元素以及硅作为组成元素。
7.根据权利要求1所述的半导体器件，其中所述第一绝缘膜和所述第二绝缘膜中的至少任意一个含有氧；并且
所述含金属的层至少在所述第二区中含有所述金属元素的氧化物。
8.根据权利要求3所述的半导体器件，其中所述第一绝缘膜和所述第二绝缘膜中的至少任意一个含有氧；并且
所述含金属的层至少在所述第二区中含有所述金属元素的氧化物。
9.根据权利要求5所述的半导体器件，其中所述第一绝缘膜和所述第二绝缘膜中的至少任意一个含有氧；并且
所述含金属的层至少在所述第二区中含有所述金属元素的氧化物。
10.根据权利要求1所述的半导体器件，其中所述含金属的层在所述第一区中含有所述金属元素以及铜作为组成元素。
11.根据权利要求3所述的半导体器件，其中所述含金属的层在所述第一区中含有所述金属元素以及铜作为组成元素。
12.根据权利要求5所述的半导体器件，其中所述含金属的层在所述第一区中含有所述金属元素以及铜作为组成元素。
13.根据权利要求7所述的半导体器件，其中所述含金属的层在所述第一区中含有所述金属元素以及铜作为组成元素。
14.根据权利要求1所述的半导体器件，其中所述含金属的层在所述第一区中含有Mn以及铜作为组成元素，并且在所述第二区中含有Mn、硅以及氧作为组成元素。
15.根据权利要求1所述的半导体器件，其中所述含金属的层在所述第一区中起到用于所述含铜金属膜的帽膜的作用。
16.根据权利要求3所述的半导体器件，其中所述含金属的层在所述第一区中起到用于所述含铜金属膜的帽膜的作用。
17.根据权利要求5所述的半导体器件，其中所述含金属的层在所述第一区中起到用于所述含铜金属膜的帽膜的作用。
18.根据权利要求7所述的半导体器件，其中所述含金属的层在所述第一区中起到用于所述含铜金属膜的帽膜的作用。
19.根据权利要求10所述的半导体器件，其中所述含金属的层在所述第一区中起到用于所述含铜金属膜的帽膜的作用。
20.一种制作半导体器件的方法，包括：
在半导体衬底上形成第一绝缘膜；
在所述第一绝缘膜的表面部分中形成凹槽；
用含有铜作为主要成分的含铜金属膜填充所述凹槽；
去除暴露在所述凹槽外边的所述含铜金属膜的多余部分；
在所述第一绝缘膜的整个表面上形成含有与铜不同的金属元素并且基本上不含氮的金属层；
在所述金属层上形成第二绝缘膜；以及
利用退火，在所述金属层中形成与所述含铜金属膜接触的第一区，以及与所述第一绝缘膜接触并且具有与所述第一区的组分不同的组分的第二区。
CNA2006101421164A 2005-10-03 2006-10-08 半导体器件及其制作方法 Pending CN1945825A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005289574A JP2007103546A (ja) 2005-10-03 2005-10-03 半導体装置およびその製造方法
JP2005289574 2005-10-03

Publications (1)

Publication Number Publication Date
CN1945825A true CN1945825A (zh) 2007-04-11

Family

ID=37944412

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101421164A Pending CN1945825A (zh) 2005-10-03 2006-10-08 半导体器件及其制作方法

Country Status (3)

Country Link
US (1) US20070080463A1 (zh)
JP (1) JP2007103546A (zh)
CN (1) CN1945825A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132398A (zh) * 2008-03-21 2011-07-20 哈佛学院院长等 用于互连的自对准阻挡层
CN110880452A (zh) * 2018-09-06 2020-03-13 株式会社东芝 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045161A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置およびその製造方法
JP2010050190A (ja) * 2008-08-20 2010-03-04 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
CN102859662B (zh) 2009-10-23 2015-11-25 哈佛大学校长及研究员协会 用于互连的自对准阻挡层和封盖层
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP5969306B2 (ja) * 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234560A (en) * 1989-08-14 1993-08-10 Hauzer Holdings Bv Method and device for sputtering of films
US7153774B2 (en) * 2002-06-06 2006-12-26 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
US7247946B2 (en) * 2005-01-18 2007-07-24 International Business Machines Corporation On-chip Cu interconnection using 1 to 5 nm thick metal cap

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132398A (zh) * 2008-03-21 2011-07-20 哈佛学院院长等 用于互连的自对准阻挡层
CN102132398B (zh) * 2008-03-21 2015-01-28 哈佛学院院长等 用于互连的自对准阻挡层
CN110880452A (zh) * 2018-09-06 2020-03-13 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
US20070080463A1 (en) 2007-04-12
JP2007103546A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
CN1211855C (zh) 带有冗余衬垫的铜导电线
CN100341137C (zh) 半导体多层布线板及其形成方法
CN1292477C (zh) 半导体器件及其制造方法
CN1428840A (zh) 半导体器件及其制造方法
CN1819179A (zh) 半导体器件及其制造方法
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
CN1139122C (zh) 半导体器件及其制造方法
CN2720636Y (zh) 集成电路
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN1945825A (zh) 半导体器件及其制作方法
CN100346466C (zh) 半导体器件及其制造方法
US20090273085A1 (en) CuSiN/SiN DIFFUSION BARRIER FOR COPPER IN INTEGRATED-CIRCUIT DEVICES
CN1519925A (zh) 半导体器件及其制造方法
CN100346468C (zh) 半导体器件及其制造方法
CN1832159A (zh) 半导体元件
CN1716589A (zh) 半导体器件
CN1835226A (zh) 半导体器件及其制造方法
CN1788347A (zh) 多孔低k介质互连结构
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1897245A (zh) 半导体器件及其制造方法
CN1591856A (zh) 内联机结构及其制造方法
CN101043028A (zh) 半导体器件及其制造方法
CN1276506C (zh) 半导体器件及其制造方法
CN1453834A (zh) 半导体器件和制造方法以及电镀液
CN101045820A (zh) 形成绝缘膜的组合物以及制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication