CN1428840A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1428840A
CN1428840A CN02156814A CN02156814A CN1428840A CN 1428840 A CN1428840 A CN 1428840A CN 02156814 A CN02156814 A CN 02156814A CN 02156814 A CN02156814 A CN 02156814A CN 1428840 A CN1428840 A CN 1428840A
Authority
CN
China
Prior art keywords
mentioned
dielectric film
modulus
low
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02156814A
Other languages
English (en)
Other versions
CN1293622C (zh
Inventor
伊藤祥代
莲沼正彦
川之上孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1428840A publication Critical patent/CN1428840A/zh
Application granted granted Critical
Publication of CN1293622C publication Critical patent/CN1293622C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件，包括：已形成了元件的半导体衬底；在上述半导体衬底上形成的具有3以下的介电系数的低介电系数绝缘膜；已埋入到上述低介电系数绝缘膜中的插针和布线，和在上述低介电系数绝缘膜和上述插针之间接连到上述插针的侧面上形成的杨氏模量15GPa以上的高杨氏模量绝缘膜。

Description

半导体器件及其制造方法
技术领域
本发明涉及具有使用低介电系数层间绝缘膜的多层布线构造的半导体器件及其制造方法。
背景技术
近些年来，为使LSI动作高速化，人们把具有3以下的低介电系数的材料作成为层间绝缘膜使用。这样的低介电系数绝缘膜，一般地说，杨氏模量低达等于或小于10GPa前后。用做布线材料的Cu的线膨胀系数虽然大到16ppm，但是在形成Cu布线的情况下，则可以在与层间绝缘膜之间形成由Ta或Ti这样的高熔点金属或其化合物构成的势垒金属层。势垒金属层的线膨胀系数由于与Cu比较小到10ppm以下，故在退火或溶结这样的高温工艺中，起因于与Cu之间的线膨胀系数之差，在势垒金属层内将产生大的热应力。
如果低介电系数绝缘膜的杨氏模量足够地大，则可以采用抑制Cu的热膨胀的办法抑制加在势垒金属层上的应力。但是，如上所述，低介电系数绝缘膜的杨氏模量小到等于或小于10GPa前后。为此，加在势垒金属层上的热应力将增大，起因于该热应力，在低介电系数绝缘膜上将产生裂纹。
最容易发生这样的裂纹的，是通路孔周围。参看图1A到图1C，对现有的半导体器件的布线构造中的该问题进行说明。
首先，如图1A所示，在半导体衬底24上形成由低介电系数绝缘膜1a与破坏强度高的间隙绝缘膜1b之间的叠层构造构成的绝缘膜1，通过势垒金属层9向其中埋入形成下部布线层2。然后，依次形成刻蚀阻挡层绝缘膜3、低介电系数绝缘膜4和破坏强度高的间隙绝缘膜5。其次，如图1B所示，借助于RIE(反应性离子刻蚀)加工，在绝缘膜3、4和5上，形成连接到下部布线层2上的通路孔6和布线沟7。这时，归因于RIE加工，低介电系数绝缘膜4的表面，因受到损伤而形成破坏强度小的损伤层8。
接着，如图1C所示，用溅射法向通路孔6和布线沟7的整个面上淀积势垒金属。在通路孔6的侧壁部分上形成的势垒金属层9，与布线沟7侧壁、布线沟7和通路孔6的底面相比，膜厚薄。接着，在淀积上Cu等的导电性材料10之后，进行退火。在高温下进行的退火中，由热膨胀系数差形成的拉伸应力作用到势垒金属层9上。
特别是由于在通路孔6侧壁部分处势垒金属层9的膜厚薄，故归因于该拉伸应力存在着在势垒金属层9上产生裂纹的可能性。接连并存在于势垒金属层9上的损伤层8的破坏强度低，在势垒金属层9中产生的裂纹，有时候会经由损伤层8一直延伸到低介电系数绝缘膜4内。其结果是在高温下处于压缩应力状态的Cu等的导电性材料10起因于在由裂纹形成的龟裂中突出出来，结果变成为产生短路不合格。
发明内容
本发明的半导体器件的一个方面，包括：
已形成了元件的半导体衬底；
在上述半导体衬底上形成的具有3以下的相对介电系数的低介电系数绝缘膜；
已埋入到上述低介电系数绝缘膜中的插针和布线层，和
在上述低介电系数绝缘膜和上述插针之间接连到上述插针的侧面上形成的杨氏模量15GPa以上的高杨氏模量绝缘膜。
本发明的半导体器件的制造方法的一个方面，包括：
在已形成了元件的半导体衬底上，通过绝缘膜形成下部布线层；
在上述下部布线层上形成具有3以下的相对介电系数的低介电系数绝缘膜；
在上述低介电系数绝缘膜上形成通路孔；
在上述通路孔的侧面上，形成具有15GPa以上的杨氏模量的高杨氏模量绝缘膜；
在具有在侧面上形成了上述高杨氏模量绝缘膜的通路孔的上述低介电系数绝缘膜上，形成布线沟；
使得与上述下部布线层进行电连那样地，在已形成了上述通路孔和布线沟的上述低介电系数绝缘膜的整个面上，依次淀积势垒金属和导电性材料；和
除去在上述低介电系数绝缘膜上的上述势垒金属和上述导电性材料，在上述通路孔内和上述布线沟内分别形成在表面上具有势垒金属层的插针和上部布线层。
本发明的半导体器件的制造方法的另一个方面，包括：
在已形成了元件的半导体衬底上，通过绝缘膜地形成下部布线层；
在上述下部布线层上形成具有3以下的相对介电系数的低介电系数绝缘膜；
在上述低介电系数绝缘膜上形成通路孔和布线沟；
在已形成了上述通路孔和上述布线沟的上述低介电系数绝缘膜的表面上，形成含有选自Ta、Ti、Nb和Al中的至少一种金属的金属氧化物构成，具有15GPa以上的高杨氏模量的绝缘膜；
使得与上述下部布线层进行电连那样地，在已形成了上述高杨氏模量绝缘膜的上述低介电系数绝缘膜的整个面上，依次淀积导电性材料；和
除去在上述低介电系数绝缘膜上的上述导电性材料，在上述通路孔内和上述布线沟内分别形成插针和上部布线层。
附图说明
图1A到图1C的剖面图示出了现有的半导体器件中的布线构造的制造工序。
图2的剖面图示出了实施方案1的半导体器件中的布线构造。
图3的曲线图示出了作用到通路孔侧壁的势垒金属层上的应力的由模拟得到的计算结果。
图4A到图4E的剖面图示出了实施方案1的半导体器件中的布线构造的制造工序。
图5的剖面图示出了实施方案1的半导体器件的一部分。
图6A到图6F的剖面图示出了实施方案2的半导体器件中的布线构造的制造工序。
图7的剖面图示出了实施方案3的半导体器件中的布线构造的一个例子。
图8A到图8E的剖面图示出了实施方案3的半导体器件中的布线构造的制造工序。
图9的剖面图示出了实施方案3的半导体器件中的布线构造的另外的例子。
图10的剖面图示出了实施方案3的半导体器件中的布线构造的另外的例子。
图11A到图11E的剖面图示出了图10所示的布线构造的制造工序。
图12的剖面图示出了实施方案3的半导体器件中的布线构造的另外的例子。
图13A到图13E的剖面图示出了图12所示的布线构造的制造工序。
图14的剖面图示出了实施方案3的半导体器件中的布线构造的另外的例子。
具体实施方式
以下，参看附图详细地说明本发明的实施方案。
实施方案1
图2的剖面图示出了本发明的实施方案1的半导体器件中的布线构造。
如图所示，在半导体衬底24上，设置有通过势垒金属层18埋入形成了下部布线层12的绝缘层11。绝缘层11虽然由以下要说明的那样的低介电系数绝缘膜11a，和硅氧化膜、硅氮化膜、硅碳化膜等的破坏强度高且作为间隙层起作用的高强度绝缘膜11b之间的叠层构造形成，但是，也可以用单层形成。在绝缘层11上，依次形成作为刻蚀阻挡层起作用的硅氮化膜13(相对介电系数＝7.0，杨氏模量＝100GPa)和低介电系数绝缘膜14。作为低介电系数绝缘膜14，例如，可以使用SiO(CH3)x(相对介电系数＝2.5，杨氏模量＝10GPa以下)。此外，也可以用氢·倍半硅氧烷、含碳SiO2膜(SiOC)、多孔质二氧化硅膜、高分子膜、无定形碳膜(掺F)等形成低介电系数绝缘膜14。这些材料的杨氏模量都在10GPa以下左右。
在低介电系数绝缘膜14内埋入形成上部布线层19b，该上部布线层19b，借助于插针19a连接到下部布线层12上。另外，上部布线层19b和插针19a，在其表面上具有势垒金属层18。势垒金属层18，可以由Ta、Ti、Nb、含有它们的合金、它们的化合物、或它们的叠层膜构成。此外，上部布线层19b和插针19a这样的导电材料层19，可以用Cu、Al或含有它们的合金构成。
在插针19a侧面的势垒金属层18和低介电系数绝缘膜14之间，形成杨氏模量15GPa以上的高杨氏模量绝缘膜16。作为高杨氏模量绝缘膜16，例如，可以使用硅氧化膜(相对介电系数＝4.0，杨氏模量＝60GPa)、硅氮化膜(相对介电系数＝7.0，杨氏模量＝100GPa)。此外，也可以使用硅氧氮化膜(相对介电系数＝4.0～5.0，杨氏模量＝80～100GPa)、硅碳氮化膜(相对介电系数＝4.0～5.0，杨氏模量＝100GPa)。
在这里，在图3的曲线图中示出了作用到通路孔侧壁的势垒金属层上的应力的模拟计算结果。如果与势垒金属层接连的绝缘层的杨氏模量小于15GPa，在图3的曲线中就表现出作用到势垒金属层上的应力急剧地增加。归因于该应力集中，在势垒金属层上就会产生裂纹。
于是，在本发明的实施方案中，采用在通路孔的侧面上设置具有15GPa以上的杨氏模量的高杨氏模量绝缘膜的办法，使得防止在势垒金属层上的应力的增加成为可能。而且，高杨氏模量绝缘膜由于具有高的破坏强度，故即便是假定在势垒金属层上发生了裂纹，也可以避免该裂纹一直进展到低介电系数绝缘膜上去。
在通路孔侧面上形成的高杨氏模量绝缘膜的膜厚，如至少为1nm，则可以显著地发挥其效果。但是，在形成得过厚的情况下，由于存在着会产生层间绝缘膜的介电系数的上升这样的缺点的可能，故希望将其上限定为100nm左右。
另外，在图2所示的布线构造中，在低介电系数绝缘膜14上也形成与上述同样的高杨氏模量绝缘膜16且起着间隙层的作用。在这样的高杨氏模量绝缘膜16和上部布线层19b上，配设硅氮化膜20。
参看图4A到图4E说明图2所示的布线构造的形成方法。
首先，如图4A所示，在半导体衬底24上，依次淀积低介电系数绝缘膜11a和高强度绝缘层11b形成绝缘膜11，向绝缘膜11内埋入形成在表面上具有势垒金属层18的下部布线层12。然后，在用等离子体CVD法形成了作为刻蚀阻挡膜起作用的硅氮化膜13之后，例如，借助于旋转涂敷法，用SiO(CH3)x形成低介电系数绝缘膜14。
其次，如图4B所示，借助于RIE加工，在低介电系数绝缘膜14上形成通路孔15。这时，在低介电系数绝缘膜14的表面上，形成由RIE产生的损伤层21。
在用使用氟酸的湿法刻蚀除去了这样地产生的损伤层21之后，在已形成了通路孔15的低介电系数绝缘膜14的整个面上，如图4C所示，用等离子体CVD法形成作为高杨氏模量绝缘膜16的硅氧化膜。在这里形成的硅氧化膜，是杨氏模量为60GPa，膜厚50nm的膜。
然后，如图4D所示，在低介电系数绝缘膜14和高杨氏模量绝缘膜16的含有通路孔15的区域上，借助于RIE加工形成布线沟17。虽然可以借助于布线沟17的RIE加工除去通路孔15底部的高杨氏模量绝缘膜16，但是，低介电系数绝缘膜14上的高杨氏模量绝缘膜16却照原状不变地留下来，它作为间隙层起作用。在布线沟17的侧壁和底面的低介电系数绝缘膜14的表面上，虽然会产生由RIE产生的损伤层21，但是，这并不会成为什么特别问题。然后，RIE除去通路孔15的底部的硅氮化膜13，使下部布线层12的表面露出来。
其次，如图4E所示，在整个面上，在150℃左右，淀积含有Ta、Ti、Nb、TaN、TiN、NbN中的任何一者或2种以上的叠层膜，形成势垒金属层18。然后，在淀积上作为电镀的薄片的Cu之后，用电镀法淀积作为导电材料的Cu，把导电材料层19埋入到通路孔15和布线沟17的内部。然后，在成形气体中进行400℃左右的退火。
最后，采用用CMP法除去已淀积在低介电系数绝缘膜14上的布线沟17以外的区域上的势垒金属层18和导电材料层19，用等离子体CVD法在整个面上形成硅氮化膜20的办法，就可以得到图2所示的布线构造。
图5示出了具有这样地形成的布线构造的半导体器件的一部分。在所图示的半导体器件中的半导体衬底24上，在被元件隔离绝缘膜32围起来的区域上，离开间距地形成源极、漏极区31a、31b，在其间通过栅极绝缘膜33形成栅极电极34。在这样地形成了有源元件30的半导体衬底24上，设置与图2所示的构造同样的布线构造。
在图5所示的半导体器件的布线构造中，就如已经说明的那样，最易于产生裂纹的侧壁部分，已被杨氏模量为15GPa以上的高杨氏模量绝缘膜16被覆了起来。为此，加到势垒金属层18上的应力就受到抑制。而且，由于损伤层已被除去，故在通路孔侧壁部分上不存在破坏强度低的区域。在该通路孔侧壁部分上形成的高杨氏模量绝缘膜16，如上所述，起因于具有高的破坏强度，即便是经过退火或之后的溶结工序，在低介电系数绝缘膜14上也不会产生裂纹。
实施方案2
图6A到图6F的剖面图示出了本发明的实施方案2的半导体器件的布线构造的形成方法。
首先，用与上述的实施方案1同样的手法，如图6A所示，在半导体衬底24上依次形成已埋入到绝缘膜11内的下部布线层12、起着刻蚀阻挡层膜的作用的硅氮化膜13和低介电系数绝缘膜14。
其次，如图6B所示，借助于以光刻胶图形22为刻蚀掩模的RIE加工，在低介电系数绝缘膜14上形成通路孔15。在低介电系数绝缘膜14表面上，形成由RIE产生的损伤层21。
在除去光刻胶图形22之前，如图6C所示，用等离子体CVD法，在整个面上形成具有15GPa以上的杨氏模量的高杨氏模量绝缘膜16。作为高杨氏模量绝缘膜16，就象已经说明过的那样，可以使用硅氧化膜或硅氮化膜。在形成高杨氏模量绝缘膜16之前，也可以用在实施方案1中所说明的那样的手法，除去低介电系数绝缘膜14表面的损伤层21。
如图6D所示，在用剥离的办法除去了光刻胶图形22和在其上形成的高杨氏模量绝缘膜16之后，如图6E所示，借助于RIE加工，在低介电系数绝缘膜14上，形成布线沟17。布线沟7的侧壁和底面的低介电系数绝缘膜14上，虽然会形成由RIE产生的损伤层21，但是，该损伤层不会成为问题。然后。借助于RIE除去通路孔15底部的硅氮化膜13，使下部布线层12的表面露出来。
然后，在用与实施方案1的情况下同样的手法，向通路孔15和布线沟17内埋入了势垒金属层18和导电材料层19之后，采用在整个面上形成硅氮化膜20的办法，就可以得到图6F所示的那样的布线构造。
在具有这样地形成的布线构造的半导体器件中，最易于产生裂纹的侧壁部分，已被杨氏模量为15GPa以上的高杨氏模量绝缘膜16被覆了起来。为此，加到势垒金属层18上的应力就受到抑制。而且，由于高杨氏模量绝缘膜16破坏强度高，即便是经过退火或之后的溶结工序，在低介电系数绝缘膜14上也不会产生裂纹。
实施方案3
图7示出了实施方案3的半导体器件中的布线构造的剖面图。
在图7所示的布线构造中，在半导体衬底24上，埋入形成下部布线层12，设置由低介电系数绝缘膜11a和高强度绝缘膜11b之间的叠层构造构成的绝缘层11。在该绝缘层11上，依次形成作为刻蚀阻挡层的硅氮化膜13(相对介电系数＝7.0，杨氏模量＝100GPa)和低介电系数绝缘膜14。作为低介电系数绝缘膜14，例如，可以使用SiO(CH3)x(相对介电系数＝2.5，杨氏模量＝10GPa以下)。此外，也可以用氢·倍半硅氧烷、含碳SiO2膜(SiOC)、多孔质二氧化硅这样的氧化物类的材料、形成本实施方案的低介电系数绝缘膜14。
在低介电系数绝缘膜14上，埋入形成上部绝缘层19b，该上部绝缘层19b，借助于插针19a被连接到下部布线层12上。另外，上部布线层19b和插针19a，在其表面上，具有势垒金属层18。在低介电系数绝缘膜14与势垒金属层18之间的界面上，形成由金属氧化物构成的具有15GPa以上的杨氏模量的高杨氏模量绝缘膜23’。
可以作为高杨氏模量绝缘膜23'使用的金属氧化物层，是含有选自Ta、Ti、Nb和Al中的至少一种的金属的氧化物。该金属氧化物，就如要在以下说明的那样，可以采用在高温下溅射成膜的办法，或在形成了金属膜之后进行退火的办法形成。含有这样的金属的氧化物层，由于具有约100到200GPa的高的杨氏模量，故可以防止因在通路孔的侧面上设置而产生的势垒金属层的应力的增加。而且，所形成的金属氧化物层，由于具有与硅氧化膜或硅氮化膜同样高的破坏强度，故即便是假定在势垒金属层18中发生了裂纹，也可以避免该裂纹进展到低介电系数绝缘膜14的那种情况。
由已经说明的理由可知，理想的是把由金属氧化物构成的高杨氏模量绝缘膜23’的膜厚作成为1nm以上100nm以下。
在图7所示的布线构造中，在低介电系数绝缘膜14上，配设硅氧化膜25和硅氮化膜20。
参看图8A到8E说明图7所示的布线构造的形成方法。
首先，用与实施方案1同样的手法，如图8A所示，形成已埋入到绝缘膜11内的布线层12、作为刻蚀阻挡层起作用的硅氮化膜13和低介电系数绝缘膜14。在低介电系数绝缘膜14上，用等离子体CVD法，形成作为间隙层起作用的硅氧化膜25。
其次，用RIE加工，在包括硅氮化膜13、低介电系数绝缘膜14和硅氧化膜25的绝缘层上，如图8B所示，形成连接到下部布线层12上的通路孔15和布线沟17。这时，在低介电系数绝缘膜14的表面上，形成由RIE形成的损伤层21。
在该损伤层21的区域上，如图8C所示，形成由包括Ta、Ti、Nb或Al的金属氧化物层构成的高杨氏模量绝缘膜23’。含有Ta、Ti或Nb的金属氧化物层，可以采用在真空中，在300到450℃左右的温度下使Ta、Ti或Nb溅射成膜的办法形成。借助于高温下的溅射，这样的金属在低介电系数绝缘膜14的损伤层21中进行扩散，与该低介电系数绝缘膜14进行反应，形成由金属氧化物层构成的高杨氏模量绝缘膜23’。另一方面，含有Al的金属氧化物层，可以采用在用溅射法或MOCVD法成膜Al膜之后，在100到450℃左右的温度下进行退火的办法形成。这时的环境气体不限定，可以在真空中或成形气体中进行。借助于退火，Al向低介电系数绝缘膜14的损伤层21中扩散，与该低介电系数绝缘膜14进行反应，形成由金属氧化物层构成的高杨氏模量绝缘膜23’。
采用在低介电系数绝缘膜14的表面上形成这样的高杨氏模量绝缘膜23’的办法，可以说损伤层21就消失了。不论在哪一种的情况下，在通路孔15的底部和硅氧化膜25表面这样的低介电系数绝缘膜14以外的部分处，由于不产生以上所说的那样的金属的反应，故如图8所示，可以形成金属膜23。
另外，由于Ta、Ti及Nb是单体而且具有Cu势垒性，故在形成金属氧化物之际，通过控制膜厚使得在其表面上剩下金属膜的情况下，就可以作为势垒金属层使用。此外，Al由于是氧化铝状态而且具有Cu势垒性，故可以把金属氧化物层本身作为势垒层使用。因此，在遍及整个膜厚地使所淀积的Al膜氧化以形成氧化铝层的情况下，可以埋入Cu布线而无须另外形成势垒金属层。这从工序削减的方面来看是非常有利的。若要确保必要的膜厚，在金属氧化物层的表面上也可以剩下金属Al层。
其次，在用与实施方案1的情况下同样的手法，在通路孔15和布线沟17内埋入了根据需要形成的势垒金属层18和导电性材料层19后，在成形气体中进行退火的办法，得到图8D所示的那样的构造。
最后，采用用CMP法除去已淀积在硅氧化膜25上的布线沟17以外的区域上的势垒金属层18、导电材料层19和未反应的金属膜23，用等离子体CVD法在整个面上形成硅氮化膜20的办法，形成图8E所示的那样的布线构造。
在具有这样地形成的布线构造的半导体器件中，最易于产生裂纹的侧壁部分，已被杨氏模量为15GPa以上的金属氧化物构成的高杨氏模量绝缘膜23'被覆了起来。为此，加到势垒金属层18上的热应力就受到抑制。在这里的高杨氏模量绝缘膜23’，由于可以采用使金属向破坏强度低的损伤层21中扩散的办法形成，故损伤层21消失，具有高的破坏强度的高杨氏模量绝缘膜23’被配置为与势垒金属层18接触。因此，即便是经过退火或之后的溶结工序，在低介电系数绝缘膜14上也不会产生裂纹。
就象已经说明过的那样，在形成图8C中的高杨氏模量绝缘膜23’时，淀积铝膜在遍及整个膜厚地进行氧化以形成氧化铝层的情况下，就没有必要另外形成势垒金属层。就是说，可以用一次的工序形成可以用做势垒层的高杨氏模量绝缘膜。在该情况下的布线构造示于图9。所图示的布线构造，除去不形成势垒金属层以外，可以用与上所说的同样的手法形成，把含有Al的金属氧化物(氧化铝)层构成的高杨氏模量绝缘膜26设置为与插针19a的侧面接触。
即使在具有这样的布线构造的半导体器件中，在最易于产生裂纹的侧壁部分处损伤层21消失，且具有高的破坏强度，同时，由杨氏模量为15GPa以上的氧化铝层构成的高杨氏模量绝缘膜23’被覆了起来。因此，即便是经过退火或之后的溶结工序，在低介电系数绝缘膜14上也不会产生裂纹。
图9所示的布线构造，可以如图10所示地进行变更。
在所图示的布线构造中，在半导体衬底24上，设置有已埋入形成了下部布线层42的绝缘层41。该绝缘层41也可以由低介电系数绝缘膜和高强度绝缘膜的叠层构造构成。此外，下部布线层42也可以把势垒金属层设置在表面上。或者，把与该下部布线层42接连的绝缘膜41的表面作成为氧化铝层。
在绝缘层41上依次叠层由硅碳氮化膜构成的阻挡层绝缘膜43，由多孔质有机硅氧化膜构成的低介电系数绝缘膜44、由硅碳氮化膜构成的中间阻挡层45、由多孔质有机硅氧化膜构成的低介电系数绝缘膜46和由有机硅氧化膜构成的间隙绝缘膜47。
在这样的叠层构造内，埋入形成上部布线层49b，该上部布线层49b，借助于插针49a与下部布线层42连接。另外，在上部布线层49b和插针49a与低介电系数绝缘膜44、46和间隙绝缘膜47之间，形成有由氧化铝构成的高杨氏模量绝缘膜48。
参看图11A到图11E，说明图10所示的布线构造的形成方法。
首先，依次形成埋入绝缘层41中的布线层42、由硅碳氮化膜构成的阻挡层绝缘膜43，由多孔质有机硅氧化膜构成的低介电系数绝缘膜44、由硅碳氮化膜构成的中间阻挡层45、由多孔质有机硅氧化膜构成的低介电系数绝缘膜46。在低介电系数绝缘膜46上，形成作为间隙层起作用的有机硅氧化膜47。
其次，分别以阻挡层绝缘膜43和中间阻挡层45为刻蚀阻挡层，用RIE加工，在这些绝缘膜上，形成与下部布线层42接连的通路孔和布线沟。在低介电系数绝缘膜44和46的表面上，就如已经说明过的那样，形成损伤层(未画出来)。另外，在这里，在除去通路孔底部的阻挡层绝缘膜43时，可以一并除去布线沟底面的中间阻挡层45。然后，用与实施方案3同样的手法，如图11A所示，在整个面上，形成Al膜50。
接着，借助于退火，在低介电系数绝缘膜44、46和Al膜50之间的界面上，如图11B所示，形成由氧化铝层构成的高杨氏模量绝缘膜48。此外，由于已用有机硅氧化膜构成了间隙绝缘膜47，故在其上表面和侧面上，也形成由氧化铝层构成的高杨氏模量绝缘膜48。
接着，用湿法刻蚀除去未反应的Al，如图11C所示，使由氧化铝层构成的高杨氏模量绝缘膜48露出来。这时，在布线沟和通路孔的侧面上，存在着阻挡层43和45露出来的区域，它们也具有Cu势垒性。
然后，在整个面上形成Cu薄片膜(未画出来)，如图11D所示，借助于Cu电解电镀，埋入形成导电材料层49。借助于CMP，如图11E所示，除去沟以外的区域上叠层的导电材料层49。最后，借助于CMP再除去间隙层47上表面的高杨氏模量绝缘膜48，借助于此，就可以得到图10所示的那样的布线构造。
这样的构造，由于在布线沟的底面上已形成了由氧化铝层构成的高杨氏模量绝缘膜48，故起因于此将提高上层布线层49b和层间绝缘膜之间的贴紧性。而且，与图9所示的布线构造比较，由于在通路孔底部不存在Al膜，故可以得到如下的优点。就是说，在降低下部布线层42与通路孔之间的界面电阻的同时，由于上下层的布线的导电材料不会被异种材料分开，故还会提高耐电迁移性和耐应力空隙性。
此外，还可以变更为如图12所示的那样的构造。
图12所示的布线构造，除了在上层布线层49b的底面上存在由硅碳氮化膜构成的中间阻挡层45之外，与图10所示的构造是同样的。
参看图13A到图13E，说明图12所示的布线构造的形成方法。
首先，除把中间阻挡层45的膜厚形成得厚以外，与图11A的情况下同样，形成各个绝缘层41、43、44、45、46、和47，借助于RIE加工形成通路孔和布线沟。这时，中间阻挡层45，即便是在通路孔底部的阻挡层绝缘膜43的除去时，由于膜厚厚，也不能完全地被除去而剩了下来，然后，用与上述同样的手法，如图13A所示的、在整个面上形成Al膜50。
接着，借助于退火，在低介电系数绝缘膜44、46与Al膜50之间的界面上，如图13B所示，形成由氧化铝层构成的的高杨氏模量绝缘膜48。此外，由于已用有机硅氧化膜构成了间隙绝缘膜47，故在其上表面和侧面上，也要形成由氧化铝层构成的高杨氏模量绝缘膜48。
接着，用湿法刻蚀除去未反应的Al，如图13C所示，使由氧化铝层构成的高杨氏模量绝缘膜48露出来。然后，用与上所说的同样的手法，如图13D所示，形成导电材料层49，如图13E所示，除去已淀积在沟以外的区域上的导电材料层49。最后，除去47上表面的高杨氏模量绝缘膜48，借助于此，就可以得到图12所示的那样的布线构造。
这样的布线构造，在布线沟的底面上，存在着由硅碳氮化膜构成的中间阻挡层45。该硅碳氮化膜，由于介电系数比氧化铝还低，故对于LSI动作的高速化是有利的。
此外，还可以变更为图14所示的构造。
图示的布线构造，除由芳烃聚合物构成低介电系数绝缘膜52、53，在与Cu导电材料层49之间的界面上形成由碳化铝构成的高杨氏模量绝缘膜54之外，与图10所示的构造是同样的。就是说，除去用芳烃聚合物形成低介电系数绝缘膜以外，可以用与图11A到图11E同样的手法形成。Al与芳烃聚合物进行反应，形成由碳化铝构成的的高杨氏模量绝缘膜54。
至于这样的碳化铝，与氧化铝同样，具有15GPa以上的杨氏模量，同时是单体且具有势垒性，可以用做Cu布线的势垒层。
如上所述，倘采用本发明的上述方面，则可以提供不会产生短路问题，且可以以高速动作的半导体器件及其制造方法。
本发明，在使用低介电系数绝缘膜的多层布线构造的形成中，可以极其有效地使用，其工业上的价值非常大。

Claims (20)

1.一种半导体器件，包括：
已形成了元件的半导体衬底；
在上述半导体衬底上形成的具有3或以下的相对介电系数的低介电系数绝缘膜；
已埋入到上述低介电系数绝缘膜中的插针和布线层，和
在上述低介电系数绝缘膜和上述插针之间接连到上述插针的侧面上形成的杨氏模量15GPa以上的高杨氏模量绝缘膜。
2.根据权利要求1所述的半导体器件，其中上述高杨氏模量绝缘膜，含有硅氧化膜或硅氮化膜，上述插针，在表面上具有势垒金属层。
3.根据权利要求1所述的半导体器件，还包括在上述低介电系数绝缘膜上形成，包括杨氏模量在15GPa或以上的高杨氏模量绝缘膜的间隙层。
4.根据权利要求1所述的半导体器件，其中上述高杨氏模量绝缘膜，包括含有选自Ta、Ti、Nb和Al中的至少一种金属的金属氧化物层。
5.根据权利要求4所述的半导体器件，其中上述高杨氏模量绝缘膜，包括含有选自Ta、Ti及Nb中的至少一种金属的金属氧化物层，上述插针，在表面上具有势垒金属层。
6.根据权利要求4所述的半导体器件，其中上述高杨氏模量绝缘膜由氧化铝构成，上述插针由Cu构成。
7.根据权利要求1所述的半导体器件，其中上述低介电系数绝缘膜，具有小于15GPa的杨氏模量。
8.根据权利要求1所述的半导体器件，其中接连到上述插针侧面上形成的上述高杨氏模量绝缘膜的膜厚，在1nm或以上100nm或以下。
9.一种半导体器件的制造方法，包括：
在已形成了元件的半导体衬底上，通过绝缘膜形成下部布线层；
在上述下部布线层上形成具有3或以下的相对介电系数的低介电系数绝缘膜；
在上述低介电系数绝缘膜上形成通路孔；
在上述通路孔的侧面上，形成具有15GPa或以上的杨氏模量的高杨氏模量绝缘膜；
在具有在侧面上形成了上述高杨氏模量绝缘膜的通路孔的上述低介电系数绝缘膜上，形成布线沟；
使得与上述下部布线层进行电连那样地，在已形成了上述通路孔和布线沟的上述低介电系数绝缘膜的整个面上，依次淀积势垒金属和导电性材料；和
除去在上述低介电系数绝缘膜上的上述势垒金属和上述导电性材料，在上述通路孔内和上述布线沟内分别形成在表面上具有势垒金属层的插针和上部布线层。
10.根据权利要求9所述的方法，还包括在形成了上述通路孔后，对要在上述通路孔的侧面上形成高杨氏模量绝缘膜之前的上述低介电系数绝缘膜，施行用氟酸进行的湿法刻蚀处理。
11.根据权利要求9所述的方法，其中上述高杨氏模量绝缘膜除在上述通路孔的侧面上之外，还在上述低介电系数绝缘膜上形成。
12.根据权利要求9所述的方法，其中在上述通路孔的侧面上形成的上述高杨氏模量绝缘膜，含有硅氧化膜或硅氮化膜。
13.根据权利要求9所述的方法，其中上述低介电系数绝缘膜，具有小于15GPa的杨氏模量。
14.根据权利要求9所述的方法，其中上述高杨氏模量绝缘膜，以1nm或以上100nm或以下的膜厚形成。
15.一种半导体器件的制造方法，包括：
在已形成了元件的半导体衬底上，通过绝缘膜地形成下部布线层；
在上述下部布线层上形成具有3或以下的介电系数的低介电系数绝缘膜；
在上述低介电系数绝缘膜上形成通路孔和布线沟；
在已形成了上述通路孔和上述布线沟的上述低介电系数绝缘膜的表面上，形成含有选自Ta、Ti、Nb和Al中的至少一种金属的金属氧化物的，具有15GPa或以上的高杨氏模量的绝缘膜；
使得与上述下部布线层进行电连那样地，在已形成了上述高杨氏模量绝缘膜的上述低介电系数绝缘膜的整个面上，淀积导电性材料；和
除去在上述低介电系数绝缘膜上的上述导电性材料，在上述通路孔内和上述布线沟内分别形成插针和上部布线层。
16.根据权利要求15所述的方法，其中上述金属氧化物，采用在300℃或以上的高温下，向已形成了上述通路孔和布线沟的上述低介电系数绝缘膜的表面上，淀积选自Ta、Ti及Nb中的至少一种金属并使之与上述低介电系数绝缘膜进行反应的办法形成。
17.根据权利要求15所述的方法，还包括在向上述低介电系数绝缘膜的整个面上淀积上述导电性材料之前，淀积势垒金属，上述插针和上述上部布线层，在表面上具有势垒金属层，且在上述通路孔和上述布线沟内形成。
18.根据权利要求15所述的方法，其中上述金属氧化物，采用在向已形成了上述通路孔和上述布线沟的上述低介电系数绝缘膜的表面上淀积上Al之后，施行热处理并使之与上述低介电系数绝缘膜进行反应的办法形成。
19.根据权利要求15所述的方法，其中上述低介电系数绝缘膜，具有小于15GPa的杨氏模量。
20.根据权利要求15所述的方法，其中上述高杨氏模量绝缘膜，以1nm或以上100nm或以下的膜厚形成。
CNB021568146A 2001-12-26 2002-12-13 半导体器件及其制造方法 Expired - Fee Related CN1293622C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001395237A JP3648480B2 (ja) 2001-12-26 2001-12-26 半導体装置およびその製造方法
JP395237/2001 2001-12-26

Publications (2)

Publication Number Publication Date
CN1428840A true CN1428840A (zh) 2003-07-09
CN1293622C CN1293622C (zh) 2007-01-03

Family

ID=19188950

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021568146A Expired - Fee Related CN1293622C (zh) 2001-12-26 2002-12-13 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US6975033B2 (zh)
EP (1) EP1324383A3 (zh)
JP (1) JP3648480B2 (zh)
KR (1) KR20030055135A (zh)
CN (1) CN1293622C (zh)
TW (1) TW587274B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582411A (zh) * 2008-05-12 2009-11-18 松下电器产业株式会社 半导体装置及半导体装置的制造方法
CN106128995A (zh) * 2015-05-04 2016-11-16 朗姆研究公司 作为金属扩散阻挡层的无定形碳的高选择性沉积

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103971A (ja) * 2002-09-12 2004-04-02 Hitachi High-Technologies Corp ダマシン処理方法、ダマシン処理装置および、ダマシン構造
JP2005005383A (ja) * 2003-06-10 2005-01-06 Toshiba Corp 半導体装置および半導体装置の製造方法
US7071539B2 (en) * 2003-07-28 2006-07-04 International Business Machines Corporation Chemical planarization performance for copper/low-k interconnect structures
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
CN1839468B (zh) * 2003-10-08 2010-11-24 霍尼韦尔国际公司 使用甲硅烷基化剂修复低k介电材料的损伤
US7081407B2 (en) * 2003-12-16 2006-07-25 Lam Research Corporation Method of preventing damage to porous low-k materials during resist stripping
JP4012163B2 (ja) 2004-03-11 2007-11-21 株式会社東芝 半導体装置
KR101080401B1 (ko) * 2004-04-23 2011-11-04 삼성전자주식회사 평판 표시장치의 접합구조체 및 그 형성방법과 이를구비하는 평판 표시장치
US20050260847A1 (en) * 2004-05-24 2005-11-24 Yang J H Method for forming contact window
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4492947B2 (ja) 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US7422979B2 (en) * 2005-03-11 2008-09-09 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a diffusion barrier stack and structure thereof
JP4199206B2 (ja) * 2005-03-18 2008-12-17 シャープ株式会社 半導体装置の製造方法
JP2006294905A (ja) * 2005-04-12 2006-10-26 Sony Corp 半導体装置及び半導体素子
US7335588B2 (en) * 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
GB2440881A (en) * 2005-05-31 2008-02-13 Advanced Micro Devices Inc Technique for forming copper-containing lines embedded in low-K dielectric by providing a stiffening layer
JP2007027347A (ja) * 2005-07-15 2007-02-01 Sony Corp 半導体装置およびその製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
US7564136B2 (en) * 2006-02-24 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integration scheme for Cu/low-k interconnects
CN101427361A (zh) * 2006-02-28 2009-05-06 St微电子(克偌林斯2)股份有限公司 电介质材料中的金属互连
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20070209930A1 (en) * 2006-03-09 2007-09-13 Applied Materials, Inc. Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
US7968967B2 (en) * 2006-07-17 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable anti-fuse formed using damascene process
TW200814156A (en) 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
US8399772B2 (en) * 2006-09-04 2013-03-19 Nxp B.V. Control of carbon nanostructure growth in an interconnect structure
US9087877B2 (en) * 2006-10-24 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k interconnect structures with reduced RC delay
JP5326202B2 (ja) * 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
JP4389962B2 (ja) * 2007-04-26 2009-12-24 ソニー株式会社 半導体装置、電子機器、および半導体装置の製造方法
US7851234B2 (en) * 2007-11-29 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for enhanced control of copper trench sheet resistance uniformity
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
JP5889118B2 (ja) 2012-06-13 2016-03-22 株式会社東芝 半導体装置及びその製造方法
CN104412376B (zh) 2012-07-17 2017-02-08 三井化学株式会社 半导体装置及其制造方法及冲洗液
JP2015072998A (ja) * 2013-10-02 2015-04-16 富士通株式会社 強誘電体メモリ及びその製造方法
US9343357B2 (en) 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
US10014382B2 (en) * 2014-03-13 2018-07-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with sidewall passivation and method of making
US9728501B2 (en) * 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
CN111584725A (zh) * 2020-05-15 2020-08-25 武汉华星光电半导体显示技术有限公司 Oled的面板及其制造方法
KR20220006686A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US294634A (en) * 1884-03-04 Territory
US520447A (en) * 1894-05-29 Chusetts
US260770A (en) * 1882-07-11 Carriage-jack
US35917A (en) * 1862-07-22 Improved ivhrror for attachment to windows
US312291A (en) * 1885-02-17 Leof coediee pikel
US306988A (en) * 1884-10-21 Whiffletree
US284600A (en) * 1883-09-11 bower
US1154621A (en) * 1914-09-21 1915-09-28 Charles A Elton Punching-machine.
US1340330A (en) * 1919-11-11 1920-05-18 Richard E Enos Shuttle tension
JPH04259242A (ja) 1991-02-14 1992-09-14 Fujitsu Ltd 半導体装置の製造方法
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09306988A (ja) 1996-03-13 1997-11-28 Sony Corp 多層配線の形成方法
JP3281260B2 (ja) 1996-05-21 2002-05-13 株式会社東芝 半導体装置の製造方法
JPH10125783A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
JPH10284600A (ja) 1997-03-31 1998-10-23 Sony Corp 半導体装置及びその製造方法
JPH1154621A (ja) 1997-08-07 1999-02-26 Sony Corp 半導体装置およびその製造方法
US5942799A (en) 1997-11-20 1999-08-24 Novellus Systems, Inc. Multilayer diffusion barriers
US6130156A (en) 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
JP3400353B2 (ja) * 1998-05-28 2003-04-28 株式会社東芝 半導体装置の製造方法
JP3107047B2 (ja) * 1998-05-28 2000-11-06 日本電気株式会社 半導体装置の製造方法
JP2000049116A (ja) 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
JP2000106397A (ja) 1998-07-31 2000-04-11 Sony Corp 半導体装置における配線構造及びその形成方法
JP4044236B2 (ja) 1999-03-11 2008-02-06 株式会社東芝 半導体装置の製造方法
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
JP3727818B2 (ja) * 1999-03-19 2005-12-21 株式会社東芝 半導体装置の配線構造及びその形成方法
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2001035917A (ja) 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
KR100390951B1 (ko) * 1999-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
US20010051420A1 (en) 2000-01-19 2001-12-13 Besser Paul R. Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
US6329290B1 (en) * 2000-02-24 2001-12-11 Conexant Systems, Inc. Method for fabrication and structure for high aspect ratio vias
TW478101B (en) * 2000-03-23 2002-03-01 Ibm Structure for protecting copper interconnects in low dielectric constant materials from oxidation
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582411A (zh) * 2008-05-12 2009-11-18 松下电器产业株式会社 半导体装置及半导体装置的制造方法
CN101582411B (zh) * 2008-05-12 2013-07-24 松下电器产业株式会社 半导体装置及半导体装置的制造方法
CN106128995A (zh) * 2015-05-04 2016-11-16 朗姆研究公司 作为金属扩散阻挡层的无定形碳的高选择性沉积

Also Published As

Publication number Publication date
JP3648480B2 (ja) 2005-05-18
JP2003197742A (ja) 2003-07-11
US20030116854A1 (en) 2003-06-26
US6975033B2 (en) 2005-12-13
KR20030055135A (ko) 2003-07-02
CN1293622C (zh) 2007-01-03
EP1324383A3 (en) 2006-09-27
TW587274B (en) 2004-05-11
EP1324383A2 (en) 2003-07-02

Similar Documents

Publication Publication Date Title
CN1293622C (zh) 半导体器件及其制造方法
CN1160773C (zh) 半导体器件的制造方法
CN1282243C (zh) 具有铜布线的半导体器件
CN1222030C (zh) 制造具有碳化硅膜的半导体器件的方法
CN2720636Y (zh) 集成电路
CN100346468C (zh) 半导体器件及其制造方法
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN1790663A (zh) 半导体元件及制造铜导线的方法
CN2793923Y (zh) 半导体元件
CN101064296A (zh) 半导体装置及其制造方法
CN1614764A (zh) 半导体器件的制造方法
CN1909206A (zh) 半导体元件中内连线结构的制造方法
CN1278415C (zh) 具有多个布线层的半导体器件及其制造方法
CN101030566A (zh) 半导体结构及其形成方法
CN1134835C (zh) 半导体器件及其制造方法
CN100343975C (zh) 半导体装置的制造方法
CN1881577A (zh) 半导体器件及其制造方法
CN100352036C (zh) 半导体器件及其制造方法
CN1639859A (zh) 半导体装置的制造方法
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
CN1377082A (zh) 半导体装置
CN1267969C (zh) 半导体装置及其制造方法
CN1314102C (zh) 半导体装置及其制造方法
CN1819181A (zh) 半导体装置及其制造方法
CN1467838A (zh) 具有多层铜线路层的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan, Japan

Patentee after: Toshiba Storage Corporation

Address before: Tokyo, Japan

Patentee before: Toshiba Corp

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103

Termination date: 20191213

CF01 Termination of patent right due to non-payment of annual fee