CN1819181A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1819181A
CN1819181A CN200610006224.9A CN200610006224A CN1819181A CN 1819181 A CN1819181 A CN 1819181A CN 200610006224 A CN200610006224 A CN 200610006224A CN 1819181 A CN1819181 A CN 1819181A
Authority
CN
China
Prior art keywords
dielectric film
mentioned
semiconductor device
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200610006224.9A
Other languages
English (en)
Inventor
筒江诚
后藤欣哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Publication of CN1819181A publication Critical patent/CN1819181A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。目的在于：在具有被低介电常数膜覆盖的金属布线的半导体装置中，能够提高防止来自金属布线的扩散的金属扩散防止膜、和低介电常数膜之间的界面的粘附性，实现低介电常数膜和金属扩散防止膜难以脱离的可靠性较高的半导体装置。在衬底上依次形成有第1绝缘膜21、第2绝缘膜23A、第3绝缘膜23B、由SiOC构成的第4绝缘膜24和第5绝缘膜25。第2绝缘膜23A为与氧相比氮原子百分率的值较高的SiOCN膜，第3绝缘膜23B为与氮相比氧原子百分率的值较高的SiOCN膜。在第3绝缘膜23B的上面，形成有氧对于硅的组成比与第3绝缘膜23B的底面相比，高5％或5％以上的表面层23a。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种具备由铜等构成的金属布线和低介电常数的层间绝缘膜的半导体装置及其制造方法。
背景技术
近年来，布线图案随着半导体集成电路的高集成化而高密度化，在布线之间产生的寄生电容越来越大。由于布线之间的寄生电容一增大就产生信号的延迟，因此在需要进行高速动作的半导体集成电路中布线之间的寄生电容的低减正成为重要的课题。现在，采取降低布线之间及层间的绝缘膜的相对介电常数的方法，以降低布线之间的寄生电容。
以往，对布线之间的绝缘膜大多使用了氧化硅(SiO2)膜(相对介电常数为3.9～4.2)。并且，在一部分半导体集成电路中，正在使用含氟(F)的SiO2膜(相对介电常数为3.5～3.8)作为与以往的SiO2膜相比可降低相对介电常数的布线间的绝缘膜。而且，现在，为了更进一步地降低布线之间的电寄生电容，提出了使用相对介电常数小于等于3的由含碳氧化硅(SiOC)膜构成的低介电常数膜作为布线之间的绝缘膜的半导体装置。
图8为示出了以往的将SiOC膜用作布线之间的绝缘膜的半导体装置中的布线结构。在由硅构成的衬底(图中没有示出)上形成的由SiO2膜构成的第1绝缘膜1中，形成有由阻挡金属2a和导电膜2b构成的第1金属布线2，其中，所述阻挡金属2a由氮化钽(TaN)构成，所述导电膜2b由铜(Cu)构成。在第1绝缘膜1上形成有覆盖第1金属布线2的由含碳及氮的氧化硅(SiOCN)构成，作为金属扩散防止膜作用的第2绝缘膜3。在第2绝缘膜3上形成有低介电常数的由SiOC构成的第3绝缘膜4。而且，在第3绝缘膜4上形成有由SiO2构成的第4绝缘膜5。这里，在第3绝缘膜4及第4绝缘膜5中形成有由阻挡金属6a和导电膜6b构成的第2金属布线6，其中，所述阻挡金属6a由氮化钽(TaN)构成，所述导电膜6b由铜(Cu)构成。并且，在第2绝缘膜3及第3绝缘膜4中形成有连接第1金属布线2和第2金属布线6的金属引线柱塞(via)7。
其次，对以往的将含碳Si氧化膜作为布线之间的绝缘膜的半导体装置的制造方法加以说明。图9以工序顺序示出了以往的半导体装置的制造方法的各工序中的剖面状态。
首先，如图9(a)所示，在衬底(图中没有示出)上形成的由SiO2构成的第1绝缘膜1中，利用光刻法形成金属布线沟图案。然后，利用干刻法选择性地将绝缘膜蚀刻，形成布线沟。接着，在沉积埋入布线沟的由氮化钽(TaN)构成的阻挡金属2a及由铜(Cu)构成的导电膜2b之后，利用化学机械研磨(CMP)法除去多余的铜(Cu)，形成第1金属布线2。
其次，如图9(b)所示，在第1绝缘膜1上沉积50nm的覆盖第1金属布线2的由SiOCN构成的第2绝缘膜3。接着，在第2绝缘膜3上沉积500nm的由SiOC构成的低介电常数的第3绝缘膜4，而且利用等离子体CVD法沉积50nm的由SiO2构成的第4绝缘膜5。
其次，如图9(c)所示，利用光刻在第4绝缘膜5上形成孔(hole)图案之后，利用干刻法选择性地将第2绝缘膜3、第3绝缘膜4及第4绝缘膜5蚀刻，形成使第1金属布线2露出的通孔(through hole)7a。
其次，如图9(d)所示，在第4绝缘膜5上形成掩模之后，利用干刻法选择性地将第3绝缘膜4及第4绝缘膜5蚀刻，形成所希望的布线沟。接着，在布线沟及通孔7a的壁面及底面沉积阻挡金属6a及导电膜6b之后，利用CMP法除去多余的铜，形成第2金属布线6及引线柱塞7。
如上所述，在由SiOC构成的第3绝缘膜4上形成有由SiO2构成的第4绝缘膜5。这是为了防止由于由SiOC构成的第3绝缘膜4的机械强度较弱，因此在CMP工序中受到物理性破坏的现象。并且，由于若在第3绝缘膜4上直接形成抗蚀图案的话，则因将抗蚀图案除去的退火处理而使低介电常数膜变质，相反产生介电常数增大的问题之故。
但是，产生下述新问题：由于SiOC膜与SiO2膜的粘附性较弱，因此因半导体装置的制造工序中所施加的机械应力(例如，CMP处理中)而使SiOC膜与SiO2膜在界面中脱离。
针对SiOC膜与SiO2膜在界面中脱离的问题，改变SiOC膜表面的性质，提高与SiO2的界面的粘附性的方法众所周知(例如，参照专利文献1)。
【专利文献1】特开2004-253790号公报
但是，SiOC膜的脱离不仅发生在与SiO2膜的界面中，还发生在与金属扩散防止膜的界面中。由于SiOC膜和金属扩散防止膜的界面中的脱离在晶片切割时和封装后发生的情况较多，因此成为更大的问题。
发明内容
本发明是解决上述以往问题的发明，目的在于：在具有被低介电常数膜覆盖的金属布线的半导体装置中，能够提高防止来自金属布线的扩散的金属扩散防止膜和低介电常数膜的界面中的粘附性，实现低介电常数膜和金属扩散防止膜难以脱离且可靠性高的半导体装置及其制造方法。
为了达到上述目的，本发明的半导体装置由金属扩散防止膜的最上层与下层相比，氧原子百分率的值较高的膜构成。
具体地说，本发明所涉及的半导体装置的特征在于，以如下半导体装置为对象，包括：第1绝缘膜，形成在衬底上的具有第1沟部；第2绝缘膜，形成在第1绝缘膜上；第3绝缘膜，形成在第2绝缘膜上的相对介电常数小于等于3；以及第1布线，形成在第1沟部。第2绝缘膜由含硅、氧、碳及氮的化合物构成，且第2绝缘膜上面的氧对于硅的组成比，与第2绝缘膜底面的氧对于硅的组成比相比，高5％或5％以上。
根据本发明的半导体装置，由于第2绝缘膜上面的氧对于硅的组成比，与第2绝缘膜底面的氧对于硅的组成比相比，高5％或5％以上，因此第2绝缘膜和第3绝缘膜之间的粘附性较高，能够实现在制造半导体装置时及实际使用时第2绝缘膜和第3绝缘膜不会发生脱离，可靠性较高的半导体装置。
在本发明的半导体装置中，还包括：第4绝缘膜，形成在第1绝缘膜和第2绝缘膜之间，由含硅、氧、碳及氮的化合物构成。第2绝缘膜由氧原子百分率的值高于氮原子百分率的值的化合物构成。第4绝缘膜由氧原子百分率的值低于氮原子百分率的值的化合物构成。通过采取这种理想的结构，能够在保持金属扩散的防止功能的同时，确实地提高第2绝缘膜和第3绝缘膜之间的粘附性。并且，能够防止在形成布线沟时产生不良的现象。
在本发明的半导体装置中，最好第3绝缘膜由含碳氧化硅(SiOC)构成。
本发明的半导体装置最好还包括：第2布线，由填充设置在第3绝缘膜中的第2沟部的导电性材料构成。此时，最好还包括：柱塞，至少贯穿第2绝缘膜及第3绝缘膜形成且将第1布线和第2布线电连接。通过采用这种结构，能够实现没有布线延迟且不发生第2绝缘膜和第3绝缘膜的脱离，可靠性较高的半导体装置。
在本发明的半导体装置中，最好还包括：在第3绝缘膜上保护第3绝缘膜的第5绝缘膜。通过采用这种结构，能够防止第3绝缘膜受到物理破坏的现象，同时，确实地防止第3绝缘膜的介电常数上升的现象。
本发明所涉及的半导体装置的制造方法的特征在于，包括：工序(a)，通过在衬底上形成第1绝缘膜后，在该第1绝缘膜中形成第1沟部，向该第1沟部填充导电性材料，来形成第1布线；工序(b)，在第1绝缘膜上形成覆盖第1布线，由含硅、氧、碳及氮的化合物构成的第2绝缘膜；工序(c)，在第2绝缘膜上面，形成与该第2绝缘膜的底面相比，氧对于硅的组成比高5％或5％以上的表面层；以及工序(d)，在第2绝缘膜上形成相对介电常数小于等于3的第3绝缘膜。
根据本发明的半导体装置的制造方法，由于包括在第2绝缘膜上面，形成氧对于硅的组成比，与第2绝缘膜底面的氧对于硅的组成比相比，高5％或5％以上的表面层的工序，因此提高了第2绝缘膜和第3绝缘膜之间的粘附性，能够防止第2绝缘膜和第3绝缘膜脱离的现象，能够制造可靠性较高的半导体装置。
在本发明的半导体装置的制造方法中，最好第3绝缘膜由含碳氧化硅(SiOC)构成。
在本发明的半导体装置的制造方法中，最好工序(c)为将第2绝缘膜的上面暴露在氦的单体气体或含氦的混合气体的等离子体中的工序。通过采用这样的结构，能够在第2绝缘膜的上面确实地形成与第2绝缘膜底面的氧对于硅的组成比相比，高5％或5％以上的表面层。此时，最好等离子体为含氧及二氧化碳的至少一方的混合气体的等离子体。通过采用这样的结构，能够确实地提高第2绝缘膜上面的氧的组成比。
在本发明的半导体装置的制造方法中，其特征在于，最好工序(c)为在第2绝缘膜的上面沉积氧对于硅的组成比与该第2绝缘膜的底面相比，高5％或5％以上的表面层的工序。即使是这样的结构，也能够确实地形成表面层。
在本发明的半导体装置的制造方法中，最好工序(c)为使用与在工序(b)中形成第2绝缘膜时所用的室(chamber)一样的室，在不将第2绝缘膜暴露在大气中的情况下连续处理的工序。通过采用这样的结构，能够不对第2绝缘膜带来破坏，改变第2绝缘膜的表面性质。
本发明的半导体装置的制造方法，在工序(b)之前，最好还包括：工序(e)，在第1绝缘膜上形成由含硅、氧、碳及氮的化合物构成的第4绝缘膜。第2绝缘膜由氧原子百分率的值高于氮原子百分率的值的化合物构成。第4绝缘膜由氧原子百分率的值低于氮原子百分率的值的化合物构成。通过采用这样的结构，能够防止布线沟形成不良的现象。此时，最好工序(e)和工序(b)在同一真空室内连续进行。
本发明的半导体装置的制造方法，在工序(d)之后，最好还包括：工序(f)，通过在第3绝缘膜形成第2沟部，向该第2沟部填充导电性材料，来形成第2布线。并且，此时，最好工序(f)包括通过在第3绝缘膜的第2沟部的形成区域中所含的位置上形成使第1布线露出的引线孔，向引线孔填充导电性材料来形成使第1布线和第2布线电连接的柱塞的工序。通过采用这样的结构，能够在低介电常数的第3绝缘膜中确实地形成金属布线。
(发明的效果)
本发明在具有被低介电常数膜覆盖的金属布线的半导体装置中，能够提高防止来自金属布线的扩散的金属扩散防止膜和低介电常数膜的界面中的粘附性，实现低介电常数膜和金属扩散防止膜难以脱离且可靠性高的半导体装置及其制造方法。
附图的简单说明
图1为示出了本发明的一实施例所涉及的半导体装置的布线部分的剖面图。
图2为以工序顺序示出了本发明的一实施例所涉及的半导体装置的制造方法的剖面图。
图3为示出了本发明的一实施例所涉及的半导体装置的制造方法中的等离子体照射时间和膜表面的氧组成比的关系的坐标图。
图4为示出了本发明的一实施例所涉及的半导体装置的制造方法中的等离子体照射时间和粘附强度比例的关系的坐标图。
图5为示出了本发明的一实施例的其它例子所涉及的半导体装置的制造方法中的等离子体照射时间和膜表面的氧组成比的关系的坐标图。
图6为示出了本发明的一变形例所涉及的半导体装置的布线部分的剖面图。
图7为以工序顺序示出了本发明的一变形例所涉及的半导体装置的制造方法的剖面图。
图8为示出了以往例所涉及的半导体装置的布线部分的剖面图。
图9为以工序顺序示出了以往例所涉及的半导体装置的制造方法的剖面图。
(符号的说明)
21-第1绝缘膜；22-第1金属布线；22a-阻挡金属；22b-导电膜；23A-第2绝缘膜；23B-第3绝缘膜；23a-表面层；24-第4绝缘膜；25-第5绝缘膜；26-第2金属布线；26a-阻挡金属；26b-导电膜；31-第1绝缘膜；32-第1金属布线；32a-阻挡金属；32b-导电膜；33-第2绝缘膜；33a-表面层；34-第3绝缘膜；35-第4绝缘膜；36-第2金属布线；36a-阻挡金属；36b-导电膜。
具体实施方式
(一实施例)
参照附图对本发明的一实施例所涉及的半导体装置加以说明。图1示出了本实施例所涉及的半导体装置的布线部分的剖面结构。如图1所示，在由硅构成的衬底(图中没有示出)上形成的由氧化硅(SiO2)膜构成的第1绝缘膜21中，形成有由阻挡金属22a和导电膜22b构成的第1金属布线22，其中，所述阻挡金属22a由氮化钽(TaN)构成，所述导电膜22b由铜(Cu)构成。在第1绝缘膜21上依次形成有覆盖第1金属布线22的由含碳及氮的氧化硅(SiOCN)构成，作为金属扩散防止膜作用的第2绝缘膜23A及第3绝缘膜23B。
第2绝缘膜23A为由膜中的氧原子(O)的原子百分率的值低于氮原子(N)的原子百分率的值的SiOCN构成的膜，第3绝缘膜23B为由膜中的氧原子(O)的原子百分率的值高于氮原子(N)的原子百分率的值的SiOCN构成的膜。在本实施例中，利用X射线光电子分光分析(XPS)法求得的各原子的原子百分率的值，在第2绝缘膜23A中为Si＝41、O＝1、C＝36、N＝22，在第3绝缘膜23B中为Si＝38，O＝25，C＝36，N＝1。
并且，在第3绝缘膜23B的上面形成有用氧(O)原子百分率的值除以硅(Si)原子百分率的值的值即氧(O)对于硅(Si)的组成比，比第3绝缘膜23B的内部(25/38＝0.66)高5％或5％以上的表面层23a。
在第3绝缘膜23B上依次形成有相对介电常数小于等于3的由含碳氧化硅(SiOC)构成的第4绝缘膜24、和由SiO2构成的第5绝缘膜25。另外，为了提高第4绝缘膜24和第5绝缘膜25之间的粘附性，也可以在第4绝缘膜24和第5绝缘膜25的界面设置膜厚极薄，氧(O)的存在比例较高的SiOC层。
在设置在第4绝缘膜24和第5绝缘膜25中的沟部，形成有由阻挡金属26a和导电膜26b构成的第2金属布线26，所述阻挡金属26a由氮化钽(TaN)构成，所述导电膜26b由铜(Cu)构成，第1金属布线22和第2金属布线26通过贯穿第2绝缘膜23A、第3绝缘膜23B及第4绝缘膜24的引线柱塞27电连接。
其次，对本实施例所涉及的半导体装置的制造方法加以说明。图2以工序顺序示出了本实施例的半导体装置的布线部分的各制造工序中的剖面状态。
首先，如图2(a)所示，在衬底(图中没有示出)上形成由SiO2构成的第1绝缘膜21后，在第1绝缘膜21上涂敷抗蚀剂，利用光刻法形成布线沟图案。其次，以该图案为掩模通过干刻形成布线沟后，利用退火将抗蚀剂除去，在第1绝缘膜21中形成布线沟。接着，利用溅射法在布线沟中形成由TaN构成的阻挡金属22a，利用电镀法埋入由铜(Cu)构成的导电膜22b。然后，利用化学机械研磨(CMP)法除去从布线沟露出的多余的阻挡金属22a及导电膜22b，形成由阻挡金属22a和导电膜22b构成的第1金属布线22。
其次，如图2(b)所示，利用化学汽相沉积法(CVD)在第1绝缘膜21上依次形成覆盖第1金属布线22的由SiOCN构成的第2绝缘膜23A及第3绝缘膜23B。首先最初，在使用了至少含N的气体的等离子体环境中形成N原子百分率的值高于O原子百分率的值的第2绝缘膜23A。接着，在使用了至少含O的气体的等离子体环境中形成O原子百分率的值高于N原子百分率的值的第3绝缘膜23B。并且，将第3绝缘膜23B的表面暴露在使用了氦(He)的单体气体的等离子体环境中。这样一来，第3绝缘膜23B的表面性质被改变，形成O对于Si的组成比高于第3绝缘膜23B的内部的表面层23a。
在本实施例中，叠层有N原子百分率的值高于O原子百分率的值的第2绝缘膜23A、和O原子百分率的值高于N原子百分率的值的第3绝缘膜23B。当将含Si-O-CH3结合及Si-CH3结合的C含有Si氧化膜用于形成在第2绝缘膜下的第1绝缘膜时，若第1绝缘膜因等离子体而受到损伤的话，则C含有Si氧化膜中的Si-O-CH3结合及Si-CH3结合被破坏，形成OH-及CH3-等碱。由于这样的碱在光刻工序中通过通孔向抗蚀剂中扩散，因此抗蚀剂中的碱浓度上升。这样一来，会成为在利用丙烯系化学放大型抗蚀剂形成沟图案时产生显像不良，使第1金属布线和第2金属布线不能正常连接的问题的原因。如本实施例所示，通过在第2绝缘膜23A上叠层O比N的浓度较高的第3绝缘膜23B，由于能够防止碱的扩散，因此能够防止布线沟图案的形成不良。
在改变第3绝缘膜23B的表面性质，形成表面层23a后，利用CVD法在第3绝缘膜23B上形成相对介电常数小于等于3的由SiOC构成的第4绝缘膜24。接着，利用同样的CVD法在第4绝缘膜24上形成由Si氧化膜构成的第5绝缘膜25。另外，通过将第4绝缘膜24的表面暴露在例如使用了含O的气体的等离子体环境中后，沉积第5绝缘膜25，能够提高第4绝缘膜24和第5绝缘膜25之间的粘附性。
其次，如图2(c)所示，对第5绝缘膜25的表面涂敷抗蚀剂，利用光刻法形成引线孔图案。然后，以该图案作为掩模进行干刻及退火，形成贯穿第2绝缘膜23A、第3绝缘膜23B、第4绝缘膜24及第5绝缘膜25的引线孔27a。
其次，如图2(d)所示，再次对第5绝缘膜25的表面涂敷抗蚀剂，利用光刻法形成布线沟图案。然后，以该图案作为掩模进行干刻及退火，在第4绝缘膜24及第5绝缘膜25中形成布线沟。其次，利用溅射法在布线沟中形成由TaN构成的阻挡金属26a后，利用电镀法形成由Cu构成的导电膜26b。接着，利用化学机械研磨(CMP)法除去从布线沟露出的多余的阻挡金属26a及导电膜26b，形成由阻挡金属26a及导电膜26b构成的第2金属布线26及引线柱塞27。
以下，对第3绝缘膜23B的表面层23a中的O对于Si的组成比对第3绝缘膜23B和第4绝缘膜24的粘附性所造成的影响加以说明。
图1所示的结构中的第3绝缘膜23B和第4绝缘膜24的界面的具体形成步骤如下。首先，利用CVD法依次沉积N原子百分率的值高于O原子百分率的值的第2绝缘膜23A、和O原子百分率的值高于N原子百分率的值的第3绝缘膜23B。接着，通过用1500sccm的流量向沉积第2绝缘膜23A及第3绝缘膜23B时所用的室一样的真空室内提供氦(He)气体，使室内的压力为500Pa，温度为350℃，施加300W的RF功率，来将第3绝缘膜23B暴露在等离子体中。这样一来，第3绝缘膜23B的表面性质被改变，在第3绝缘膜23B上形成O对于Si的组成比与第3绝缘膜23B的内部相比高5％或5％以上的表面层23a。
图3示出了等离子体照射时间和表面层23a中的O组成比的关系。这里，O组成比使用以下述方法求出的值。在对第3绝缘膜23B照射所规定的时间的等离子体后，利用XPS法测定在第3绝缘膜23B的表层形成的表面层23a的Si、O、C及N的原子百分率的值。通过用所得到的O原子百分率的值除以Si原子百分率的值求出了O对于Si的组成比。另外，在图3中横轴示出了等离子体照射时间，纵轴示出了用表面层23a中的O组成比除以第3绝缘膜23B的内部中的O组成比所得到的值。
如图3所示，随着等离子体照射时间变长，第3绝缘膜23B的表面性质被改变，表面层23a中的O组成比变高。
图4示出了等离子体照射时间、与第3绝缘膜23B和第4绝缘膜24的界面中的粘附强度的关系。在图4中横轴示出了等离子体照射时间，纵轴示出了粘附强度比例。这里，将利用mELT法(modified Edge Lift offtest)所测定得到的结果用为粘附强度比例。如图4所示，在照射数秒等离子体后，粘附强度急剧上升。并且，在最初照射10秒等离子体后，即使再照射20秒、30秒等离子体，粘附强度比例也保持为1.55左右，没有大的变化。
对图3及图4所示的结果加以总结的话，得知：在第3绝缘膜23B的表面性质改变后的表面层23a中的O组成比变高后，与第4绝缘膜24的粘附性上升。并且，当照射了10秒左右的时间的等离子体而使粘附强度比例成为固定不变时，表面层23a对于第3绝缘膜23B内部的O组成比的增加率为1.05左右。因此，得知：若第3绝缘膜23B中的O组成比增加5％或5％以上的话，则表面性质被改变的表面层23a能够发挥与第4绝缘膜24的充分粘附性。
其次，为了证实该效果，对实际的膜中的脱离的发生进行了调查。表1示出了等离子体照射时间和膜的脱离的关系。另外，此时脱离的有无，是在图2(d)所示的研磨不要的阻挡金属26a、和导电膜26b，形成第2金属布线26的CMP工序不久之后观察的。
【表1】
  等离子体照射时间(秒)   脱离的有无
  0   有
  3   无
  10   无
  20   无
  30   无
如表1所示，虽然在等离子体照射时间为0时，发生了脱离现象，但在进行了3秒或3秒以上的照射时没有发生膜的脱离，能够证实使用本发明，由于能够提高第3绝缘膜23B和第4绝缘膜24之间的粘附性，防止半导体装置的制造工序中的不良发生，因此能够实现可靠性较高的半导体装置。
另外，在本实施例中，虽然为了改变第3绝缘膜23B的表面，形成O组成比高的表面层23a，在氦(He)单体气体的等离子体环境中进行了处理，但是使用将其暴露在含O2和CO2等O的气体与氦(He)混合的混合气体的等离子体环境中的方法，也能够获得同样的效果。
以下，对表面层23a的O对于Si的组成比的标准加以说明。如上所述，表面层23a中的O组成比与第3绝缘膜23B的内部的O组成比相比高5％或5％以上。此时，将第3绝缘膜23B与第2绝缘膜23A接触的底面中的O对于Si的组成比用为第3绝缘膜23B的内部的O对于Si的组成比。
并且，在难以测定底面的组成比时，也可以是第3绝缘膜23B中的各原子存在比例的深度方向的分布成为固定不变的区域中的O对于Si的组成比。例如，当利用CVD法沉积厚度为60nm的第3绝缘膜23B后，再进行等离子体照射时，与等离子体照射时间相对应，从第3绝缘膜23B上面开始的10nm～50nm左右的区域性质被改变，成为表面层23a。因此，在比此深的区域中O对于Si的组成比固定不变，可以使此区域中的O对于Si的组成比为第3绝缘膜23B的内部的组成比。
在本实施例中，构成为在沉积了N原子百分率的值高于O原子百分率的值的第2绝缘膜23A、和O原子百分率的值高于N原子百分率的值的第3绝缘膜23B后，第3绝缘膜23B的表面性质改变，形成表面层23a。也可以对第2绝缘膜23A使用几乎不含O的SiCN膜，对第3绝缘膜23B使用几乎不含N的SiOC膜。
并且，也可以代替将第3绝缘膜23B的表面暴露在等离子体中，通过在形成第3绝缘膜23B后，再利用CVD法在第3绝缘膜23B上沉积O对于Si的组成比与第3绝缘膜23B相比高5％或5％以上的薄膜来形成表面层23a。
并且，虽然将SiO2用在了第1绝缘膜21中，将SiOC用在了第4绝缘膜24中，但是哪一个都可作为层间绝缘膜发挥作用，也可以都用SiOC形成第1绝缘膜21及第4绝缘膜24。并且，也可以用多孔膜等其它低介电常数膜。
其次，对将第3绝缘膜23B成膜后，不将第3绝缘膜23B暴露在大气中而是接着在同一真空室内进行表面层23a的形成的效果加以说明。
图5示出了当将第3绝缘膜23B成膜的衬底从真空室取出，放在常温、常压的环境中，然后再放回到真空室内进行等离子体照射时的等离子体照射时间和O对于Si的组成比的关系。另外，等离子体照射条件及O组成比的测定方法，与图3所示的连续地进行了等离子体照射时一样。在图5中横轴示出了等离子体照射时间，纵轴示出了用表面层23a中的O组成比除以第3绝缘膜23B内部的O组成比的值。
如图5所示，等离子体照射时间越长，O组成比越是上升。但是，可知若与图3进行比较的话，则O对于Si的组成比的上升较慢。也就是说，将第3绝缘膜大气开放时，与没有大气开放时相比，必须在氦(He)等离子体环境中长时间进行等离子体处理。能够认为这是由于在将第3绝缘膜23B成膜后，从真空室取出，进行大气开放后，大气中的水分和气体附着在第3绝缘膜23B的表面，因此在再次导入真空室内，进行等离子体处理时的初期阶段中，要进行吸附的水分和气体的除去，因而提高第3绝缘膜表面的O组成比所需的时间变长。
由于将绝缘膜长时间暴露在等离子体环境中会成为等离子体破坏增加和相对介电常数上升等膜变质的原因，不受欢迎，因此最好在形成第3绝缘膜23B后，在不使室大气开放的情况下连续地进行表面层23a的形成。
(一变形例)
参照附图对本发明的一变形例所涉及的半导体装置加以说明。图6示出了本变形例所涉及的半导体装置的布线部分的剖面结构。如图6所示，在由硅构成的衬底(图中没有示出)上形成的由氧化硅(SiO2)构成的第1绝缘膜31中，形成有由阻挡金属32a和导电膜32b构成的第1金属布线32，其中，所述阻挡金属32a由氮化钽(TaN)构成，所述导电膜32b由铜(Cu)构成。在第1绝缘膜31上形成有覆盖第1金属布线32的由含碳及氮的氧化硅(SiOCN)构成，作为金属扩散防止膜作用的第2绝缘膜33。
在第2绝缘膜33的上面形成有用氧(O)原子百分率的值除以硅(Si)原子百分率的值的值即氧(O)对于硅(Si)的组成比，与第2绝缘膜33的内部相比高5％或5％以上的表面层33a。
在第2绝缘膜33上依次形成有相对介电常数小于等于3的由含碳氧化硅(SiOC)构成的第3绝缘膜34、和由SiO2构成的第4绝缘膜35。另外，为了提高第3绝缘膜34和第4绝缘膜35之间的粘附性，也可以在第3绝缘膜34和第4绝缘膜35的界面设置极薄的氧(O)存在比例较高的SiOC层。
在第3绝缘膜34及第4绝缘膜35中，形成有由阻挡金属36a和导电膜36b构成的第2金属布线36，所述阻挡金属36a由氮化钽(TaN)构成，所述导电膜36b由铜(Cu)构成，第1金属布线32和第2金属布线36通过贯穿第2绝缘膜33及第3绝缘膜34的引线柱塞37电连接。
其次，对本实施例所涉及的半导体装置的制造方法加以说明。图7以工序顺序示出了本实施例的半导体装置的布线部分的各制造工序中的剖面状态。
首先，如图7(a)所示，在衬底(图中没有示出)上形成由SiO2构成的第1绝缘膜31后，在第1绝缘膜31上涂敷抗蚀剂，利用光刻法形成布线沟图案。其次，以该图案为掩模通过干刻形成布线沟后，利用退火将抗蚀剂除去，在第1绝缘膜31中形成布线沟。接着，利用溅射法在布线沟中形成由TaN构成的阻挡金属32a，利用电镀法埋入由铜(Cu)构成的导电膜32b。然后，利用化学机械研磨(CMP)法除去从布线沟露出的多余的阻挡金属32a及导电膜32b，形成由阻挡金属32a和导电膜32b构成的第1金属布线32。
其次，如图7(b)所示，利用CVD(化学汽相沉积法)在第1绝缘膜31上形成覆盖第1金属布线32的由SiOCN构成的第2绝缘膜33。在形成第2绝缘膜33后，将第2绝缘膜33的表面暴露在使用了氦(He)的单体气体的等离子体环境中。这样一来，第2绝缘膜33的表面性质被改变，形成O对于Si的组成比高于第2绝缘膜33的内部的表面层33a。
在改变第2绝缘膜33的表面性质，形成表面层33a后，利用CVD法在第2绝缘膜33上形成相对介电常数小于等于3的由SiOC构成的第3绝缘膜34。接着，利用同样的CVD法在第3绝缘膜34上形成由Si氧化膜构成的第4绝缘膜35。另外，通过将第3绝缘膜34的表面暴露在例如使用了含O的气体的等离子体环境中后，沉积第4绝缘膜35，能够提高第3绝缘膜34和第4绝缘膜35之间的粘附性。
其次，如图7(c)所示，对第4绝缘膜35的表面涂敷抗蚀剂，利用光刻法形成引线孔图案。然后，以该图案作为掩模进行干刻及退火，形成贯穿第2绝缘膜33、第3绝缘膜34及第4绝缘膜35的引线孔37a。
其次，如图7(d)所示，再次对第4绝缘膜35的表面涂敷抗蚀剂，利用光刻法形成布线沟图案。然后，以该图案作为掩模进行干刻及退火，在第3绝缘膜34及第4绝缘膜35中形成布线沟。其次，利用溅射法在布线沟中形成由TaN构成的阻挡金属36a后，利用电镀法形成由Cu构成的导电膜36b。接着，利用CMP法除去从布线沟露出的多余的阻挡金属36a及导电膜36b，形成由阻挡金属36a和导电膜36b构成的第2金属布线36及引线柱塞37。
(实用性)
本发明的半导体装置及其制造方法，由于能够在具有被低介电常数膜覆盖的金属布线的半导体装置中，提高防止来自金属布线的扩散的金属扩散防止膜和低介电常数膜的界面中的粘附性，实现低介电常数膜和金属扩散防止膜难以脱离且可靠性高的半导体装置及其制造方法，因此作为具备了由铜等构成的金属布线和低介电常数的层间绝缘膜的半导体装置及其制造方法等有用。

Claims (16)

1、一种半导体装置，其特征在于：
包括：第1绝缘膜，形成在衬底上、具有第1沟部，
第2绝缘膜，形成在上述第1绝缘膜上，
第3绝缘膜，形成在上述第2绝缘膜上、相对介电常数小于等于3，以及
第1布线，形成在上述第1沟部；
上述第2绝缘膜由含硅、氧、碳及氮的化合物构成，且上述第2绝缘膜上面的氧对于硅的组成比，与上述第2绝缘膜底面的氧对于硅的组成比相比，高5％或5％以上。
2、根据权利要求1所述的半导体装置，其特征在于：
还包括：第4绝缘膜，形成在上述第1绝缘膜和上述第2绝缘膜之间，由含硅、氧、碳及氮的化合物构成；
上述第2绝缘膜由氧原子百分率的值高于氮原子百分率的值的化合物构成；
上述第4绝缘膜由氧原子百分率的值低于氮原子百分率的值的化合物构成。
3、根据权利要求1所述的半导体装置，其特征在于：
上述第3绝缘膜由含碳氧化硅即SiOC构成。
4、根据权利要求1～3中的任意一项所述的半导体装置，其特征在于：
还包括：第2布线，由填充设置在上述第3绝缘膜中的第2沟部的导电性材料构成。
5、根据权利要求4所述的半导体装置，其特征在于：
还包括：柱塞，至少贯穿上述第2绝缘膜及上述第3绝缘膜形成且将上述第1布线和上述第2布线电连接。
6、根据权利要求1～5中的任意一项所述的半导体装置，其特征在于：
还包括：第5绝缘膜，在上述第3绝缘膜上保护上述第3绝缘膜。
7、一种半导体装置的制造方法，其特征在于：
包括：工序(a)，通过在衬底上形成第1绝缘膜后，在该第1绝缘膜中形成第1沟部，向该第1沟部填充导电性材料，来形成第1布线；
工序(b)，在上述第1绝缘膜上形成覆盖上述第1布线，由含硅、氧、碳及氮的化合物构成的第2绝缘膜；
工序(c)，在上述第2绝缘膜上面，形成与该第2绝缘膜的底面相比，氧对于硅的组成比高5％或5％以上的表面层；以及
工序(d)，在上述第2绝缘膜上形成相对介电常数为3或3以下的第3绝缘膜。
8、根据权利要求7所述的半导体装置的制造方法，其特征在于：
上述第3绝缘膜由含碳氧化硅即SiOC构成。
9、根据权利要求7所述的半导体装置的制造方法，其特征在于：
上述工序(c)，为将上述第2绝缘膜的上面暴露在氦的单体气体或含氦的混合气体的等离子体中的工序。
10、根据权利要求9所述的半导体装置的制造方法，其特征在于：
上述等离子体，为含氧及二氧化碳的至少一方的混合气体的等离子体。
11、根据权利要求7所述的半导体装置的制造方法，其特征在于：
上述工序(c)，为在上述第2绝缘膜的上面沉积氧对于硅的组成比与该第2绝缘膜的底面相比，高5％或5％以上的表面层的工序。
12、根据权利要求9～11中的任意一项所述的半导体装置的制造方法，其特征在于：
上述工序(c)，为使用与在上述工序(b)中形成上述第2绝缘膜时所用的室相同的室，不将上述第2绝缘膜暴露在大气中而连续处理的工序。
13、根据权利要求7～11中的任意一项所述的半导体装置的制造方法，其特征在于：
在上述工序(b)之前，还包括：工序(e)，在上述第1绝缘膜上形成由含硅、氧、碳及氮的化合物构成的第4绝缘膜；
上述第2绝缘膜由氧原子百分率的值高于氮原子百分率的值的化合物构成；
上述第4绝缘膜由氧原子百分率的值低于氮原子百分率的值的化合物构成。
14、根据权利要求13所述的半导体装置的制造方法，其特征在于：
上述工序(e)和上述工序(b)在同一真空室内连续进行。
15、根据权利要求7～11中的任意一项所述的半导体装置的制造方法，其特征在于：
在上述工序(d)之后，还包括：工序(f)，通过在上述第3绝缘膜的上部形成第2沟部，向该第2沟部填充导电性材料，来形成第2布线。
16、根据权利要求15所述的半导体装置的制造方法，其特征在于：
上述工序(f)，包括在上述第3绝缘膜的上述第2沟部的形成区域中所含的位置上形成使上述第1布线露出的引线孔，通过向上述引线孔填充导电性材料来形成使上述第1布线和上述第2布线电连接的柱塞的工序。
CN200610006224.9A 2005-02-04 2006-01-24 半导体装置及其制造方法 Pending CN1819181A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005028562A JP2006216809A (ja) 2005-02-04 2005-02-04 半導体装置及びその製造方法
JP2005028562 2005-02-04

Publications (1)

Publication Number Publication Date
CN1819181A true CN1819181A (zh) 2006-08-16

Family

ID=36779126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610006224.9A Pending CN1819181A (zh) 2005-02-04 2006-01-24 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20060175705A1 (zh)
JP (1) JP2006216809A (zh)
CN (1) CN1819181A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057729A (zh) * 2015-04-16 2016-10-26 瑞萨电子株式会社 半导体器件及其制造方法
CN107706233A (zh) * 2016-08-08 2018-02-16 联华电子股份有限公司 半导体元件及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117743A (ja) * 2007-11-09 2009-05-28 Panasonic Corp 半導体装置及びその製造方法
JP5755471B2 (ja) * 2011-03-10 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9343357B2 (en) 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
KR102412614B1 (ko) * 2015-10-22 2022-06-23 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
JP6903040B2 (ja) * 2018-09-21 2021-07-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794311B2 (en) * 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6753260B1 (en) * 2001-10-05 2004-06-22 Taiwan Semiconductor Manufacturing Company Composite etching stop in semiconductor process integration
US7456093B2 (en) * 2004-07-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057729A (zh) * 2015-04-16 2016-10-26 瑞萨电子株式会社 半导体器件及其制造方法
CN107706233A (zh) * 2016-08-08 2018-02-16 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
JP2006216809A (ja) 2006-08-17
US20060175705A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
CN1293622C (zh) 半导体器件及其制造方法
US20100055898A1 (en) Method for fabricating an integrated circuit
CN1222030C (zh) 制造具有碳化硅膜的半导体器件的方法
CN1819181A (zh) 半导体装置及其制造方法
CN101064296A (zh) 半导体装置及其制造方法
US20100051578A1 (en) Method for fabricating an integrated circuit
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1773690A (zh) 半导体结构及其制造方法
CN1278415C (zh) 具有多个布线层的半导体器件及其制造方法
CN1245350A (zh) 半导体器件及制造该半导体器件的方法
CN1614764A (zh) 半导体器件的制造方法
CN1467818A (zh) 制造具有多层布线的半导体器件的方法
CN1866524A (zh) 半导体器件及其制造方法
CN1134835C (zh) 半导体器件及其制造方法
CN100350592C (zh) 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法
CN1945808A (zh) 制造半导体器件的方法
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
CN100341135C (zh) 半导体装置
CN1314102C (zh) 半导体装置及其制造方法
CN1469453A (zh) 电子器件及其制造方法
CN1225019C (zh) 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法
CN1467838A (zh) 具有多层铜线路层的半导体器件及其制造方法
CN1750265A (zh) 半导体器件及其制造方法
US6812123B2 (en) Semiconductor devices and methods for manufacturing the same
CN1652309A (zh) 异质低介电常数质材与其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned