JP3400353B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3400353B2 JP3400353B2 JP14773398A JP14773398A JP3400353B2 JP 3400353 B2 JP3400353 B2 JP 3400353B2 JP 14773398 A JP14773398 A JP 14773398A JP 14773398 A JP14773398 A JP 14773398A JP 3400353 B2 JP3400353 B2 JP 3400353B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- interlayer insulating
- constituent element
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、Ｃｕ配線中のＣｕ
の拡散、特にＳｉデバイスへの拡散を抑制するための拡
散障壁層の形成方法に特徴がある半導体装置の製造方法
に関する。
の拡散、特にＳｉデバイスへの拡散を抑制するための拡
散障壁層の形成方法に特徴がある半導体装置の製造方法
に関する。
【０００２】
【従来の技術】Ｃｕ配線は、電気抵抗が小さいことから
ＲＣ遅延が小さいという利点があり、さらに融点が高い
ことからエレクトロマイグレーション耐性（ＥＭ耐性）
やストレスマイグレーション（ＳＭ耐性）が高いという
利点も有している。
ＲＣ遅延が小さいという利点があり、さらに融点が高い
ことからエレクトロマイグレーション耐性（ＥＭ耐性）
やストレスマイグレーション（ＳＭ耐性）が高いという
利点も有している。
【０００３】しかしながら、ＣｕがＳｉデバイスのライ
フタイムキラーとなること、Ｃｕの酸化膜中での拡散速
度が速いことから、Ｃｕ配線を用いる場合には層間絶縁
膜中にＣｕが拡散してシリコン基板に達することを防止
する必要がある。
フタイムキラーとなること、Ｃｕの酸化膜中での拡散速
度が速いことから、Ｃｕ配線を用いる場合には層間絶縁
膜中にＣｕが拡散してシリコン基板に達することを防止
する必要がある。
【０００４】そこで、従来より、図４に示すように、層
間絶縁膜８１に開口されたヴィアホール８２の内面（底
面、側面）を覆うように拡散障壁層８３を形成した後、
下層Ｃｕ配線８４とコンタクトする上層Ｃｕ配線８５を
形成していた。
間絶縁膜８１に開口されたヴィアホール８２の内面（底
面、側面）を覆うように拡散障壁層８３を形成した後、
下層Ｃｕ配線８４とコンタクトする上層Ｃｕ配線８５を
形成していた。
【０００５】しかしながら、この種の拡散障壁層８３の
形成法には以下のような問題があった。すなわち、拡散
障壁層８３としてバリア性の高い酸化膜（例えばアルミ
ナ膜）を用いた場合には、拡散障壁層８３自身の絶縁性
により、下層Ｃｕ配線８４と上層Ｃｕ配線８５との間の
コンタクト抵抗が増加し、導通をとることが困難になる
という問題があった。
形成法には以下のような問題があった。すなわち、拡散
障壁層８３としてバリア性の高い酸化膜（例えばアルミ
ナ膜）を用いた場合には、拡散障壁層８３自身の絶縁性
により、下層Ｃｕ配線８４と上層Ｃｕ配線８５との間の
コンタクト抵抗が増加し、導通をとることが困難になる
という問題があった。
【０００６】一方、拡散障壁層８３として導電性の酸化
膜を用いた場合には、その成膜法として酸素ガスを使用
する方法（例えば反応性の物理蒸着法、ＣＶＤ法など）
を用いるので、下層Ｃｕ配線８４の表面が酸化され、こ
れによりバリア性の高い酸化膜を用いた場合と同様に、
下層Ｃｕ配線８４と上層Ｃｕ配線８５との間のコンタク
ト抵抗が増大し、導通をとることが困難になるという問
題があった。
膜を用いた場合には、その成膜法として酸素ガスを使用
する方法（例えば反応性の物理蒸着法、ＣＶＤ法など）
を用いるので、下層Ｃｕ配線８４の表面が酸化され、こ
れによりバリア性の高い酸化膜を用いた場合と同様に、
下層Ｃｕ配線８４と上層Ｃｕ配線８５との間のコンタク
ト抵抗が増大し、導通をとることが困難になるという問
題があった。
【０００７】
【発明が解決しようとする課題】上述の如く、Ｃｕ配線
を用いる場合、層間絶縁膜中にＣｕが拡散するのを防止
するために、ヴィアホールの内面を覆うように拡散障壁
層を形成した後、下層Ｃｕ配線とコンタクトする上層Ｃ
ｕ配線を形成していた。
を用いる場合、層間絶縁膜中にＣｕが拡散するのを防止
するために、ヴィアホールの内面を覆うように拡散障壁
層を形成した後、下層Ｃｕ配線とコンタクトする上層Ｃ
ｕ配線を形成していた。
【０００８】しかしながら、この従来方法では、拡散障
壁層としてバリア性の高い酸化膜を用いた場合には、拡
散障壁層自身の絶縁性により、また拡散障壁層として導
電性の酸化膜を用いた場合には、その成膜法として酸素
ガスを用いることから下層Ｃｕ配線の表面が酸化される
ことにより、下層Ｃｕ配線と上層Ｃｕ配線との間のコン
タクト抵抗が増大するという問題があった。
壁層としてバリア性の高い酸化膜を用いた場合には、拡
散障壁層自身の絶縁性により、また拡散障壁層として導
電性の酸化膜を用いた場合には、その成膜法として酸素
ガスを用いることから下層Ｃｕ配線の表面が酸化される
ことにより、下層Ｃｕ配線と上層Ｃｕ配線との間のコン
タクト抵抗が増大するという問題があった。
【０００９】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、Ｃｕ配線のコンタクト
抵抗の増加およびＣｕの層間絶縁膜中への拡散を招かず
に、接続孔内にＣｕ配線を埋込み形成することができる
半導体装置の製造方法を提供することにある。
ので、その目的とするところは、Ｃｕ配線のコンタクト
抵抗の増加およびＣｕの層間絶縁膜中への拡散を招かず
に、接続孔内にＣｕ配線を埋込み形成することができる
半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】［構成］本発明の骨子
は、層間絶縁膜の表面を改質することによってその表面
に拡散障壁層を形成するとともに、層間絶縁膜が存在し
ないところには拡散障壁層が形成されないようにするこ
とにある。
は、層間絶縁膜の表面を改質することによってその表面
に拡散障壁層を形成するとともに、層間絶縁膜が存在し
ないところには拡散障壁層が形成されないようにするこ
とにある。
【００１１】すなわち、上記目的を達成するために、本
発明（請求項１）に係る半導体装置の製造方法は、被接
続体が形成された半導体基板上に、前記被接続体を覆う
ように、Ｃｕの拡散障壁層を構成する第１および第２の
構成元素のうちの該第１の構成元素、およびこの第１の
構成元素と結合するＳｉを含む層間絶縁膜を形成する工
程と、この層間絶縁膜に前記被接続体に繋がる接続孔を
形成する工程と、前記層間絶縁膜の表面における前記Ｓ
ｉと前記第１の構成元素との結合を解離する工程と、前
記層間絶縁膜の表面に前記第２の構成元素を供給するこ
とにより、前記層間絶縁膜の表面に前記拡散障壁層を選
択的に形成する工程と、前記接続孔内に前記被接続体と
電気的に接続するＣｕ配線を埋込み形成する工程とを有
することを特徴とする。
発明（請求項１）に係る半導体装置の製造方法は、被接
続体が形成された半導体基板上に、前記被接続体を覆う
ように、Ｃｕの拡散障壁層を構成する第１および第２の
構成元素のうちの該第１の構成元素、およびこの第１の
構成元素と結合するＳｉを含む層間絶縁膜を形成する工
程と、この層間絶縁膜に前記被接続体に繋がる接続孔を
形成する工程と、前記層間絶縁膜の表面における前記Ｓ
ｉと前記第１の構成元素との結合を解離する工程と、前
記層間絶縁膜の表面に前記第２の構成元素を供給するこ
とにより、前記層間絶縁膜の表面に前記拡散障壁層を選
択的に形成する工程と、前記接続孔内に前記被接続体と
電気的に接続するＣｕ配線を埋込み形成する工程とを有
することを特徴とする。
【００１２】また、本発明（請求項２）に係る他の半導
体装置の製造方法は、素子が集積形成された半導体基板
上に、前記素子と電気的に接続する第１のＣｕ配線を形
成する工程と、Ｃｕの拡散障壁層を構成する第１および
第２の構成元素のうちの該第１の構成元素、およびこの
第１の構成元素と結合するＳｉを含む層間絶縁膜を、前
記第１のＣｕ配線を覆うように半導体基板上に形成する
工程と、前記層間絶縁膜に前記第１のＣｕ配線に繋がる
接続孔を形成する工程と、前記層間絶縁膜の表面におけ
る前記Ｓｉと前記第１の構成元素との結合を解離する工
程と、前記層間絶縁膜の表面に前記第２の構成元素を供
給することにより、前記層間絶縁膜の表面に前記拡散障
壁層を選択的に形成する工程と、前記接続孔内に前記第
１のＣｕ配線と電気的に接続する第２のＣｕ配線を埋込
み形成する工程とを有することを特徴とする。
体装置の製造方法は、素子が集積形成された半導体基板
上に、前記素子と電気的に接続する第１のＣｕ配線を形
成する工程と、Ｃｕの拡散障壁層を構成する第１および
第２の構成元素のうちの該第１の構成元素、およびこの
第１の構成元素と結合するＳｉを含む層間絶縁膜を、前
記第１のＣｕ配線を覆うように半導体基板上に形成する
工程と、前記層間絶縁膜に前記第１のＣｕ配線に繋がる
接続孔を形成する工程と、前記層間絶縁膜の表面におけ
る前記Ｓｉと前記第１の構成元素との結合を解離する工
程と、前記層間絶縁膜の表面に前記第２の構成元素を供
給することにより、前記層間絶縁膜の表面に前記拡散障
壁層を選択的に形成する工程と、前記接続孔内に前記第
１のＣｕ配線と電気的に接続する第２のＣｕ配線を埋込
み形成する工程とを有することを特徴とする。
【００１３】ここで、第２の構成元素としては、Ｓｉよ
りも第１の構成元素との化合物生成の自由エネルギーが
低い元素を用いることが好ましい（請求項３）。具体的
には、第１の構成元素としてＯまたはＮ、第２の構成元
素としてＡｌを用いることが好ましい（請求項４）。
りも第１の構成元素との化合物生成の自由エネルギーが
低い元素を用いることが好ましい（請求項３）。具体的
には、第１の構成元素としてＯまたはＮ、第２の構成元
素としてＡｌを用いることが好ましい（請求項４）。
【００１４】また、層間絶縁膜の表面にイオンを照射す
ることにより、Ｓｉと第１の構成元素との結合を解離す
ることが好ましい（請求項５）。ここで、上記イオンと
しては、ＲＦ電力により不活性元素ガスをプラズマ化し
て生成された不活性元素プラズマ中のイオンを用いるこ
とが好ましい（請求項６）。
ることにより、Ｓｉと第１の構成元素との結合を解離す
ることが好ましい（請求項５）。ここで、上記イオンと
しては、ＲＦ電力により不活性元素ガスをプラズマ化し
て生成された不活性元素プラズマ中のイオンを用いるこ
とが好ましい（請求項６）。
【００１５】また、Ｓｉと第１の構成元素との結合を解
離するためには、イオンのエネルギーは１０ｋｅＶ以上
であることが好ましい。このようにＳｉと第１の構成元
素との結合を解離するために必要なエネルギーを有する
イオンを層間絶縁膜に衝突させるためには、半導体基板
にバイアス電圧を印加することにより、イオンのエネル
ギーを制御することが好ましい。
離するためには、イオンのエネルギーは１０ｋｅＶ以上
であることが好ましい。このようにＳｉと第１の構成元
素との結合を解離するために必要なエネルギーを有する
イオンを層間絶縁膜に衝突させるためには、半導体基板
にバイアス電圧を印加することにより、イオンのエネル
ギーを制御することが好ましい。
【００１６】［作用］本発明によれば、層間絶縁膜の表
面におけるＳｉと第１の構成元素との結合を解離した後
に、層間絶縁膜の表面に第２の構成元素を供給すること
により、層間絶縁膜の表面で第１の構成元素と第２の構
成元素との結合が選択的に起こり、層間絶縁膜の表面に
Ｃｕの拡散障壁が選択的に形成される。
面におけるＳｉと第１の構成元素との結合を解離した後
に、層間絶縁膜の表面に第２の構成元素を供給すること
により、層間絶縁膜の表面で第１の構成元素と第２の構
成元素との結合が選択的に起こり、層間絶縁膜の表面に
Ｃｕの拡散障壁が選択的に形成される。
【００１７】したがって、本発明によれば、被接続体
（第１のＣｕ配線）の表面にコンタクト抵抗の増大の原
因である拡散障壁層が形成されないので、コンタクト抵
抗の増加を招かずに、接続孔内にＣｕの拡散障壁層を介
してＣｕ配線を埋込み形成することができるようにな
る。
（第１のＣｕ配線）の表面にコンタクト抵抗の増大の原
因である拡散障壁層が形成されないので、コンタクト抵
抗の増加を招かずに、接続孔内にＣｕの拡散障壁層を介
してＣｕ配線を埋込み形成することができるようにな
る。
【００１８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る半導体装置の製造方法を示す工程断面図である。
の実施の形態（以下、実施形態という）を説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る半導体装置の製造方法を示す工程断面図である。
【００１９】まず、図１（ａ）に示すように、シリコン
基板（不図示）上に第１Ｃｕ配線１を形成する。図で
は、第１Ｃｕ配線１は第１層目の配線であるが、何層目
の配線であっても良い。また、第１Ｃｕ配線１は直接ま
たは他の配線を介して上記シリコン基板に集積形成され
た素子に電気的に接続している。また、第１Ｃｕ配線１
も後述する第２Ｃｕ配線と同様な方法で形成することが
好ましい。
基板（不図示）上に第１Ｃｕ配線１を形成する。図で
は、第１Ｃｕ配線１は第１層目の配線であるが、何層目
の配線であっても良い。また、第１Ｃｕ配線１は直接ま
たは他の配線を介して上記シリコン基板に集積形成され
た素子に電気的に接続している。また、第１Ｃｕ配線１
も後述する第２Ｃｕ配線と同様な方法で形成することが
好ましい。
【００２０】次に同図（ａ）に示すように、シリコン基
板上に第１Ｃｕ配線１を覆うようにＳｉＯ2 からなる第
１層間絶縁膜２を形成した後、この第１層間絶縁膜２に
第１Ｃｕ配線１に繋がる開口径が０．４μｍ、アスペク
ト比が２のヴィアホール３、ならびに配線幅と深さが
０．４μｍの配線溝４を形成する。
板上に第１Ｃｕ配線１を覆うようにＳｉＯ2 からなる第
１層間絶縁膜２を形成した後、この第１層間絶縁膜２に
第１Ｃｕ配線１に繋がる開口径が０．４μｍ、アスペク
ト比が２のヴィアホール３、ならびに配線幅と深さが
０．４μｍの配線溝４を形成する。
【００２１】次に図１（ｂ）に示すように、真空度が１
×１０-3ＴｏｒｒのＡｒガス雰囲気中でシリコン基板に
５００ＷのＲＦ電力（基板バイアス電圧に換算して約−
５０Ｖ）を印加することにより、ダメージ層５を形成す
るとともに、第１Ｃｕ配線１の表面に形成された自然酸
化膜等を除去し、第１Ｃｕ配線１の表面を洗浄する。
×１０-3ＴｏｒｒのＡｒガス雰囲気中でシリコン基板に
５００ＷのＲＦ電力（基板バイアス電圧に換算して約−
５０Ｖ）を印加することにより、ダメージ層５を形成す
るとともに、第１Ｃｕ配線１の表面に形成された自然酸
化膜等を除去し、第１Ｃｕ配線１の表面を洗浄する。
【００２２】ダメージ層５は、第１層間絶縁膜２の表面
がＡｒイオンによりスパッタされ、これにより第１層間
絶縁膜２の表面における酸素とシリコンとの結合が解離
することにより形成される。したがって、ダメージ層５
の表面は未結合手を有する酸素が形成された状態とな
る。なお、第１Ｃｕ配線１上にはプラズマによるダメー
ジ層５’が残存するが、その後の熱履歴中に除去される
ので、抵抗およびＥＭ耐性に問題を生じることはない。
がＡｒイオンによりスパッタされ、これにより第１層間
絶縁膜２の表面における酸素とシリコンとの結合が解離
することにより形成される。したがって、ダメージ層５
の表面は未結合手を有する酸素が形成された状態とな
る。なお、第１Ｃｕ配線１上にはプラズマによるダメー
ジ層５’が残存するが、その後の熱履歴中に除去される
ので、抵抗およびＥＭ耐性に問題を生じることはない。
【００２３】酸素とシリコンとの結合を解離するために
は、Ａｒイオンのエネルギーは１０ＫｅＶ以上であるこ
とが好ましい。このようなエネルギーを有するＡｒイオ
ンを得るためには、本実施形態のようにＲＦ電力をプラ
ズマに印加するとともに、シリコン基板にバイアス電圧
を印加することが有効である。このような方法であれ
ば、バイアス電圧を制御することにより、所望のエネル
ギーを有するＡｒイオンを容易に得ることができる。
は、Ａｒイオンのエネルギーは１０ＫｅＶ以上であるこ
とが好ましい。このようなエネルギーを有するＡｒイオ
ンを得るためには、本実施形態のようにＲＦ電力をプラ
ズマに印加するとともに、シリコン基板にバイアス電圧
を印加することが有効である。このような方法であれ
ば、バイアス電圧を制御することにより、所望のエネル
ギーを有するＡｒイオンを容易に得ることができる。
【００２４】一方、第１Ｃｕ配線１の表面に形成された
自然酸化膜等は、Ａｒイオンがヴィアホール３を通って
第１Ｃｕ配線１の表面をスパッタすることにより除去さ
れる。これにより、第１Ｃｕ配線１と後工程で形成する
第２Ｃｕ配線との間のコンタクト抵抗の増加を効果的に
防止できる。
自然酸化膜等は、Ａｒイオンがヴィアホール３を通って
第１Ｃｕ配線１の表面をスパッタすることにより除去さ
れる。これにより、第１Ｃｕ配線１と後工程で形成する
第２Ｃｕ配線との間のコンタクト抵抗の増加を効果的に
防止できる。
【００２５】次に図１（ｃ）に示すように、シリコン基
板を真空を破らずにスパッタ装置の成膜室内に導入し、
そこでＡｌターゲットの表面をＡｒイオンでスパッタし
て第１層間絶縁膜２および第１Ｃｕ配線１の表面にＡｌ
（拡散障壁層の主構成元素）を供給することにより、ア
ルミナ等のＡｌとＯの化合物からなる厚さ１０ｎｍのＣ
ｕの拡散障壁層６を第１層間絶縁膜２の表面に選択的に
形成するとともに、ヴィアホール３の底面である第１Ｃ
ｕ配線１の表面に薄いＡｌ膜７を形成する。このとき、
Ａｌ成膜室の真空度を例えば１×１０-7Ｔｏｒｒ、Ａｒ
圧力を例えば３ｍＴｏｒｒに設定する。
板を真空を破らずにスパッタ装置の成膜室内に導入し、
そこでＡｌターゲットの表面をＡｒイオンでスパッタし
て第１層間絶縁膜２および第１Ｃｕ配線１の表面にＡｌ
（拡散障壁層の主構成元素）を供給することにより、ア
ルミナ等のＡｌとＯの化合物からなる厚さ１０ｎｍのＣ
ｕの拡散障壁層６を第１層間絶縁膜２の表面に選択的に
形成するとともに、ヴィアホール３の底面である第１Ｃ
ｕ配線１の表面に薄いＡｌ膜７を形成する。このとき、
Ａｌ成膜室の真空度を例えば１×１０-7Ｔｏｒｒ、Ａｒ
圧力を例えば３ｍＴｏｒｒに設定する。
【００２６】第１層間絶縁膜２の表面に拡散障壁層６が
選択的に形成される理由は、第１層間絶縁膜２の表面で
あるダメージ層５に存在する未結合手を有する酸素がＡ
ｌと反応することにより、ダメージ層５が拡散障壁層６
に変化するからである。
選択的に形成される理由は、第１層間絶縁膜２の表面で
あるダメージ層５に存在する未結合手を有する酸素がＡ
ｌと反応することにより、ダメージ層５が拡散障壁層６
に変化するからである。
【００２７】また、第１Ｃｕ配線１の表面にもダメージ
層（不図示）は形成されるが、第１Ｃｕ配線１は酸素を
含んでいないので拡散障壁層６は形成されず、Ａｌ膜７
が形成されることになる。
層（不図示）は形成されるが、第１Ｃｕ配線１は酸素を
含んでいないので拡散障壁層６は形成されず、Ａｌ膜７
が形成されることになる。
【００２８】このように本実施形態によれば、第１Ｃｕ
配線１にその表面を酸化してコンタクト抵抗の増加の原
因となる酸素を供給せずに済み、これにより第１Ｃｕ配
線１の表面にコンタクト抵抗の増加の原因となる拡散障
壁層６を形成せずに済む。
配線１にその表面を酸化してコンタクト抵抗の増加の原
因となる酸素を供給せずに済み、これにより第１Ｃｕ配
線１の表面にコンタクト抵抗の増加の原因となる拡散障
壁層６を形成せずに済む。
【００２９】また、第１Ｃｕ配線１の表面にはＡｌ膜７
が形成されるが、その膜厚は十分に薄いので抵抗増加の
問題はない。次に図１（ｄ）に示すように、シリコン基
板を加熱せず、スパッタターゲット・基板間距離を長く
設定したスパッタ法により厚さ４００ｎｍのＣｕ膜を全
面に形成し、続いてシリコン基板を４５０℃に加熱しな
がらスパッタ法（リフロースパッタ法）により厚さ４０
０ｎｍのＣｕ膜を全面に形成することにより、ヴィアホ
ール３および配線溝４の内部を埋め込むように、第２Ｃ
ｕ配線となるＣｕ膜８を全面に形成する。
が形成されるが、その膜厚は十分に薄いので抵抗増加の
問題はない。次に図１（ｄ）に示すように、シリコン基
板を加熱せず、スパッタターゲット・基板間距離を長く
設定したスパッタ法により厚さ４００ｎｍのＣｕ膜を全
面に形成し、続いてシリコン基板を４５０℃に加熱しな
がらスパッタ法（リフロースパッタ法）により厚さ４０
０ｎｍのＣｕ膜を全面に形成することにより、ヴィアホ
ール３および配線溝４の内部を埋め込むように、第２Ｃ
ｕ配線となるＣｕ膜８を全面に形成する。
【００３０】最後に、図１（ｅ）に示すように、ヴィア
ホール３および配線溝４の外部の余剰なＣｕ膜８をＣＭ
Ｐ法により研磨除去することにより、デュアルダマシン
構造の第２Ｃｕ配線８を形成した後、第２層間絶縁膜
（パッシベーション膜）９を全面に形成する。
ホール３および配線溝４の外部の余剰なＣｕ膜８をＣＭ
Ｐ法により研磨除去することにより、デュアルダマシン
構造の第２Ｃｕ配線８を形成した後、第２層間絶縁膜
（パッシベーション膜）９を全面に形成する。
【００３１】以上のようにして製造した半導体装置の動
作性能試験を行ったところ、Ｃｕ拡散による動作異常は
いっさい見られなかった。また、１００００個のヴィア
チェーンでヴィアホール３および配線溝４（コンタクト
部）の総抵抗を測定したところ、本プロセスに起因する
抵抗の上昇は見られなかった。すなわち、従来方法では
行わないＡｒイオンの照射を行ってもコンタクト部での
抵抗上昇は見られなかった。
作性能試験を行ったところ、Ｃｕ拡散による動作異常は
いっさい見られなかった。また、１００００個のヴィア
チェーンでヴィアホール３および配線溝４（コンタクト
部）の総抵抗を測定したところ、本プロセスに起因する
抵抗の上昇は見られなかった。すなわち、従来方法では
行わないＡｒイオンの照射を行ってもコンタクト部での
抵抗上昇は見られなかった。
【００３２】さらに、図１（ｄ）の工程の段階で取り出
したシリコン基板をフォーミングガス中で４５０℃、２
０時間の熱処理を施したものをＳＩＭＳ分析したとこ
ろ、第１層間絶縁膜２中のＣｕ濃度は検出限界以下であ
った。すなわち、本実施形態の方法で形成した拡散障壁
層６は、Ｃｕの拡散を防止する能力が十分に高いことを
確認した。
したシリコン基板をフォーミングガス中で４５０℃、２
０時間の熱処理を施したものをＳＩＭＳ分析したとこ
ろ、第１層間絶縁膜２中のＣｕ濃度は検出限界以下であ
った。すなわち、本実施形態の方法で形成した拡散障壁
層６は、Ｃｕの拡散を防止する能力が十分に高いことを
確認した。
【００３３】一方、拡散障壁層６を形成するためのプロ
セスを行わずに、Ｃｕ配線を形成した場合には半導体装
置は正常通りに動作せず、またＳＩＭＳ分析の結果から
第１層間絶縁膜２中にはＣｕが存在することを確認し
た。
セスを行わずに、Ｃｕ配線を形成した場合には半導体装
置は正常通りに動作せず、またＳＩＭＳ分析の結果から
第１層間絶縁膜２中にはＣｕが存在することを確認し
た。
【００３４】また、第１層間絶縁膜２としてＳｉＯ2 膜
（下層）／シリコン窒化膜（上層）の積層構造の絶縁膜
を用いることを除いて本実施形態と同じプロセスに従っ
て製造したものに同様の４５０℃、２０時間の熱処理を
施し、その評価を行ったところ、動作特性および配線抵
抗ともに優れた結果を示すことを確認した。
（下層）／シリコン窒化膜（上層）の積層構造の絶縁膜
を用いることを除いて本実施形態と同じプロセスに従っ
て製造したものに同様の４５０℃、２０時間の熱処理を
施し、その評価を行ったところ、動作特性および配線抵
抗ともに優れた結果を示すことを確認した。
【００３５】この場合、シリコン窒化膜の表面には窒化
Ａｌ膜、ＳｉＯ2 膜の表面にはアルミナがそれぞれ選択
的に形成されていることが断面ＴＥＭ分析のＥＤＸ結果
から明らかになった。
Ａｌ膜、ＳｉＯ2 膜の表面にはアルミナがそれぞれ選択
的に形成されていることが断面ＴＥＭ分析のＥＤＸ結果
から明らかになった。
【００３６】ここで、シリコン窒化膜の表面に窒化Ａｌ
膜が選択的に形成された理由は、ダメージ層５を形成す
る際のイオン照射により、シリコン窒化膜の表面におけ
るＳｉとＮとの結合が解離して未結合手を有するＮが形
成され、この未結合手を有するＮがスパッタされたＡｌ
と結合することにより窒化Ａｌ膜が形成されるからであ
る。
膜が選択的に形成された理由は、ダメージ層５を形成す
る際のイオン照射により、シリコン窒化膜の表面におけ
るＳｉとＮとの結合が解離して未結合手を有するＮが形
成され、この未結合手を有するＮがスパッタされたＡｌ
と結合することにより窒化Ａｌ膜が形成されるからであ
る。
【００３７】また、この場合、第１Ｃｕ配線１にその表
面を窒化してコンタクト抵抗の増加の原因となる窒素を
供給せずに済み、これにより第１Ｃｕ配線１の表面にコ
ンタクト抵抗の増加の原因となる窒化Ａｌ膜（拡散障壁
層）を形成せずに済む。
面を窒化してコンタクト抵抗の増加の原因となる窒素を
供給せずに済み、これにより第１Ｃｕ配線１の表面にコ
ンタクト抵抗の増加の原因となる窒化Ａｌ膜（拡散障壁
層）を形成せずに済む。
【００３８】なお、本実施形態では、拡散障壁層６の主
構成元素としてＡｌを用いた場合について説明したが、
その代わりにＳｉよりも酸素との化合物生成の自由エネ
ルギーの低い他の元素、言い換えればＳｉよりも酸素と
の結合力が強い他の元素を用いて同様な効果が得られる
ことを確認した。
構成元素としてＡｌを用いた場合について説明したが、
その代わりにＳｉよりも酸素との化合物生成の自由エネ
ルギーの低い他の元素、言い換えればＳｉよりも酸素と
の結合力が強い他の元素を用いて同様な効果が得られる
ことを確認した。
【００３９】このような元素としては、例えばＭｇ、Ｔ
ｉ、Ｖ、Ｔａ、Ｌｉ、Ｌａ、Ｎｄ、Ｓｃ、Ｙ、Ｐｒ、Ｈ
ｏ、Ｂａ、Ｃｅ、Ｈｆ、Ｓｒ、Ｓｍ、Ｔｈ、Ｔｂ、Ｌ
ｕ、Ｃａがあげられる。
ｉ、Ｖ、Ｔａ、Ｌｉ、Ｌａ、Ｎｄ、Ｓｃ、Ｙ、Ｐｒ、Ｈ
ｏ、Ｂａ、Ｃｅ、Ｈｆ、Ｓｒ、Ｓｍ、Ｔｈ、Ｔｂ、Ｌ
ｕ、Ｃａがあげられる。
【００４０】まず、第１の実施形態の図１（ｂ）の工程
まで行い、続いて図２（ａ）に示すように、スパッタタ
ーゲット・基板間距離を長く設定したスパッタ法を用い
てＡｌを５０ｎｍ堆積することにより、拡散障壁層６を
第１層間絶縁膜２の表面に選択的に形成するとともに、
全面にＡｌ膜７を形成する。
まで行い、続いて図２（ａ）に示すように、スパッタタ
ーゲット・基板間距離を長く設定したスパッタ法を用い
てＡｌを５０ｎｍ堆積することにより、拡散障壁層６を
第１層間絶縁膜２の表面に選択的に形成するとともに、
全面にＡｌ膜７を形成する。
【００４１】本実施形態では、Ａｌの堆積量が多いの
で、第１層間絶縁膜２の表面に供給されたＡｌの全てが
拡散障壁層６となることはできず、拡散障壁層６上にも
Ａｌ膜７が形成される。
で、第１層間絶縁膜２の表面に供給されたＡｌの全てが
拡散障壁層６となることはできず、拡散障壁層６上にも
Ａｌ膜７が形成される。
【００４２】次に図２（ｂ）に示すように、ヴィアホー
ル３および配線溝４の内部を埋め込むように、第２Ｃｕ
配線となる厚さ５０ｎｍのＣｕ膜８をメッキ法を用いて
全面に形成する。
ル３および配線溝４の内部を埋め込むように、第２Ｃｕ
配線となる厚さ５０ｎｍのＣｕ膜８をメッキ法を用いて
全面に形成する。
【００４３】このとき、全面に形成されたＡｌ膜７がメ
ッキを行う際の種となるので、ヴィアホール３および配
線溝４の内部に良好な形状のＣｕ膜８を容易に形成でき
る。最後に、図２（ｃ）に示すように、ヴィアホール３
および配線溝４の外部の余剰なＣｕ膜８をＣＭＰ法によ
り研磨除去することにより、デュアルダマシン構造の第
２Ｃｕ配線８を形成した後、第２層間絶縁膜９を全面に
形成する。
ッキを行う際の種となるので、ヴィアホール３および配
線溝４の内部に良好な形状のＣｕ膜８を容易に形成でき
る。最後に、図２（ｃ）に示すように、ヴィアホール３
および配線溝４の外部の余剰なＣｕ膜８をＣＭＰ法によ
り研磨除去することにより、デュアルダマシン構造の第
２Ｃｕ配線８を形成した後、第２層間絶縁膜９を全面に
形成する。
【００４４】以上のようにして製造した半導体装置を評
価したところ、第１の実施形態と同様な効果が得られる
ことを確認した。一方、拡散障壁層６を形成するための
プロセスを行わずに、Ａｌ膜７の成膜工程以降を本実施
形態と同じ方法で製造した半導体装置は正常通りに動作
しないことを確認した。
価したところ、第１の実施形態と同様な効果が得られる
ことを確認した。一方、拡散障壁層６を形成するための
プロセスを行わずに、Ａｌ膜７の成膜工程以降を本実施
形態と同じ方法で製造した半導体装置は正常通りに動作
しないことを確認した。
【００４５】また、第１の実施形態と同様の変形例が可
能である。さらに以下のような変形例が可能である。す
なわち、図２（ａ）の工程の後、図３に示すように、ヴ
ィアホール３および配線溝４の外部の第１層間絶縁膜２
の表面上に形成されたＡｌ膜７をＣＭＰ法またはウエッ
トエッチングを用いて除去した後、無電界メッキ法を用
いてＣｕ膜８を形成する。
能である。さらに以下のような変形例が可能である。す
なわち、図２（ａ）の工程の後、図３に示すように、ヴ
ィアホール３および配線溝４の外部の第１層間絶縁膜２
の表面上に形成されたＡｌ膜７をＣＭＰ法またはウエッ
トエッチングを用いて除去した後、無電界メッキ法を用
いてＣｕ膜８を形成する。
【００４６】このとき、Ａｌ膜７はヴィアホール３およ
び配線溝４の内面にしか存在しないので、Ｃｕ膜８はヴ
ィアホール３および配線溝４の内部になめらかな形状で
もって選択的に形成される。このため、ヴィアホール３
および配線溝４の外部の余剰なＣｕ膜８の除去工程が省
けるか、あるいはＣｕ膜８の除去工程が簡単になるとい
う効果が得られる。
び配線溝４の内面にしか存在しないので、Ｃｕ膜８はヴ
ィアホール３および配線溝４の内部になめらかな形状で
もって選択的に形成される。このため、ヴィアホール３
および配線溝４の外部の余剰なＣｕ膜８の除去工程が省
けるか、あるいはＣｕ膜８の除去工程が簡単になるとい
う効果が得られる。
【００４７】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、接続孔が
ヴィアホールとこれに繋がった配線溝の場合について説
明したが、ヴィアホールだけ、または配線溝だけの場合
でも本発明は有効である。
るものではない。例えば、上記実施形態では、接続孔が
ヴィアホールとこれに繋がった配線溝の場合について説
明したが、ヴィアホールだけ、または配線溝だけの場合
でも本発明は有効である。
【００４８】また、Ｃｕ膜の成膜法はスパッタ法やメッ
キ法に限定されるものではなく、ＣＶＤ法やこれらの方
法の組み合わた方法であっても良い。また、本発明はＣ
ｕ配線を用いた半導体装置であれば、ＬＳＩやＬＣＤと
いう半導体装置の種類に関係なく適用できる。
キ法に限定されるものではなく、ＣＶＤ法やこれらの方
法の組み合わた方法であっても良い。また、本発明はＣ
ｕ配線を用いた半導体装置であれば、ＬＳＩやＬＣＤと
いう半導体装置の種類に関係なく適用できる。
【００４９】また、本実施形態では被接続体がＣｕ配線
の場合について説明したが、被接続体が例えば多結晶シ
リコン膜（下層）／Ｗ膜（上層）との積層構造の電極の
場合でも本発明は有効である。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施できる。
の場合について説明したが、被接続体が例えば多結晶シ
リコン膜（下層）／Ｗ膜（上層）との積層構造の電極の
場合でも本発明は有効である。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施できる。
【００５０】
【発明の効果】以上詳説したように本発明によれば、層
間絶縁膜の表面を改質することによって拡散障壁層を形
成することにより、層間絶縁膜の存在しない被接続体
（第１のＣｕ配線）の表面にコンタクト抵抗の増大の原
因である拡散障壁層を形成せずに済み、これによりコン
タクト抵抗の増加を招かずに、接続孔内にＣｕ配線を埋
込み形成することができるようになる。
間絶縁膜の表面を改質することによって拡散障壁層を形
成することにより、層間絶縁膜の存在しない被接続体
（第１のＣｕ配線）の表面にコンタクト抵抗の増大の原
因である拡散障壁層を形成せずに済み、これによりコン
タクト抵抗の増加を招かずに、接続孔内にＣｕ配線を埋
込み形成することができるようになる。
【図１】本発明の第１の実施形態に係る半導体装置の製
造方法を示す工程断面図
造方法を示す工程断面図
【図２】本発明の第２の実施形態に係る半導体装置の製
造方法を示す工程断面図
造方法を示す工程断面図
【図３】第２の実施形態の変形例を説明するための断面
図
図
【図４】従来の問題を説明するための断面図
１…第１Ｃｕ配線
２…第１層間絶縁膜（ＳｉＯ2 膜）
３…ヴィアホール
４…配線溝
５…ダメージ層
６…拡散障壁層
７…Ａｌ膜
８…第２Ｃｕ配線
９…第２層間絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 高萩 由紀夫
神奈川県横浜市磯子区新杉田町８番地
株式会社東芝横浜事業所内
(56)参考文献 特開 平９−312291（ＪＰ，Ａ)
特開 平２−125447（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/768
H01L 21/316
H01L 21/3205
Claims (6)
- 【請求項１】被接続体が形成された半導体基板上に、前
記被接続体を覆うように、Ｃｕの拡散障壁層を構成する
第１および第２の構成元素のうちの該第１の構成元素、
およびこの第１の構成元素と結合するＳｉを含む層間絶
縁膜を形成する工程と、 この層間絶縁膜に前記被接続体に繋がる接続孔を形成す
る工程と、 前記層間絶縁膜の表面における前記Ｓｉと前記第１の構
成元素との結合を解離する工程と、 前記層間絶縁膜の表面に前記第２の構成元素を供給する
ことにより、前記層間絶縁膜の表面に前記拡散障壁層を
選択的に形成する工程と、 前記接続孔内に前記被接続体と電気的に接続するＣｕ配
線を埋込み形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項２】素子が集積形成された半導体基板上に、前
記素子と電気的に接続する第１のＣｕ配線を形成する工
程と、 Ｃｕの拡散障壁層を構成する第１および第２の構成元素
のうちの該第１の構成元素、およびこの第１の構成元素
と結合するＳｉを含む層間絶縁膜を、前記第１のＣｕ配
線を覆うように半導体基板上に形成する工程と、 前記層間絶縁膜に前記第１のＣｕ配線に繋がる接続孔を
形成する工程と、 前記層間絶縁膜の表面における前記Ｓｉと前記第１の構
成元素との結合を解離する工程と、 前記層間絶縁膜の表面に前記第２の構成元素を供給する
ことにより、前記層間絶縁膜の表面に前記拡散障壁層を
選択的に形成する工程と、 前記接続孔内に前記第１のＣｕ配線と電気的に接続する
第２のＣｕ配線を埋込み形成する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項３】前記第２の構成元素として、前記Ｓｉより
も前記第１の構成元素との化合物生成の自由エネルギー
が低い元素を用いることを特徴とする請求項１または請
求項２に記載の半導体装置の製造方法。 - 【請求項４】前記第１の構成元素としてＯまたはＮ、前
記第２の構成元素としてＡｌを用いることを特徴とする
請求項１または請求項２に記載の半導体装置の製造方
法。 - 【請求項５】前記層間絶縁膜の表面にイオンを照射する
ことにより、前記Ｓｉと前記第１の構成元素との結合を
解離することを特徴とする請求項１または請求項２に記
載の半導体装置の製造方法。 - 【請求項６】前記イオンとして、ＲＦ電力により不活性
元素ガスをプラズマ化して生成された不活性元素プラズ
マ中のイオンを用いることを特徴とする請求項５に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14773398A JP3400353B2 (ja) | 1998-05-28 | 1998-05-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14773398A JP3400353B2 (ja) | 1998-05-28 | 1998-05-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340330A JPH11340330A (ja) | 1999-12-10 |
| JP3400353B2 true JP3400353B2 (ja) | 2003-04-28 |
Family
ID=15436923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14773398A Expired - Fee Related JP3400353B2 (ja) | 1998-05-28 | 1998-05-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3400353B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3648480B2 (ja) * | 2001-12-26 | 2005-05-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR100761467B1 (ko) | 2006-06-28 | 2007-09-27 | 삼성전자주식회사 | 금속배선 및 그 형성 방법 |
| US9343357B2 (en) | 2014-02-28 | 2016-05-17 | Qualcomm Incorporated | Selective conductive barrier layer formation |
| WO2018163020A1 (ja) * | 2017-03-10 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 導電体、導電体の作製方法、半導体装置、および半導体装置の作製方法 |
| JP2021044502A (ja) | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-05-28 JP JP14773398A patent/JP3400353B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340330A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7051934B2 (en) | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| US20020027287A1 (en) | Semiconductor device with copper wiring and its manufacture method | |
| US6117769A (en) | Pad structure for copper interconnection and its formation | |
| JPH1140671A (ja) | 半導体装置を形成するためのプロセス | |
| JPH09115866A (ja) | 半導体装置の製造方法 | |
| JPH07161813A (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| JP2685679B2 (ja) | 半導体デバイスの製造方法 | |
| KR100421826B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5843837A (en) | Method of contact hole burying | |
| US6309964B1 (en) | Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug | |
| JP3400353B2 (ja) | 半導体装置の製造方法 | |
| KR100205301B1 (ko) | 금속배선구조 및 형성방법 | |
| JP3449333B2 (ja) | 半導体装置の製造方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JPH1012614A (ja) | 半導体装置用配線およびその製造方法 | |
| JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
| JPH1041298A (ja) | 半導体装置及びその製造方法 | |
| JPH08181214A (ja) | 半導体装置 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |