CN104412376B - 半导体装置及其制造方法及冲洗液 - Google Patents

半导体装置及其制造方法及冲洗液 Download PDF

Info

Publication number
CN104412376B
CN104412376B CN201380036029.9A CN201380036029A CN104412376B CN 104412376 B CN104412376 B CN 104412376B CN 201380036029 A CN201380036029 A CN 201380036029A CN 104412376 B CN104412376 B CN 104412376B
Authority
CN
China
Prior art keywords
semiconductor
mentioned
sealant
distribution
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380036029.9A
Other languages
English (en)
Other versions
CN104412376A (zh
Inventor
小野升子
茅场靖刚
田中博文
高村夫
高村一夫
铃木常司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemical Industry Co Ltd
Original Assignee
Mitsui Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemical Industry Co Ltd filed Critical Mitsui Chemical Industry Co Ltd
Publication of CN104412376A publication Critical patent/CN104412376A/zh
Application granted granted Critical
Publication of CN104412376B publication Critical patent/CN104412376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/02—Polyamines
    • C08G73/0206—Polyalkylene(poly)amines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/02—Polyamines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02093—Cleaning of porous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明中提供一种半导体装置的制造方法，其包括：于具备具有凹部的层间绝缘层、以及其至少一部分在凹部的底面的至少一部分上露出的包含铜的配线的半导体基板上赋予半导体用密封组合物，至少在凹部的底面及侧面形成密封层的工序，上述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，Na及K的含量以元素基准计为10质量ppb以下；以及于温度200℃以上425℃以下的条件下对半导体基板的形成有密封层之侧的面进行热处理，将形成于配线的露出面上的密封层的至少一部分去除的工序。

Description

半导体装置及其制造方法及冲洗液
技术领域
本发明涉及一种半导体装置及其制造方法及冲洗液。
背景技术
在推进微细化的半导体装置领域，正对作为半导体的层间绝缘层的具有多孔质结构的低介电常数材料(以下，有时称为“low-k材料”)进行多种研究。
此种多孔质的层间绝缘层中，若为了进一步降低介电常数而扩大空隙率，则作为配线材料而埋入的铜等金属成分、或通过等离子处理产生的等离子成分(自由基以及离子的至少1种；以下相同)等容易进入半导体层间绝缘层中的细孔中，存在介电常数上升，或产生漏电流的情况。
另外，非多孔质的层间绝缘层中，也存在金属成分或等离子成分等渗透的情况，与多孔质的层间绝缘层同样，存在介电常数上升，或产生漏电流的情况。
因此，正在研究使用具有阳离子性官能基的聚合物来被覆(密封)层间绝缘层(在层间绝缘层为多孔质层间绝缘层的情况下，是存在于该多孔质层间绝缘层中的细孔(孔隙))的技术。
例如，作为对多孔质的层间绝缘层的细孔被覆性(密封性)优异的半导体用密封组合物，已知含有具有2个以上阳离子性官能基且重均分子量为2000～100000的聚合物的半导体用密封组合物(例如参照国际公开第2010/137711号小册子)。
另外，已知如下构成的半导体基板：具有形成有凹部(沟渠(trench)或者通孔(via))的层间绝缘层、以及其表面的至少一部分于沟渠或者通孔的底面的至少一部分露出的配线。该构成的半导体基板在后续工序中，于沟渠或者通孔中埋入其他配线等，被埋入至沟渠或者通孔中的配线与其一部分露出于沟渠或者通孔的底面的配线电性连接(例如参照国际公开第2009/153834号小册子)。
发明内容
发明要解决的课题
然而，对于具有设置有凹部(沟渠、通孔等)的层间绝缘层、以及其表面的至少一部分于上述凹部的底面的至少一部分露出的包含铜的配线的半导体基板，若利用含有含阳离子性官能基的聚合物的半导体用密封层将该半导体基板的所述凹部的壁面密封，则存在产生以下问题的情况。
即，上述半导体用密封层不仅形成于上述凹部的壁面(侧面及底面)中的侧面，而且也形成于底面，即于底面露出的配线上。若在残留该配线上的半导体用密封层的状态下于后续工序在凹部形成配线，则半导体用密封层被夹在形成于凹部的配线与其一部分于凹部的底面露出的配线之间，存在阻碍这些配线间的电信号(配线间的连接电阻上升)的情况。
另一方面，为了解决该问题，当于凹部形成配线之前，若欲利用冲洗液等将凹部的底面(特别是于该底面露出的配线)上的半导体用密封层去除，则不仅是凹部的底面，甚至凹部的侧面的半导体用密封层也被去除，存在对凹部侧面的密封性下降的情况。若于该状态下在凹部形成配线，则所形成的配线的材料(金属成分)侵入层间绝缘层中，存在层间绝缘层的绝缘性下降的情况。
由于以上原因而谋求如下技术：对于具有设置有凹部的层间绝缘层、以及其表面的至少一部分于上述凹部的底面的至少一部分露出的包含铜的配线的半导体基板，在半导体基板的所述凹部的至少侧面形成半导体用密封层时，于露出在凹部的底面的配线上尽可能不设置半导体用密封层。
另外，半导体装置的制造工序中存在如下情况：于半导体用密封层露出的状态下，利用等离子体来清洁半导体装置的情况；或利用等离子CVD(化学气相沉积)法等，于半导体用密封层上形成层的情况。因此，存在对半导体用密封层要求耐等离子性的情况。
本发明(第一发明～第五发明)鉴于上述而形成，课题是达成以下目的。
即，第一发明的目的为提供一种半导体装置的制造方法，其可抑制半导体用密封层形成于在设置于层间绝缘层上的凹部的底面露出的配线上，并且可于上述凹部的至少侧面形成半导体用密封层。
另外，第二发明的目的为提供一种冲洗液，其可有效地去除配线的露出面上的半导体用密封层。
另外，第三发明的目的为提供一种冲洗液，其可提高半导体用密封层的耐等离子性。
另外，第四发明的目的为提供一种半导体装置，其抑制配线材料(例如铜)向层间绝缘层扩散，且抑制配线间的连接部的连接电阻上升。
另外，第五发明的目的为提供一种半导体装置，其半导体用密封层的耐等离子性提高。
解决课题的手段
用于解决上述课题的具体手段如下。
＜1＞一种半导体装置的制造方法，其包括：
密封组合物赋予工序，对具备设置有凹部的层间绝缘层以及包含铜的配线的半导体基板的至少所述凹部的底面及侧面赋予半导体用密封组合物，至少于所述凹部的底面及侧面形成半导体用密封层，所述包含铜的配线的表面的至少一部分于所述凹部的底面的至少一部分露出，所述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，钠及钾的含量分别以元素基准计为10质量ppb以下；以及
去除工序，于温度200℃以上425℃以下的条件下对所述半导体基板的形成有所述半导体用密封层之侧的面进行热处理，将形成于所述配线的露出面上的半导体用密封层的至少一部分去除。
本说明书中，将如上述＜1＞所述的半导体装置的制造方法也称为“第一发明的半导体装置的制造方法”。
依据第一发明的半导体装置的制造方法，不仅可抑制半导体用密封层形成于在设置于层间绝缘层上的凹部的底面露出的配线上，而且可于所述凹部的至少侧面形成半导体用密封层。
＜2＞如＜1＞所述的半导体装置的制造方法，其中，所述聚合物的阳离子性官能基当量为27～430。
＜3＞如＜1＞或＜2＞所述的半导体装置的制造方法，其中，所述聚合物为聚乙烯亚胺或者聚乙烯亚胺衍生物。
＜4＞如＜1＞至＜3＞中任一项所述的半导体装置的制造方法，其中，在所述密封组合物赋予工序之后且所述去除工序之前，具有利用15℃～100℃的冲洗液对至少所述凹部的侧面及底面进行清洗的清洗工序。
＜5＞如＜4＞所述的半导体装置的制造方法，其中，所述冲洗液的温度为30℃～100℃。
＜6＞如＜1＞至＜5＞中任一项所述的半导体装置的制造方法，其中，在所述密封组合物赋予工序之后且所述去除工序之前，具有利用25℃时的pH值为6以下的冲洗液对至少所述凹部的侧面及底面进行清洗的清洗工序。
＜7＞如＜6＞所述的半导体装置的制造方法，其中，所述冲洗液包含1分子内具有遮蔽活性种的部位A、以及部位B的至少一者的化合物，所述部位B在与所述聚合物之间通过加热而形成键。
＜8＞一种冲洗液，其用于去除如＜1＞至＜7＞中任一项所述的半导体装置的制造方法中的所述密封组合物赋予工序中所形成的半导体用密封层的至少一部分，且25℃时的pH值为6以下。
本说明书中，将如上述＜8＞所述的冲洗液也称为“第二发明的冲洗液”。
依据第二发明的冲洗液，可有效地去除配线的露出面上的半导体用密封层。
第二发明的冲洗液是用于将第一发明的半导体用密封层的至少一部分去除的冲洗液。
＜9＞一种冲洗液，其为半导体用密封层用的冲洗液，该半导体用密封层形成于具备层间绝缘层的半导体基板的该层间绝缘层的表面，且源自具有阳离子性官能基且重均分子量为2000～1000000的聚合物，所述冲洗液包含1分子内具有遮蔽活性种的部位A、以及部位B的至少一者的化合物，所述部位B在与所述聚合物之间通过加热而形成键。
本说明书中，将如上述＜9＞所述的冲洗液也称为“第三发明的冲洗液”。
依据第三发明的冲洗液，可提高半导体用密封层的耐等离子性。
＜10＞如＜9＞所述的冲洗液，其中，所述化合物在1分子内具有2个以上的羧基作为所述部位B并且在1分子内具有以下结构中的至少一者：于相邻的2个碳原子上分别结合有羧基的结构、以及于3个排列的碳原子中的两端的碳原子上分别结合有羧基的结构。
＜11＞如＜9＞所述的冲洗液，其中，所述化合物具有所述部位A以及所述部位B，所述部位A为选自由芳香环结构、脂环结构、锰原子和硅原子所组成的组中的至少1种，所述部位B为羧基。
＜12＞一种半导体装置，其为：在半导体基板上具备设置有凹部的层间绝缘层、设置于所述凹部的包含铜的第1配线、半导体用密封层和包含铜的第2配线，
所述半导体用密封层至少存在于所述层间绝缘层的所述凹部的侧面与所述第1配线之间，包含具有阳离子性官能基的重均分子量为2000～1000000的聚合物，
所述包含铜的第2配线的上表面构成所述凹部的底面的至少一部分，且通过该上表面与所述第1配线电性连接；
所述第1配线与所述第2配线的连接部的所述半导体用密封层的厚度为5nm以下。
本说明书中，将如上述＜12＞所述的半导体装置也称为“第四发明的半导体装置”。
依据第四发明的半导体装置，配线材料(例如铜)向层间绝缘层的扩散被抑制，且配线间的连接部的连接电阻的上升被抑制。
第四发明的半导体装置无法利用公知的半导体装置的制造方法来制造，而是利用第一发明的半导体装置的制造方法才能制造。
＜13＞一种半导体装置，其为：在半导体基板上具备层间绝缘层、包含铜的第1配线以及半导体用密封层，
所述半导体用密封层存在于所述层间绝缘层与所述第1配线之间，包含具有阳离子性官能基的重均分子量为2000～1000000的聚合物，
所述半导体用密封层包含选自由酰亚胺键及酰胺键所组成的组中的至少1种以及选自由芳香环结构、锰原子及硅原子所组成的组中的至少1种。
本说明书中，将如上述＜13＞所述的半导体装置也称为“第五发明的半导体装置”。
依据第五发明的半导体装置，半导体用密封层的耐等离子性提高。
第五发明的半导体装置无法利用公知的半导体装置的制造方法来制作，而是通过使用第三发明的冲洗液才能制作。
＜14＞如＜12＞或＜13＞所述的半导体装置，其中，所述聚合物的阳离子性官能基当量为27～430。
＜15＞如＜12＞至＜14＞中任一项所述的半导体装置，其中，所述聚合物为聚乙烯亚胺或者聚乙烯亚胺衍生物。
＜16＞如＜12＞至＜15＞中任一项所述的半导体装置，其中，所述层间绝缘层是平均细孔半径为0.5nm～3.0nm的多孔质层间绝缘层。
发明的效果
依据第一发明，可提供一种半导体装置的制造方法，其不仅抑制半导体用密封层形成于在设置于层间绝缘层上的凹部的底面露出的配线上，而且可于上述凹部的至少侧面形成半导体用密封层。
另外，依据第二发明，可提供一种冲洗液，其可有效地去除配线的露出面上的半导体用密封层。
另外，依据第三发明，可提供一种冲洗液，其可提高半导体用密封层的耐等离子性。
另外，依据第四发明，可提供一种半导体装置，其抑制配线材料(例如铜)向层间绝缘层扩散，且抑制配线间的连接部的连接电阻上升。
另外，依据第五发明，可提供一种半导体装置，其半导体用密封层的耐等离子性提高。
附图说明
图1是示意性表示第一发明的半导体装置的制造方法的一例中的、密封组合物赋予工序前的半导体基板的剖面的概略剖面图。
图2是示意性表示第一发明的半导体装置的制造方法的一例中的、密封组合物赋予工序后的半导体基板的剖面的概略剖面图。
图3是示意性表示第一发明的半导体装置的制造方法的一例中的、去除工序后的半导体基板的剖面的概略剖面图。
图4是示意性表示第四发明的半导体装置的一例中的、半导体装置的剖面的概略剖面图。
具体实施方式
以下，对本发明(第一发明～第五发明)进行详细说明。
《第一发明的半导体装置的制造方法》
第一发明的半导体装置的制造方法(以下也称为“第一发明的制造方法”)包括：密封组合物赋予工序，对具备设置有凹部的层间绝缘层以及包含铜的配线的半导体基板的至少上述凹部的底面及侧面赋予半导体用密封组合物，至少于上述凹部的底面及侧面形成半导体用密封层，上述包含铜的配线的表面的至少一部分于上述凹部的底面的至少一部分露出，上述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，钠及钾的含量分别以元素基准计为10质量ppb以下；以及去除工序，于温度200℃以上425℃以下的条件下对上述半导体基板的形成有上述半导体用密封层之侧的面进行热处理，将形成于上述配线的露出面上的半导体用密封层的至少一部分去除。第一发明的制造方法可视需要而包括其他工序。
依据第一发明的制造方法，不仅抑制半导体用密封层形成于在设置于层间绝缘层上的凹部的底面露出的配线上，而且可于上述凹部的侧面形成半导体用密封层。
获得上述效果的原因推测如下，但第一发明并不限定于以下原因。
即，第一发明的制造方法中，通过上述密封组合物赋予工序，具有阳离子性官能基且重均分子量为2000～1000000的聚合物的阳离子性官能基多点吸附于层间绝缘层的至少凹部的底面及侧面，凹部的侧面及底面(层间绝缘层为多孔质层间绝缘层的情况下，是存在于该多孔质层间绝缘层的凹部的侧面及底面的细孔(孔隙))由包含上述聚合物的半导体用密封层(以下也称为“密封层”或“聚合物层”)被覆。
该密封层对层间绝缘层表现出优异的密封性。例如，通过形成于凹部的侧面的密封层，在后续工序中于上述凹部形成了配线时的、配线的成分(金属成分等)向层间绝缘层的扩散得到抑制。进而，由于上述聚合物所形成的密封层为薄层(例如5nm以下)，因此当于凹部设置了配线时，形成于凹部的配线与层间绝缘层的密接性优异，且相对介电常数(relative dielectric constant)的变化得到抑制。
进而，第一发明的制造方法中，通过上述去除工序，上述凹部的底面中，形成于包含铜的配线的露出面上的密封层比形成于上述露出面以外的部分(例如上述凹部的侧面)的密封层更优先地(优选为选择性地)被去除。其原因并不明确，但推测是由于：通过上述条件的热处理，表现出配线中所含的铜的催化作用，通过该催化作用，上述配线上的密封层中所含的聚合物分解。
进而，该去除工序后，由于上述露出面以外的部分(例如凹部的侧面)的密封层充分残存，故而借助所残存的密封层，对层间绝缘层的优异密封性得以维持。
以下，参照附图来对第一发明的制造方法的一例进行说明，但第一发明并不限定于以下的一例。附图(图1～图4)中，对于第一发明中并非必需的构成(例如蚀刻终止(etching stopper)层等)省略图示。另外，以下，对同一构件标注同一符号，有时省略重复的说明。
图1是示意性表示密封组合物赋予工序前的半导体基板的剖面的概略剖面图。
如图1所示，于半导体基板10上设置有第1层间绝缘层14、配置于较第1层间绝缘层14更下层侧(靠近半导体基板10之侧)的第2层间绝缘层12、及埋入于第2层间绝缘层12中的配线20。配线20至少包含铜。
于第1层间绝缘层14，通过干式蚀刻等蚀刻而预先设置凹部16，且于凹部16的底面的至少一部分露出配线20。即，凹部16的底面的至少一部分由配线20的露出面20a构成。
然而，第一发明中的密封组合物赋予工序前的半导体基板并不限定于这一例。
例如，于凹部16的侧面的至少一部分可设置阻隔层等。
另外，于第1层间绝缘层14与第2层间绝缘层12之间可存在蚀刻终止层等其他层。另外，第1层间绝缘层14与第2层间绝缘层12可成为一体而构成一个层间绝缘层。
另外，图1所示的凹部16的剖面形状成为具有2种深度的(阶梯状的)剖面形状，但第一发明中的凹部的剖面形状并不限定于这一例，也可为仅具有1种深度的(即，深度固定的)剖面形状，也可为具有3种以上深度的剖面形状。另外，于层间绝缘层上，除了上述凹部16以外，也可设置最深部的深度与上述凹部16不同的其他凹部。
另外，于半导体基板10与配线20及第2层间绝缘层12之间，可视需要设置晶体管等半导体电路等。
图2是示意性表示密封组合物赋予工序后的半导体基板的剖面的概略剖面图。
如图2所示，密封组合物赋予工序中，于图1所示的半导体基板10的设置有第1层间绝缘层14等之侧赋予半导体用密封组合物，且至少于凹部16的底面及侧面形成密封层30作为半导体用密封层。此时，密封层30也形成于配线20的露出面20a上。
图3是示意性表示去除工序后的半导体基板的剖面的概略剖面图。
去除工序中，通过于温度200℃以上425℃以下的条件下对图2所示的密封组合物赋予工序后的半导体基板的形成有密封层30之侧的面进行热处理，去除配线20的露出面20a上的半导体用密封层。此处，露出面20a上的半导体用密封层不需要全部去除，只要去除至不使后续工序中埋入至凹部16中的配线(例如后述图4中的第1配线40)与配线20的连接电阻上升的程度即可。
如以上所述，通过去除工序，可在使凹部16的侧面的密封层30残留的同时，去除配线20上的密封层的至少一部分。
由此，可以制造在凹部16的侧面的至少侧面具备密封层30，并且抑制了半导体用密封层形成于配线20上的半导体装置100。
以上，示出第一发明的制造方法的一例，但第一发明并不限定于这一例。
例如，优选为如后所述，于密封组合物赋予工序与去除工序之间设置清洗工序，即，利用冲洗液对至少凹部16的侧面及底面进行清洗。由此进一步提高配线上的密封层的去除性。
另外，第一发明的制造方法也可包括设置于去除工序之后的、向凹部埋入配线的配线形成工序等其他工序。
继而，对第一发明的制造方法的各工序进行详细说明。
＜密封组合物赋予工序＞
第一发明中的密封组合物赋予工序为如下工序：对具备设置有凹部的层间绝缘层以及包含铜的配线的半导体基板的至少上述凹部的底面及侧面赋予半导体用密封组合物，至少于上述凹部的底面及侧面形成半导体用密封层，上述包含铜的配线的表面的至少一部分于上述凹部的底面的至少一部分露出，上述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，钠及钾的含量分别以元素基准计为10质量ppb以下。
作为上述半导体基板，只要是通常使用的半导体基板则可无限制地使用，具体而言可使用硅晶片、或于硅晶片上形成有晶体管等电路者。
于该半导体基板上至少设置有：设置有凹部的层间绝缘层以及包含铜的配线，上述包含铜的配线的表面的至少一部分于上述凹部的底面的至少一部分露出。
上述层间绝缘层的至少一部分优选为多孔质层间绝缘层。
该形态下，可通过上述半导体用密封组合物来被覆多孔质层间绝缘层的细孔，因此更能够抑制有时会由于金属成分(铜等)向细孔侵入而产生的介电常数的上升或漏电流的产生。
进而，上述多孔质层间绝缘层优选为包含多孔质二氧化硅，且其表面(优选为凹部的侧面等被赋予半导体用密封组合物的面)具有源自上述多孔质二氧化硅的硅烷醇(silanol)残基。由于该硅烷醇残基与上述聚合物中所含的阳离子性官能基相互作用，故而由上述聚合物带来的细孔被覆性进一步提高。
对上述多孔质层间绝缘层的细孔半径(孔隙半径)并无特别限定，从更有效地发挥上述半导体用密封层的密封性效果的观点出发，上述细孔半径优选为0.5nm～3.0nm，更优选为1.0nm～2.0nm。
作为上述多孔质二氧化硅，可无特别限制地使用通常用于半导体装置的层间绝缘层的多孔质二氧化硅。例如可列举：使用国际公开第91/11390号小册子中记载的硅胶及表面活性剂等，利用于密封的耐热性容器内进行水热合成的有机化合物与无机化合物的自组织化(self-organization)而得的具有均匀的中孔(mesopore)的氧化物；或由Nature(自然)杂志1996年第379卷(第703页)或者Supramolecular Science(超分子科学)杂志1998年第5卷(第247页等)中记载的烷氧基硅烷类的缩合物与表面活性剂所制造的多孔质二氧化硅等。
作为上述多孔质二氧化硅，也优选使用国际公开第2009/123104号小册子或国际公开第2010/137711号小册子中记载的多孔质二氧化硅(例如使用包含特定硅氧烷化合物的组合物所形成的多孔质二氧化硅)。
多孔质层间绝缘层例如可通过将上述多孔质二氧化硅形成用组合物涂布于半导体基板上后，适当进行加热处理等而形成。
设置于上述层间绝缘层上的凹部是通过蚀刻等而形成于层间绝缘层的凹部(空隙)。上述凹部是为了于后续工序中例如埋入配线材料而设置的。上述凹部的具体例可列举沟渠、通孔等。
上述凹部的宽度例如可设为10nm～32nm。
此外，所谓凹部的底面，是指凹部的壁面中位于凹部的最深部的面(即，与半导体基板表面的距离最近的面)，且为与半导体基板表面大致平行的面。另外，所谓凹部的侧面，是指凹部的壁面中上述底面以外的面。
如后所述，通过对凹部的底面及侧面赋予半导体用密封组合物，当于后续工序中将配线材料埋入凹部时，可有效地抑制构成配线材料的成分扩散至上述多孔质层间绝缘层的孔部，是有用的。
于上述层间绝缘层形成凹部的工序可依据通常使用的半导体装置的制造工艺条件来进行。例如，可通过在层间绝缘层上形成硬掩模(hard mask)及光刻胶(photoresist)，依照光刻胶的图案进行蚀刻，从而形成具有所需图案的凹部。另外，如上述那样多孔质层间绝缘层包含多孔质二氧化硅的情况下，随着凹部的形成，多孔质二氧化硅的表面被削减，因此存在上述表面的硅烷醇基的密度增加的倾向。
上述半导体基板上设置有包含铜的配线，该配线的表面的至少一部分于上述凹部的底面的至少一部分露出。即，凹部的底面的至少一部分成为包含铜的配线的露出面。通过该露出面，具有该露出面的配线与后续工序中埋入凹部中的配线电性连接。
第一发明中的包含铜的配线(例如，包括后述第1配线以及第2配线)优选包含铜作为主成分。
此处，所谓主成分，是指含有比率(原子％)最高的成分。
上述含有比率优选为50原子％以上，优选为80原子％以上，优选为90原子％以上。
上述配线中可视需要而包含其他元素(例如：Ta、Ti、Mn、Co、W、Ru、N)。
于上述凹部的底面的至少一部分露出其表面的至少一部分的包含铜的配线(例如后述第2配线)、以及后续工序中埋入凹部中的配线(例如后述第1配线)均可依据公知的工艺条件来形成。例如，于硅晶片上直接形成铜配线，或者于形成有上述凹部的层间绝缘层上，利用金属CVD法、溅射法或者电镀法来形成铜配线，通过化学机械研磨(CMP)而使膜平滑化。另外，如有必要，可通过在该膜的表面形成盖膜(cap film)，继而形成硬掩模，重复进行层间绝缘层的形成以及配线形成工序而多层化。
关于上述半导体基板(半导体装置)的构成，也可参照例如国际公开第2009/153834号小册子(特别是段落0040～段落0041、图2E)中记载的半导体装置的构成。
(半导体用密封组合物)
上述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，钠及钾的含量分别以元素基准计为10质量ppb以下。
上述聚合物具有至少1种阳离子性官能基，但可视需要而进一步具有阴离子性官能基或非离子性官能基。另外，上述聚合物可为包括具有阳离子性官能基的重复单元结构的聚合物，另外，也可为不具有特定的重复单元结构，而具有构成聚合物的单体分支性地进行聚合所形成的无规结构的聚合物。第一发明中，从抑制金属成分的扩散的观点出发，上述聚合物优选为不具有特定的重复单元结构，而具有构成聚合物的单体分支性地进行聚合所形成的无规结构的聚合物。
上述阳离子性官能基只要是可带有正电荷的官能基，则并无特别限制。例如可列举氨基、季铵基等。其中，从抑制金属成分的扩散的观点出发，优选为选自伯氨基及仲氨基中的至少1种。
另外，上述非离子性官能基可为氢键接受基团，也可为氢键供给基团。例如可列举：羟基、羰基、醚键等。
进而，上述阴离子性官能基只要是可带有负电荷的官能基，则并无特别限制。例如可列举：羧酸基、磺酸基、硫酸基等。
上述聚合物通过在1分子中具有阳离子性官能基，可抑制金属成分的扩散。另外，从抑制金属成分的扩散的观点出发，优选为阳离子密度高的聚合物。具体而言，阳离子性官能基当量优选为27～430，更优选为43～430，特别优选为200～400。
进而，利用公知的方法例如国际公开第04/026765号小册子、国际公开第06/025501号小册子等中记载的方法，对多孔质的层间绝缘层的表面进行了疏水化处理的情况下，由于上述表面的极性基的密度减少，故而阳离子性官能基当量也优选为200～400。
此处，所谓阳离子性官能基当量，是指每个阳离子性官能基的重均分子量，是将聚合物的重均分子量(Mw)除以相当于1分子的聚合物所包含的阳离子性官能基数(n)而获得的值(Mw/n)。该阳离子性官能基当量越大，阳离子性官能基的密度越低，另一方面，阳离子性官能基当量越小，阳离子性官能基的密度越高。
第一发明中的聚合物包括具有阳离子性官能基的重复单元结构(以下有时称为“特定单元结构”)的情况下，上述阳离子性官能基在特定单元结构中可作为主链的至少一部分而被包含，也可作为侧链的至少一部分而被包含，进而，也可作为主链的至少一部分以及侧链的至少一部分而被包含。
进而，上述特定单元结构包含2个以上阳离子性官能基的情况下，2个以上的阳离子性官能基可相同也可不同。
另外，上述阳离子性官能基优选以特定单元结构的主链长相对于多孔质层间绝缘层的表面所存在的阳离子性官能基的吸附点(例如硅烷醇残基)间的平均距离的比(以下有时称为“阳离子性官能基间的相对距离”)成为0.08～1.2的方式而被包含，更优选以成为0.08～0.6的方式而被包含。通过为该形态，聚合物容易更有效率地多点吸附于多孔质层间绝缘层的表面。
第一发明中，从对层间绝缘层的吸附性的观点出发，上述特定单元结构的分子量优选为30～500，更优选为40～200。此外，所谓特定单元结构的分子量，是指构成特定单元结构的单体的分子量。
从对层间绝缘层的吸附性的观点出发，第一发明中的特定单元结构中，优选为阳离子性官能基间的相对距离为0.08～1.2，分子量为30～500，更优选为阳离子性官能基间的相对距离为0.08～0.6，分子量为40～200。
第一发明中，作为包含阳离子性官能基的特定单元结构，具体而言可列举：源自乙烯亚胺的单元结构、源自烯丙胺的单元结构、源自二烯丙基二甲基铵盐的单元结构、源自乙烯基吡啶的单元结构、源自赖氨酸的单元结构、源自甲基乙烯基吡啶的单元结构、源自对乙烯基吡啶的单元结构等。其中，从对层间绝缘层的吸附性的观点出发，优选为源自乙烯亚胺的单元结构以及源自烯丙胺的单元结构的至少一者。
另外，上述聚合物可进一步包括包含非离子性官能基的单元结构以及包含阴离子性官能基的单元结构的至少1种。
作为上述包含非离子性官能基的单元结构，具体而言可列举：源自乙烯醇的单元结构、源自环氧烷(alkylene oxide)的单元结构、源自乙烯基吡咯烷酮的单元结构等。
进而，作为包含阴离子性官能基的单元结构，具体而言可列举：源自苯乙烯磺酸的单元结构、源自乙烯基硫酸的单元结构、源自丙烯酸的单元结构、源自甲基丙烯酸的单元结构、源自马来酸的单元结构、源自富马酸的单元结构等。
第一发明中，上述聚合物包含2种以上特定单元结构的情况下，各个特定单元结构只要所含有的极性基的种类或者数量、分子量等的任一者不同即可。另外，上述2种以上的特定单元结构可作为嵌段共聚物而被包含，也可作为无规共聚物而被包含。
另外，上述聚合物可进一步包含上述特定单元结构以外的重复单元结构(以下有时称为“第2单元结构”)的至少1种。上述聚合物包含第2单元结构的情况下，特定单元结构与第2单元结构可作为嵌段共聚物而包含，也可作为无规共聚物而包含。
作为上述第2单元结构，只要是源自可与构成上述特定单元结构的单体进行聚合的单体的单元结构，则并无特别限制。例如，可列举源自烯烃的单元结构等。
另外，第一发明中的聚合物不具有特定的重复单元结构，而具有构成聚合物的单体分支性地进行聚合所形成的无规结构的情况下，上述阳离子性官能基可作为主链的至少一部分而被包含，也可作为侧链的至少一部分而被包含，进而，也可作为主链的至少一部分以及侧链的至少一部分而被包含。
作为能构成该聚合物的单体，例如可列举乙烯亚胺以及其衍生物。
作为第一发明中的包含阳离子性官能基的聚合物，具体而言可列举：聚乙烯亚胺(PEI)、聚烯丙胺(PAA)、聚二烯丙基二甲基铵(PDDA)、聚乙烯基吡啶(PVP)、聚赖氨酸、聚甲基吡啶基乙烯(polymethylpyridylvinyl，PMPyV)、质子化聚(对吡啶基亚乙烯)(protonated poly(p-pyridyl vinylene)，R-PHPyV)、以及它们的衍生物。其中，优选为聚乙烯亚胺(PEI)或者其衍生物、聚烯丙胺(PAA)等，更优选为聚乙烯亚胺(PEI)或者其衍生物。
聚乙烯亚胺(PEI)通常可通过利用通常使用的方法将乙烯亚胺进行聚合来制造。聚合催化剂、聚合条件等也可以从通常用于乙烯亚胺的聚合的催化剂、条件等中适当选择。具体而言，例如可在有效量的酸催化剂例如盐酸的存在下，于0℃～200℃进行反应。进而，也可以聚乙烯亚胺为基础，使乙烯亚胺进行加成聚合。另外，第一发明中的聚乙烯亚胺可为乙烯亚胺的均聚物，也可为能与乙烯亚胺进行共聚合的化合物例如胺类与乙烯亚胺的共聚物。关于此种聚乙烯亚胺的制造方法，例如可参照日本专利特公昭43-8828号公报、日本专利特公昭49-33120号公报等。
另外，第一发明中的聚乙烯亚胺可为使用由单乙醇胺获得的粗乙烯亚胺而得到的。具体而言，例如可参照日本专利特开2001-2123958号公报等。
以上述方式制造的聚乙烯亚胺具有复杂的骨架，该复杂的骨架不仅具有乙烯亚胺开环而直链状地结合的部分结构，而且具有分支状地结合的部分结构、直链状的部分结构彼此交联链接的部分结构等。通过使用该结构的具有阳离子性官能基的聚合物，聚合物更有效率地多点吸附。进而利用聚合物间的相互作用，能够更有效地形成被覆层(密封层)。
另外，也优选为聚乙烯亚胺衍生物。作为聚乙烯亚胺衍生物，只要是能使用上述聚乙烯亚胺来制造的化合物，则并无特别限制。具体而言可列举：在聚乙烯亚胺中导入有烷基(优选为碳数1～10)或芳基的聚乙烯亚胺衍生物、在聚乙烯亚胺中导入有羟基等交联性基而获得的聚乙烯亚胺衍生物等。
这些聚乙烯亚胺衍生物可使用聚乙烯亚胺，利用通常进行的方法来制造。具体而言，例如可依据日本专利特开平6-016809号公报等中记载的方法来制造。
另外，上述聚乙烯亚胺以及其衍生物可为市售品。例如，也可从由日本触媒株式会社、巴斯夫公司等销售的聚乙烯亚胺以及其衍生物中适当选择来使用。
第一发明中的上述聚合物的重均分子量为2000～1000000，优选为2000～600000，更优选为2000～300000，尤其优选为2000～100000，尤其优选为10000～80000，特别优选为20000～60000。通过上述聚合物的重均分子量为2000～1000000，从而获得对层间绝缘层的凹部的优异被覆性(密封性)，形成聚合物层(密封层)时的介电常数的下降得到抑制。
例如，若上述聚合物的重均分子量大于1000000，则聚合物分子的大小变得大于凹部，聚合物并不进入凹部中，存在对凹部的被覆性下降的情况。
若上述聚合物的重均分子量小于2000，则存在上述聚合物的分子并不在多点吸附于层间绝缘层的情况。另外，聚合物分子的大小变得小于层间绝缘层的细孔直径，树脂分子进入层间绝缘层的细孔中，存在层间绝缘层的介电常数上升的情况。
此外，第一发明中的重均分子量以及分子量分布是指利用凝胶渗透色谱(GelPermeation Chromatography)法测定的、聚乙二醇换算的重均分子量以及分子量分布。
具体而言，第一发明中的重均分子量以及分子量分布是使用乙酸浓度为0.5mol/L、硝酸钠浓度为0.1mol/L的水溶液作为展开溶剂，使用分析装置Shodex GPC-101以及色谱柱Asahipak GF-7M HQ来测定，将聚乙二醇作为标准品而算出。
另外，上述聚合物还优选为水溶剂中的临界胶束浓度为1质量％以上或实质上不形成胶束结构的聚合物。此处所谓实质上不形成胶束结构，是指于常温的水溶剂中等通常的条件下不形成胶束，即无法测定临界胶束浓度的情况。通过为该聚合物，可形成厚度为分子级别的薄的聚合物层(例如5nm以下)，可有效地抑制层间绝缘层的介电常数上升。进而，更有效地提高层间绝缘层与配线材料的密接性。
进而，第一发明中的聚合物优选为重均分子量为2000～600000、阳离子性官能基当量为43～430的聚乙烯亚胺，更优选为重均分子量为10000～80000、阳离子性官能基当量为200～400的聚乙烯亚胺。通过为该形态，而更有效地抑制金属成分向层间绝缘层的扩散，层间绝缘层与配线材料的密接性进一步提高。
对于上述半导体用密封组合物中的上述聚合物的含量并无特别限制，例如可设为0.01质量％～1.0质量％，优选为0.02质量％～0.3质量％。另外，也可基于使用上述半导体用密封组合物而形成聚合物层的面的面积以及细孔密度，来调整上述组合物中的上述聚合物的含量。
上述半导体用密封组合物的钠及钾的含量分别以元素基准计为10ppb以下。所谓10ppb以下，是指并不积极地包含钠及钾。若钠或者钾的含量分别以元素基准计为超过10ppb，则存在产生漏电流的情况。
上述半导体用密封组合物除了包含上述聚合物以外，可视需要而包含溶剂，至少在密封组合物赋予工序中包含溶剂。作为上述溶剂，只要是上述聚合物均匀溶解而且难以形成胶束的溶剂，则并无特别限定。例如可列举：水(优选为超纯水)、水溶性有机溶剂(例如醇类等)等。第一发明中，从胶束形成性的观点出发，优选使用水、或者水与水溶性有机溶剂的混合物来作为溶剂。
另外，上述溶剂的沸点并无特别限制，优选为210℃以下，尤其优选为160℃以下。通过溶剂的沸点为上述范围，例如在密封组合物赋予工序之后设置清洗工序或干燥工序的情况下，可于对层间绝缘层的绝缘性并无大的损害、而且不会使上述密封组合物从上述层间绝缘层上剥离的低温下去除上述溶剂，形成半导体用密封层。此外，形成这些半导体用密封层的情况也称为半导体用密封组合物。
进而，上述半导体用密封组合物可于不损及第一发明的效果的范围内，视需要而进一步包含铯离子等阳离子。通过包含铯等阳离子，半导体用密封组合物中的树脂容易更均匀地于层间绝缘层的表面扩展。
进而，上述半导体用密封组合物优选为不添加使层间绝缘层腐蚀或溶解的化合物的组合物。具体而言，例如特别是在层间绝缘层的主材料为二氧化硅等无机化合物的情况下，若氟化合物等被包含于第一发明中的组合物中，则上述层间绝缘层溶解而损及绝缘性，存在相对介电常数增加的情况。
上述半导体用密封组合物优选为仅包含具有210℃以下、优选为160℃以下的沸点的化合物，或即便热处理至250℃也不具有分解性的化合物。
此外，上述所谓“即便热处理至250℃也不具有分解性的化合物”，是指相对于在25℃测定的质量，于250℃、氮气下保持1小时后的质量的变化小于50％的化合物。
对上述半导体用密封组合物的pH值并无特别限制，从聚合物对层间绝缘层的吸附性的观点出发，pH值优选为层间绝缘层的等电点以上。另外，在上述聚合物具有阳离子性官能基作为极性基的情况下，上述半导体用密封组合物的pH值优选为上述阳离子性官能基为阳离子的状态的pH值的范围。通过上述半导体用密封组合物为该pH值，利用层间绝缘层与聚合物的静电相互作用，上述聚合物更有效率地吸附于层间绝缘层的表面。
上述层间绝缘层的等电点为构成层间绝缘层的化合物所表示的等电点，例如，在构成层间绝缘层的化合物为多孔质二氧化硅的情况下，等电点成为pH值2附近(25℃)。
另外，所谓上述阳离子性官能基为阳离子的状态的pH值的范围，是指半导体用密封组合物的pH值为包含阳离子性官能基的树脂的pKb以下。例如，包含阳离子性官能基的树脂为聚烯丙胺的情况下，pKb为8～9，为聚乙烯亚胺的情况下，pKb为7～11。
即，第一发明中，半导体用密封组合物的pH值可根据构成层间绝缘层的化合物种类及树脂的种类来适当选择，例如，优选为pH2～11，更优选为pH7～11。此外，pH值(25℃)使用通常使用的pH值测定装置来测定。
作为上述半导体用密封组合物，例如也适宜使用国际公开第2010/137711号小册子或国际公开第2012/033172号小册子中记载的半导体用密封组合物。
(半导体用密封组合物的赋予方法)
上述密封组合物赋予工序中，作为赋予上述半导体用密封组合物的方法，并无特别限制，可使用通常使用的方法。
例如可使用如下方法：通过浸渍法(例如参照：美国专利第5208111号说明书)、喷射法(例如参照：Schlenoff等人，Langmuir(《兰茂尔》)16(26),9968,2000；或Izuquierdo等人，Langmuir(《兰茂尔》)21(16),7558,2005)、以及旋转涂布法(例如参照：Lee等人，Langmuir(《兰茂尔》)19(18),7592,2003；或J.Polymer Science,part B,polymer physics(《聚合物科学杂志B辑：聚合物物理学》),42，3654，2004)等，使半导体用密封组合物接触上述层间绝缘层的至少凹部的底面及侧面。
作为利用上述旋转涂布法的半导体用密封组合物的赋予方法，并无特别限定，例如可使用如下方法：利用旋转涂布机使形成有层间绝缘层的基板旋转，同时将半导体用密封组合物滴加到该层间绝缘层上，继而滴加水等冲洗液来进行冲洗处理，接着提高基板的转速而使其干燥。此时，也可将半导体用密封组合物的滴加以及水的滴加重复多次后，使其干燥。另外，也可滴加半导体用密封组合物后，提高转速而使其干燥，干燥后暂时转移至加热板等加热处理器中来进行加热处理，加热处理后再次返回至旋转涂布机中，进行冲洗处理以及干燥(也可将以上操作重复多次)。
利用上述旋转涂布法的半导体用密封组合物的赋予方法中，对于基板的转速、半导体用密封组合物的滴加量以及滴加时间、干燥时的基板的转速、冲洗液的滴加量以及滴加时间等诸条件并无特别限制，可考虑所形成的聚合物层(密封层)的厚度等来适当调整。
上述密封组合物赋予工序中，通过对上述半导体基板的至少上述凹部的底面及侧面赋予上述半导体用密封组合物，(进而视需要通过适当以通常使用的方法来进行干燥，)至少于上述凹部的底面及侧面形成密封层。另外，也可在赋予半导体用密封组合物后，进行交联而使聚合物聚合。
上述半导体用密封层的厚度并无特别限制，例如为0.3nm～5nm，优选为0.5nm～2nm。
此外，层间绝缘层为多孔质的层间绝缘层的情况下，上述密封层不但包括仅包含上述聚合物的层的形态，也包括形成聚合物渗入多孔质层间绝缘层的细孔中的构成的层(所谓渗入层)的形态。
进而，上述密封组合物赋予工序中使用的半导体用密封组合物中所含的上述聚合物的浓度优选为小于上述聚合物的临界胶束浓度。由此，可以薄层状(例如为5nm以下，优选为2nm以下)地将上述聚合物赋予至层间绝缘层上，可抑制介电常数上升。
＜去除工序＞
第一发明中的去除工序是于已述的半导体用密封组合物赋予工序之后设置的工序，是于温度200℃以上425℃以下的条件下对上述半导体基板的形成有上述半导体用密封层之侧的面进行热处理，将形成于上述配线的露出面上的半导体用密封层的至少一部分去除的工序。
本工序中，通过上述条件的热处理，形成于包含铜的配线的露出面上的密封层比形成于上述露出面以外的部分(例如，上述凹部的侧面)的密封层更优先地(优选为对形成于上述露出面以外的部分的密封层选择性地)被去除。
此处，温度为上述半导体基板的形成有上述半导体用密封层之侧的面的温度。
若上述温度小于200℃，则将配线的露出面上的密封层去除的效果变得不充分。
另外，若上述温度超过425℃，则变得容易产生铜的迁移。
上述温度优选为250℃以上400℃以下，更优选为300℃以上400℃以下。
另外，对进行上述热处理的压力(上述热处理时，半导体用密封层所曝露的气体环境的压力)并无特别限制，优选为绝对压超过17Pa且为大气压以下。
若上述绝对压超过17Pa，则将配线的露出面上的密封层去除时的去除速度进一步提高。
若上述绝对压为大气压以下，则更容易调整将配线的露出面上的密封层去除时的去除速度。
上述绝对压更优选为1000Pa以上大气压以下，尤其优选为5000Pa以上大气压以下，特别优选为10000Pa以上大气压以下。
本工序中的加热(热处理)可通过使用炉或加热板的通常方法来进行。炉例如可使用阿佩克斯(APEX)公司制造的SPX-1120、或光洋热力系统(Koyo Thermo Systems)(株式会社)制造的VF-1000LP。
另外，本工序中的加热(热处理)可于大气环境下进行，但从抑制作为配线材料的铜的氧化的观点等出发，更优选于非活性气体(氮气、氩气、氦气等)环境下进行，特别优选于氮气环境下进行。
对加热(热处理)的时间并无特别限制，例如为1小时以下，优选为30分钟以下，更优选为10分钟以下，特别优选为5分钟以下。对加热(热处理)的时间的下限并无特别限制，例如可设为0.1分钟。
若加热(热处理)的时间为1小时以下，则更高地维持密封层对层间绝缘层的密封性。
＜清洗工序＞
第一发明的半导体装置的制造方法优选于上述密封组合物赋予工序之后且上述去除工序之前具有清洗工序，即，利用冲洗液，对至少上述凹部的侧面及底面进行清洗。
通过具有该清洗工序，上述配线的露出面上的密封层的去除性进一步提高。
作为上述冲洗液，并无特别限制，从清洗效率提高的观点出发，优选包含极性高的溶剂。
上述半导体用密封组合物(以下也称为“密封组合物”)包含具有阳离子性官能基的聚合物，极性高，因此容易溶解于极性高的溶剂中。因此，通过使用包含极性高的溶剂的冲洗液，配线的露出面上的密封层的去除性进一步提高。
具体而言，上述冲洗液优选包含水、甲醇、乙醇、丙醇、丁醇、丙二醇单甲醚乙酸酯等极性溶剂。
另外，此种极性溶剂对层间绝缘层与半导体用密封组合物的相互作用并无大的损害。因此，就即便利用包含该极性溶剂的冲洗液进行清洗，层间绝缘层上的密封层(有效地发挥功能的密封层)也难以被去除的方面而言，是优选的。
上述冲洗液可仅包含1种极性溶剂，也可包含2种以上。
本工序中的冲洗液的温度优选为15℃～100℃，更优选为30℃～100℃，尤其优选为40℃～100℃，特别优选为50℃～100℃。
若上述冲洗液的温度为15℃以上(更优选为30℃以上)，则配线的露出面上的密封层的去除性进一步提高。
若上述冲洗液的温度为100℃以下，则更能够抑制冲洗液的蒸发。
另外，本工序中的清洗可一边对冲洗液施加超声波一边进行。
另外，从抑制包含铜的配线材料的氧化的观点出发，上述冲洗液优选包含还原剂或具有还原作用的化合物。作为还原剂或具有还原作用的化合物，例如可列举福尔马林。
另外，从防止密封组合物的聚合物中的碳碳键等的裂解，抑制设置于层间绝缘层的表面的密封层(有效地发挥功能的密封层)的剥离的观点出发，上述冲洗液的氧化性化合物(例如：过氧化氢、硝酸)的含量优选为10质量％以下，尤其优选为不含氧化性化合物。
另外，上述冲洗液的离子强度优选为0.003以上，优选为0.01以上。
若离子强度为0.003以上，则更容易使上述密封层(上述聚合物)溶解，另一方面，不会对层间绝缘层与密封层的相互作用造成大的损害，就这些方面而言，是优选的。
另外，对离子强度的上限并无特别限定，只要是离子性化合物可溶解的浓度的离子强度即可。
此外，上述离子强度是由下述式所表示的。
离子强度＝1/2×Σ(c×Z2)
(c表示冲洗液中所含的离子性化合物的摩尔浓度，Z表示冲洗液中所含的离子性化合物的离子价)
另外，为了调整离子强度，也可视需要添加后述的酸或有机碱(氨、吡啶、乙胺等)等离子性化合物。
进而，也可添加在将铜剥离后捕捉铜离子的聚合物(例如聚乙烯亚胺)。
另外，上述冲洗液也优选为25℃时的pH值为6以下(优选为5以下)的冲洗液。通过使用该冲洗液，配线的露出面上的密封层的去除性进一步提高。进而，可使形成于配线的露出面的氧化铜溶解，去除。
另外，对该情况下的冲洗液的pH值的下限并无特别限定，pH值优选为1以上，更优选为2以上。
若pH值为1以上，则更能够降低层间绝缘层的溶解，因此可更适宜地维持设置于层间绝缘层的表面的密封层。
从更有效地兼顾配线的露出面上的密封层的去除性与设置于层间绝缘层的表面的密封层的维持的观点出发，上述冲洗液的pH值优选为1～6，更优选为2～5，特别优选为2～4。
另外，上述冲洗液(特别是25℃时的pH值为6以下的冲洗液)也优选包含至少1种酸。
作为上述酸，并无特别限定，优选为不易污染或破坏层间绝缘层且不易残留于半导体基板上的酸。
具体而言，作为上述酸，可列举：甲酸、乙酸等单羧酸；乙二酸、丙二酸、丁二酸、戊二酸、己二酸、庚二酸、马来酸、富马酸、酞酸等二羧酸；偏苯三甲酸、1,2,3-丙三羧酸(tricarballylic acid)等三羧酸；羟基丁酸、乳酸、水杨酸等羟基单羧酸(oxymonocarboxylic acids)；苹果酸、酒石酸等羟基二羧酸(oxydicarboxylic acids)；柠檬酸等羟基三羧酸(oxytricarboxylic acids)；天冬胺酸、谷氨酸等氨基羧酸；对甲苯磺酸、甲磺酸等有机酸；盐酸、硝酸、磷酸等无机酸。
另外，作为上述酸，也可列举后述特定化合物中作为酸的特定化合物。
另外，半导体装置的制造工序中，有时在密封层露出的状态下利用等离子来清洁半导体装置，或利用等离子CVD法等在密封层上形成层。
因此，有的场合对密封层要求耐等离子性。
从提高密封层的耐等离子性的观点来看，上述冲洗液优选含有至少1种如下化合物(以下也称为“特定化合物”)，该化合物于1分子内具有遮蔽活性种(例如：自由基、离子、电子等等离子活性种)的部位A以及在与具有阳离子性官能基且重均分子量为2000～1000000的聚合物(用以形成上述半导体用密封层的聚合物)之间通过加热而形成键的部位B(优选为官能基；以下相同)的至少一者(优选为两者)。
以下，有时将含有特定化合物的冲洗液称为“第三发明的冲洗液”。第三发明的冲洗液适合作为用于提高密封层的耐等离子性的冲洗液。
特定化合物优选为酸。
第三发明的冲洗液包含作为特定化合物的酸的情况下，可期待密封层的耐等离子性提高的效果，并且可期待上述将配线的露出面上的密封层去除时的去除性提高的效果。
另外，第三发明的冲洗液也可分别含有不为酸的特定化合物、及酸。
另外，从更有效地发挥上述去除性提高的效果的观点出发，第三发明的冲洗液的25℃时的pH值优选为6以下。
作为部位A，并无特别限定，例如优选为具有共轭体系的官能基、脂环结构、金属原子，具体而言可列举芳香环结构、脂环结构、锰原子、硅原子等。
作为特定化合物的形态，优选为于一分子内具有选自由苯环、联苯骨架、萘骨架、二苯甲酮骨架、二苯基醚骨架以及双环骨架所组成的组中的至少1种作为部位A。
双环骨架可为饱和的双环骨架，也可为不饱和的双环骨架。
另外，作为具有锰原子作为部位A的特定化合物，可列举双乙酸锰(II)。
另外，作为具有硅原子作为部位A的特定化合物，可列举：烷氧基硅烷化合物(例如：双三乙氧基甲硅烷基乙烷、二甲基二乙氧基硅烷等)、二甲硅烷基化合物(例如：六甲基二硅氧烷等)等。烷氧基硅烷化合物以及二甲硅烷基化合物也可使用国际公开第2009/123104号小册子或国际公开第2010/137711号小册子中记载的烷氧基硅烷化合物以及二甲硅烷基化合物。
作为上述部位B，可列举羧基。例如，在密封层含有包含伯氨基以及仲氨基(亚氨基)的至少一者的聚合物(例如聚乙烯亚胺)的情况下，羧基与该聚合物中的伯氨基以及仲氨基(亚氨基)的至少一者反应而形成酰胺键或酰亚胺键。
由此，密封层的耐等离子性进一步提高。
特定化合物中，上述部位B在1分子内的数量优选为1个以上，更优选为2个以上，尤其优选为3个以上，特别优选为4个以上。
对该数量的上限并无特别限制，该数量例如可设为6个以下。
继而，例示从提高密封层的耐等离子性的观点出发的优选特定化合物。
作为酸的特定化合物具体而言可列举上述单羧酸、二羧酸、三羧酸、羟基单羧酸、羟基二羧酸、羟基三羧酸、氨基羧酸、有机酸。
作为酸的特定化合物尤其优选为：萘四羧酸(例如：萘-2,3,6,7-四羧酸、萘-1,4,5,8-四羧酸)、联苯四羧酸(例如：3,3',4,4'-联苯四羧酸)、二苯甲酮四羧酸(例如：3,3',4,4'-二苯甲酮四羧酸)、苯六羧酸、均苯四甲酸、偏苯三甲酸(即，1,2,4-苯三羧酸)、二苯基醚四羧酸(3,3',4,4'-二苯基醚四羧酸)、亚苯基二乙酸(例如：间亚苯基二乙酸、邻亚苯基二乙酸)、双环[2.2.2]辛-7-烯-2,3,5,6-四羧酸、亚乙基二胺四乙酸、柠檬酸、内消旋-丁烷-1,2,3,4-四羧酸、聚丙烯酸等多元羧酸、巴比妥酸。
作为聚丙烯酸的重均分子量，优选为1000～800000，更优选为1000～600000，尤其优选为1000～200000，尤其优选为5000～80000，尤其优选为10000～50000，特别优选为20000～30000。聚丙烯酸的重均分子量是以与密封层中所含的聚合物的重均分子量相同的方式进行测定。
另外，作为不为酸的特定化合物，可列举：邻苯二甲醛、对苯二甲醛、双乙酸锰(II)、苯并三唑。
上述中，优选为作为酸的特定化合物，其中更优选为多元羧酸，特别优选为萘四羧酸、联苯四羧酸、二苯甲酮四羧酸、苯六羧酸、均苯四甲酸。
另外，作为特定化合物，也优选为1分子内具有2个以上的羧基作为上述部位B且具有相邻的2个碳原子上分别结合有羧基的结构或者3个排列的碳原子中的两端的碳原子上分别结合有羧基的结构的化合物。
由此，尤其在密封层含有包含伯氨基以及仲氨基(亚氨基)的至少一者的聚合物(例如聚乙烯亚胺)的情况下，通过特定化合物中的羧基与上述聚合物中的伯氨基以及仲氨基(亚氨基)的至少一者的反应，而更有效地形成酰亚胺键。其结果为，密封层的耐等离子性进一步提高。
该情况下的特定化合物可具有上述部位A，也可不具有上述部位A。
此处，作为相邻的2个碳原子上分别结合有羧基的结构，例如可列举：柠檬酸的结构、在苯环的邻位结合有羧基的结构、在萘环的2位以及3位(或者6位以及7位)结合有羧基的结构等。
另外，作为3个排列的碳原子中的两端的碳原子上分别结合有羧基的结构，例如可列举在萘环的1位以及8位(或者4位以及5位)结合有羧基的结构等
作为该情况下的特定化合物，特别优选为：3,3',4,4'-二苯基醚四羧酸、3,3',4,4'-联苯四羧酸、3,3',4,4'-二苯甲酮四羧酸、萘-2,3,6,7-四羧酸、萘-1,4,5,8-四羧酸、苯六羧酸、均苯四甲酸、偏苯三甲酸、双环[2.2.2]辛-7-烯-2,3,5,6-四羧酸、内消旋-丁烷-1,2,3,4-四羧酸、柠檬酸。
特定化合物也优选具有上述部位A以及上述部位B这两者，上述部位A为选自由芳香环结构、脂环结构、锰原子和硅原子所组成的组中的至少1种，上述部位B为羧基。
作为该情况下的特定化合物，特别优选为：3,3',4,4'-二苯基醚四羧酸、3,3',4,4'-联苯四羧酸、3,3',4,4'-二苯甲酮四羧酸、萘-2,3,6,7-四羧酸、萘-1,4,5,8-四羧酸、苯六羧酸、均苯四甲酸、偏苯三甲酸、双环[2.2.2]辛-7-烯-2,3,5,6-四羧酸、间亚苯基二乙酸。
从对密封层赋予耐等离子性的观点出发，上述第三发明的冲洗液也可对设置于凹部以外的部分的密封层、或设置于包含铜的配线不露出的半导体基板上的密封层来使用。
此外，作为上述等离子，例如可列举由氢气、氦气、氩气、氮气、氨气等生成的等离子。对产生上述等离子的条件并无特别限定，优选为不会将堆积于上述凹部的至少侧面的对密封功能的贡献大的聚合物层(密封层)过度去除的程度的条件。作为此种条件的例子，例如可例示如下条件：总压为20mTorr～200mTorr，气体流量为20sccm～100sccm，阴极电极直径为5cm～15cm，放电电力为20W～200W，处理时间(放电时间)为10秒～60秒。
上述冲洗液(包含第三发明的冲洗液；以下相同)中有时包含的上述溶剂、酸、还原剂、离子性化合物、特定化合物等的量并无特别限制，例如可以上述冲洗液的pH值与离子强度成为上述优选范围的方式适当调整。
另外，上述冲洗液例如可通过将上述溶剂、酸、还原剂、离子性化合物、特定化合物等混合来制备，为了防止对半导体电路的污染，优选为在无尘室(clean room)等洁净的环境下制作，或在制作冲洗液后通过纯化或过滤等而去除对半导体电路的污染成分。
通过与上述去除工序组合，本工序中，利用上述冲洗液，可以在维持将层间绝缘层密封的有效密封层的同时，将形成于配线上的多余密封层迅速去除清洗(冲洗)。进而，如上所述，可去除配线材料的氧化物，由此可抑制配线材料与低介电常数材料或配线材料彼此的剥离。
另外，本工序中的清洗也优选在非氧化性气体环境下进行。通过在非氧化性气体环境下进行清洗，可以防止重复进行下述操作而引起的铜配线被过度去除：利用冲洗液将冲洗之前存在的配线表面的氧化铜去除后，配线表面的铜进一步被氧化而成为氧化铜，冲洗液又将该氧化铜溶解(去除)。为了设为非氧化性气体环境下，例如可以使用还原环境气体。
本工序中的清洗可利用通常使用的方法来进行，对其方法并无特别限制。
清洗时间并无特别限定，例如可设为0.1分钟～60分钟，尤其优选为0.1分钟～10分钟。
＜其他工序＞
第一发明的半导体装置的制造方法可视需要而进一步包括配线形成工序或阻隔层形成工序等通常进行的工序作为其他工序。
作为配线形成工序，例如可列举于已述的去除工序之后在凹部形成配线的工序。
配线形成工序可依据公知的工艺条件来进行。例如，利用金属CVD法、溅射法或者电镀法来形成铜配线，然后利用CMP使膜平滑化。继而于该膜的表面形成盖膜。进而视需要形成硬掩模，可通过重复进行上述工序而多层化。
进而，第一发明的半导体装置的制造方法可于配线形成工序之前进一步设置阻隔层(铜阻隔层)形成工序。通过形成阻隔层，可更有效地抑制金属成分向层间绝缘层的扩散。
上述阻隔层形成工序可依据通常使用的工艺条件来进行，例如可于已述的去除工序之后(于去除工序之后具有已述的清洗工序的情况下为该清洗工序之后)，例如利用气相生长法(CVD)来形成包含钛化合物(氮化钛等)、钽化合物(氮化钽等)、钌化合物、锰化合物、钴化合物(CoW等)、钨化合物等的阻隔层。
进而，第一发明的半导体装置的制造方法可于上述清洗工序之后(上述去除工序之前或之后)，包括将残留于半导体基板上的上述冲洗液进一步进行清洗的后冲洗工序。后冲洗工序可利用通常使用的方法来进行，并无特别限定，具体而言，可利用如日本专利特开2008-47831号公报中记载的后冲洗方法来清洗。另外，后冲洗工序中使用的冲洗液(以下称为后冲洗液)只要是可通过溶解或分解而将上述冲洗液去除的冲洗液，则并无特别限定，具体而言，可使用如醇这样的具有极性的有机溶剂或水、上述具有极性的有机溶剂与水的混合物、具有分解性的硝酸、硫酸等酸或包含臭氧的溶剂。
继而，对上述第三发明的冲洗液的用途进一步进行说明。
第三发明的冲洗液适宜作为用于提高半导体用密封层的耐等离子性的冲洗液。
例如，第三发明的冲洗液适合作为在第一发明的半导体装置的制造方法包括上述清洗工序的情况下的该清洗工序中使用的冲洗液。
但是，除了第一发明的半导体装置的制造方法以外，第三发明的冲洗液一般也可用于使在具备层间绝缘层的半导体装置的该层间绝缘层的表面所形成的半导体用密封层的耐等离子性提高的用途。
例如，第三发明的冲洗液也适宜作为使在具备层间绝缘层的半导体基板的该层间绝缘层的表面所形成的半导体用密封层的耐等离子性提高的冲洗液，上述半导体用密封层源自具有阳离子性官能基且重均分子量为2000～1000000的聚合物，更具体而言，第三发明的冲洗液也适宜作为以下的具有等离子工序的半导体装置的制造方法的清洗工序中使用的冲洗液。
即，具有等离子工序的半导体装置的制造方法为具有以下工序的制造方法：密封组合物赋予工序，对具备(也可设置凹部的)层间绝缘层的半导体基板的该层间绝缘层的表面赋予半导体用密封组合物，在上述层间绝缘层的表面形成半导体用密封层，上述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，且钠及钾的含量分别以元素基准计为10质量ppb以下；清洗工序，利用冲洗液将所形成的半导体用密封层进行清洗；以及等离子工序，将上述清洗工序后的上述半导体基板的形成有上述半导体用密封层之侧的面曝露于等离子中。
该制造方法中，层间绝缘层设置有凹部的情况下，半导体用密封层可设置于层间绝缘层的凹部的壁面、以及层间绝缘层的凹部以外的部分(平坦的部分)的至少一者上。
此处，半导体用密封层设置于层间绝缘层的凹部的壁面以及凹部以外的部分(平坦的部分)的情况下，清洗工序的操作以及等离子工序的操作可对设置于凹部的壁面的密封层来实施，也可对设置于凹部以外的部分(平坦的部分)的半导体用密封层来实施。
另外，该制造方法中，被赋予半导体用密封组合物的半导体基板上也可设置包含铜的配线或半导体电路(晶体管)等。
作为上述等离子工序中的等离子，例如可列举由氢气、氦气、氮气、氨气等生成的等离子。作为上述等离子工序的具体形态，可列举：等离子清洁工序，利用等离子对形成有上述半导体用密封层的半导体基板进行清洁；或等离子CVD工序，利用等离子CVD法，在形成有上述半导体用密封层的半导体基板上形成层。
曝露于上述等离子中的条件并无特别限定，优选设为不会将堆积于上述凹部的至少侧面的对密封功能的贡献大的聚合物层(密封层)过度去除的程度的条件。作为此种条件的例子，例如可例示如下条件：总压为20mTorr～200mTorr、气体流量为20sccm～100sccm、阴极电极直径为5cm～15cm、放电电力为20W～200W、处理时间(放电时间)为10秒～60秒。
具有上述等离子工序的半导体装置的制造方法中，密封组合物赋予工序以及清洗工序的优选范围与第一发明的半导体装置的制造方法中的密封组合物赋予工序以及清洗工序的优选范围相同。
具有上述等离子工序的半导体装置的制造方法也可于密封组合物赋予工序与清洗工序之间设置上述去除工序。
此外，具有上述等离子工序的半导体装置的制造方法中，于清洗工序与等离子工序之间设置有上述去除工序的形态包含于第一发明的半导体装置的制造方法的范围中。
具有上述等离子工序的半导体装置的制造方法的优选形态并未于清洗工序与等离子工序之间设置上述去除工序，并且并不限定于在层间绝缘膜上设置凹部的形态(例如，在层间绝缘层的凹部的底面露出包含铜的配线的形态)，除此以外，与第一发明的半导体装置的制造方法的优选形态相同。
作为具有等离子工序的半导体装置的制造方法的更具体形态，例如可列举具有以下工序的形态：密封组合物赋予工序，对具备设置有凹部的层间绝缘层以及包含铜的配线的半导体基板的至少所述凹部的底面及侧面赋予半导体用密封组合物，至少于上述凹部的底面及侧面形成半导体用密封层，上述包含铜的配线的表面的至少一部分于上述凹部的底面的至少一部分露出，上述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，且钠及钾的含量分别以元素基准计为10质量ppb以下；清洗工序，利用冲洗液对所形成的半导体用密封层进行清洗；以及等离子工序，将上述清洗工序后的上述半导体基板的形成有上述半导体用密封层之侧的面曝露于等离子中。
《冲洗液》
＜第二发明的冲洗液＞
第二发明的冲洗液为用于将已述第一发明的半导体装置的制造方法中的上述密封组合物赋予工序中所形成的半导体用密封层的至少一部分去除，且25℃时的pH值为6以下的冲洗液。
依据第二发明的冲洗液，可有效地去除配线的露出面上的半导体用密封层。
第二发明的冲洗液优选为于上述密封组合物赋予工序之后且上述去除工序之前，利用冲洗液对至少上述凹部的侧面及底面进行清洗的清洗工序中的用作该冲洗液的物质。
第二发明的冲洗液的特别优选形态如已述第一发明中的清洗工序的项中所说明。
作为第二发明的冲洗液的溶剂，优选为上述极性溶剂。
＜第三发明的冲洗液＞
第三发明的冲洗液如上所述为包含至少1种上述特定化合物的冲洗液。
依据第三发明的冲洗液，可提高半导体用密封层的耐等离子性。
另外，通过将第三发明的冲洗液的25℃时的pH值设为6以下，可以与第二发明的冲洗液同样地有效地去除上述配线的露出面上的半导体用密封层。
第三发明的冲洗液优选为半导体用密封层用的冲洗液，该半导体用密封层形成于具备层间绝缘层的半导体基板的该层间绝缘层的表面，并且源自具有阳离子性官能基且重均分子量为2000～1000000的聚合物。
第三发明的冲洗液的更优选范围如已述第一发明中的清洗工序的项中所说明。
作为第三发明的冲洗液的溶剂，优选为上述极性溶剂。
《半导体装置》
＜第四发明的半导体装置＞
第四发明的半导体装置为：在半导体基板上具备层间绝缘层、包含铜的第1配线、半导体用密封层以及与上述第1配线电性连接的包含铜的第2配线，所述半导体用密封层存在于上述层间绝缘层与上述第1配线之间，包含具有阳离子性官能基的重均分子量为2000～1000000的聚合物，上述第1配线与上述第2配线的连接部的上述半导体用密封层的厚度为5nm以下。
第四发明的半导体装置的优选形态为如下形态：在半导体基板上具备设置有凹部的层间绝缘层、设置于上述凹部的包含铜的第1配线、上述半导体用密封层以及包含铜的第2配线，所述半导体用密封层至少存在于上述层间绝缘层的凹部的侧面与上述第1配线之间，所述包含铜的第2配线的上表面构成上述凹部的底面的至少一部分，且通过该上表面与上述第1配线电性连接；上述第1配线与上述第2配线的连接部的上述半导体用密封层的厚度为5nm以下。
第四发明中，“第1配线”是指设置于层间绝缘层的凹部的配线。
另外，所谓“第2配线”，是指相对于第1配线而设置于下层侧(靠近半导体基板之侧)的配线，且通过其上表面与第1配线电性连接的配线。
第四发明的半导体装置中，层间绝缘层、聚合物等各要素的优选范围与上述第一发明的半导体装置的制造方法中所说明的各要素的优选范围相同。
继而，参照附图，对第四发明的半导体装置的一例进行说明，但第四发明并不限定于以下的一例。
图4为示意性表示第四发明的半导体装置的一例的半导体装置200的剖面的概略剖面图。
如图4所示，半导体装置200为：在半导体基板10上具备层间绝缘层，所述层间绝缘层包括设置有凹部的第1层间绝缘层14以及配置于第1层间绝缘层14的下层侧的第2层间绝缘层12。半导体装置200进一步具备埋入上述第2层间绝缘层12中的包含铜的第2配线50以及埋入上述凹部的包含铜的第1配线40。半导体装置200进一步具备至少设置于第1层间绝缘层14的凹部的侧面与第1配线40之间的密封层30。
第1配线40与第2配线50电性连接，且在该连接部不存在密封层30。
该半导体装置200为在上述半导体装置100(图3)的凹部16埋入有第1配线40的构成的半导体装置。
半导体装置200中的半导体基板10、第1层间绝缘层14、第2层间绝缘层12、第2配线50、密封层30的构成分别与半导体装置100中的半导体基板10、第1层间绝缘层14、第2层间绝缘层12、配线20、密封层30的构成相同。半导体装置200的变形例也与半导体装置100的变形例相同。
另外，半导体装置200中，于第1层间绝缘层14的凹部的侧面与第1配线40之间以外的部分(即，第1层间绝缘层14上)也存在密封层30，但该第1层间绝缘层14上的密封层30也可不存在。例如，该第1层间绝缘层14上的密封层30也可通过形成第1配线40时的平坦化处理(例如CMP)而去除。
第四发明的半导体装置中，只要于上述层间绝缘层与上述第1配线之间(例如设置于层间绝缘层的凹部的侧面与第1配线的侧面之间)存在上述半导体密封层即可，也可于上述层间绝缘层(例如凹部的侧面)与上述半导体密封层之间、或上述半导体密封层与上述第1配线(例如第1配线的侧面)之间存在阻隔层等其他层。
另外，上述第1配线与上述第2配线只要电性连接即可，可直接连接，也可经由具有导电性的其他层而连接。
上述第1配线与上述第2配线的连接部的上述半导体用密封层的厚度为5nm以下，是指于该连接部实质上不存在上述半导体用密封层。由此，上述第1配线与上述第2配线之间的连接电阻的上升得到抑制。
上述连接部的上述半导体用密封层的厚度例如利用场发射型透射型电子显微镜(FE-TEM)来测定。
上述连接部的上述半导体用密封层的厚度优选为3nm以下，更优选为2nm以下，特别优选为1nm以下，极其优选为0nm(即，在上述连接部不存在上述半导体用密封层)。
另一方面，第四发明的半导体装置由于在上述层间绝缘层与上述第1配线之间存在对层间绝缘层的密封性优异的聚合物层(密封层)，故而第1配线的材料向层间绝缘层的扩散得到抑制。
第四发明的半导体装置适宜通过具有已述半导体用密封组合物赋予工序以及去除工序(以及视需要设置的清洗工序)的第一发明的半导体装置的制造方法来制作。
进而，第四发明的半导体装置是利用公知的半导体装置的制造方法无法制作，而是利用上述第一发明的半导体装置的制造方法才能制作的装置。
＜第五发明的半导体装置＞
第五发明的半导体装置为：在半导体基板上具备层间绝缘层、包含铜的第1配线以及半导体用密封层，所述半导体用密封层存在于上述层间绝缘层与上述第1配线之间，包含具有阳离子性官能基的重均分子量为2000～1000000的聚合物，上述半导体用密封层包含选自由酰亚胺键及酰胺键所组成的组中的至少1种以及选自由芳香环结构、锰原子及硅原子所组成的组中的至少1种。
依据第五发明的半导体装置，半导体用密封层的耐等离子性进一步提高。
第五发明的半导体装置中，层间绝缘层、聚合物等各要素的优选范围与上述第一发明的半导体装置的制造方法中所说明的各要素的优选范围相同。
第五发明的半导体装置适宜使用第三发明的冲洗液来制作。
进而，第五发明的半导体装置是使用公知的半导体装置的制造方法无法制作，而是通过使用第三发明的冲洗液才能制作的装置。
作为使用第三发明的冲洗液的半导体装置的制造方法，具体而言，优选具有以下工序的制造方法(以下也称为“第六发明的半导体装置的制造方法”)：密封组合物赋予工序，于包括(可设置凹部的)层间绝缘层的半导体基板的该层间绝缘层上赋予半导体用密封组合物，于上述层间绝缘层上形成半导体用密封层，上述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，且钠及钾的含量分别以元素基准计为10质量ppb以下；清洗工序，利用第三发明的冲洗液，对所形成的半导体用密封层进行清洗；以及配线形成工序，在清洗后的半导体用密封层的至少一部分形成包含铜的第1配线。
第六发明的半导体装置的制造方法中，密封组合物赋予工序、清洗工序以及配线形成工序的优选范围分别与第一发明的半导体装置的制造方法中的密封组合物赋予工序、清洗工序以及配线形成工序的优选范围相同。
上述第六发明的半导体装置的制造方法也可于清洗工序与配线形成工序之间设置上述去除工序。
另外，上述第六发明的半导体装置的制造方法也可于清洗工序以后(设置去除工序的情况下，优选为去除工序以后)设置上述等离子工序。
此外，第六发明的半导体装置的制造方法中，于清洗工序与配线形成工序之间设置有上述去除工序的形态包含于第一发明的半导体装置的制造方法的范围中。
第六发明的半导体装置的制造方法的优选形态并不限定于在层间绝缘膜上设置有凹部的形态(例如，于层间绝缘层的凹部的底面露出包含铜的配线的形态)，除此以外，与第一发明的半导体装置的制造方法的优选形态相同。
[实施例]
以下，利用实施例，对本发明进行具体说明，但本发明并不限定于这些实施例。
本实施例中使用的各成分的详细情况如以下所述。
-烷氧基硅烷化合物-
将双三乙氧基甲硅烷基乙烷(Gelest制造，(C2H5O)3SiCH2CH2Si(OC2H5)3)蒸馏纯化而得的物质。
二甲基二乙氧基硅烷(山中半导体公司制造，电子工业等级，((CH3)2Si(OC2H5)2))。
-表面活性剂-
将聚氧乙烯(20)硬脂基醚(西格玛化学(Sigma Chemical)公司制造，商品名：Brij78，C18H37O(CH2CH2O)20H)溶解于电子工业用乙醇中后，使用离子交换聚合物实施脱金属处理，直至10质量ppb以下而得的物质。
-二甲硅烷基化合物-
将六甲基二硅氧烷(奥德里奇(Aldrich)制造，((CH3)3Si)2O)蒸馏纯化而得的物质。
-水-
脱金属处理后的电阻值为18MΩ以上的纯水。
-有机溶剂-
乙醇(和光纯药制造，电子工业等级，C2H5OH)。
1-丙醇(关东化学制造，电子工业等级，CH3CH2CH2OH)。
2-丁醇(关东化学制造，电子工业等级，CH3(C2H5)CHOH)。
[实施例1]
《带有层间绝缘层(low-k膜)的硅晶片的制作》
＜前驱物溶液的制备＞
将77.4g的双三乙氧基甲硅烷基乙烷与70.9g的乙醇于室温下混合搅拌后，添加1mol/L的硝酸80mL，于50℃搅拌1小时。继而，滴加用280g的乙醇溶解20.9g的聚氧乙烯(20)硬脂基醚而得的溶液，进行混合。混合后，于30℃搅拌4小时。将所得的溶液于25℃、30hPa的减压下浓缩，直至成为105g。浓缩后，添加将1-丙醇与2-丁醇以体积计混合为2：1而得的溶液，获得前驱物溶液1800g。
＜多孔质二氧化硅形成用组合物的制备＞
于前驱物溶液472g中添加二甲基二乙氧基硅烷3.4g以及六甲基二硅氧烷1.8g，于25℃搅拌1小时，获得多孔质二氧化硅形成用组合物。相对于双三乙氧基甲硅烷基乙烷，此时的二甲基二乙氧基硅烷、六甲基二硅氧烷的添加量分别为10摩尔％、5摩尔％。
＜层间绝缘层的形成＞
将上述多孔质二氧化硅形成用组合物1.0mL滴加于硅晶片表面上，以2000rpm旋转60秒钟，涂布于硅晶片表面后，于氮气环境下，于150℃加热处理1分钟，继而于350℃加热处理10分钟。然后，于装备有172nm准分子灯的腔室内热处理至350℃，以压力1Pa、输出功率14mW/cm2来照射紫外线10分钟，由此获得层间绝缘层(多孔质二氧化硅膜)。
通过以上操作，获得带有上述层间绝缘层(以下有时称为“low-k膜”或者“low-k”)的硅晶片。
所得层间绝缘层的孔隙半径为1.6nm。
另外，所得层间绝缘层的相对介电常数k为2.5。
另外，所得层间绝缘层的弹性模数为8.8GPa。
上述孔隙半径是通过根据甲苯的脱离等温线进行计算而求出。此处，甲苯脱离等温线测定是利用与后述密封性评价相同的方法，使用瑟米莱伯(SEMILAB)公司制造的光学式孔隙计(PS-1200)来进行的。孔隙半径的计算是依据M.R.Baklanov、K.P.Mogilnikov、V.G.Polovinkin及F.N.Dultsey的Journal of Vacuum Science and Technology B(《真空科学与技术杂志B辑》)(2000)18，1385-1391中记载的方法，使用开尔文方程(Kelvinequation)来进行的。
另外，相对介电常数为：使用汞探针装置(SSM5130)，于25℃、相对湿度为30％的环境下，以频率1MHz利用常法来测定相对介电常数。
另外，弹性模数为：利用纳米压痕仪(海思创公司，Triboscope)，以膜厚的1/10以下的挤入深度，利用常法来测定弹性模数。
《半导体用密封组合物的制备》
以如下方式合成高分支聚乙烯亚胺1(经高分支化的聚乙烯亚胺)，继而，制备包含所得高分支聚乙烯亚胺1的半导体用密封组合物。以下对详细情况进行说明。
＜高分支聚乙烯亚胺1的合成＞
(改性聚乙烯亚胺1的合成)
依据下述反应流程1，以聚乙烯亚胺作为起始物质，来合成改性聚乙烯亚胺1。此外，下述反应流程1以及反应流程2中的聚合物结构是示意性表示的结构，三级氮原子以及二级氮原子的配置、或由后述Boc化氨基乙基取代的二级氮原子的比例是根据合成条件而发生多种变化的。
[化1]
～反应流程1～
上述反应流程1的详细操作如下所述。
将MP生物医学公司制造的聚乙烯亚胺(50％水溶液)61.06g溶解于异丙醇319mL中，添加N-叔丁氧基羰基(本实施例中，将叔丁氧基羰基也称为“Boc”)氮丙啶102g(710mmol)，进行3小时加热回流，获得于聚乙烯亚胺中导入有Boc化氨基乙基的结构的改性聚乙烯亚胺1。利用薄层色谱法(TLC)确认到原料的N-Boc氮丙啶消失了，进行少量采样，以1H-NMR确认了结构。通过1H-NMR，算出Boc化氨基乙基对于聚乙烯亚胺的导入率为95％。
～改性聚乙烯亚胺1的NMR测定结果～
1H-NMR(CD3OD)；δ3.3-3.0(br.s,2),2.8-2.5(Br.s,6.2),1.45(s,9)
(高分支聚乙烯亚胺1的合成)
以上述改性聚乙烯亚胺1作为起始物质，依据下述反应流程2来合成高分支聚乙烯亚胺1。
[化2]
～反应流程2～
上述反应流程2的详细操作如下所述。
于上述改性聚乙烯亚胺1的异丙醇溶液中缓慢添加12N盐酸124mL。一边注意气体的产生，一边将所得的溶液于50℃加热搅拌4小时。产生气体的同时，于反应系统内生成胶(gum)状的反应物。气体的产生结束后加以冷却，冷却后，将从该胶状的反应物中分离出的溶剂去除，以甲醇184mL清洗3次。将清洗后的反应物溶解于水中，以阴离子交换高分子来去除氯离子，获得含有58g高分支聚乙烯亚胺1的水溶液。
～高分支聚乙烯亚胺1的NMR测定结果～
1H-NMR(D2O)；δ2.8-2.4(br.m)
13C-NMR(D2O)；δ(积分比)57.2(1.0),54.1(0.38),52.2(2.26),51.6(0.27),48.5(0.07),46.7(0.37),40.8(0.19),38.8(1.06).
对于上述高分支聚乙烯亚胺1分别测定：重均分子量、分子量分布、阳离子性官能基(一级氮原子、二级氮原子、三级氮原子和四级氮原子)当量、一级氮原子的量(mol％)、二级氮原子的量(mol％)、三级氮原子的量(mol％)、四级氮原子的量(mol％)、分支度(％)。
其结果为：重均分子量为40575，分子量分布为17.47，阳离子性官能基当量为43，一级氮原子的量为46mol％，二级氮原子的量为11mol％，三级氮原子的量为43mol％，四级氮原子的量为0mol％，分支度为80％。
此处，阳离子性官能基当量为相对于1个阳离子性官能基的分子量的值，可根据聚合物结构来算出。
另外，一级氮原子的量(mol％)、二级氮原子的量(mol％)、三级氮原子的量(mol％)、四级氮原子的量(mol％)以及分支度(％)是将聚合物样品(高分支聚乙烯亚胺1)溶解于重水中，对所得的溶液，利用布鲁克(Bruker)制造的AVANCE500型核磁共振装置，通过单脉冲反门控去耦法，于80℃测定13C-NMR，根据该结果，对于各个碳原子结合于哪一级的胺(氮原子)上进行分析，基于该积分值来算出。关于归属，European Polymer Journal(《欧洲聚合物杂志》)1973年第9期第559页等中有记载。
重均分子量与分子量分布是使用分析装置Shodex GPC-101，利用色谱柱AsahipakGF-7M HQ进行测定，将聚乙二醇作为标准品来算出的。另外，展开溶剂使用乙酸浓度为0.5mol/L、硝酸钠浓度为0.1mol/L的水溶液。其中，如马克-霍温克-樱田方程(Mark-Houwink-Sakurada Equation)所知，若分支度变大，则GPC的标准曲线也变化，因此所得的重均分子量以及分子量分布始终为聚乙二醇换算的数值。
此处，一级氮原子的量(mol％)、二级氮原子的量(mol％)、三级氮原子的量(mol％)以及四级氮原子的量(mol％)分别为下述式A～式D所表示的量。另外，分支度是利用下述式E来求出的。
一级氮原子的量(mol％)＝(一级氮原子的mol数/(一级氮原子的mol数+二级氮原子的mol数+三级氮原子的mol数+四级氮原子的mol数))×100…式A
二级氮原子的量(mol％)＝(二级氮原子的mol数/(一级氮原子的mol数+二级氮原子的mol数+三级氮原子的mol数+四级氮原子的mol数))×100…式B
三级氮原子的量(mol％)＝(三级氮原子的mol数/(一级氮原子的mol数+二级氮原子的mol数+三级氮原子的mol数+四级氮原子的mol数))×100…式C
四级氮原子的量(mol％)＝(四级氮原子的mol数/(一级氮原子的mol数+二级氮原子的mol数+三级氮原子的mol数+四级氮原子的mol数))×100…式D
分支度(％)＝((三级氮原子的量(mol％)+四级氮原子的量(mol％))/(二级氮原子的量(mol％)+三级氮原子的量(mol％)+四级氮原子的量(mol％))×100…式E
＜半导体用密封组合物的制备＞
在上述所得的高分支聚乙烯亚胺1(重均分子量为40575，阳离子性官能基当量为43)的水溶液中添加水进行混合，以使得高分支聚乙烯亚胺1的浓度成为0.25质量％，获得半导体用密封组合物。
对所得的半导体用密封组合物，利用电感耦合等离子质谱装置(ICP-MS)分别测定钠的含量以及钾的含量，结果均为检测极限以下(＜1质量ppb)。
《密封性评价用试样的制作》
＜密封层的形成＞
将带有上述low-k膜的硅晶片载置于旋转涂布机上，继而于low-k膜上滴加上述半导体用密封组合物1mL后，保持23秒钟，接着，将该带有low-k膜的硅晶片以4000rpm旋转1秒钟，进而以600rpm旋转30秒后钟，进而以2000rpm旋转10秒钟来使其干燥。
通过以上操作，于low-k膜上形成上述半导体用密封组合物中所含的聚合物的层(密封层)，获得依次叠层有硅晶片、low-k膜及密封层的结构的叠层体(以下也称为“试样(Si/low-k/PEI)”)。
以下，将以上的密封层形成的操作也简称为操作“C”。
此外，“水”使用的是超纯水(密理博(Millipore)公司制造的Milli-Q水，电阻为18MΩ·cm(25℃)以下)。
＜热处理＞
作为第一发明中的去除工序，将上述试样(Si/low-k/PEI)投入炉(阿佩克斯公司制造的SPX-1120)中，于氮气(N2)环境中、压力10,000Pa的条件下，对该试样的形成有密封层(PEI)之侧实施350℃的热处理2分钟。上述温度为试样(Si/low-k/PEI)的形成有密封层(PEI)之侧的表面温度。
通过以上操作，获得密封性评价用试样。
《密封性评价》
使用上述热处理后的试样(Si/low-k/PEI)，以如下方式进行密封性评价。
密封性评价通过试样(Si/low-k/PEI)的密封层(PEI)表面中的甲苯吸附特性测定来进行。该甲苯吸附特性测定中，甲苯吸附量越少，表示防止配线材料(铜等)向Low-k膜中侵入的密封性越高。
甲苯吸附测定是使用瑟米莱伯公司制造的光学式孔隙计(PS-1200)来进行的。
测定方法是依据M.R.Baklanov、K.P.Mogilnikov、V.G.Polovinkin及F.N.Dultsey的Journal of Vacuum Science and Technology B(《真空科学与技术杂志B辑》)(2000)18，1385-1391中记载的方法来进行的。
具体而言，于温度范围23℃～26℃，将加入有试样(Si/low-k/PEI)的样品室排气至5mTorr后，将甲苯气体充分缓慢地导入至样品室中。于各压力下，利用椭圆偏光计装置当场测定low-k膜的折射率。重复该操作直至样品室内压力达到甲苯的饱和蒸气压为止。同样地，一边缓缓排出样品室内环境气体，一边以各压力进行折射率的测定。通过以上操作，求出由甲苯对low-k膜的吸附以及脱离所引起的折射率变化。进而，使用洛伦兹-洛伦茨式(Lorentz-Lorenz formula)，根据折射率的相对压力特性来求出甲苯气体吸附脱离等温线。
上述甲苯气体吸附脱离等温线是表示甲苯相对压(P/P0；此处，P表示甲苯的室温下的分压，P0表示甲苯的室温下的饱和蒸气压)、与甲苯吸附量的体积分率(甲苯的室温下的吸附体积相对于Low-k膜整体体积的比率；单位为“％”)的关系的等温线。甲苯吸附量的体积分率是使用洛伦兹-洛伦茨式，基于low-k膜的折射率来求出的。
基于上述甲苯气体吸附脱离等温线，求出甲苯相对压(P/P0)为1.0时的甲苯吸附量的体积分率(％)，基于所得的值，来评价密封性。该评价中，甲苯吸附量的体积分率(％)越小，表示密封性越高。
将评价结果示于表1中。
《硅(Si)上的密封层的厚度评价》
作为用来验证热处理后的low-k膜上的密封层的厚度的验证实验，在材质与low-k膜相近的硅(Si)上形成密封层，测定其厚度。
详细而言，上述密封性评价用试样的制作中，除了将带有low-k膜的硅晶片变更为硅晶片以外，以与上述密封性评价用试样的制作相同的方式，获得硅上的密封层的厚度评价用试样。
使用瑟米莱伯公司制造的光学式孔隙计(PS-1200)的椭圆偏光计，利用常法来测定所得试样的硅(Si)上的密封层的厚度(nm)。
将测定结果示于下述表1中。
《铜(Cu)上的密封层的厚度评价》
作为用于验证热处理后的包含铜的配线上的密封层的厚度的验证实验，于铜(Cu)基板上形成密封层，测定其厚度。
上述密封性评价用试样的制作中，除了将带有low-k膜的硅晶片变更为铜(Cu)基板以外，以与上述密封性评价用试样的制作相同的方式，获得铜(Cu)上的密封层的厚度评价用试样。
使用瑟米莱伯公司制造的光学式孔隙计(PS-1200)的椭圆偏光计，利用常法来测定所得试样的铜(Cu)上的密封层的厚度(nm)。
将测定结果示于下述表1中。
《于通孔底面露出的铜(Cu)上的密封层的厚度评价》
准备带有铜配线的试样，该试样为于硅晶片上具备设置有宽度为110nm的通孔的low-k膜以及于上述通孔的底面露出的铜(Cu)配线的构成，于该带有铜配线的试样的设置有low-k膜或通孔等之侧，以与上述密封性评价用试样的制作相同的方式，形成密封层，实施热处理。
对热处理后的带有铜配线的试样的形成有密封层之侧的表面实施Pt(铂)溅射，然后沉积碳来作为保护层，然后，使用FIB(聚焦离子束)加工装置SMI-2050(精工仪器制造)而进行薄片化(在呈现铜配线剖面的方向薄片化)，作为观察样本。
利用场发射型透射电子显微镜(FE-TEM)(JEM-2200FS，日本电子(株式会社)制造)来观察该观察样本，测定于通孔的底面露出的铜配线的密封层的厚度，结果厚度为4nm。
[实施例2～实施例3]
除了在实施例1中将热处理的压力变更为如下述表1所示以外，以与实施例1相同的方式进行各种评价。
将评价结果示于下述表1中。
[实施例4]
除了在实施例1中将密封层的形成方法变更为如下所述，且于密封层的形成与热处理之间进行以下的清洗以外，以与实施例1相同的方式进行各种评价。
将评价结果示于下述表1中。
＜密封层的形成＞
对基板(带有low-k膜的硅晶片、硅晶片或者铜基板)进行实施例1中的操作“C”后，转移至加热板上，于大气环境下、125℃进行60秒加热处理。通过以上操作，于基板上形成密封层。
下述表1中，将以上的密封层形成的操作表述为“C→B”。
＜清洗＞
一边用旋转涂布机使以上述方式形成有密封层的基板以600rpm旋转，一边在密封层上以0.1mL/秒的滴加速度滴加作为冲洗液的超纯水(液温63℃)30秒钟，清洗密封层，继而，以4000rpm旋转60秒钟而使其干燥。
对该清洗以及干燥后的基板实施与实施例1相同的热处理。
[实施例5]
除了在实施例4中将用作冲洗液的超纯水的液温变更为22℃以外，以与实施例4相同的方式进行各种评价。
将评价结果示于下述表1中。
[实施例6]
除了在实施例5中将热处理的压力以及时间变更为如下述表1所示以外，以与实施例5相同的方式进行各种评价。
将评价结果示于下述表1中。
[实施例7]
除了在实施例4中将密封层的形成与热处理之间的清洗操作变更为以下操作以外，以与实施例4相同的方式进行各种评价。
将评价结果示于下述表1中。
＜清洗＞
一边用旋转涂布机使形成有密封层的基板以600rpm旋转，一边以0.1mL/秒的滴加速度滴加作为冲洗液的柠檬酸水溶液(pH值为2，液温为22℃)30秒钟，清洗密封层，继而，以0.1mL/秒的滴加速度滴加超纯水(液温22℃)30秒钟，继而，以4000rpm旋转60秒钟而使其干燥。
[实施例8]
除了在实施例7中将柠檬酸水溶液(pH值为2，液温为22℃)变更为柠檬酸水溶液(pH值为4，液温为22℃)以外，以与实施例7相同的方式进行各种评价。
将评价结果示于下述表1中。
[实施例9]
除了在实施例7中将柠檬酸水溶液(pH值为2，液温为22℃)变更为柠檬酸水溶液(pH值为4，液温为63℃)以外，以与实施例7相同的方式进行各种评价。
将评价结果示于下述表1中。
[比较例1]
除了在实施例1中将热处理的条件变更为如下述表2所示以外，以与实施例1相同的方式进行各种评价。
将评价结果示于下述表2中。
另外，本比较例1中的于通孔的底面露出的铜配线的密封层的厚度为25nm。
[比较例2]
除了在实施例4中不进行清洗后的热处理以外，以与实施例4相同的方式进行各种评价。
将评价结果示于下述表2中。
[比较例3]
除了在实施例5中不进行清洗后的热处理以外，以与实施例5相同的方式进行各种评价。
将评价结果示于下述表2中。
[比较例4]
除了在实施例5中将热处理的条件变更为如下述表2所示以外，以与实施例1相同的方式进行各种评价。
将评价结果示于下述表2中。
[表1]
[表2]
如表1以及表2所示，实施例1～实施例9中，可在将对low-k膜的密封性以及Si上的密封层的厚度维持在某种程度的同时，使Cu上的密封层的厚度减少。
[实施例10]
《等离子处理后的密封性评价用试样的制作》
除了在实施例5中的密封性评价用试样的制作中对热处理后(作为去除工序的热处理后)的试样(Si/low-k/PEI)的密封层(PEI)侧进而实施下述条件的等离子处理以外，以与实施例5中的密封性评价用试样的制作相同的方式，制作等离子处理后的密封性评价用试样。
-等离子处理的条件-
《等离子处理后的密封性评价》
对于上述等离子处理后的密封性评价用试样，以与实施例5相同的方式进行密封性评价。
将评价结果示于下述表3中。
《硅(Si)上的密封层的厚度(热处理后)评价》
除了在上述等离子处理后的密封性评价用试样的制作中将带有low-k膜的硅晶片变更为硅晶片、以及不进行等离子处理以外，以与上述等离子处理后的密封性评价用试样的制作相同的方式，获得硅上的密封层的厚度(热处理后)评价用试样。
以与实施例5相同的方式，测定所得试样的硅(Si)上的密封层的厚度(热处理后)。
将测定结果示于下述表3中。
《铜(Cu)上的密封层的厚度(热处理后)评价》
除了在上述等离子处理后的密封性评价用试样的制作中将带有low-k膜的硅晶片变更为铜(Cu)基板、以及不进行等离子处理以外，以与上述等离子处理后的密封性评价用试样的制作相同的方式，获得铜(Cu)上的密封层的厚度(热处理后)评价用试样。
以与实施例5相同的方式，测定所得试样的铜(Cu)上的密封层的厚度(热处理后)。
将测定结果示于下述表3中。
[实施例11]
除了在实施例10中将等离子处理的处理时间(放电时间)变更为30秒钟以外，以与实施例10相同的方式进行各种评价。
将评价结果示于下述表3中。
[实施例12]
除了在实施例10中将密封层的形成以及热处理之间的清洗操作变更为以下操作以外，以与实施例10相同的方式进行各种评价。
将评价结果示于下述表3中。
＜清洗＞
一边使用旋转涂布机，使形成有密封层的基板以600rpm旋转，一边以0.1mL/秒的滴加速度滴加作为冲洗液的均苯四甲酸水溶液(pH值为2，液温为22℃)30秒钟，清洗密封层，继而，以0.1mL/秒的滴加速度滴加超纯水(液温22℃)30秒钟，继而，以4000rpm旋转60秒钟而使其干燥。
[实施例13]
除了在实施例12中将等离子处理的处理时间(放电时间)变更为30秒以外，以与实施例12相同的方式进行各种评价。
将评价结果示于下述表3中。
[表3]
如表3所示，确认到：使用均苯四甲酸作为冲洗液的实施例12以及实施例13中，与使用水作为冲洗液的实施例10以及实施例11相比较，等离子处理后的密封性高(即，密封层的耐等离子性高)。
[实施例14～实施例36]
在实施例10中，在冲洗液中添加下述表4～表6的“添加化合物的种类”栏中所示的添加化合物，以达到下述表4～表6的“添加化合物的含量”栏中所示的含量(相对于冲洗液总量的含量)，将密封层形成的操作设为下述表4～表6的“密封层形成”栏中所示的操作，且将等离子处理的使用气体由H2变更为He，除此以外，进行与实施例10相同的操作。
表4～表6的“密封层形成”栏中，“(C→B)×3”是指将上述“C→B”的操作重复3次的操作。
另外，“添加化合物的种类”栏中所示的添加化合物均为1分子内具有遮蔽活性种的部位A以及在与上述聚合物之间通过加热而形成键的部位B的至少一者的化合物。
另外，即便将等离子处理的使用气体由H2变更为He，若等离子照射时间固定，则硅上的密封层的厚度的变化也大致相等。
《FT-IR》
对硅上的密封层的厚度(热处理后)评价用试样的密封层形成面侧，使用以下的分析装置，于以下测定条件下进行FT-IR(傅立叶变换红外分光)分析。
所得的FT-IR光谱中，通过确认于1778cm-1、1738cm-1、1366cm-1附近出现的源自酰亚氨基的C＝O伸缩振动或者C-N伸缩振动的峰值的有无，来确认试样中有无酰亚胺键。
将结果示于下述表4～表6中。
～FT-IR分析装置～
红外吸收分析装置(DIGILAB Excalibur(迪吉莱伯(DIGILAB)公司制造))
～测定条件～
IR光源：空气冷却陶瓷，分束器(beamsplitter)：宽带KBr，检测器：帕耳帖(Peltier)冷却DTGS(氘化三甘氨酸硫酸酯)，测定波数范围：7500cm-1～400cm-1，分解能：4cm-1，累计次数：256，背景：使用Si裸晶，测定环境：N2(10L/min)，IR(红外线)的入射角：72°(＝Si的布鲁斯特角)
《耐等离子性》
等离子处理前(即，热处理后)以及等离子处理后中，分别以与实施例10相同的方式测定硅(Si)上的密封层的厚度。
基于测定结果，依据下述式(a)来求出由等离子处理引起的密封层的厚度变化(残膜率)。
由等离子处理引起的密封层的厚度变化＝等离子处理后的密封层的厚度/等离子处理前的密封层的厚度…式(a)
将由等离子处理引起的密封层的厚度变化的测定结果示于表4～表6中。
表4～表6中示出了将实施例16中的测定结果设为1.00时的相对值。
[表4]
[表5]
[表6]
表4～表6中的添加化合物的种类如以下所述。
-添加化合物的种类-
另外，表4～表6中，“N.D.”(No Data(无资料))表示无测定结果。
如表4～表6所示，确认了：通过使冲洗液中含有1分子内具有遮蔽活性种的部位A以及在与上述聚合物之间通过加热而形成键的部位B的至少一者的化合物(特定化合物)，可抑制由等离子处理引起的密封层的厚度变化(即，可提高密封层的耐等离子性)。
特别是在特定化合物为1分子内具有2个以上的羧基作为上述部位B且具有相邻的2个碳原子上分别结合有羧基的结构以及3个排列的碳原子中的两端的碳原子上分别结合有羧基的结构的至少一者的化合物(OPDA、BPDA、BTDA、2367NDA、1458NDA、MeA、PMDA、TMA、BcDA、MBTCA、柠檬酸)的情况，以及特定化合物为具有上述部位A以及上述部位B，且上述部位A为选自由芳香环结构、脂环结构、锰原子和硅原子所组成的组中的至少1种，上述部位B为羧基的化合物(OPDA、BPDA、BTDA、2367NDA、1458NDA、MeA、PMDA、TMA、m-PhDA、BcDA)的情况下，确认到提高耐等离子性的效果非常高。
另外，在使用含有特定化合物的冲洗液的情况下，也确认到可在将对low-k膜的密封性以及Si上的密封层的厚度维持在某种程度的同时，减少Cu上的密封层的厚度。
[实施例37～实施例38]
在实施例16以及实施例24中，通过在等离子处理前将试样加热而将等离子处理时的试样表面的温度变更为250℃，除此以外，进行与实施例16以及实施例24相同的评价。将评价结果示于下述表7中。
[表7]
如表7所示，确认到：即便在将等离子处理时的试样表面的温度设为250℃的情况下，也与实施例16以及实施例24(等离子处理时的试样表面的温度均为室温)同样地，可抑制由等离子处理引起的密封层的厚度变化(即，可提高密封层的耐等离子性)。
日本申请2012-158979以及日本申请2013-039944所公开的内容整体通过参照而并入本说明书中。
本说明书中记载的所有文献、专利申请以及技术规格通过参照而并入本说明书中，与具体且分别记载各文献、专利申请以及技术规格通过参照而并入的情况为相同程度。

Claims (15)

1.一种半导体装置的制造方法，其包括：
密封组合物赋予工序，对具备设置有凹部的层间绝缘层以及包含铜的配线的半导体基板的至少所述凹部的底面及侧面赋予半导体用密封组合物，至少于所述凹部的底面及侧面形成半导体用密封层，所述包含铜的配线的表面的至少一部分在所述凹部的底面的至少一部分上露出，所述半导体用密封组合物含有具有阳离子性官能基且重均分子量为2000～1000000的聚合物，钠及钾的含量分别以元素基准计为10质量ppb以下；以及
去除工序，于温度200℃以上425℃以下的条件下对所述半导体基板的形成有所述半导体用密封层之侧的面进行热处理，将形成于所述配线的露出面上的半导体用密封层的至少一部分去除。
2.如权利要求1所述的半导体装置的制造方法，其中，所述聚合物的阳离子性官能基当量为27～430。
3.如权利要求1或2所述的半导体装置的制造方法，其中，所述聚合物为聚乙烯亚胺或者聚乙烯亚胺衍生物。
4.如权利要求1或2所述的半导体装置的制造方法，其中，在所述密封组合物赋予工序之后且所述去除工序之前，具有利用15℃～100℃的冲洗液对至少所述凹部的侧面及底面进行清洗的清洗工序。
5.如权利要求4所述的半导体装置的制造方法，其中，所述冲洗液的温度为30℃～100℃。
6.如权利要求1或2所述的半导体装置的制造方法，其中，在所述密封组合物赋予工序之后且所述去除工序之前，具有利用25℃时的pH值为6以下的冲洗液对至少所述凹部的侧面及底面进行清洗的清洗工序。
7.如权利要求6所述的半导体装置的制造方法，其中，所述冲洗液包含1分子内具有遮蔽活性种的部位A以及部位B的至少一者的化合物，所述部位B在与所述聚合物之间通过加热而形成键。
8.一种冲洗液，其为半导体用密封层用的冲洗液，所述半导体用密封层形成于具备层间绝缘层的半导体基板的该层间绝缘层的表面，且源自具有阳离子性官能基且重均分子量为2000～1000000的聚合物，
所述冲洗液包含1分子内具有遮蔽活性种的部位A以及部位B的至少一者的化合物，所述部位B在与所述聚合物之间通过加热而形成键。
9.如权利要求8所述的冲洗液，其中，所述化合物在1分子内具有2个以上的羧基作为所述部位B并且在1分子内具有以下结构中的至少一者：于相邻的2个碳原子上分别结合有羧基的结构、以及于3个排列的碳原子中的两端的碳原子上分别结合有羧基的结构。
10.如权利要求8所述的冲洗液，其中，所述化合物具有所述部位A以及所述部位B，所述部位A为选自由芳香环结构、脂环结构、锰原子和硅原子所组成的组中的至少1种，所述部位B为羧基。
11.一种半导体装置，是通过权利要求1所述的方法制造的半导体装置，其为：在半导体基板上具备设置有凹部的层间绝缘层、设置于所述凹部的包含铜的第1配线、半导体用密封层和包含铜的第2配线，
所述半导体用密封层至少存在于所述层间绝缘层的所述凹部的侧面与所述第1配线之间，包含具有阳离子性官能基的重均分子量为2000～1000000的聚合物，
所述包含铜的第2配线的上表面构成所述凹部的底面的至少一部分，而且通过该上表面与所述第1配线电性连接；
所述第1配线与所述第2配线的连接部的所述半导体用密封层的厚度为5nm以下。
12.一种半导体装置，是使用权利要求8-10中任一项所述的冲洗液制造的半导体装置，其为：在半导体基板上具备层间绝缘层、包含铜的第1配线和半导体用密封层，
所述半导体用密封层存在于所述层间绝缘层与所述第1配线之间，包含具有阳离子性官能基的重均分子量为2000～1000000的聚合物，
所述半导体用密封层包含选自由酰亚胺键及酰胺键所组成的组中的至少1种以及选自由芳香环结构、锰原子及硅原子所组成的组中的至少1种。
13.如权利要求11或12所述的半导体装置，其中，所述聚合物的阳离子性官能基当量为27～430。
14.如权利要求11或12所述的半导体装置，其中，所述聚合物为聚乙烯亚胺或者聚乙烯亚胺衍生物。
15.如权利要求11或12所述的半导体装置，其中，所述层间绝缘层是平均细孔半径为0.5nm～3.0nm的多孔质层间绝缘层。
CN201380036029.9A 2012-07-17 2013-07-12 半导体装置及其制造方法及冲洗液 Active CN104412376B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012158979 2012-07-17
JP2012-158979 2012-07-17
JP2013-039944 2013-02-28
JP2013039944 2013-02-28
PCT/JP2013/069225 WO2014013956A1 (ja) 2012-07-17 2013-07-12 半導体装置及びその製造方法並びにリンス液

Publications (2)

Publication Number Publication Date
CN104412376A CN104412376A (zh) 2015-03-11
CN104412376B true CN104412376B (zh) 2017-02-08

Family

ID=49948785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380036029.9A Active CN104412376B (zh) 2012-07-17 2013-07-12 半导体装置及其制造方法及冲洗液

Country Status (10)

Country Link
US (1) US9780008B2 (zh)
EP (1) EP2876675B1 (zh)
JP (1) JP5968438B2 (zh)
KR (1) KR101682836B1 (zh)
CN (1) CN104412376B (zh)
IL (1) IL236569B (zh)
IN (1) IN2015DN00369A (zh)
SG (2) SG10201607504UA (zh)
TW (1) TWI602246B (zh)
WO (1) WO2014013956A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330963B2 (en) * 2011-12-20 2016-05-03 Intel Corporation Conformal low temperature hermetic dielectric diffusion barriers
KR101747582B1 (ko) * 2013-03-27 2017-06-14 미쓰이 가가쿠 가부시키가이샤 복합체의 제조 방법 및 조성물
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US10580639B2 (en) 2014-08-08 2020-03-03 Mitsui Chemicals, Inc. Sealing composition and method of manufacturing semiconductor device
JP6438747B2 (ja) * 2014-11-27 2018-12-19 三井化学株式会社 複合体の製造方法
JP6184613B2 (ja) 2014-12-17 2017-08-23 三井化学株式会社 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法
SG11201707977PA (en) * 2015-03-30 2017-10-30 Mitsui Chemicals Inc Method for manufacturing filling planarization film and method for manufacturing electronic device
WO2017086361A1 (ja) * 2015-11-16 2017-05-26 三井化学株式会社 半導体用膜組成物、半導体用膜組成物の製造方法、半導体用部材の製造方法、半導体用工程材の製造方法及び半導体装置
US10340182B2 (en) * 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
KR102084164B1 (ko) * 2018-03-06 2020-05-27 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정
KR20200078029A (ko) 2018-12-21 2020-07-01 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2023131657A (ja) * 2022-03-09 2023-09-22 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224577A (zh) * 2009-05-29 2011-10-19 三井化学株式会社 半导体用密封组合物、半导体装置及半导体装置的制造方法
JP4913269B1 (ja) * 2010-09-10 2012-04-11 三井化学株式会社 半導体装置の製造方法およびリンス液

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933120B1 (zh) 1968-06-21 1974-09-04
DE4026978A1 (de) 1990-08-25 1992-02-27 Bayer Ag Auf traegern angebrachte ein- oder mehrlagige schichtelemente und ihre herstellung
EP0534304A1 (de) 1991-09-21 1993-03-31 Hoechst Aktiengesellschaft Cycloalkylierte Polyethyleniminderivate und ihre Verwendung als Hypolipidämika
TW387936B (en) * 1997-08-12 2000-04-21 Kanto Kagaku Washing solution
US6033993A (en) * 1997-09-23 2000-03-07 Olin Microelectronic Chemicals, Inc. Process for removing residues from a semiconductor substrate
JP2001213958A (ja) 2000-02-03 2001-08-07 Nippon Shokubai Co Ltd エチレンイミン重合体およびその製造方法
FR2819635B1 (fr) * 2001-01-18 2004-01-23 St Microelectronics Sa Procede de fabrication de reseaux d'interconnexions
JP3648480B2 (ja) 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
TWI273090B (en) 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
US20040266185A1 (en) * 2003-06-30 2004-12-30 Texas Instruments Incorporated Method for reducing integrated circuit defects
JP4447433B2 (ja) * 2004-01-15 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US20060046044A1 (en) 2004-08-24 2006-03-02 Lee Chung J Porous composite polymer dielectric film
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US20060255315A1 (en) 2004-11-19 2006-11-16 Yellowaga Deborah L Selective removal chemistries for semiconductor applications, methods of production and uses thereof
KR101444468B1 (ko) 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
US7338893B2 (en) * 2005-11-23 2008-03-04 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
JP2007161784A (ja) 2005-12-09 2007-06-28 Fujifilm Corp 絶縁膜、化合物、膜形成用組成物及び電子デバイス
JP2008010630A (ja) * 2006-06-29 2008-01-17 Sharp Corp 半導体装置およびその製造方法
JP2008047831A (ja) 2006-08-21 2008-02-28 Mitsubishi Gas Chem Co Inc ドライエッチング残渣用洗浄液および洗浄法
EP2267080A1 (en) 2008-04-02 2010-12-29 Mitsui Chemicals, Inc. Composition and method for production thereof, porous material and method for production thereof, interlayer insulating film, semiconductor material, semiconductor device, and low-refractive-index surface protection film
CN102067293B (zh) 2008-06-18 2013-07-03 富士通株式会社 半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224577A (zh) * 2009-05-29 2011-10-19 三井化学株式会社 半导体用密封组合物、半导体装置及半导体装置的制造方法
JP4913269B1 (ja) * 2010-09-10 2012-04-11 三井化学株式会社 半導体装置の製造方法およびリンス液

Also Published As

Publication number Publication date
EP2876675A1 (en) 2015-05-27
EP2876675A4 (en) 2016-06-15
JP5968438B2 (ja) 2016-08-10
US20150187670A1 (en) 2015-07-02
WO2014013956A1 (ja) 2014-01-23
SG10201607504UA (en) 2016-10-28
CN104412376A (zh) 2015-03-11
TWI602246B (zh) 2017-10-11
JPWO2014013956A1 (ja) 2016-06-30
IN2015DN00369A (zh) 2015-06-12
IL236569B (en) 2018-08-30
SG11201500194UA (en) 2015-04-29
KR20150020668A (ko) 2015-02-26
TW201407684A (zh) 2014-02-16
EP2876675B1 (en) 2021-02-17
IL236569A0 (en) 2015-02-26
KR101682836B1 (ko) 2016-12-05
US9780008B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
CN104412376B (zh) 半导体装置及其制造方法及冲洗液
TWI283897B (en) Silica film forming material, silica film and method of manufacturing the same, multilayer wiring structure and method of manufacturing the same, and semiconductor device and method of manufacturing the same
KR102075905B1 (ko) 반도체용 막 조성물, 반도체용 막 조성물의 제조 방법, 반도체용 부재의 제조 방법, 반도체용 공정재의 제조 방법 및 반도체 장치
KR101638717B1 (ko) 반도체용 시일 조성물, 반도체 장치 및 그의 제조 방법, 및 폴리머 및 그의 제조 방법
KR101747582B1 (ko) 복합체의 제조 방법 및 조성물
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
CN103081076B (zh) 半导体装置的制造方法及冲洗液
CN107004599B (zh) 基板中间体、贯通通孔电极基板及贯通通孔电极形成方法
KR101923835B1 (ko) 시일 조성물, 및 반도체 장치의 제조 방법
JP2016103539A (ja) 複合体の製造方法
TWI358093B (en) Repairing damage to low-k dielectric materials usi

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant