KR20150020668A - 반도체 장치 및 그의 제조 방법, 및 린스액 - Google Patents

반도체 장치 및 그의 제조 방법, 및 린스액 Download PDF

Info

Publication number
KR20150020668A
KR20150020668A KR1020157000349A KR20157000349A KR20150020668A KR 20150020668 A KR20150020668 A KR 20150020668A KR 1020157000349 A KR1020157000349 A KR 1020157000349A KR 20157000349 A KR20157000349 A KR 20157000349A KR 20150020668 A KR20150020668 A KR 20150020668A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
wiring
semiconductor
insulating layer
layer
Prior art date
Application number
KR1020157000349A
Other languages
English (en)
Other versions
KR101682836B1 (ko
Inventor
쇼코 오노
야스히사 가야바
히로후미 다나카
가즈오 고무라
츠네지 스즈키
Original Assignee
미쓰이 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 가부시키가이샤 filed Critical 미쓰이 가가쿠 가부시키가이샤
Publication of KR20150020668A publication Critical patent/KR20150020668A/ko
Application granted granted Critical
Publication of KR101682836B1 publication Critical patent/KR101682836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/02—Polyamines
    • C08G73/0206—Polyalkylene(poly)amines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/02—Polyamines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02093—Cleaning of porous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에서는, 오목부를 갖는 층간 절연층과, 오목부의 저면의 적어도 일부에 적어도 일부가 노출되는 구리를 포함하는 배선을 구비한 반도체 기판에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 Na 및 K의 함유량이 원소 기준으로 10질량ppb 이하인 반도체용 시일 조성물을 부여하여, 적어도 오목부의 저면 및 측면에 시일층을 형성하는 공정과, 반도체 기판의 시일층이 형성된 측의 면을, 온도 200℃ 이상 425℃ 이하의 조건에서 열처리하여, 배선의 노출면 상에 형성된 시일층의 적어도 일부를 제거하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.

Description

반도체 장치 및 그의 제조 방법, 및 린스액{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME, AND RINSING FLUID}
본 발명은 반도체 장치 및 그의 제조 방법, 및 린스액에 관한 것이다.
미세화가 진행되는 반도체 장치의 분야에서, 반도체의 층간 절연층으로서 다공질 구조를 갖는 저유전율의 재료(이하, 「low-k 재료」라고 하는 경우가 있다)가 여러 가지 검토되고 있다.
이와 같은 다공질의 층간 절연층에 있어서는, 유전율을 더욱 저하시키기 위해서 공극률을 크게 하면, 배선 재료로서 매설되는 구리 등의 금속 성분이나, 플라즈마 처리에 의한 플라즈마 성분(라디칼 및 이온의 적어도 1종. 이하 동일.) 등이 반도체 층간 절연층 중의 세공에 들어가기 쉬워져, 유전율이 상승하거나, 누설 전류가 발생하거나 하는 경우가 있었다.
또한, 다공질이 아닌 층간 절연층에 있어서도, 금속 성분이나 플라즈마 성분 등이 침투하는 경우가 있어, 다공질의 층간 절연층과 마찬가지로, 유전율이 상승하거나, 누설 전류가 발생하는 경우가 있었다.
그래서, 양이온성 작용기를 갖는 폴리머를 이용하여 층간 절연층(층간 절연층이 다공질 층간 절연층인 경우에는 해당 다공질 층간 절연층에 존재하는 세공(포어))을 피복(시일)하는 기술이 검토되고 있다.
예컨대, 다공질의 층간 절연층에 대한 세공 피복성(시일성)이 우수한 반도체용 시일 조성물로서, 2 이상의 양이온성 작용기를 갖는 중량 평균 분자량 2000∼100000의 폴리머를 함유하는 반도체용 시일 조성물이 알려져 있다(예컨대, 국제 공개 제2010/137711호 팜플렛 참조).
또한, 오목부(트렌치 또는 비어)가 형성된 층간 절연층과, 트렌치 또는 비어의 저면(底面)의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 배선을 갖는 구성의 반도체 기판이 알려져 있다. 이러한 구성의 반도체 기판은, 후의 공정에서, 트렌치 또는 비어에 별도의 배선 등이 매설되고, 트렌치 또는 비어에 매설된 배선과, 그 일부가 트렌치 또는 비어의 저면에 노출되어 있었던 배선이 전기적으로 접속된다(예컨대, 국제 공개 제2009/153834호 팜플렛 참조).
그런데, 오목부(트렌치, 비어 등)가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 갖는 반도체 기판의 상기 오목부의 벽면을, 양이온성 작용기 함유 폴리머를 포함하는 반도체용 시일층에 의해서 시일하면, 이하의 문제를 일으키는 경우가 있다.
즉, 상기 반도체용 시일층은, 상기 오목부의 벽면(측면 및 저면) 중, 측면뿐만 아니라 저면에도, 즉, 저면에 노출되어 있는 배선 상에도 형성된다. 이러한 배선 상의 반도체용 시일층을 남긴 채로, 후의 공정에서 오목부에 배선을 형성하면, 오목부에 형성된 배선과, 그 일부가 오목부의 저면에 노출되어 있었던 배선의 사이에 반도체용 시일층이 끼워져 들어가, 이들 배선 사이의 전기 신호가 저해되는(배선 사이의 접속 저항이 상승하는) 경우가 있다.
한편, 이 문제를 해결하고자 하여, 오목부에 배선을 형성하기 전에, 오목부의 저면(특히, 해당 저면에 노출되어 있는 배선) 상의 반도체용 시일층을 린스액 등으로 제거하고자 하면, 오목부의 저면뿐만 아니라 오목부의 측면의 반도체용 시일층까지 제거되어 버려, 오목부의 측면에 대한 시일성이 저하되는 경우가 있다. 이 상태로 오목부에 배선을 형성하면, 형성된 배선의 재료(금속 성분)가 층간 절연층에 침입하여, 층간 절연층의 절연성이 저하되는 경우가 있다.
이상의 이유에 의해, 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 갖는 반도체 기판의 상기 오목부의 적어도 측면에 반도체용 시일층을 형성함에 있어서, 오목부의 저면에 노출되는 배선 상에는, 최대한, 반도체용 시일층을 설치하지 않도록 하는 기술이 요구되고 있다.
또한, 반도체 장치의 제조 공정에 있어서는, 반도체용 시일층이 노출된 상태로 플라즈마에 의해 반도체 장치가 클리닝되는 경우나, 플라즈마 CVD법 등으로 반도체용 시일층 상에 층을 형성하는 경우가 있다. 이 때문에, 반도체용 시일층에는 플라즈마 내성이 요구되는 경우가 있다.
본 발명(제 1 발명∼제 5 발명)은 상기에 비추어 이루어진 것으로, 이하의 목적을 달성하는 것을 과제로 한다.
즉, 제 1 발명의 목적은, 층간 절연층에 설치된 오목부의 저면에 노출되어 있는 배선 상으로의 반도체용 시일층의 형성을 억제하면서, 상기 오목부의 적어도 측면에 반도체용 시일층을 형성할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
또한, 제 2 발명의 목적은, 배선의 노출면 상의 반도체용 시일층을 효과적으로 제거할 수 있는 린스액을 제공하는 것이다.
또한, 제 3 발명의 목적은, 반도체용 시일층의 플라즈마 내성을 향상시킬 수 있는 린스액을 제공하는 것이다.
또한, 제 4 발명의 목적은, 층간 절연층으로의 배선 재료(예컨대 구리)의 확산이 억제되고, 또한, 배선 사이의 접속부에서의 접속 저항의 상승이 억제된 반도체 장치를 제공하는 것이다.
또한, 제 5 발명의 목적은, 반도체용 시일층의 플라즈마 내성이 향상된 반도체 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 구체적 수단은 이하와 같다.
<1> 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 구비한 반도체 기판의 적어도 상기 오목부의 저면 및 측면에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인 반도체용 시일 조성물을 부여하여, 적어도 상기 오목부의 저면 및 측면에 반도체용 시일층을 형성하는 시일 조성물 부여 공정과, 상기 반도체 기판의 상기 반도체용 시일층이 형성된 측의 면을, 온도 200℃ 이상 425℃ 이하의 조건에서 열처리하여, 상기 배선의 노출면 상에 형성된 반도체용 시일층의 적어도 일부를 제거하는 제거 공정을 갖는, 반도체 장치의 제조 방법이다.
본 명세서 중에서는, 상기 <1>에 기재된 반도체 장치의 제조 방법을 「제 1 발명에 따른 반도체 장치의 제조 방법」이라고도 한다.
제 1 발명에 따른 반도체 장치의 제조 방법에 의하면, 층간 절연층에 설치된 오목부의 저면에 노출되어 있는 배선 상으로의 반도체용 시일층의 형성을 억제하면서, 상기 오목부의 적어도 측면에 반도체용 시일층을 형성할 수 있다.
<2> 상기 폴리머는, 양이온성 작용기 당량이 27∼430인, <1>에 기재된 반도체 장치의 제조 방법이다.
<3> 상기 폴리머가 폴리에틸렌이민 또는 폴리에틸렌이민 유도체인, <1> 또는 <2>에 기재된 반도체 장치의 제조 방법이다.
<4> 상기 시일 조성물 부여 공정의 후이면서 상기 제거 공정 전에, 15℃∼100℃의 린스액으로 적어도 상기 오목부의 측면 및 저면을 세정하는 세정 공정을 갖는, <1>∼<3> 중 어느 하나에 기재된 반도체 장치의 제조 방법이다.
<5> 상기 린스액의 온도가 30℃∼100℃인, <4>에 기재된 반도체 장치의 제조 방법이다.
<6> 상기 시일 조성물 부여 공정의 후이면서 상기 제거 공정 전에, 25℃에서의 pH가 6 이하인 린스액으로 적어도 상기 오목부의 측면 및 저면을 세정하는 세정 공정을 갖는, <1>∼<5> 중 어느 하나에 기재된 반도체 장치의 제조 방법이다.
<7> 상기 린스액이, 1분자 내에, 활성종을 차폐하는 부위 A, 및 상기 폴리머와의 사이에서 가열에 의해 결합을 형성하는 부위 B 중 적어도 한쪽을 갖는 화합물을 포함하는, <6>에 기재된 반도체 장치의 제조 방법이다.
<8> <1>∼<7> 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서의 상기 시일 조성물 부여 공정에서 형성된 반도체용 시일층의 적어도 일부의 제거에 이용되고, 25℃에서의 pH가 6 이하인, 린스액이다.
본 명세서 중에서는, 상기 <8>에 기재된 린스액을 「제 2 발명에 따른 린스액」이라고도 한다.
제 2 발명에 따른 린스액에 의하면, 배선의 노출면 상의 반도체용 시일층을 효과적으로 제거할 수 있다.
제 2 발명에 따른 린스액은, 제 1 발명에 있어서의 반도체용 시일층의 적어도 일부의 제거에 이용되는 린스액이다.
<9> 층간 절연층을 구비한 반도체 기판의 해당 층간 절연층의 표면에 형성된, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머에서 유래하는 반도체용 시일층용의 린스액으로서, 1분자 내에, 활성종을 차폐하는 부위 A, 및 상기 폴리머와의 사이에서 가열에 의해 결합을 형성하는 부위 B 중 적어도 한쪽을 갖는 화합물을 포함하는, 린스액이다.
본 명세서 중에서는, 상기 <9>에 기재된 린스액을 「제 3 발명에 따른 린스액」이라고도 한다.
제 3 발명에 따른 린스액에 의하면, 반도체용 시일층의 플라즈마 내성을 향상시킬 수 있다.
<10> 상기 화합물이, 1분자 내에, 상기 부위 B로서 카복실기를 2개 이상 갖고, 또한 1분자 내에, 이웃하는 2개의 탄소 원자의 각각에 카복실기가 결합한 구조, 및 3개 나열된 탄소 원자 중의 양단의 탄소 원자의 각각에 카복실기가 결합한 구조 중 적어도 한쪽을 갖는, <9>에 기재된 린스액이다.
<11> 상기 화합물이, 상기 부위 A 및 상기 부위 B를 갖고, 상기 부위 A가, 방향환 구조, 지환 구조, 망간 원자 및 규소 원자로 이루어지는 군으로부터 선택되는 적어도 하나이며, 상기 부위 B가 카복실기인, <9>에 기재된 린스액이다.
<12> 반도체 기판 상에, 오목부가 설치된 층간 절연층과, 상기 오목부에 설치된 구리를 포함하는 제 1 배선과, 적어도 상기 층간 절연층의 상기 오목부의 측면과 상기 제 1 배선 사이에 존재하는, 양이온성 작용기를 갖는 중량 평균 분자량 2000∼1000000의 폴리머를 포함하는 반도체용 시일층과, 상면이 상기 오목부의 저면의 적어도 일부를 구성함과 함께, 해당 상면에서 상기 제 1 배선과 전기적으로 접속되어 있는, 구리를 포함하는 제 2 배선을 구비하고, 상기 제 1 배선과 상기 제 2 배선의 접속부에서의 상기 반도체용 시일층의 두께가 5nm 이하인, 반도체 장치이다.
본 명세서 중에서는, 상기 <12>에 기재된 반도체 장치를 「제 4 발명에 따른 반도체 장치」라고도 한다.
제 4 발명에 따른 반도체 장치에 의하면, 층간 절연층으로의 배선 재료(예컨대 구리)의 확산이 억제되고, 또한, 배선 사이의 접속부에서의 접속 저항의 상승이 억제된다.
제 4 발명에 따른 반도체 장치는, 공지된 반도체 장치의 제조 방법으로는 제조할 수 없고, 제 1 발명에 따른 반도체 장치의 제조 방법에 의해서 비로소 제조되는 것이다.
<13> 반도체 기판 상에, 층간 절연층과, 구리를 포함하는 제 1 배선과, 상기 층간 절연층과 상기 제 1 배선 사이에 존재하는, 양이온성 작용기를 갖는 중량 평균 분자량 2000∼1000000의 폴리머를 포함하는 반도체용 시일층을 구비하고, 상기 반도체용 시일층이, 이미드 결합 및 아마이드 결합으로 이루어지는 군으로부터 선택되는 적어도 하나, 및 방향환 구조, 망간 원자 및 규소 원자로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는, 반도체 장치이다.
본 명세서 중에서는, 상기 <13>에 기재된 반도체 장치를 「제 5 발명에 따른 반도체 장치」라고도 한다.
제 5 발명에 따른 반도체 장치에 의하면, 반도체용 시일층의 플라즈마 내성이 향상된다.
제 5 발명에 따른 반도체 장치는, 공지된 반도체 장치의 제조 방법으로는 제작할 수 없고, 제 3 발명에 따른 린스액을 이용하는 것에 의해서 비로소 제작되는 것이다.
<14> 상기 폴리머는, 양이온성 작용기 당량이 27∼430인, <12> 또는 <13>에 기재된 반도체 장치이다.
<15> 상기 폴리머가 폴리에틸렌이민 또는 폴리에틸렌이민 유도체인, <12>∼<14> 중 어느 하나에 기재된 반도체 장치이다.
<16> 상기 층간 절연층은, 평균 세공 반경이 0.5nm∼3.0nm인 다공질 층간 절연층인, <12>∼<15> 중 어느 하나에 기재된 반도체 장치이다.
제 1 발명에 의하면, 층간 절연층에 설치된 오목부의 저면에 노출되어 있는 배선 상으로의 반도체용 시일층의 형성을 억제하면서, 상기 오목부의 적어도 측면에 반도체용 시일층을 형성할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 제 2 발명에 의하면, 배선의 노출면 상의 반도체용 시일층을 효과적으로 제거할 수 있는 린스액을 제공할 수 있다.
또한, 제 3 발명에 의하면, 반도체용 시일층의 플라즈마 내성을 향상시킬 수 있는 린스액을 제공할 수 있다.
또한, 제 4 발명에 의하면, 층간 절연층으로의 배선 재료(예컨대 구리)의 확산이 억제되고, 또한 배선 사이의 접속부에서의 접속 저항의 상승이 억제된 반도체 장치를 제공할 수 있다.
또한, 제 5 발명에 의하면, 반도체용 시일층의 플라즈마 내성이 향상된 반도체 장치를 제공할 수 있다.
도 1은 제 1 발명에 따른 반도체 장치의 제조 방법의 일례에 있어서의, 시일 조성물 부여 공정 전의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 2는 제 1 발명에 따른 반도체 장치의 제조 방법의 일례에 있어서의, 시일 조성물 부여 공정 후의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 3은 제 1 발명에 따른 반도체 장치의 제조 방법의 일례에 있어서의, 제거 공정 후의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 4는 제 4 발명에 따른 반도체 장치의 일례에 있어서의, 반도체 장치의 단면을 모식적으로 나타내는 개략 단면도이다.
이하, 본 발명(제 1 발명∼제 5 발명)에 대하여 상세히 설명한다.
≪제 1 발명에 따른 반도체 장치의 제조 방법≫
제 1 발명에 따른 반도체 장치의 제조 방법(이하, 「제 1 발명에 따른 제조 방법」이라고도 한다)은, 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 구비한 반도체 기판의 적어도 상기 오목부의 저면 및 측면에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인 반도체용 시일 조성물을 부여하여, 적어도 상기 오목부의 저면 및 측면에 반도체용 시일층을 형성하는 시일 조성물 부여 공정과, 상기 반도체 기판의 상기 반도체용 시일층이 형성된 측의 면을, 온도 200℃ 이상 425℃ 이하의 조건에서 열처리하여, 상기 배선의 노출면 상에 형성된 반도체용 시일층의 적어도 일부를 제거하는 제거 공정을 갖는다. 제 1 발명에 따른 제조 방법은, 필요에 따라 그 밖의 공정을 갖고 있어도 좋다.
제 1 발명에 따른 제조 방법에 의하면, 층간 절연층에 설치된 오목부의 저면에 노출되어 있는 배선 상으로 반도체용 시일층의 형성을 억제하면서, 상기 오목부의 측면에 반도체용 시일층을 형성할 수 있다.
이러한 효과가 얻어지는 이유는 이하와 같이 추측되지만, 제 1 발명은 이하의 이유에 의해서는 한정되는 것은 아니다.
즉, 제 1 발명에 따른 제조 방법에서는, 상기 시일 조성물 부여 공정에 의해, 층간 절연층의 적어도 오목부의 저면 및 측면에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머의 양이온성 작용기가 다점(多點) 흡착되어, 오목부의 측면 및 저면(층간 절연층이 다공질의 층간 절연층인 경우에는, 해당 다공질의 층간 절연층의 오목부의 측면 및 저면에 존재하는 세공(포어))이, 상기 폴리머를 포함하는 반도체용 시일층(이하, 「시일층」이나 「폴리머층」이라고도 한다)에 의해서 피복된다.
이 시일층은, 층간 절연층에 대하여 우수한 시일성을 나타낸다. 예컨대, 오목부의 측면에 형성된 시일층에 의해, 후의 공정에서 상기 오목부에 배선이 형성되었을 때의, 층간 절연층으로의 배선의 성분(금속 성분 등)의 확산이 억제된다. 게다가, 상기 폴리머가 형성하는 시일층은 박층(예컨대, 5nm 이하)이기 때문에, 오목부에 배선을 설치했을 때에, 오목부에 형성되는 배선과 층간 절연층의 밀착성이 우수하고, 또한 비유전율의 변화가 억제된다.
또, 제 1 발명에 따른 제조 방법에서는, 상기 제거 공정에 의해, 상기 오목부의 저면 중, 구리를 포함하는 배선의 노출면 상에 형성된 시일층이, 상기 노출면 이외의 부분(예컨대, 상기 오목부의 측면)에 형성된 시일층보다도 우선적으로(바람직하게는 선택적으로) 제거된다. 이 이유는 분명하지는 않지만, 상기 조건의 열처리에 의해, 배선에 포함되는 구리의 촉매 작용이 발현되고, 이 촉매 작용에 의해서, 상기 배선 상의 시일층에 포함되는 폴리머가 분해되기 때문이라고 추측된다.
또, 이 제거 공정 후에도, 상기 노출면 이외의 부분(예컨대 오목부의 측면)의 시일층은 충분히 잔존하기 때문에, 잔존한 시일층에 의해, 층간 절연층에 대한 우수한 시일성이 유지된다.
다음으로, 제 1 발명에 따른 제조 방법의 일례에 대하여, 도면을 참조하면서 설명하지만, 제 1 발명은 이하의 일례에 한정되는 것은 아니다. 도면(도 1∼도 4)에서는, 제 1 발명에 있어서 필수적이지는 않은 구성(예컨대 에칭 스토퍼층 등)에 대해서는 도시를 생략하고 있다. 또한, 이하에서는, 동일 부재에는 동일 부호를 붙여, 중복된 설명을 생략하는 경우가 있다.
도 1은 시일 조성물 부여 공정 전의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 1에 나타내는 바와 같이, 반도체 기판(10) 상에, 제 1 층간 절연층(14)과, 제 1 층간 절연층(14)보다도 하층측(반도체 기판(10)에 가까운 측)에 배치된 제 2 층간 절연층(12)과, 제 2 층간 절연층(12)에 매설된 배선(20)이 설치되어 있다. 배선(20)은 적어도 구리를 포함하고 있다.
제 1 층간 절연층(14)에는, 드라이 에칭 등의 에칭에 의해 미리 오목부(16)가 설치되어 있고, 오목부(16)의 저면의 적어도 일부에는, 배선(20)이 노출되어 있다. 즉, 오목부(16)의 저면의 적어도 일부는, 배선(20)의 노출면(20a)에 의해서 구성되어 있다.
단, 제 1 발명에 있어서의 시일 조성물 부여 공정 전의 반도체 기판은, 이 일례에 한정되는 것은 아니다.
예컨대, 오목부(16)의 측면의 적어도 일부에는, 배리어층 등이 설치되어 있어도 좋다.
또한, 제 1 층간 절연층(14)과 제 2 층간 절연층(12) 사이에는, 에칭 스토퍼층 등의 다른 층이 존재하고 있어도 좋다. 또한, 제 1 층간 절연층(14)과 제 2 층간 절연층(12)이 일체로 되어 하나의 층간 절연층을 구성하고 있어도 좋다.
또한, 도 1에 나타내는 오목부(16)의 단면 형상은, 2종의 깊이를 가지는(계단 형상의) 단면 형상으로 되어 있지만, 제 1 발명에 있어서의 오목부의 단면 형상은 이 일례에 한정되지 않고, 1종만의 깊이를 가지는(즉, 깊이가 일정한) 단면 형상이어도 좋고, 3종 이상의 깊이를 가지는 단면 형상이어도 좋다. 또한, 층간 절연층에는, 상기 오목부(16)에 더하여, 상기 오목부(16)와는 최심부의 깊이가 다른 별도의 오목부가 설치되어 있어도 좋다.
또한, 반도체 기판(10)과 배선(20) 및 제 2 층간 절연층(12) 사이에는, 필요에 따라, 트랜지스터 등의 반도체 회로 등이 설치되어 있어도 좋다.
도 2는 시일 조성물 부여 공정 후의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 2에 나타내는 바와 같이, 시일 조성물 부여 공정에서는, 도 1에 나타낸 반도체 기판(10)의 제 1 층간 절연층(14) 등이 설치된 측에 반도체용 시일 조성물이 부여되어, 적어도 오목부(16)의 저면 및 측면에, 반도체용 시일층으로서 시일층(30)이 형성된다. 이 때, 시일층(30)은, 배선(20)의 노출면(20a) 상에도 형성된다.
도 3은 제거 공정 후의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
제거 공정에서는, 도 2에 나타낸 시일 조성물 부여 공정 후의 반도체 기판의 시일층(30)이 형성된 측의 면을, 온도 200℃ 이상 425℃ 이하의 조건에서 열처리하는 것에 의해, 배선(20)의 노출면(20a) 상의 반도체용 시일층이 제거된다. 여기서, 노출면(20a) 상의 반도체용 시일층은, 모두가 제거될 필요는 없고, 후의 공정에서 오목부(16)에 매설되는 배선(예컨대, 후술하는 도 4 중의 제 1 배선(40))과 배선(20)의 접속 저항을 상승시키지 않는 정도로 제거되면 된다.
이상과 같이, 제거 공정에 의해, 오목부(16)의 측면의 시일층(30)을 남기면서, 배선(20) 상의 시일층의 적어도 일부를 제거할 수 있다.
이것에 의해, 오목부(16)의 측면의 적어도 측면에 시일층(30)을 구비함과 함께, 배선(20) 상으로의 반도체용 시일층의 형성이 억제된 반도체 장치(100)가 제조된다.
이상, 제 1 발명에 따른 제조 방법의 일례를 나타내었지만, 제 1 발명은 이 일례에 한정되는 것은 아니다.
예컨대, 후술하는 바와 같이, 시일 조성물 부여 공정과 제거 공정 사이에는, 적어도 오목부(16)의 측면 및 저면을, 린스액으로 세정하는 세정 공정이 마련되어 있는 것이 바람직하다. 이것에 의해, 배선 상의 시일층의 제거성이 더욱 향상된다.
또한, 제 1 발명에 따른 제조 방법은, 제거 공정 후에 마련되는, 오목부에 배선을 매설하는 배선 형성 공정 등 그 밖의 공정을 갖고 있어도 좋다.
다음으로, 제 1 발명에 따른 제조 방법의 각 공정에 대하여 상술한다.
<시일 조성물 부여 공정>
제 1 발명에 있어서의 시일 조성물 부여 공정은, 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 구비한 반도체 기판의 적어도 상기 오목부의 저면 및 측면에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인 반도체용 시일 조성물을 부여하여, 적어도 상기 오목부의 저면 및 측면에 반도체용 시일층을 형성하는 공정이다.
상기 반도체 기판으로서는, 통상 이용되는 반도체 기판이면 제한 없이 이용할 수 있지만, 구체적으로는 실리콘 웨이퍼나, 실리콘 웨이퍼 상에 트랜지스터 등의 회로가 형성된 것을 이용할 수 있다.
이 반도체 기판 상에는, 적어도, 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선이 설치되어 있다.
상기 층간 절연층의 적어도 일부는, 다공질 층간 절연층인 것이 바람직하다.
이러한 형태에서는, 다공질 층간 절연층의 세공을 상기 반도체용 시일 조성물에 의해서 피복할 수 있기 때문에, 세공으로의 금속 성분(구리 등)의 침입에 의해 생기는 경우가 있는, 유전율의 상승이나 누설 전류의 발생을 보다 억제할 수 있다.
또, 상기 다공질 층간 절연층은, 다공질 실리카를 포함하고, 그 표면(바람직하게는, 오목부의 측면 등, 반도체용 시일 조성물이 부여되는 면)에 상기 다공질 실리카에서 유래하는 실란올 잔기를 갖는 것이 바람직하다. 이 실란올 잔기와 상기 폴리머에 포함되는 양이온성 작용기가 상호 작용하는 것에 의해, 상기 폴리머에 의한 세공 피복성이 보다 향상된다.
상기 다공질 층간 절연층에 있어서의 세공 반경(포어 반경)에는 특별히 한정은 없지만, 상기 반도체용 시일층에 의한 시일성의 효과를 보다 효과적으로 발휘하는 관점에서, 상기 세공 반경은, 0.5∼3.0nm가 바람직하고, 1.0∼2.0nm가 보다 바람직하다.
상기 다공질 실리카로서는, 반도체 장치의 층간 절연층에 통상 이용되는 다공질 실리카를 특별히 제한 없이 이용할 수 있다. 예컨대, 국제 공개 제91/11390호 팜플렛에 기재된 실리카 겔과 계면활성제 등을 이용하여, 밀봉한 내열성 용기 내에서 수열(水熱) 합성하는 유기 화합물과 무기 화합물의 자기 조직화를 이용한 균일한 메소세공을 가지는 산화물이나, Nature지, 1996년, 379권(703페이지) 또는 Supramolecular Science지, 1998년, 5권(247페이지 등)에 기재된 알콕시실레인류의 축합물과 계면활성제로 제조되는 다공질 실리카 등을 들 수 있다.
상기 다공질 실리카로서는, 국제 공개 제2009/123104호 팜플렛이나 국제 공개 제2010/137711호 팜플렛에 기재된 다공질 실리카(예컨대, 특정한 실록세인 화합물을 포함하는 조성물을 이용하여 형성된 다공질 실리카)를 이용하는 것도 바람직하다.
다공질 층간 절연층은, 예컨대, 상기의 다공질 실리카의 형성용 조성물을 반도체 기판 상에 도포한 후, 적절히 가열 처리 등을 행하는 것에 의해 형성할 수 있다.
상기 층간 절연층에 설치된 오목부는, 에칭 등에 의해서 층간 절연층에 형성된 오목부(공극)이다. 상기 오목부는, 후의 공정에서, 예컨대 배선 재료를 매설하기 위해서 설치되는 것이다. 상기 오목부의 구체예로서는, 트렌치, 비어 등을 들 수 있다.
상기 오목부의 폭은, 예컨대 10nm∼32nm로 할 수 있다.
한편, 오목부의 저면이란, 오목부의 벽면 중, 오목부의 최심부에 위치하는 면(즉, 반도체 기판 표면으로부터의 거리가 가장 가까운 면)으로서, 반도체 기판 표면과 대략 평행한 면을 가리킨다. 또한, 오목부의 측면이란, 오목부의 벽면 중, 상기 저면 이외의 면을 가리킨다.
후술하는 바와 같이, 오목부의 저면 및 측면에 반도체용 시일 조성물을 부여함으로써, 후의 공정에서 배선 재료를 오목부에 매설할 때에, 배선 재료를 구성하는 성분이 상기 다공질 층간 절연층의 구멍부로 확산되는 것을 효과적으로 억제할 수 있어, 유용하다.
상기 층간 절연층에 오목부를 형성하는 공정은, 통상 이용되는 반도체 장치의 제조 프로세스 조건에 따라서 행할 수 있다. 예컨대, 층간 절연층 상에, 하드 마스크와 포토레지스트를 형성하여, 포토레지스트의 패턴대로 에칭함으로써, 원하는 패턴을 갖는 오목부를 형성할 수 있다. 또한 전술한 바와 같이 다공질 층간 절연층이 다공질 실리카를 포함하는 경우, 오목부의 형성에 수반하여 다공질 실리카의 표면이 깎이기 때문에, 상기 표면의 실란올기의 밀도가 증가하는 경향이 있다.
상기 반도체 기판에는, 구리를 포함하는 배선이 설치되어 있고, 이 배선의 표면의 적어도 일부가, 상기 오목부의 저면의 적어도 일부에 노출되어 있다. 즉, 오목부의 저면의 적어도 일부는, 구리를 포함하는 배선의 노출면으로 되어 있다. 해당 노출면에 의해, 해당 노출면을 갖는 배선과, 후의 공정에서 오목부에 매설되는 배선이 전기적으로 접속된다.
제 1 발명에 있어서의 구리를 포함하는 배선(예컨대, 후술하는 제 1 배선 및 제 2 배선을 포함한다)은, 구리를 주성분으로서 포함하는 것이 바람직하다.
여기서, 주성분이란, 함유 비율(원자%)이 가장 높은 성분을 가리킨다.
상기 함유 비율은 50원자% 이상이 바람직하고, 80원자% 이상이 바람직하고, 90원자% 이상이 바람직하다.
상기 배선에는, 필요에 따라, 그 밖의 원소(예컨대, Ta, Ti, Mn, Co, W, Ru, N)가 포함되어 있어도 좋다.
상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선(예컨대, 후술하는 제 2 배선)도, 후의 공정에서 오목부에 매설되는 배선(예컨대, 후술하는 제 1 배선)도, 공지된 프로세스 조건에 따라서 형성할 수 있다. 예컨대, 실리콘 웨이퍼 상에 직접, 또는 상기의 오목부가 형성된 층간 절연층 상에, 메탈 CVD법, 스퍼터링법 또는 전해 도금법에 의해 구리 배선을 형성하고, 케미컬 메카니컬 폴리싱(CMP)에 의해 막을 평활화한다. 또한, 필요하면, 그 막의 표면에 캡막(cap film)을 형성하고, 이어서 하드 마스크를 형성하여, 층간 절연층의 형성 및 배선 형성 공정을 반복함으로써 다층화할 수 있다.
전술한 반도체 기판(반도체 장치)의 구성에 대해서는, 예컨대, 국제 공개 제2009/153834호 팜플렛(특히, 단락 0040∼0041, 도 2E)에 기재된 반도체 장치의 구성을 참조할 수도 있다.
(반도체용 시일 조성물)
상기 반도체용 시일 조성물은, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하이다.
상기 폴리머는, 양이온성 작용기의 적어도 1종을 갖는 것이지만, 필요에 따라, 음이온성 작용기나 비이온성 작용기를 추가로 갖고 있어도 좋다. 또한 상기 폴리머는, 양이온성 작용기를 갖는 반복 단위 구조를 갖는 것이어도 좋고, 또한 특정한 반복 단위 구조를 가지지 않고, 폴리머를 구성하는 모노머가 분기적으로 중합하여 형성되는 랜덤한 구조를 갖는 것이어도 좋다. 제 1 발명에 있어서는, 금속 성분의 확산 억제의 관점에서, 상기 폴리머는 특정한 반복 단위 구조를 가지지 않고, 폴리머를 구성하는 모노머가 분기적으로 중합되어 형성되는 랜덤한 구조를 갖는 것인 것이 바람직하다.
상기 양이온성 작용기는, 양전하를 띨 수 있는 작용기이면 특별히 제한은 없다. 예컨대, 아미노기, 4급 암모늄기 등을 들 수 있다. 그 중에서도 금속 성분의 확산 억제의 관점에서, 1급 아미노기 및 2급 아미노기로부터 선택된 적어도 1종인 것이 바람직하다.
또한, 상기 비이온성 작용기는, 수소 결합 수용기여도, 수소 결합 공여기여도 좋다. 예컨대, 하이드록시기, 카보닐기, 에터 결합 등을 들 수 있다.
또 상기 음이온성 작용기는, 음전하를 띨 수 있는 작용기이면 특별히 제한은 없다. 예컨대, 카복실산기, 설폰산기, 황산기 등을 들 수 있다.
상기 폴리머는, 1분자 중에 양이온성 작용기를 가짐으로써, 금속 성분의 확산을 억제할 수 있다. 또한, 금속 성분의 확산 억제의 관점에서, 양이온 밀도가 높은 폴리머인 것이 바람직하다. 구체적으로는, 양이온성 작용기 당량이, 27∼430인 것이 바람직하고, 43∼430인 것이 보다 바람직하고, 200∼400인 것이 특히 바람직하다.
또, 다공질의 층간 절연층의 표면을 공지된 방법, 예컨대, 국제 공개 제04/026765호 팜플렛 , 국제 공개 제06/025501호 팜플렛 등에 기재된 방법으로 소수화 처리한 경우는, 상기 표면의 극성기의 밀도가 감소하기 때문에, 200∼400인 것도 또한 바람직하다.
여기서, 양이온성 작용기 당량이란, 양이온성 작용기당 중량 평균 분자량을 의미하고, 폴리머의 중량 평균 분자량(Mw)을, 1분자에 상당하는 폴리머가 포함하는 양이온성 작용기수(n)로 나누어 얻어지는 값(Mw/n)이다. 이 양이온성 작용기 당량이 클수록 양이온성 작용기의 밀도가 낮고, 한편 양이온성 작용기 당량이 작을수록 양이온성 작용기의 밀도가 높다.
제 1 발명에 있어서의 폴리머가, 양이온성 작용기를 갖는 반복 단위 구조(이하, 「특정 단위 구조」라고 하는 경우가 있다)를 갖는 것인 경우, 상기 양이온성 작용기는, 특정 단위 구조에 있어서, 주쇄의 적어도 일부로서 포함되어 있어도, 측쇄의 적어도 일부로서 포함되어 있어도 좋고, 또 주쇄의 적어도 일부 및 측쇄의 적어도 일부로서 포함되어 있어도 좋다.
또, 상기 특정 단위 구조가 양이온성 작용기를 2 이상 포함하는 경우, 2 이상의 양이온성 작용기는 동일해도 상이해도 좋다.
또한 상기 양이온성 작용기는, 다공질 층간 절연층의 표면에 존재하는 양이온성 작용기의 흡착점(예컨대, 실란올 잔기) 사이의 평균 거리에 대한, 특정 단위 구조의 주쇄 길이의 비(이하, 「양이온성 작용기 사이의 상대 거리」라고 하는 경우가 있다)가, 0.08∼1.2가 되도록 포함되어 있는 것이 바람직하고, 0.08∼0.6이 되도록 포함되어 있는 것이 보다 바람직하다. 이러한 태양이므로 폴리머가 다공질 층간 절연층의 표면에 보다 효율적으로 다점 흡착되기 쉬워진다.
제 1 발명에 있어서, 상기 특정 단위 구조는, 층간 절연층으로의 흡착성의 관점에서, 분자량이 30∼500인 것이 바람직하고, 40∼200인 것이 보다 바람직하다. 한편, 특정 단위 구조의 분자량이란, 특정 단위 구조를 구성하는 모노머의 분자량을 의미한다.
제 1 발명에 있어서의 특정 단위 구조는, 층간 절연층으로의 흡착성의 관점에서, 양이온성 작용기 사이의 상대 거리가 0.08∼1.2이고, 분자량이 30∼500인 것이 바람직하고, 양이온성 작용기 사이의 상대 거리가 0.08∼0.6이고, 분자량이 40∼200인 것이 보다 바람직하다.
제 1 발명에 있어서, 양이온성 작용기를 포함하는 특정 단위 구조로서, 구체적으로는, 에틸렌이민에서 유래하는 단위 구조, 알릴아민에서 유래하는 단위 구조, 다이알릴 다이메틸 암모늄염에서 유래하는 단위 구조, 바이닐피리딘에서 유래하는 단위 구조, 라이신에서 유래하는 단위 구조, 메틸바이닐피리딘에서 유래하는 단위 구조, p-바이닐피리딘에서 유래하는 단위 구조 등을 들 수 있다. 그 중에서도, 층간 절연층으로의 흡착성의 관점에서, 에틸렌이민에서 유래하는 단위 구조 및 알릴아민에서 유래하는 단위 구조 중 적어도 한쪽인 것이 바람직하다.
또한, 상기 폴리머는, 비이온성 작용기를 포함하는 단위 구조 및 음이온성 작용기를 포함하는 단위 구조 중 적어도 1종을 추가로 포함하고 있어도 좋다.
상기 비이온성 작용기를 포함하는 단위 구조로서, 구체적으로는, 바이닐 알코올에서 유래하는 단위 구조, 알킬렌 옥사이드에서 유래하는 단위 구조, 바이닐 피롤리돈에서 유래하는 단위 구조 등을 들 수 있다.
또, 음이온성 작용기를 포함하는 단위 구조로서, 구체적으로는, 스타이렌설폰산에서 유래하는 단위 구조, 바이닐황산에서 유래하는 단위 구조, 아크릴산에서 유래하는 단위 구조, 메타크릴산에서 유래하는 단위 구조, 말레산에서 유래하는 단위 구조, 푸마르산에서 유래하는 단위 구조 등을 들 수 있다.
제 1 발명에 있어서, 상기 폴리머가 특정 단위 구조를 2종 이상 포함하는 경우, 각각의 특정 단위 구조는, 함유하는 극성기의 종류 또는 수, 분자량 등의 어느 것인가가 다르면 된다. 또한 상기 2종 이상의 특정 단위 구조는, 블록 코폴리머로서 포함되어 있어도, 랜덤 코폴리머로서 포함되어 있어도 좋다.
또한, 상기 폴리머는 상기 특정 단위 구조 이외의 반복 단위 구조(이하, 「제 2 단위 구조」라고 하는 경우가 있다)의 적어도 1종을 추가로 포함하고 있어도 좋다. 상기 폴리머가 제 2 단위 구조를 포함하는 경우, 특정 단위 구조와 제 2 단위 구조는, 블록 코폴리머로서 포함되어 있어도, 랜덤 코폴리머로서 포함되어 있어도 좋다.
상기 제 2 단위 구조로서는, 상기 특정 단위 구조를 구성하는 모노머와 중합 가능한 모노머에서 유래하는 단위 구조이면 특별히 제한은 없다. 예컨대, 올레핀에서 유래하는 단위 구조 등을 들 수 있다.
또한, 제 1 발명에 있어서의 폴리머가, 특정한 반복 단위 구조를 가지지 않고, 폴리머를 구성하는 모노머가 분기적으로 중합하여 형성되는 랜덤한 구조를 갖는 것인 경우, 상기 양이온성 작용기는, 주쇄의 적어도 일부로서 포함되어 있어도, 측쇄의 적어도 일부로서 포함되어 있어도 좋고, 또, 주쇄의 적어도 일부 및 측쇄의 적어도 일부로서 포함되어 있어도 좋다.
이러한 폴리머를 구성할 수 있는 모노머로서는, 예컨대, 에틸렌이민 및 그의 유도체를 들 수 있다.
제 1 발명에 있어서의 양이온성 작용기를 포함하는 폴리머로서 구체적으로는, 폴리에틸렌이민(PEI), 폴리알릴아민(PAA), 폴리다이알릴다이메틸암모늄(PDDA), 폴리바이닐피리딘(PVP), 폴리라이신, 폴리메틸피리딜바이닐(PMPyV), 프로톤화 폴리(p-피리딜바이닐렌)(R-PHPyV), 및 이들의 유도체를 들 수 있다. 그 중에서도, 폴리에틸렌이민(PEI) 또는 그의 유도체, 폴리알릴아민(PAA) 등이 바람직하고, 보다 바람직하게는 폴리에틸렌이민(PEI) 또는 그의 유도체이다.
폴리에틸렌이민(PEI)은, 일반적으로는 에틸렌이민을 통상 이용되는 방법으로 중합하는 것에 의해 제조할 수 있다. 중합 촉매, 중합 조건 등도, 에틸렌이민의 중합에 일반적으로 이용되는 것으로부터 적절히 선택할 수 있다. 구체적으로는 예컨대, 유효량의 산 촉매, 예컨대 염산의 존재 하에 0∼200℃에서 반응시킬 수 있다. 또 폴리에틸렌이민을 베이스로 하여 에틸렌이민을 부가 중합시켜도 좋다. 또한 제 1 발명에 있어서의 폴리에틸렌이민은, 에틸렌이민의 단독 중합체여도, 에틸렌이민과 공중합 가능한 화합물, 예컨대 아민류와 에틸렌이민의 공중합체여도 좋다. 이와 같은 폴리에틸렌이민의 제조 방법에 대해서는, 예컨대, 일본 특허공고 소43-8828호 공보, 일본 특허공고 소49-33120호 공보 등을 참조할 수 있다.
또한 제 1 발명에 있어서의 폴리에틸렌이민은, 모노에탄올아민으로부터 얻어지는 조(粗)에틸렌이민을 이용하여 얻어진 것이어도 좋다. 구체적으로는 예컨대 일본 특허공개 2001-2123958호 공보 등을 참조할 수 있다.
상기와 같이 하여 제조되는 폴리에틸렌이민은, 에틸렌이민이 개환되어 직쇄상(直鎖狀)으로 결합한 부분 구조뿐만 아니라, 분기상(分岐狀)으로 결합한 부분 구조, 직쇄상의 부분 구조끼리가 가교 연결된 부분 구조 등을 갖는 복잡한 골격을 갖고 있다. 이러한 구조의 양이온성 작용기를 갖는 폴리머를 이용함으로써, 폴리머가 보다 효율적으로 다점 흡착된다. 또 폴리머 사이의 상호 작용에 의해, 보다 효과적으로 피복층(시일층)이 형성된다.
또한, 폴리에틸렌이민 유도체인 것도 바람직하다. 폴리에틸렌이민 유도체로서는, 상기 폴리에틸렌이민을 이용하여 제조 가능한 화합물이면 특별히 제한은 없다. 구체적으로는, 폴리에틸렌이민에 알킬기(바람직하게는 탄소수 1∼10)나 아릴기를 도입한 폴리에틸렌이민 유도체, 폴리에틸렌이민에 하이드록실기 등의 가교성 기를 도입하여 얻어지는 폴리에틸렌이민 유도체 등을 들 수 있다.
이들 폴리에틸렌이민 유도체는, 폴리에틸렌이민을 이용하여 통상 행해지는 방법에 의해 제조할 수 있다. 구체적으로는 예컨대, 일본 특허공개 평6-016809호 공보 등에 기재된 방법에 준거하여 제조할 수 있다.
또한, 상기 폴리에틸렌이민 및 그의 유도체는, 시판되는 것이어도 좋다. 예컨대, (주)닛폰쇼쿠바이(NIPPON SHOKUBAI CO., LTD.), BASF사 등에서 시판되고 있는 폴리에틸렌이민 및 그의 유도체로부터 적절히 선택하여 이용할 수도 있다.
제 1 발명에 있어서의 상기 폴리머의 중량 평균 분자량은 2000∼1000000이지만, 2000∼600000인 것이 바람직하고, 2000∼300000인 것이 보다 바람직하고, 2000∼100000인 것이 더 바람직하고, 10000∼80000인 것이 더 바람직하고, 20000∼60000인 것이 특히 바람직하다. 상기 폴리머의 중량 평균 분자량이 2000∼1000000인 것에 의해, 층간 절연층의 오목부에 대한 우수한 피복성(시일성)이 얻어져, 폴리머층(시일층)을 형성했을 때의 유전율의 저하가 억제된다.
예컨대, 상기 폴리머의 중량 평균 분자량이 1000000보다도 크면, 폴리머 분자의 크기가 오목부보다도 커져, 폴리머가 오목부에 들어갈 수 없어, 오목부에 대한 피복성이 저하되는 경우가 있다.
상기 폴리머의 중량 평균 분자량이 2000 미만이면, 상기 폴리머의 분자가 층간 절연층에 다점에서 흡착되지 않는 경우가 있다. 또한, 층간 절연층의 세공 직경보다도 폴리머 분자의 크기가 작아져, 수지 분자가 층간 절연층의 세공에 들어가 층간 절연층의 유전율이 상승하는 경우가 있다.
한편, 제 1 발명에 있어서의 중량 평균 분자량 및 분자량 분포는, GPC(Gel Permeation Chromatography)법에 의해서 측정된, 폴리에틸렌 글리콜 환산의 중량 평균 분자량 및 분자량 분포를 가리킨다.
구체적으로는, 제 1 발명에 있어서의 중량 평균 분자량 및 분자량 분포는, 전개 용매로서 아세트산 농도 0.5mol/L, 질산나트륨 농도 0.1mol/L의 수용액을 이용하여, 분석 장치 Shodex GPC-101 및 컬럼 Asahipak GF-7M HQ를 이용하여 측정하고, 폴리에틸렌 글리콜을 표준품으로 하여 산출된다.
또한, 상기 폴리머는, 물 용매 중에서의 임계 마이셀(micelle) 농도가 1질량% 이상이거나, 실질적으로 마이셀 구조를 형성하지 않는 폴리머인 것도 또한 바람직하다. 여기서 실질적으로 마이셀 구조를 형성하지 않는다는 것은, 상온의 물 용매 중 등의 통상의 조건 하에서는 마이셀을 형성하지 않는다는 것, 즉 임계 마이셀 농도를 측정할 수 없다는 것을 말한다. 이러한 폴리머인 것에 의해, 두께가 분자 레벨인 얇은 폴리머층(예컨대, 5nm 이하)을 형성할 수 있어, 층간 절연층의 유전율의 상승을 효과적으로 억제할 수 있다. 또 층간 절연층과 배선 재료의 밀착성이 보다 효과적으로 향상된다.
또, 제 1 발명에 있어서의 폴리머는, 중량 평균 분자량이 2000∼600000이고, 양이온성 작용기 당량이 43∼430인 폴리에틸렌이민인 것이 바람직하고, 중량 평균 분자량이 10000∼80000이고, 양이온성 작용기 당량이 200∼400인 폴리에틸렌이민인 것이 보다 바람직하다. 이러한 태양인 것에 의해, 층간 절연층으로의 금속 성분의 확산이 보다 효과적으로 억제되어, 층간 절연층과 배선 재료의 밀착성이 보다 향상된다.
상기 반도체용 시일 조성물에 있어서의 상기 폴리머의 함유량에는 특별히 제한은 없고, 예컨대 0.01∼1.0질량%로 할 수 있고, 0.02∼0.3질량%인 것이 바람직하다. 또한 상기 반도체용 시일 조성물을 이용하여 폴리머층을 형성하는 면의 면적 및 세공 밀도에 기초하여, 상기 조성물에 있어서의 상기 폴리머의 함유량을 조정할 수도 있다.
상기 반도체용 시일 조성물은, 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10ppb 이하이다. 10ppb 이하란, 나트륨 및 칼륨을 적극적으로는 포함하지 않는 것을 말한다. 나트륨 또는 칼륨의 함유량이 각각 원소 기준으로 10ppb를 초과하면, 누설 전류가 발생하는 경우가 있다.
상기 반도체용 시일 조성물은, 상기 폴리머에 더하여 필요에 따라 용매를 포함할 수 있고, 적어도 시일 조성물 부여 공정에서는, 용매가 포함된다. 상기 용매로서는, 상기 폴리머가 균일하게 용해되어, 마이셀을 형성하기 어려운 용매이면 특별히 한정되지 않는다. 예컨대, 물(바람직하게는, 초순수), 수용성 유기 용제(예컨대, 알코올류 등) 등을 들 수 있다. 제 1 발명에 있어서는, 마이셀 형성성의 관점에서, 물, 또는 물과 수용성 유기 용제의 혼합물을 용매로서 이용하는 것이 바람직하다.
또한, 상기 용매의 비점은 특별히 제한되지 않지만, 210℃ 이하인 것이 바람직하고, 160℃ 이하가 더 바람직하다. 용매의 비점이 상기 범위이므로, 예컨대, 시일 조성물 부여 공정 후, 세정 공정이나 건조 공정을 마련한 경우, 층간 절연층의 절연성을 크게 손상시키는 일이 없고, 또한 상기 시일 조성물을 상기 층간 절연층으로부터 박리시키는 일이 없는 낮은 온도에서, 상기 용매를 제거하여, 반도체용 시일층을 형성할 수 있다. 한편, 이들 반도체용 시일층을 형성하고 있는 경우도, 반도체용 시일 조성물이라고 한다.
또, 상기 반도체용 시일 조성물은, 제 1 발명의 효과를 손상시키지 않는 범위에서, 필요에 따라 세슘 이온 등의 양이온을 추가로 포함하고 있어도 좋다. 세슘 등의 양이온을 포함함으로써, 반도체용 시일 조성물 중의 수지가 보다 균일하게 층간 절연층의 표면에 퍼지기 쉬워진다.
또, 상기 반도체용 시일 조성물은, 층간 절연층을 부식이나 용해시키는 화합물을 첨가하지 않는 것이 바람직하다. 구체적으로는 예컨대, 특히 층간 절연층의 주재가 실리카 등의 무기 화합물인 경우, 불소 화합물 등이 제 1 발명에 있어서의 조성물 중에 포함되면, 상기 층간 절연층이 용해되어 절연성이 손상되고, 비유전율이 증가하는 경우가 있다.
상기 반도체용 시일 조성물은, 210℃ 이하, 바람직하게는 160℃ 이하의 비점을 갖는 화합물이나, 250℃까지 열처리해도 분해성을 갖지 않는 화합물만을 포함하는 것이 바람직하다.
한편, 상기 「250℃까지 열처리해도 분해성을 갖지 않는 화합물」이란, 25℃에서 측정한 질량에 대한, 250℃, 질소 하에서 1시간 유지한 후의 질량의 변화가 50% 미만인 화합물을 말한다.
상기 반도체용 시일 조성물의 pH에는 특별히 제한은 없지만, 폴리머의 층간 절연층으로의 흡착성의 관점에서, pH가 층간 절연층의 등전점 이상인 것이 바람직하다. 또한 상기 폴리머가, 극성기로서 양이온성 작용기를 갖는 경우, 상기 반도체용 시일 조성물의 pH는, 상기 양이온성 작용기가 양이온의 상태인 pH의 범위인 것이 바람직하다. 상기 반도체용 시일 조성물이 이러한 pH인 것에 의해, 층간 절연층과 폴리머의 정전 상호 작용에 의해, 상기 폴리머가 층간 절연층의 표면에 보다 효율적으로 흡착된다.
상기 층간 절연층의 등전점은, 층간 절연층을 구성하는 화합물이 나타내는 등전점이며, 예컨대, 층간 절연층을 구성하는 화합물이 다공질 실리카인 경우, 등전점은 pH 2 부근(25℃)이 된다.
또한, 상기 양이온성 작용기가 양이온의 상태인 pH의 범위란, 반도체용 시일 조성물의 pH가, 양이온성 작용기를 포함하는 수지의 pKb 이하인 것을 말한다. 예컨대, 양이온성 작용기를 포함하는 수지가 폴리알릴아민인 경우, pKb는 8∼9이며, 폴리에틸렌이민인 경우, pKb는 7∼11이다.
즉, 제 1 발명에 있어서 반도체용 시일 조성물의 pH는, 층간 절연층을 구성하는 화합물 종류와, 수지의 종류에 따라 적절히 선택할 수 있고, 예컨대, pH 2∼11인 것이 바람직하고, pH 7∼11인 것이 보다 바람직하다. 한편, pH(25℃)는 통상 이용되는 pH 측정 장치를 이용하여 측정된다.
상기 반도체용 시일 조성물로서는, 예컨대, 국제 공개 제2010/137711호 팜플렛이나 국제 공개 제2012/033172호 팜플렛에 기재된 반도체용 시일 조성물을 이용하는 것도 적합하다.
(반도체용 시일 조성물의 부여 방법)
상기 시일 조성물 부여 공정에서, 상기 반도체용 시일 조성물을 부여하는 방법으로서는 특별히 제한은 없고, 통상 이용되는 방법을 이용할 수 있다.
예컨대, 디핑법(예컨대, 미국 특허 제5208111호 명세서 참조), 스프레이법(예컨대, Schlenoff 등, Langmuir, 16(26), 9968, 2000이나, Izuquierdo 등, Langmuir, 21(16), 7558, 2005 참조), 및 스핀 코팅법(예컨대, Lee 등, Langmuir, 19(18), 7592, 2003이나, J. Polymer Science, part B, polymer physics, 42, 3654, 2004 참조) 등에 의해, 상기 층간 절연층의 적어도 오목부의 저면 및 측면에, 반도체용 시일 조성물을 접촉시키는 방법을 이용할 수 있다.
상기 스핀 코팅법에 의한 반도체용 시일 조성물의 부여 방법으로서는 특별히 한정은 없고, 예컨대, 층간 절연층이 형성된 기판을 스핀 코터로 회전시키면서, 해당 층간 절연층 상에 반도체용 시일 조성물을 적하하고, 이어서 물 등의 린스액을 적하하여 린스 처리를 행하고, 이어서 기판의 회전수를 높여 건조시키는 방법을 이용할 수 있다. 이 때, 반도체용 시일 조성물의 적하 및 물의 적하를 복수회 반복한 후, 건조시켜도 좋다. 또한, 반도체용 시일 조성물을 적하 후, 회전수를 높여 건조시키고, 건조 후에 일단 핫 플레이트 등의 가열 처리기로 옮겨 가열 처리를 행하고, 가열 처리 후에 다시 스핀 코터로 되돌려, 린스 처리 및 건조를 행해도 좋다(이상의 조작을 복수회 반복해도 좋다).
상기 스핀 코팅법에 의한 반도체용 시일 조성물의 부여 방법에 있어서, 기판의 회전수, 반도체용 시일 조성물의 적하량 및 적하 시간, 건조 시의 기판의 회전수, 린스액의 적하량 및 적하 시간 등의 여러 조건에 대해서는 특별히 제한은 없고, 형성하는 폴리머층(시일층)의 두께 등을 고려하면서 적절히 조정할 수 있다.
상기 시일 조성물 부여 공정에서는, 상기 반도체 기판의 적어도 상기 오목부의 저면 및 측면에 상기 반도체용 시일 조성물을 부여함으로써, (추가로 필요에 따라, 적절히, 통상 이용되는 방법으로 건조함으로써,) 적어도 상기 오목부의 저면 및 측면에 시일층이 형성된다. 또한, 반도체용 시일 조성물의 부여 후, 가교하여 폴리머를 중합시켜도 좋다.
상기 반도체용 시일층의 두께에는 특별히 제한은 없지만, 예컨대, 0.3nm∼5nm이며, 바람직하게 0.5nm∼2nm이다.
한편, 상기 시일층은, 층간 절연층이 다공질의 층간 절연층인 경우에는, 상기 폴리머만으로 이루어지는 층의 형태뿐만 아니라, 다공질의 층간 절연층의 세공에 폴리머가 스며든 구성으로 되어 있는 층(이른바 삼입층(渗入層))의 형태도 포함한다.
또, 상기 시일 조성물 부여 공정에 이용하는 반도체용 시일 조성물에 포함되는 상기 폴리머의 농도는, 상기 폴리머의 임계 마이셀 농도 미만인 것이 바람직하다. 이것에 의해, 상기 폴리머를 박층 형상(예컨대, 5nm 이하, 바람직하게는 2nm 이하)으로 층간 절연층에 부여할 수 있어, 유전율의 상승을 억제할 수 있다.
<제거 공정>
제 1 발명에 있어서의 제거 공정은, 이미 기술한 반도체용 시일 조성물 부여공정보다도 후에 마련되는 공정이며, 상기 반도체 기판의 상기 반도체용 시일층이 형성된 측의 면을, 온도 200℃ 이상 425℃ 이하의 조건에서 열처리하여, 상기 배선의 노출면 상에 형성된 반도체용 시일층의 적어도 일부를 제거하는 공정이다.
본 공정에서는, 상기 조건의 열처리에 의해, 구리를 포함하는 배선의 노출면 상에 형성된 시일층이, 상기 노출면 이외의 부분(예컨대, 상기 오목부의 측면)에 형성된 시일층보다도 우선적으로(바람직하게는 상기 노출면 이외의 부분에 형성된 시일층에 대하여 선택적으로) 제거된다.
여기서, 온도는, 상기 반도체 기판의 상기 반도체용 시일층이 형성된 측의 면의 온도이다.
상기 온도가 200℃ 미만이면, 배선의 노출면 상의 시일층을 제거하는 효과가 불충분해진다.
또한, 상기 온도가 425℃를 초과하면, 구리의 마이그레이션이 발생하기 쉬워진다.
상기 온도는, 250℃ 이상 400℃ 이하가 바람직하고, 300℃ 이상 400℃ 이하가 보다 바람직하다.
또한, 상기 열처리가 행해지는 압력(상기 열처리 시에 반도체용 시일층이 노출되는 분위기의 압력)에는 특별히 제한은 없지만, 절대압 17Pa 초과 대기압 이하가 바람직하다.
상기 절대압이 17Pa을 초과하면, 배선의 노출면 상의 시일층을 제거할 때의 제거 속도가 보다 향상된다.
상기 절대압이 대기압 이하이면, 배선의 노출면 상의 시일층을 제거할 때의 제거 속도를 보다 조정하기 쉽다.
상기 절대압은, 1000Pa 이상 대기압 이하가 보다 바람직하고, 5000Pa 이상 대기압 이하가 더 바람직하고, 10000Pa 이상 대기압 이하가 특히 바람직하다.
본 공정에서의 가열(열처리)은, 노(爐)나 핫 플레이트를 이용한 통상의 방법에 의해 행할 수 있다. 노로서는, 예컨대, 아펙스사(APEX Co., Ltd.)제의 SPX-1120이나, 고요써모시스템(주)(Koyo Thermo Systems Co., Ltd.)제의 VF-1000LP를 이용할 수 있다.
또한, 본 공정에서의 가열(열처리)은, 대기 분위기 하에서 행해도 좋지만, 배선 재료인 구리의 산화를 억제하는 관점 등에서는, 불활성 가스(질소 가스, 아르곤 가스, 헬륨 가스 등) 분위기 하에서 행하는 것이 보다 바람직하고, 질소 가스 분위기 하에서 행하는 것이 특히 바람직하다.
가열(열처리)의 시간에 대해서는 특별히 제한은 없지만, 예컨대 1시간 이하이며, 30분간 이하가 바람직하고, 10분간 이하가 보다 바람직하고, 5분간 이하가 특히 바람직하다. 가열(열처리)의 시간의 하한에는 특별히 제한은 없지만, 예컨대0.1분간으로 할 수 있다.
가열(열처리)의 시간이 1시간 이하이면, 시일층에 의한 층간 절연층에 대한 시일성이 보다 높게 유지된다.
<세정 공정>
제 1 발명에 따른 반도체 장치의 제조 방법은, 상기 시일 조성물 부여 공정의 후이면서 상기 제거 공정 전에, 적어도 상기 오목부의 측면 및 저면을 린스액으로 세정하는 세정 공정을 갖는 것이 바람직하다.
이 세정 공정을 갖는 것에 의해, 상기 배선의 노출면 상의 시일층의 제거성이 더욱 향상된다.
상기 린스액으로서는 특별히 제한은 없지만, 세정 효율 향상의 관점에서, 극성이 높은 용매를 포함하는 것이 바람직하다.
상기 반도체용 시일 조성물(이하, 「시일 조성물」이라고도 한다)은, 양이온성 작용기를 갖는 폴리머를 포함하고 있고 극성이 높기 때문에, 극성이 높은 용매에 녹기 쉽다. 이 때문에, 극성이 높은 용매를 포함하는 린스액을 이용함으로써, 배선의 노출면 상의 시일층의 제거성이 더욱 향상된다.
구체적으로는, 상기 린스액은, 물, 메탄올, 에탄올, 프로판올, 뷰탄올, 프로필렌 글리콜 모노메틸 에터 아세테이트 등의 극성 용매를 포함하는 것이 바람직하다.
또한, 이와 같은 극성 용매는, 층간 절연층과 반도체용 시일 조성물의 상호작용을 크게 손상시키는 일은 없다. 이 때문에, 이러한 극성 용매를 포함하는 린스액에 의해서 세정을 행해도, 층간 절연층 상의 시일층(유효하게 기능하고 있는 시일층)은 제거되기 어렵다는 점에서 바람직하다.
상기 린스액은, 극성 용매를 1종만 포함하고 있어도 좋고, 2종 이상 포함하고 있어도 좋다.
본 공정에서의 린스액의 온도는, 15℃∼100℃가 바람직하고, 30℃∼100℃가보다 바람직하고, 40℃∼100℃가 더 바람직하고, 50℃∼100℃가 특히 바람직하다.
상기 린스액의 온도가 15℃ 이상(보다 바람직하게는 30℃ 이상)이면, 배선의 노출면 상의 시일층의 제거성이 더욱 향상된다.
상기 린스액의 온도가 100℃ 이하이면, 린스액의 증발을 보다 억제할 수 있다.
또한, 본 공정에서의 세정은, 린스액에 초음파를 인가하면서 행해도 좋다.
또한, 상기 린스액은, 구리를 포함하는 배선 재료의 산화를 억제한다고 하는 관점에서, 환원제나 환원 작용이 있는 화합물을 포함하는 것도 바람직하다. 환원제나 환원 작용이 있는 화합물로서, 예컨대 폼알린을 들 수 있다.
또한, 상기 린스액은, 시일 조성물의 폴리머 중의 탄소 탄소 결합 등의 해열(解裂)을 방지하여, 층간 절연층의 표면에 설치된 시일층(유효하게 기능하고 있는 시일층)의 박리를 억제하는 관점에서, 산화성 화합물(예컨대, 과산화수소, 질산)의 함유량이 10질량% 이하인 것이 바람직하고, 산화성 화합물을 포함하지 않는 것이 더 바람직하다.
또한, 상기 린스액은, 이온 강도가 0.003 이상인 것이 바람직하고, 0.01 이상인 것이 바람직하다.
이온 강도가 0.003 이상이면, 상기 시일층(상기 폴리머)을 보다 용해시키기 쉬운 한편, 층간 절연층과 시일층의 상호 작용을 크게 손상시키는 일이 없다는 점에서 바람직하다.
또한, 이온 강도의 상한에 대해서는 특별히 한정은 없고, 이온성 화합물이 용해될 수 있는 농도의 이온 강도이면 된다.
또 상기 이온 강도는, 하기 식으로 표시되는 것이다.
이온 강도=1/2×Σ(c×Z2)
(c는 린스액에 포함되는 이온성 화합물의 몰농도, Z는 린스액에 포함되는 이온성 화합물의 이온 원자가를 나타낸다)
또한, 이온 강도를 조정하기 위해서, 후술하는 산이나, 유기 염기(암모니아, 피리딘, 에틸아민 등) 등의 이온성 화합물을 필요에 따라 첨가할 수도 있다.
또, 구리를 벗긴 후에 구리 이온을 포착하는 폴리머(예컨대 폴리에틸렌이민)를 첨가해도 좋다.
또한, 상기 린스액은, 25℃에서의 pH가 6 이하(바람직하게는 5 이하)인 린스액인 것도 바람직하다. 이러한 린스액을 이용함으로써, 배선의 노출면 상의 시일층의 제거성이 더욱 향상된다. 또, 배선의 노출면에 형성된 산화구리를 용해시켜 제거할 수 있다.
또한, 이 경우의 린스액의 pH의 하한에는 특별히 한정은 없지만, pH는 1 이상이 바람직하고, 2 이상이 보다 바람직하다.
pH가 1 이상이면, 층간 절연층의 용해를 보다 저감할 수 있기 때문에, 층간 절연층의 표면에 설치된 시일층을 보다 적합하게 유지할 수 있다.
상기 린스액의 pH는, 배선의 노출면 상의 시일층의 제거성과, 층간 절연층의 표면에 설치된 시일층의 유지를 보다 효과적으로 양립시키는 관점에서, 1∼6이 바람직하고, 2∼5가 보다 바람직하고, 2∼4가 특히 바람직하다.
또한, 상기 린스액(특히 25℃에서의 pH가 6 이하인 린스액)은, 적어도 1종류의 산을 포함하는 것도 바람직하다.
상기 산으로서는 특별히 한정은 없지만, 층간 절연층을 오염 또는 파괴시키기 어려운 것이고, 또한, 반도체 기판 상에 잔류하기 어려운 것이 바람직하다.
구체적으로는, 상기 산으로서는, 폼산, 아세트산 등의 모노카복실산; 옥살산, 말론산, 석신산, 글루타르산, 아디프산, 피멜산, 말레산, 푸마르산, 프탈산 등의 다이카복실산; 트라이멜리트산, 트라이카발릴산 등의 트라이카복실산; 하이드록시뷰티르산, 락트산, 살리실산 등의 옥시모노카복실산; 말산, 타르타르산 등의 옥시다이카복실산; 시트르산 등의 옥시트라이카복실산; 아스파르트산, 글루탐산 등의 아미노카복실산; 파라톨루엔설폰산, 메테인설폰산 등의 유기산; 염산, 질산, 인산 등의 무기산을 들 수 있다.
또한, 상기 산으로서는, 후술하는 특정 화합물 중, 산인 특정 화합물도 들 수 있다.
또한, 반도체 장치의 제조 공정에 있어서는, 시일층이 노출된 상태로 플라즈마에 의해 반도체 장치가 클리닝되거나, 플라즈마 CVD법 등으로 시일층 상에 층을 형성하는 경우가 있다.
이 때문에, 시일층에는 플라즈마 내성이 요구되는 경우가 있다.
시일층의 플라즈마 내성을 향상시킨다고 하는 관점에서 보면, 상기 린스액은, 1분자 내에, 활성종(예컨대, 라디칼, 이온, 전자 등의 플라즈마 활성종)을 차폐하는 부위 A, 및 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머(상기 반도체용 시일층을 형성하기 위한 폴리머)와의 사이에서 가열에 의해 결합을 형성하는 부위 B(바람직하게는 작용기. 이하 동일.) 중 적어도 한쪽(바람직하게는 양쪽)을 갖는 화합물(이하, 「특정 화합물」이라고도 한다)을 적어도 1종 함유하는 것이 바람직하다.
이하에서는, 특정 화합물을 함유하는 린스액을 「제 3 발명에 따른 린스액」이라고 하는 경우가 있다. 제 3 발명에 따른 린스액은, 시일층의 플라즈마 내성 향상용의 린스액으로서 적합하다.
특정 화합물은, 산인 것이 바람직하다.
제 3 발명에 따른 린스액이, 특정 화합물로서의 산을 포함하는 경우에는, 시일층의 플라즈마 내성 향상의 효과와 함께, 전술한, 배선의 노출면 상의 시일층을 제거할 때의 제거성 향상의 효과를 기대할 수 있다.
또한, 제 3 발명에 따른 린스액은, 산이 아닌 특정 화합물과, 산을, 각각 함유하고 있어도 좋다.
또한, 제 3 발명에 따른 린스액은, 상기 제거성 향상의 효과를 보다 효과적으로 발휘하는 관점에서, 25℃에서의 pH가 6 이하인 것이 바람직하다.
부위 A로서는 특별히 한정되지 않지만, 예컨대, 공액계를 갖는 작용기, 지환 구조, 금속 원자가 바람직하고, 구체적으로는, 방향환 구조, 지환 구조, 망간 원자, 규소 원자 등을 들 수 있다.
특정 화합물의 형태로서는, 1분자 내에, 부위 A로서, 벤젠환, 바이페닐 골격, 나프탈렌 골격, 벤조페논 골격, 다이페닐에터 골격, 및 바이사이클로 골격으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 것이 바람직하다.
바이사이클로 골격은, 포화 바이사이클로 골격이어도 불포화 바이사이클로 골격이어도 좋다.
또한, 부위 A로서 망간 원자를 갖는 특정 화합물로서는, 비스아세트산 망간(II)을 들 수 있다.
또한, 부위 A로서 규소 원자를 갖는 특정 화합물로서는, 알콕시실레인 화합물(예컨대, 비스트라이에톡시실릴에테인, 다이메틸다이에톡시실레인 등), 다이실릴 화합물(예컨대, 헥사메틸다이실록세인 등) 등을 들 수 있다. 알콕시실레인 화합물 및 다이실릴 화합물로서는, 국제 공개 제2009/123104호 팜플렛이나 국제 공개 제2010/137711호 팜플렛에 기재된, 알콕시실레인 화합물 및 다이실릴 화합물을 이용할 수도 있다.
상기 부위 B로서는, 카복실기를 들 수 있다. 예컨대, 시일층이, 1급 아미노기 및 2급 아미노기(이미노기) 중 적어도 한쪽을 포함하는 폴리머(예컨대 폴리에틸렌이민)를 포함하는 경우에는, 카복실기가, 이 폴리머 중의 1급 아미노기 및 2급 아미노기(이미노기) 중 적어도 한쪽과 반응하여, 아마이드 결합이나 이미드 결합이 형성된다.
이것에 의해, 시일층의 플라즈마 내성이 보다 향상된다.
특정 화합물에 있어서, 상기 부위 B의 1분자 내에서의 수는, 1개 이상이 바람직하고, 2개 이상이 보다 바람직하고, 3개 이상이 더 바람직하고, 4개 이상이 특히 바람직하다.
이 수의 상한에는 특별히 제한은 없지만, 이 수는, 예컨대, 6개 이하로 할 수 있다.
다음으로, 시일층의 플라즈마 내성을 향상시킨다고 하는 관점에서 본 바람직한 특정 화합물을 예시한다.
산인 특정 화합물로서, 구체적으로는, 전술한 모노카복실산, 다이카복실산, 트라이카복실산, 옥시모노카복실산, 옥시다이카복실산, 옥시트라이카복실산, 아미노카복실산, 유기산을 들 수 있다.
산인 특정 화합물로서, 더 바람직하게는, 나프탈렌 테트라카복실산(예컨대, 나프탈렌-2,3,6,7-테트라카복실산, 나프탈렌-1,4,5,8-테트라카복실산), 바이페닐테트라카복실산(예컨대, 3,3',4,4'-바이페닐테트라카복실산), 벤조페논 테트라카복실산(예컨대, 3,3',4,4'-벤조페논테트라카복실산), 벤젠 헥사카복실산, 피로멜리트산, 트라이멜리트산(즉, 1,2,4-벤젠트라이카복실산), 다이페닐 에터 테트라카복실산(3,3',4,4'-다이페닐 에터 테트라카복실산), 페닐렌 다이아세트산(예컨대, 메타페닐렌 다이아세트산, 오쏘페닐렌 다이아세트산), 바이사이클로[2.2.2]옥트-7-엔-2,3,5,6-테트라카복실산, 에틸렌다이아민 테트라아세트산, 시트르산, meso-뷰테인-1,2,3,4-테트라카복실산, 폴리아크릴산 등의 다가 카복실산, 바르비투르산이다.
폴리아크릴산의 중량 평균 분자량으로서는, 1000∼800000이 바람직하고, 1000∼600000이 보다 바람직하고, 1000∼200000이 더 바람직하고, 5000∼80000이 더 바람직하고, 10000∼50000이 더 바람직하고, 20000∼30000인 것이 특히 바람직하다. 폴리아크릴산의 중량 평균 분자량은, 시일층에 포함되는 폴리머의 중량 평균 분자량과 마찬가지로 하여 측정된다.
또한, 산이 아닌 특정 화합물로서, 오쏘프탈 알데하이드, 테레프탈 알데하이드, 비스아세트산 망간(II), 벤조트라이아졸을 들 수 있다.
전술한 것 중에서도, 산인 특정 화합물이 바람직하고, 그 중에서도 다가 카복실산이 보다 바람직하고, 나프탈렌 테트라카복실산, 바이페닐테트라카복실산, 벤조페논 테트라카복실산, 벤젠 헥사카복실산, 피로멜리트산이 특히 바람직하다.
또한, 특정 화합물로서는, 1분자 내에, 상기 부위 B로서 카복실기를 2개 이상 갖고, 또한 이웃하는 2개의 탄소 원자의 각각에 카복실기가 결합한 구조, 또는 3개 나열된 탄소 원자 중의 양단의 탄소 원자의 각각에 카복실기가 결합한 구조를 갖는 화합물인 것도 바람직하다.
이것에 의해, 특히, 시일층이 1급 아미노기 및 2급 아미노기(이미노기) 중 적어도 한쪽을 포함하는 폴리머(예컨대 폴리에틸렌이민)를 포함하는 경우에 있어서, 특정 화합물 중의 카복실기와 상기 폴리머 중의 1급 아미노기 및 2급 아미노기(이미노기) 중 적어도 한쪽의 반응에 의해, 이미드 결합이 보다 효과적으로 형성된다. 그 결과, 시일층의 플라즈마 내성이 보다 향상된다.
이 경우의 특정 화합물은, 상기 부위 A를 갖고 있어도 좋고, 상기 부위 A를 갖고 있지 않아도 좋다.
여기서, 이웃하는 2개의 탄소 원자의 각각에 카복실기가 결합한 구조로서는, 예컨대, 시트르산의 구조나, 벤젠환의 오쏘 위치에 카복실기가 결합한 구조, 나프탈렌환의 2위치 및 3위치(또는 6위치 및 7위치)에 카복실기가 결합한 구조 등을 들 수 있다.
또한, 3개 나열된 탄소 원자 중의 양단의 탄소 원자의 각각에 카복실기가 결합한 구조로서는, 예컨대, 나프탈렌환의 1위치 및 8위치(또는 4위치 및 5위치)에 카복실기가 결합한 구조 등을 들 수 있다
이 경우의 특정 화합물로서는, 3,3',4,4'-다이페닐 에터 테트라카복실산, 3,3',4,4'-바이페닐테트라카복실산, 3,3',4,4'-벤조페논테트라카복실산, 나프탈렌-2,3,6,7-테트라카복실산, 나프탈렌-1,4,5,8-테트라카복실산, 벤젠 헥사카복실산, 피로멜리트산, 트라이멜리트산, 바이사이클로[2.2.2]옥트-7-엔-2,3,5,6-테트라카복실산, meso-뷰테인-1,2,3,4-테트라카복실산, 시트르산이 특히 바람직하다.
특정 화합물은, 상기 부위 A 및 상기 부위 B를 모두 갖고, 상기 부위 A가 방향환 구조, 지환 구조, 망간 원자 및 규소 원자로 이루어지는 군으로부터 선택되는 적어도 하나이며, 상기 부위 B가 카복실기인 것도 바람직하다.
이 경우의 특정 화합물로서는, 3,3',4,4'-다이페닐 에터 테트라카복실산, 3,3',4,4'-바이페닐테트라카복실산, 3,3',4,4'-벤조페논테트라카복실산, 나프탈렌-2,3,6,7-테트라카복실산, 나프탈렌-1,4,5,8-테트라카복실산, 벤젠 헥사카복실산, 피로멜리트산, 트라이멜리트산, 바이사이클로[2.2.2]옥트-7-엔-2,3,5,6-테트라카복실산, 메타페닐렌 다이아세트산이 특히 바람직하다.
전술한 제 3 발명에 따른 린스액은, 시일층에 플라즈마 내성을 부여하는 관점에서는, 오목부 이외의 부분에 설치된 시일층이나, 구리를 포함하는 배선이 노출되어 있지 않는 반도체 기판에 설치된 시일층에 대하여 사용할 수도 있다.
한편, 상기 플라즈마로서는, 예컨대, 수소 가스, 헬륨 가스, 아르곤 가스, 질소 가스, 암모니아 가스 등으로부터 생성된 플라즈마를 들 수 있다. 상기 플라즈마를 발생시키는 조건에는 특별히 한정은 없지만, 상기 오목부의 적어도 측면에 퇴적되어 있는, 시일 기능에 대한 기여가 큰 폴리머층(시일층)을 지나치게 제거하지 않는 정도의 조건이 바람직하다. 이와 같은 조건의 예로서, 예컨대 전체압 20∼200mTorr, 가스 유량 20∼100sccm, 캐쏘드 전극 직경 5∼15cm, 방전 전력 20∼200W, 처리 시간(방전 시간) 10∼60초라는 조건을 예시할 수 있다.
상기 린스액(제 3 발명에 따른 린스액을 포함한다. 이하 동일.)에 포함되는 경우가 있는, 전술한 용매, 산, 환원제, 이온성 화합물, 특정 화합물 등의 양에는 특별히 제한은 없지만, 예컨대, 상기 린스액의 pH와 이온 강도가 전술한 바람직한 범위가 되도록 적절히 조정할 수 있다.
또한, 상기 린스액은, 예컨대, 전술한 용매, 산, 환원제, 이온성 화합물, 특정 화합물 등을 혼합함으로써 조제할 수 있지만, 반도체 회로에 대한 오염을 막기 위해서, 클린 룸 등 청정한 환경 하에서 제작하거나, 린스액을 제작한 후, 정제나 여과 등에 의해 반도체 회로에 대한 오염 성분을 제거하는 것이 바람직하다.
전술한 제거 공정과 조합함으로써, 본 공정에서는, 상기 린스액에 의해, 배선 상에 형성된 여분의 시일층을, 층간 절연층을 시일하고 있는 유효한 시일층을 유지하면서, 신속히 제거 세정(린스)할 수 있다. 게다가, 전술한 바와 같이, 배선 재료의 산화물을 제거할 수도 있고, 그것에 의해 배선 재료와 저유전율 재료나 배선 재료끼리의 박리를 억제할 수 있다.
또한, 본 공정에서의 세정은, 비산화성 분위기 하에서 행하는 것도 바람직하다. 세정을 비산화성 분위기 하에서 행하는 것에 의해, 린스하기 전에 존재한 배선 표면의 산화구리가 린스액으로 제거된 후, 다시 배선 표면의 구리가 산화되어 산화구리가 되고 이 산화구리를 린스액이 또 용해(제거)한다고 하는 반복에 의해, 구리 배선이 과잉으로 제거되는 것을 막을 수 있다. 비산화성 분위기 하로 하기 위해서는, 예컨대, 환원 분위기 가스를 사용하면 된다.
본 공정에서의 세정은, 통상 이용되는 방법으로 행할 수 있고, 그 방법에는 특별히 제한은 없다.
세정 시간은 특별히 한정은 없지만, 예컨대 0.1∼60분으로 할 수 있고, 0.1∼10분이 더 바람직하다.
<그 밖의 공정>
제 1 발명에 따른 반도체 장치의 제조 방법은, 그 밖의 공정으로서, 필요에 따라 배선 형성 공정이나 배리어층 형성 공정 등의 통상 행해지는 공정을 추가로 포함하고 있어도 좋다.
배선 형성 공정으로서는, 예컨대, 이미 기술한 제거 공정 후, 오목부에 배선을 형성하는 공정을 들 수 있다.
배선 형성 공정은, 공지된 프로세스 조건에 따라서 행할 수 있다. 예컨대, 메탈 CVD법, 스퍼터링법 또는 전해 도금법에 의해 구리 배선을 형성하고, CMP에 의해 막을 평활화한다. 이어서 그 막의 표면에 캡막을 형성한다. 추가로 필요하면 하드 마스크를 형성하고, 상기의 공정을 반복함으로써 다층화할 수 있다.
또, 제 1 발명에 따른 반도체 장치의 제조 방법은, 배선 형성 공정 전에 배리어층(구리 배리어층) 형성 공정을 추가로 마련할 수 있다. 배리어층을 형성함으로써 층간 절연층으로의 금속 성분의 확산을 보다 효과적으로 억제할 수 있다.
상기 배리어층 형성 공정은, 통상 이용되는 프로세스 조건에 따라서 행할 수 있고, 예컨대, 이미 기술한 제거 공정 후(제거 공정 후, 이미 기술한 세정 공정을 갖는 경우에는 해당 세정 공정 후)에, 예컨대 기상 성장법(CVD)에 의해, 타이타늄 화합물(질화타이타늄 등), 탄탈럼 화합물(질화탄탈럼 등), 루테늄 화합물, 망간 화합물, 코발트 화합물(CoW 등), 텅스텐 화합물 등으로 이루어지는 배리어층을 형성할 수 있다.
또, 제 1 발명에 따른 반도체 장치의 제조 방법은, 상기 세정 공정 후(상기 제거 공정 전 또는 후)에, 반도체 기판 상에 남는 상기 린스액을 추가로 세정하는 후(後)린스 공정을 포함해도 좋다. 후린스 공정은, 통상 이용되는 방법으로 행할 수 있고, 특별히 한정되지 않지만, 구체적으로는 일본 특허공개 2008-47831호 공보에 기재되어 있는 바와 같은 후린스 방법으로 세정할 수 있다. 또한 후린스 공정에 이용되는 린스액(이하, 후린스액이라 함)은, 상기 린스액을 용해나 분해함으로써 제거할 수 있는 것이면, 특별히 한정되지 않지만, 구체적으로는 알코올과 같은 극성을 갖는 유기 용매나 물, 상기 극성을 갖는 유기 용매와 물의 혼합물, 분해성을 갖는 질산, 황산 등의 산이나 오존을 포함하는 용매를 이용할 수 있다.
다음으로, 전술한 제 3 발명에 따른 린스액의 용도에 대하여 추가로 설명한다.
제 3 발명에 따른 린스액은, 반도체용 시일층의 플라즈마 내성 향상용의 린스액으로서 적합하다.
예컨대, 제 3 발명에 따른 린스액은, 제 1 발명에 따른 반도체 장치의 제조 방법이 상기 세정 공정을 갖는 경우에 있어서의 해당 세정 공정에 이용하는 린스액으로서 적합하다.
그러나, 제 3 발명에 따른 린스액은, 제 1 발명에 따른 반도체 장치의 제조 방법 이외에도, 층간 절연층을 구비한 반도체 장치의 해당 층간 절연층의 표면에 형성된 반도체용 시일층의 플라즈마 내성을 향상시키는 용도 일반에 이용할 수 있다.
예컨대, 제 3 발명에 따른 린스액은, 층간 절연층을 구비한 반도체 기판의 해당 층간 절연층의 표면에 형성된, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머에서 유래하는 반도체용 시일층의 플라즈마 내성을 향상시키기 위한 린스액으로서도 적합하며, 보다 구체적으로는, 이하의, 플라즈마 공정을 갖는 반도체 장치의 제조 방법의 세정 공정에 이용하는 린스액으로서도 적합하다.
즉, 플라즈마 공정을 갖는 반도체 장치의 제조 방법은, (오목부가 설치되어 있어도 좋은) 층간 절연층을 구비한 반도체 기판의 해당 층간 절연층의 표면에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인 반도체용 시일 조성물을 부여하여, 상기 층간 절연층의 표면에 반도체용 시일층을 형성하는 시일 조성물 부여 공정과, 형성된 반도체용 시일층을 린스액으로 세정하는 세정 공정과, 상기 세정 공정 후의 상기 반도체 기판의 상기 반도체용 시일층이 형성된 측의 면을 플라즈마에 노출시키는 플라즈마 공정을 갖는 제조 방법이다.
이 제조 방법에 있어서, 층간 절연층에 오목부가 설치되어 있는 경우, 반도체용 시일층은, 층간 절연층의 오목부의 벽면, 및 층간 절연층의 오목부 이외의 부분(평평한 부분) 중 적어도 한쪽에 설치할 수 있다.
여기서, 반도체용 시일층이 층간 절연층의 오목부의 벽면 및 오목부 이외의 부분(평평한 부분)에 설치되어 있는 경우, 세정 공정의 조작 및 플라즈마 공정의 조작은, 오목부의 벽면에 설치된 시일층에 대하여 실시되어도 좋고, 오목부 이외의 부분(평평한 부분)에 설치된 반도체용 시일층에 대하여 실시되어도 좋다.
또한, 이 제조 방법에 있어서, 반도체용 시일 조성물이 부여되는 반도체 기판에는, 구리를 포함하는 배선이나 반도체 회로(트랜지스터) 등이 설치되어 있어도 좋다.
상기 플라즈마 공정에서의 플라즈마로서는, 예컨대, 수소 가스, 헬륨 가스, 질소 가스, 암모니아 가스 등으로부터 생성된 플라즈마를 들 수 있다. 상기 플라즈마 공정의 구체적인 형태로서는, 상기 반도체용 시일층이 형성된 반도체 기판을 플라즈마에 의해서 클리닝하는 플라즈마 클리닝 공정이나, 상기 반도체용 시일층이 형성된 반도체 기판에 플라즈마 CVD법에 의해서 층을 형성하는 플라즈마 CVD 공정을 들 수 있다.
상기 플라즈마에 노출시키는 조건에는 특별히 한정은 없지만, 상기 오목부의 적어도 측면에 퇴적되어 있는, 시일 기능에 대한 기여가 큰 폴리머층(시일층)을 지나치게 제거하지 않는 정도의 조건으로 하는 것이 바람직하다. 이와 같은 조건의 예로서, 예컨대, 전체압 20∼200mTorr, 가스 유량 20∼100sccm, 캐쏘드 전극 직경 5∼15cm, 방전 전력 20∼200W, 처리 시간(방전 시간) 10∼60초라는 조건을 예시할 수 있다.
상기 플라즈마 공정을 갖는 반도체 장치의 제조 방법에 있어서, 시일 조성물 부여 공정 및 세정 공정의 바람직한 범위는, 제 1 발명에 따른 반도체 장치의 제조 방법에 있어서의 시일 조성물 부여 공정 및 세정 공정의 바람직한 범위와 마찬가지이다.
상기 플라즈마 공정을 갖는 반도체 장치의 제조 방법은, 시일 조성물 부여 공정과 세정 공정 사이에 전술한 제거 공정을 마련해도 좋다.
한편, 상기 플라즈마 공정을 갖는 반도체 장치의 제조 방법에 있어서, 세정 공정과 플라즈마 공정 사이에 전술한 제거 공정을 마련한 형태는, 제 1 발명에 따른 반도체 장치의 제조 방법의 범위에 포함된다.
상기 플라즈마 공정을 갖는 반도체 장치의 제조 방법의 바람직한 형태는, 세정 공정과 플라즈마 공정 사이에 전술한 제거 공정이 마련되지 않는 것, 및 층간 절연막에 오목부가 설치되어 있는 형태(예컨대, 층간 절연층의 오목부의 저면에 구리를 포함하는 배선이 노출되어 있는 형태)로는 한정되지 않는 것 이외는, 제 1 발명에 따른 반도체 장치의 제조 방법의 바람직한 형태와 마찬가지이다.
플라즈마 공정을 갖는 반도체 장치의 제조 방법의 보다 구체적 형태로서는, 예컨대, 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 구비한 반도체 기판의 적어도 상기 오목부의 저면 및 측면에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인 반도체용 시일 조성물을 부여하여, 적어도 상기 오목부의 저면 및 측면에 반도체용 시일층을 형성하는 시일 조성물 부여 공정과, 형성된 반도체용 시일층을 린스액으로 세정하는 세정 공정과, 상기 세정 공정 후의 상기 반도체 기판의 상기 반도체용 시일층이 형성된 측의 면을 플라즈마에 노출시키는 플라즈마 공정을 갖는 형태를 들 수 있다.
≪린스액≫
<제 2 발명에 따른 린스액>
제 2 발명에 따른 린스액은, 이미 기술한 제 1 발명에 따른 반도체 장치의 제조 방법에 있어서의 상기 시일 조성물 부여 공정에서 형성된 반도체용 시일층의 적어도 일부의 제거에 이용되고, 25℃에서의 pH가 6 이하인, 린스액이다.
제 2 발명에 따른 린스액에 의하면, 배선의 노출면 상의 반도체용 시일층을 효과적으로 제거할 수 있다.
제 2 발명에 따른 린스액은, 상기 시일 조성물 부여 공정의 후이면서 상기 제거 공정 전에, 적어도 상기 오목부의 측면 및 저면을 린스액으로 세정하는 세정 공정에서의, 해당 린스액으로서 이용되는 것인 것이 바람직하다.
제 2 발명에 따른 린스액의 특히 바람직한 형태에 대해서는, 이미 기술한 제 1 발명에 있어서의 세정 공정의 항에서 설명한 대로이다.
제 2 발명에 따른 린스액의 용매로서는, 전술한 극성 용매가 바람직하다.
<제 3 발명에 따른 린스액>
제 3 발명에 따른 린스액은, 전술한 바와 같이, 상기 특정 화합물을 적어도 1종 포함하는 린스액이다.
제 3 발명에 따른 린스액에 의하면, 반도체용 시일층의 플라즈마 내성을 향상시킬 수 있다.
또한, 제 3 발명에 따른 린스액의 25℃에서의 pH를 6 이하로 하는 것에 의해, 제 2 발명에 따른 린스액과 마찬가지로, 상기 배선의 노출면 상의 반도체용 시일층을 효과적으로 제거할 수 있다.
제 3 발명에 따른 린스액은, 층간 절연층을 구비한 반도체 기판의 해당 층간 절연층의 표면에 형성된, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머에서 유래하는 반도체용 시일층용의 린스액인 것이 바람직하다.
제 3 발명에 따른 린스액의 보다 바람직한 범위에 대해서는, 이미 기술한 제 1 발명에 있어서의 세정 공정의 항에서 설명한 대로이다.
제 3 발명에 따른 린스액의 용매로서는, 전술한 극성 용매가 바람직하다.
≪반도체 장치≫
<제 4 발명에 따른 반도체 장치>
제 4 발명에 따른 반도체 장치는, 반도체 기판 상에, 층간 절연층과, 구리를 포함하는 제 1 배선과, 상기 층간 절연층과 상기 제 1 배선 사이에 존재하는, 양이온성 작용기를 갖는 중량 평균 분자량 2000∼1000000의 폴리머를 포함하는 반도체용 시일층과, 상기 제 1 배선과 전기적으로 접속되고 구리를 포함하는 제 2 배선을 구비하고, 상기 제 1 배선과 상기 제 2 배선의 접속부에서의 상기 반도체용 시일층의 두께가 5nm 이하이다.
제 4 발명에 따른 반도체 장치의 바람직한 형태는, 반도체 기판 상에, 오목부가 설치된 층간 절연층과, 상기 오목부에 설치된 구리를 포함하는 제 1 배선과, 적어도 상기 층간 절연층의 오목부의 측면과 상기 제 1 배선 사이에 존재하는 상기 반도체용 시일층과, 상면이 상기 오목부의 저면의 적어도 일부를 구성함과 함께, 해당 상면에서 상기 제 1 배선과 전기적으로 접속되어 있는, 구리를 포함하는 제 2 배선을 구비하고, 상기 제 1 배선과 상기 제 2 배선의 접속부에서의 상기 반도체용 시일층의 두께가 5nm 이하인 형태이다.
제 4 발명에 있어서, 「제 1 배선」은, 층간 절연층의 오목부에 설치되는 배선을 가리킨다.
또한, 「제 2 배선」이란, 제 1 배선에 대하여 하층측(반도체 기판에 가까운 측)에 설치되는 배선이며, 또한 그의 상면에서 제 1 배선과 전기적으로 접속되는 배선이다.
제 4 발명에 따른 반도체 장치에 있어서, 층간 절연층, 폴리머 등의 각 요소의 바람직한 범위는, 상기 제 1 발명에 따른 반도체 장치의 제조 방법에서 설명한 각 요소의 바람직한 범위와 마찬가지이다.
다음으로, 제 4 발명에 따른 반도체 장치의 일례에 대하여, 도면을 참조하면서 설명하지만, 제 4 발명은 이하의 일례에 한정되는 것은 아니다.
도 4는 제 4 발명에 따른 반도체 장치의 일례에 따른 반도체 장치(200)의 단면을 모식적으로 나타내는 개략 단면도이다.
도 4에 나타내는 바와 같이, 반도체 장치(200)는, 반도체 기판(10) 상에, 오목부가 설치된 제 1 층간 절연층(14)과, 제 1 층간 절연층(14)의 하층측에 배치된 제 2 층간 절연층(12)으로 이루어지는 층간 절연층을 구비하고 있다. 반도체 장치(200)는, 추가로, 상기 제 2 층간 절연층(12)에 매설된 구리를 포함하는 제 2 배선(50)과, 상기 오목부에 매설된, 구리를 포함하는 제 1 배선(40)을 구비하고 있다. 반도체 장치(200)는, 추가로 적어도 제 1 층간 절연층(14)의 오목부의 측면과 제 1 배선(40) 사이에 설치된 시일층(30)을 구비하고 있다.
제 1 배선(40)과 제 2 배선(50)은 전기적으로 접속되어 있고, 이 접속부에는 시일층(30)이 존재하지 않고 있다.
이러한 반도체 장치(200)는, 전술한 반도체 장치(100)(도 3)의 오목부(16)에 제 1 배선(40)이 매설된 구성의 반도체 장치이다.
반도체 장치(200)에 있어서의 반도체 기판(10), 제 1 층간 절연층(14), 제 2 층간 절연층(12), 제 2 배선(50), 시일층(30)의 구성은, 각각, 반도체 장치(100)에 있어서의 반도체 기판(10), 제 1 층간 절연층(14), 제 2 층간 절연층(12), 배선(20), 시일층(30)의 구성과 동일하다. 반도체 장치(200)의 변형예도, 반도체 장치(100)의 변형예와 마찬가지이다.
또한, 반도체 장치(200)에서는, 제 1 층간 절연층(14)의 오목부의 측면과 제 1 배선(40) 사이 이외의 부분(즉, 제 1 층간 절연층(14) 상)에도 시일층(30)이 존재하고 있지만, 이 제 1 층간 절연층(14) 상의 시일층(30)은, 존재하고 있지 않아도 좋다. 예컨대, 이 제 1 층간 절연층(14) 상의 시일층(30)은, 제 1 배선(40)을 형성할 때의 평탄화 처리(예컨대 CMP)에 의해 제거되어 있어도 좋다.
제 4 발명에 따른 반도체 장치에서는, 상기 층간 절연층과 상기 제 1 배선 사이(예컨대 층간 절연층에 설치된 오목부의 측면과 제 1 배선의 측면 사이)에 상기 반도체 시일층이 존재하고 있으면 되고, 상기 층간 절연층(예컨대 오목부의 측면)과 상기 반도체 시일층 사이나, 상기 반도체 시일층과 상기 제 1 배선(예컨대 제 1 배선의 측면) 사이에, 배리어층 등의 다른 층이 존재하고 있어도 좋다.
또한, 상기 제 1 배선과 상기 제 2 배선은 전기적으로 접속되어 있으면 되고, 직접 접속되어 있어도 좋고, 도전성을 갖는 다른 층을 개재해서 접속되어 있어도 좋다.
상기 제 1 배선과 상기 제 2 배선의 접속부에서의 상기 반도체용 시일층의 두께가 5nm 이하인 것은, 해당 접속부에, 실질적으로 상기 반도체용 시일층이 존재하지 않는 것을 의미한다. 이에 의해, 상기 제 1 배선과 상기 제 2 배선 사이의 접속 저항의 상승이 억제된다.
상기 접속부에서의 상기 반도체용 시일층의 두께는, 예컨대, 전계 방출형 투과형 전자 현미경(FE-TEM)에 의해서 측정된다.
상기 접속부에서의 상기 반도체용 시일층의 두께는, 3nm 이하가 바람직하고, 2nm 이하가 보다 바람직하고, 1nm 이하가 특히 바람직하고, 0nm(즉, 상기 접속부에 상기 반도체용 시일층이 존재하지 않는 것)가 가장 바람직하다.
한편, 제 4 발명에 따른 반도체 장치는, 상기 층간 절연층과 상기 제 1 배선 사이에, 층간 절연층에 대한 시일성이 우수한 폴리머층(시일층)이 존재하고 있기 때문에, 층간 절연층 중으로의 제 1 배선의 재료의 확산이 억제된다.
제 4 발명에 따른 반도체 장치는, 이미 기술한 반도체용 시일 조성물 부여 공정 및 제거 공정(및 필요에 따라 마련되는 세정 공정)을 갖는 제 1 발명에 따른 반도체 장치의 제조 방법에 의해서 적합하게 제작된다.
또한, 제 4 발명에 따른 반도체 장치는, 공지된 반도체 장치의 제조 방법으로는 제작할 수 없고, 상기 제 1 발명에 따른 반도체 장치의 제조 방법에 의해서 비로소 제작되는 것이다.
<제 5 발명에 따른 반도체 장치>
제 5 발명에 따른 반도체 장치는, 반도체 기판 상에, 층간 절연층과, 구리를 포함하는 제 1 배선과, 상기 층간 절연층과 상기 제 1 배선 사이에 존재하는, 양이온성 작용기를 갖는 중량 평균 분자량 2000∼1000000의 폴리머를 포함하는 반도체용 시일층을 구비하고, 상기 반도체용 시일층이, 이미드 결합 및 아마이드 결합으로 이루어지는 군으로부터 선택되는 적어도 하나, 및 방향환 구조, 망간 원자 및 규소 원자로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는, 반도체 장치이다.
제 5 발명에 따른 반도체 장치에 의하면, 반도체용 시일층의 플라즈마 내성이 보다 향상된다.
제 5 발명에 따른 반도체 장치에 있어서, 층간 절연층, 폴리머 등의 각 요소의 바람직한 범위는, 상기 제 1 발명에 따른 반도체 장치의 제조 방법에서 설명한 각 요소의 바람직한 범위와 마찬가지이다.
제 5 발명에 따른 반도체 장치는, 제 3 발명에 따른 린스액을 이용하여 적합하게 제작된다.
또, 제 5 발명에 따른 반도체 장치는, 공지된 반도체 장치의 제조 방법으로는 제작할 수 없고, 제 3 발명에 따른 린스액을 이용하는 것에 의해서 비로소 제작되는 것이다.
제 3 발명에 따른 린스액을 이용한 반도체 장치의 제조 방법으로서, 구체적으로는, (오목부가 설치되어 있어도 좋은) 층간 절연층을 구비한 반도체 기판의 해당 층간 절연층 상에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인 반도체용 시일 조성물을 부여하여, 상기 층간 절연층 상에 반도체용 시일층을 형성하는 시일 조성물 부여 공정과, 형성된 반도체용 시일층을 제 3 발명에 따른 린스액으로 세정하는 세정 공정과, 세정된 반도체용 시일층의 적어도 일부에 구리를 포함하는 제 1 배선을 형성하는 배선 형성 공정을 갖는 제조 방법(이하, 「제 6 발명에 따른 반도체 장치의 제조 방법」이라고도 한다)이 적합하다.
제 6 발명에 따른 반도체 장치의 제조 방법에 있어서, 시일 조성물 부여 공정, 세정 공정, 및 배선 형성 공정의 바람직한 범위는, 각각, 제 1 발명에 따른 반도체 장치의 제조 방법에 있어서의 시일 조성물 부여 공정, 세정 공정, 및 배선 형성 공정의 바람직한 범위와 마찬가지이다.
상기 제 6 발명에 따른 반도체 장치의 제조 방법은, 세정 공정과 배선 형성 공정 사이에 전술한 제거 공정을 마련해도 좋다.
또한, 상기 제 6 발명에 따른 반도체 장치의 제조 방법은, 세정 공정 이후(제거 공정이 마련되는 경우에는, 바람직하게는 제거 공정 이후)에, 전술한 플라즈마 공정이 마련되어 있어도 좋다.
한편, 제 6 발명에 따른 반도체 장치의 제조 방법에 있어서, 세정 공정과 배선 형성 공정 사이에 전술한 제거 공정을 마련한 형태는, 제 1 발명에 따른 반도체 장치의 제조 방법의 범위에 포함된다.
제 6 발명에 따른 반도체 장치의 제조 방법의 바람직한 형태는, 층간 절연막에 오목부가 설치되어 있는 형태(예컨대, 층간 절연층의 오목부의 저면에 구리를 포함하는 배선이 노출되어 있는 형태)에 한정되지 않는 것 이외는, 제 1 발명에 따른 반도체 장치의 제조 방법의 바람직한 형태와 마찬가지이다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
본 실시예에서 이용한 각 성분의 상세는 이하와 같다.
-알콕시실레인 화합물-
비스트라이에톡시실릴에테인(Gelest제, (C2H5O)3SiCH2CH2Si(OC2H5)3)을 증류 정제한 것이다.
다이메틸다이에톡시실레인(야마나카세미컨덕터사(Yamanaka Semiconductor Ltd.)제, 전자 공업 그레이드, ((CH3)2Si(OC2H5)2)).
-계면활성제-
폴리옥시에틸렌(20) 스테아릴 에터(시그마케미컬사(Sigma Chemical Company)제, 상품명: Brij78, C18H37O(CH2CH2O)20H)를, 전자 공업용 에탄올에 용해시킨 후, 이온 교환 폴리머를 이용하여 10질량ppb 이하까지 탈금속 처리를 실시한 것이다.
-다이실릴 화합물-
헥사메틸다이실록세인(알드리치(Aldrich)제, ((CH3)3Si)2O)을 증류 정제한 것이다.
-물-
탈금속 처리된 저항치 18MΩ 이상의 순수.
-유기 용매-
에탄올(와코쥰야쿠(Wako Pure Chemical Industries)제, 전자 공업 그레이드, C2H5OH).
1-프로필 알코올(간토화학(Kanto Chemical)제, 전자 공업 그레이드, CH3CH2CH2OH).
2-뷰틸알코올(간토화학제, 전자 공업 그레이드, CH3(C2H5)CHOH).
〔실시예 1〕
≪층간 절연층(low-k막) 부착 실리콘 웨이퍼의 제작≫
<전구체 용액의 조제>
77.4g의 비스트라이에톡시실릴에테인과 70.9g의 에탄올을 실온 하에서 혼합 교반한 후, 1mol/L의 질산 80mL를 첨가하고, 50℃에서 1시간 교반했다. 다음으로, 20.9g의 폴리옥시에틸렌(20) 스테아릴 에터를 280g의 에탄올로 용해시킨 용액을 적하 혼합했다. 혼합 후, 30℃에서 4시간 교반했다. 얻어진 용액을 25℃, 30hPa의 감압 하에 105g이 될 때까지 농축했다. 농축 후, 1-프로필 알코올과 2-뷰틸 알코올을 체적으로 2:1로 혼합한 용액을 첨가하여, 전구체 용액 1800g을 얻었다.
<다공질 실리카 형성용 조성물의 조제>
전구체 용액 472g에, 다이메틸다이에톡시실레인 3.4g 및 헥사메틸다이실록세인 1.8g을 첨가하고, 25℃에서 1시간 교반하여, 다공질 실리카 형성용 조성물을 얻었다. 이 때의 다이메틸다이에톡시실레인, 헥사메틸다이실록세인의 첨가량은, 비스트라이에톡시실릴에테인에 대하여 각각 10몰%, 5몰%였다.
<층간 절연층의 형성>
상기 다공질 실리카 형성용 조성물 1.0mL를 실리콘 웨이퍼 표면 상에 적하하고, 2000rpm으로 60초간 회전시켜, 실리콘 웨이퍼 표면에 도포한 후, 질소 분위기 하, 150℃에서 1분간, 이어서 350℃에서 10분간 가열 처리했다. 그 후, 172nm 엑시머 램프를 장비한 챔버 내에서 350℃까지 열처리하여, 압력 1Pa에서 출력 14mW/cm2에 의해, 자외선을 10분간 조사하는 것에 의해, 층간 절연층(다공질 실리카막)을 얻었다.
이상에 의해, 상기 층간 절연층(이하, 「low-k막」 또는 「low-k」라고 하는 경우가 있다) 부착 실리콘 웨이퍼를 얻었다.
얻어진 층간 절연층의 포어 반경은 1.6nm였다.
또한, 얻어진 층간 절연층의 비유전율 k는 2.5였다.
또한, 얻어진 층간 절연층의 탄성률은 8.8GPa이었다.
상기 포어 반경은, 톨루엔의 탈리 등온선으로부터 계산에 의해 구했다. 여기서, 톨루엔 탈리 등온선 측정은, 후술하는 시일성 평가와 마찬가지의 수법에 의해, SEMILAB사제 광학식 포로시미터(PS-1200)를 이용하여 행했다. 포어 반경의 계산은, M. R. Baklanov, K. P. Mogilnikov, V. G. Polovinkin, and F. N. Dultsey, Journal of Vacuum Science and Technology B (2000) 18, 1385-1391에 기재된 수법에 따라서, 켈빈(Kelvin)식을 이용하여 행했다.
또한, 비유전율은, 수은 프로브 장치(SSM5130)를 이용하여, 25℃, 상대 습도 30%의 분위기 하, 주파수 1MHz에서 통상적 방법에 의해 비유전율을 측정했다.
또한, 탄성률은, 나노인덴테이터(Hysitron사, Triboscope)에 의해, 막 두께의 1/10 이하의 압입 깊이로 통상적 방법에 의해 탄성률을 측정했다.
≪반도체용 시일 조성물의 조제≫
이하와 같이 하여 고분기 폴리에틸렌이민 1(고분기화된 폴리에틸렌이민)을 합성하고, 이어서, 얻어진 고분기 폴리에틸렌이민 1을 포함하는 반도체용 시일 조성물을 조제했다. 상세를 이하에 설명한다.
<고분기 폴리에틸렌이민 1의 합성>
(변성 폴리에틸렌이민 1의 합성)
하기 반응 스킴 1에 따라서, 폴리에틸렌이민을 출발 물질로 하여, 변성 폴리에틸렌이민 1을 합성했다. 한편, 하기 반응 스킴 1 및 반응 스킴 2에 있어서의 폴리머 구조는 모식적으로 나타낸 구조이며, 3급 질소 원자 및 2급 질소 원자의 배치나, 후술하는 Boc화 아미노에틸기에 의해 치환되는 2급 질소 원자의 비율에 대해서는, 합성 조건에 따라 여러 가지로 변화되는 것이다.
Figure pct00001
상기 반응 스킴 1의 상세한 조작은 이하와 같다.
MP-Biomedicals사제 폴리에틸렌이민(50% 수용액) 61.06g을 아이소프로판올 319mL 중에 용해시키고, N-t-뷰톡시카보닐(본 실시예에 있어서, t-뷰톡시카보닐기를 「Boc」라고도 한다) 아지리딘 102g(710mmol)을 가하고, 3시간 가열 환류를 행하여, 폴리에틸렌이민에 Boc화 아미노에틸기가 도입된 구조의 변성 폴리에틸렌이민 1을 얻었다. 박층 크로마토그래피(TLC)로 원료의 N-Boc 아지리딘이 없어진 것을 확인하고, 소량 샘플링하여 1H-NMR로 구조를 확인했다. 1H-NMR로부터, 폴리에틸렌이민에 대한 Boc화 아미노에틸기의 도입률은 95%로 산출되었다.
∼변성 폴리에틸렌이민 1의 NMR 측정결과∼
1H-NMR(CD3OD); δ3.3-3.0(br.s, 2), 2.8-2.5(Br.s, 6.2), 1.45(s, 9)
(고분기 폴리에틸렌이민 1의 합성)
상기 변성 폴리에틸렌이민 1을 출발 물질로 하여, 하기 반응 스킴 2에 따라서 고분기 폴리에틸렌이민 1을 합성했다.
Figure pct00002
상기 반응 스킴 2의 상세한 조작은 이하와 같다.
상기 변성 폴리에틸렌이민 1의 아이소프로판올 용액에 12N 염산 124mL를 천천히 가했다. 얻어진 용액을, 가스의 발생에 주의하면서 50℃에서 4시간 가열 교반했다. 가스의 발생과 함께, 반응계 내에 검(gum) 형상의 반응물이 생성되었다. 가스의 발생이 종료된 후에 냉각하고, 냉각 후, 이 검 형상의 반응물로부터 분리한 용매를 제거하고, 메탄올 184mL로 3회 세정했다. 세정 후의 반응물을 물에 용해시키고, 음이온 교환 고분자로 염소 이온을 제거하여, 고분기 폴리에틸렌이민 1을 58g 함유하는 수용액을 얻었다.
∼고분기 폴리에틸렌이민 1의 NMR 측정 결과∼
1H-NMR(D2O); δ2.8-2.4(br.m)
13C-NMR(D2O); δ(적분비) 57.2(1.0), 54.1(0.38), 52.2(2.26), 51.6(0.27), 48.5(0.07), 46.7(0.37), 40.8(0.19), 38.8(1.06).
상기 고분기 폴리에틸렌이민 1에 대하여, 중량 평균 분자량, 분자량 분포, 양이온성 작용기(1급 질소 원자, 2급 질소 원자, 3급 질소 원자, 및 4급 질소 원자) 당량, 1급 질소 원자의 양(mol%), 2급 질소 원자의 양(mol%), 3급 질소 원자의 양(mol%), 4급 질소 원자의 양(mol%), 분기도(%)를 각각 측정했다.
그 결과, 중량 평균 분자량은 40575, 분자량 분포는 17.47, 양이온성 작용기 당량은 43, 1급 질소 원자의 양은 46mol%, 2급 질소 원자의 양은 11mol%, 3급 질소 원자의 양은 43mol%, 4급 질소 원자의 양은 0mol%, 분기도는 80%였다.
여기서, 양이온성 작용기 당량은, 양이온성 작용기 1개에 대한 분자량의 값이며, 폴리머 구조로부터 산출할 수 있다.
또한, 1급 질소 원자의 양(mol%), 2급 질소 원자의 양(mol%), 3급 질소 원자의 양(mol%), 4급 질소 원자의 양(mol%), 및 분기도(%)는, 폴리머 샘플(고분기 폴리에틸렌이민 1)을 중수에 용해시키고, 얻어진 용액에 대하여, 브루커(Bruker)제 AVANCE 500형 핵자기 공명 장치로 싱글 펄스 역(逆)게이트부(付) 디커플링법에 의해, 80℃에서 13C-NMR을 측정한 결과로부터, 각각의 탄소 원자가 몇 급의 아민(질소 원자)에 결합되어 있는지를 해석하여, 그 적분치를 바탕으로 산출했다. 귀속에 대해서는, European Polymer Journal, 1973, Vol. 9, pp. 559 등에 기재가 있다.
중량 평균 분자량과 분자량 분포는, 분석 장치 Shodex GPC-101을 사용하여 컬럼 Asahipak GF-7M HQ를 이용하여 측정하고, 폴리에틸렌 글리콜을 표준품으로 하여 산출했다. 또한 전개 용매는 아세트산 농도 0.5mol/L, 질산나트륨 농도 0.1mol/L의 수용액을 이용했다. 단, Mark-Houwink-Sakurada식으로 알려져 있는 바와 같이, 분기도가 커지면 GPC의 검량선도 변하기 때문에, 얻어진 중량 평균 분자량 및 분자량 분포는 어디까지나 폴리에틸렌 글리콜 환산의 수치이다.
여기서, 1급 질소 원자의 양(mol%), 2급 질소 원자의 양(mol%), 3급 질소 원자의 양(mol%), 및 4급 질소 원자의 양(mol%)은, 각각, 하기 식 A∼D로 표시되는 양이다. 또한, 분기도는, 하기 식 E에 의해 구했다.
1급 질소 원자의 양(mol%) = (1급 질소 원자의 mol수/(1급 질소 원자의 mol수 + 2급 질소 원자의 mol수 + 3급 질소 원자의 mol수 + 4급 질소 원자의 mol수)) × 100 ··· 식 A
2급 질소 원자의 양(mol%) = (2급 질소 원자의 mol수/(1급 질소 원자의 mol수 + 2급 질소 원자의 mol수 + 3급 질소 원자의 mol수 + 4급 질소 원자의 mol수)) × 100 ··· 식 B
3급 질소 원자의 양(mol%) = (3급 질소 원자의 mol수/(1급 질소 원자의 mol수 + 2급 질소 원자의 mol수 + 3급 질소 원자의 mol수 + 4급 질소 원자의 mol수)) × 100 ··· 식 C
4급 질소 원자의 양(mol%) = (4급 질소 원자의 mol수/(1급 질소 원자의 mol수 + 2급 질소 원자의 mol수 + 3급 질소 원자의 mol수 + 4급 질소 원자의 mol수)) × 100 ··· 식 D
분기도(%) = ((3급 질소 원자의 양(mol%) + 4급 질소 원자의 양(mol%))/(2급 질소 원자의 양(mol%) + 3급 질소 원자의 양(mol%) + 4급 질소 원자의 양(mol%)) × 100 ··· 식 E
<반도체용 시일 조성물의 조제>
상기에서 얻어진 고분기 폴리에틸렌이민 1(중량 평균 분자량 40575, 양이온성 작용기 당량 43)의 수용액에, 고분기 폴리에틸렌이민 1의 농도가 0.25질량%가 되도록 물을 가하여 혼합하여, 반도체용 시일 조성물을 얻었다.
얻어진 반도체용 시일 조성물에 대하여, 나트륨의 함유량 및 칼륨의 함유량을 각각, 유전 결합 플라즈마 질량 분석 장치(ICP-MS)에 의해 측정한 바, 모두 검출 한계 이하(<1질량ppb)였다.
≪시일성 평가용 시료의 제작≫
<시일층의 형성>
상기 low-k막 부착 실리콘 웨이퍼를 스핀 코터에 놓고, 이어서 low-k막 상에 상기 반도체용 시일 조성물을 1mL 적하한 후, 23초간 유지하고, 이어서, 이 low-k막 부착 실리콘 웨이퍼를 4000rpm으로 1초간 회전시키고, 추가로 600rpm으로 30초간 회전시킨 후, 추가로 2000rpm으로 10초간 회전시켜 건조시켰다.
이상에 의해, low-k막 상에, 상기 반도체용 시일 조성물에 포함되는 폴리머의 층(시일층)을 형성하여, 실리콘 웨이퍼와 low-k막과 시일층이 순차적으로 적층된 구조의 적층체(이하, 「시료(Si/low-k/PEI)」라고도 한다)를 얻었다.
이상의 시일층 형성의 조작을, 이하, 간단히 조작 「C」라고도 한다.
한편, 「물」로서는, 초순수(Millipore사제 Milli-Q수, 저항 18MΩ·cm(25℃) 이하)를 사용했다.
<열처리>
제 1 발명에 있어서의 제거 공정으로서, 상기 시료(Si/low-k/PEI)를 노(아펙스사제의 SPX-1120)에 넣고, 이 시료의 시일층(PEI)이 형성된 측에 대하여, 질소 가스(N2) 분위기 중, 압력 10,000Pa의 조건 하에서, 350℃의 열처리를 2분간 실시했다. 상기 온도는, 시료(Si/low-k/PEI)의 시일층(PEI)이 형성된 측의 표면 온도이다.
이상에 의해, 시일성 평가용 시료를 얻었다.
≪시일성 평가≫
상기 열처리 후의 시료(Si/low-k/PEI)를 이용하여, 이하와 같이 하여 시일성 평가를 행했다.
시일성 평가는, 시료(Si/low-k/PEI)의 시일층(PEI) 표면에서의 톨루엔 흡착 특성 측정에 의해 행했다. 이 톨루엔 흡착 특성 측정에서는, 톨루엔 흡착량이 적을수록, Low-k막 중으로의 배선 재료(구리 등)의 침입을 막는 시일성이 높다는 것을 나타낸다.
톨루엔 흡착 측정은, SEMILAB사제 광학식 포로시미터(PS-1200)를 이용하여 행했다.
측정 방법은, M. R. Baklanov, K. P. Mogilnikov, V. G. Polovinkin, and F. N. Dultsey, Journal of Vacuum Science and Technology B (2000) 18, 1385-1391에 기재된 수법에 따라서 행했다.
구체적으로는, 온도 범위 23∼26℃에서, 시료(Si/low-k/PEI)가 들어간 샘플실을 5mTorr까지 배기한 후, 톨루엔 가스를 샘플실에 충분히 천천히 도입했다. 각 압력에서, low-k막의 굴절률을 엘립소미터 장치에 의해 그 자리에서 측정했다. 이 조작을, 샘플실 내 압력이 톨루엔의 포화 증기압에 달할 때까지 반복했다. 마찬가지로, 샘플실 내 분위기를 서서히 배기하면서, 각 압력에서 굴절률의 측정을 행했다. 이상의 조작에 의해, low-k막으로의 톨루엔의 흡착 및 탈리에 의한 굴절률 변화를 구했다. 또한, 로렌츠-로렌츠(Lorenz-Lorenz)식을 이용하여, 굴절률의 상대 압력 특성으로부터 톨루엔 가스 흡착 탈리 등온선을 구했다.
상기 톨루엔 가스 흡착 탈리 등온선은, 톨루엔 상대압(P/P0; 여기서, P는 톨루엔의 실온에서의 분압을 나타내고, P0는 톨루엔의 실온에서의 포화 증기압을 나타낸다.)과, 톨루엔 흡착량의 체적 분율(Low-k막 전체의 체적에 대한 톨루엔의 실온에서의 흡착 체적의 비율; 단위는 「%」)의 관계를 나타내는 등온선이다. 톨루엔 흡착량의 체적 분율은, 로렌츠-로렌츠식을 이용하여 low-k막의 굴절률에 기초하여 구했다.
상기 톨루엔 가스 흡착 탈리 등온선에 기초하여, 톨루엔 상대압(P/P0)이 1.0일 때의 톨루엔 흡착량의 체적 분율(%)을 구하고, 얻어진 값에 기초하여, 시일성을 평가했다. 이 평가에서는, 톨루엔 흡착량의 체적 분율(%)이 작을수록 시일성이 높다는 것을 나타낸다.
평가 결과를 표 1에 나타낸다.
≪실리콘(Si) 상의 시일층의 두께 평가≫
열처리 후의 low-k막 상의 시일층의 두께를 검증하기 위한 검증 실험으로서, low-k막에 재질이 가까운 실리콘(Si) 상에 시일층을 형성하여, 그 두께를 측정했다.
상세하게는, 상기 시일성 평가용 시료의 제작에 있어서, low-k막 부착 실리콘 웨이퍼를, 실리콘 웨이퍼로 변경한 것 이외는 상기 시일성 평가용 시료의 제작과 마찬가지로 하여, 실리콘 상의 시일층의 두께 평가용 시료를 얻었다.
얻어진 시료에 있어서의, 실리콘(Si) 상의 시일층의 두께(nm)를, SEMILAB사제 광학식 포로시미터(PS-1200)의 엘립소미터를 사용하여 통상적 방법에 의해 측정했다.
측정 결과를 하기 표 1에 나타낸다.
≪구리(Cu) 상의 시일층의 두께 평가≫
열처리 후의 구리를 포함하는 배선 상의 시일층의 두께를 검증하기 위한 검증 실험으로서, 구리(Cu) 기판 상에 시일층을 형성하여, 그 두께를 측정했다.
상기 시일성 평가용 시료의 제작에 있어서, low-k막 부착 실리콘 웨이퍼를, 구리(Cu) 기판으로 변경한 것 이외는 상기 시일성 평가용 시료의 제작과 마찬가지로 하여, 구리(Cu) 상의 시일층의 두께 평가용 시료를 얻었다.
얻어진 시료에 있어서의, 구리(Cu) 상의 시일층의 두께(nm)를, SEMILAB사제 광학식 포로시미터(PS-1200)의 엘립소미터를 사용하여 통상적 방법에 의해 측정했다.
측정 결과를 하기 표 1에 나타낸다.
≪비어 저면에 노출되어 있는 구리(Cu) 상의 시일층의 두께 평가≫
실리콘 웨이퍼 상에, 폭 110nm의 비어가 설치된 low-k막과, 상기 비어의 저면에 노출되어 있는 구리(Cu) 배선을 구비한 구성의 구리 배선 부착 시료를 준비하고, 이 구리 배선 부착 시료의 low-k막이나 비어 등이 설치된 측에, 상기 시일성 평가용 시료의 제작과 마찬가지로 하여, 시일층을 형성하여 열처리를 실시했다.
열처리 후의 구리 배선 부착 시료의 시일층이 형성된 측의 표면에 Pt(백금) 스퍼터링을 실시하고, 그 후 탄소를 디포지션(deposition)하여 보호층으로 하고, 그 후, FIB 가공 장치 SMI-2050(세이코인스트루먼츠(Seiko Instruments)제)을 이용하여 박편화(구리 배선의 단면이 나타나는 방향으로 박편화)하여, 관찰 검체로 했다.
이 관찰 검체를 전계 방출형 투과 전자 현미경(FE-TEM)(JEM-2200FS, 닛폰전자(주)(JEOL Ltd.)제)에 의해서 관찰하여, 비어의 저면에 노출되어 있는 구리 배선 상의 시일층의 두께를 측정한 바, 두께는 4nm였다.
〔실시예 2∼3〕
실시예 1에 있어서, 열처리의 압력을 하기 표 1에 나타내는 바와 같이 변경한 것 이외는 실시예 1과 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 1에 나타낸다.
〔실시예 4〕
실시예 1에 있어서, 시일층의 형성 방법을 이하와 같이 변경하고, 또한 시일층의 형성과 열처리 사이에 이하의 세정을 행한 것 이외는 실시예 1과 마찬가지로 하여, 각종 평가를 행했다.
평가 결과를 하기 표 1에 나타낸다.
<시일층의 형성>
기판(low-k막 부착 실리콘 웨이퍼, 실리콘 웨이퍼, 또는 구리 기판)에 대하여, 실시예 1에 있어서의 조작 「C」를 행한 후, 핫 플레이트 상으로 옮기고, 대기 분위기 하, 125℃에서 60초간 가열 처리했다. 이상에 의해, 기판 상에 시일층을 형성했다.
이상의 시일층의 형성의 조작을, 하기 표 1 중에서는, 「C→B」라고 표기한다.
<세정>
상기와 같이 하여 시일층이 형성된 기판을 스핀 코터를 이용하여 600rpm으로 회전시키면서, 시일층 상에, 린스액으로서의 초순수(액온 63℃)를 0.1mL/초의 적하 속도로 30초간 적하하여 시일층을 세정하고, 이어서 4000rpm으로 60초간 회전시켜 건조시켰다.
이 세정 및 건조 후의 기판에 대하여, 실시예 1과 마찬가지의 열처리를 실시했다.
〔실시예 5〕
실시예 4에 있어서, 린스액으로서 이용한 초순수의 액온을 22℃로 변경한 것 이외는 실시예 4와 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 1에 나타낸다.
〔실시예 6〕
실시예 5에 있어서, 열처리의 압력 및 시간을 하기 표 1에 나타내는 바와 같이 변경한 것 이외는 실시예 5와 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 1에 나타낸다.
〔실시예 7〕
실시예 4에 있어서, 시일층의 형성과 열처리 사이의 세정의 조작을, 이하의 조작으로 변경한 것 이외는 실시예 4와 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 1에 나타낸다.
<세정>
시일층이 형성된 기판을 스핀 코터를 이용하여 600rpm으로 회전시키면서, 린스액으로서의 시트르산 수용액(pH 2, 액온 22℃)을 0.1mL/초의 적하 속도로 30초간 적하하여 시일층을 세정하고, 이어서 초순수(액온 22℃)를 0.1mL/초의 적하 속도로 30초간 적하하고, 이어서 4000rpm으로 60초간 회전시켜 건조시켰다.
〔실시예 8〕
실시예 7에 있어서, 시트르산 수용액(pH 2, 액온 22℃)을 시트르산 수용액(pH 4, 액온 22℃)으로 변경한 것 이외는 실시예 7과 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 1에 나타낸다.
〔실시예 9〕
실시예 7에 있어서, 시트르산 수용액(pH 2, 액온 22℃)을 시트르산 수용액(pH 4, 액온 63℃)으로 변경한 것 이외는 실시예 7과 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 1에 나타낸다.
〔비교예 1〕
실시예 1에 있어서, 열처리의 조건을 하기 표 2에 나타내는 바와 같이 변경한 것 이외는 실시예 1과 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 2에 나타낸다.
또한, 본 비교예 1에 있어서의, 비어의 저면에 노출되어 있는 구리 배선 상의 시일층의 두께는 25nm였다.
〔비교예 2〕
실시예 4에 있어서, 세정 후의 열처리를 행하지 않은 것 이외는 실시예 4와 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 2에 나타낸다.
〔비교예 3〕
실시예 5에 있어서, 세정 후의 열처리를 행하지 않은 것 이외는 실시예 5와 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 2에 나타낸다.
〔비교예 4〕
실시예 5에 있어서, 열처리의 조건을 하기 표 2에 나타내는 바와 같이 변경한 것 이외는 실시예 1과 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 2에 나타낸다.
Figure pct00003
Figure pct00004
표 1 및 표 2에 나타내는 바와 같이, 실시예 1∼9에서는, low-k막에 대한 시일성 및 Si 상의 시일층의 두께를 어느 정도 유지하면서, Cu 상의 시일층의 두께를 저감시킬 수 있었다.
〔실시예 10〕
≪플라즈마 처리 후의 시일성 평가용 시료의 제작≫
실시예 5에 있어서의 시일성 평가용 시료의 제작에 있어서, 열처리 후(제거 공정으로서의 열처리 후)의 시료(Si/low-k/PEI)의 시일층(PEI)측에, 추가로 하기 조건의 플라즈마 처리를 실시한 것 이외는 실시예 5에 있어서의 시일성 평가용 시료의 제작과 마찬가지로 하여, 플라즈마 처리 후의 시일성 평가용 시료를 제작했다.
-플라즈마 처리의 조건-
· 사용 가스 … 수소 가스
· 사용 전극 … 평행 평판형 전극(φ10cm)
· 도달 진공도 … 2×10-5Torr 미만
· 수소 가스 유동 … 5분
· 방전 전력 … 100W
· 방전 주파수 … 13.56MHz
· 방전 시의 압력 … 150mTorr
· 전극의 온도 … 실온
· 시료 표면의 온도 … 실온
· 수소 가스 유량 … 50sccm
· 샘플 설치측 … 그라운드 전위(0V)가 인가된 애노드 전극 상
· 처리 시간(방전 시간) … 20초
≪플라즈마 처리 후의 시일성 평가≫
상기 플라즈마 처리 후의 시일성 평가용 시료에 대하여, 실시예 5와 마찬가지로 하여, 시일성 평가를 행했다.
평가 결과를 하기 표 3에 나타낸다.
≪실리콘(Si) 상의 시일층의 두께(열처리 후) 평가≫
상기 플라즈마 처리 후의 시일성 평가용 시료의 제작에 있어서, low-k막 부착 실리콘 웨이퍼를, 실리콘 웨이퍼로 변경한 것, 및 플라즈마 처리를 실시하지 않은 것 이외는 상기 플라즈마 처리 후의 시일성 평가용 시료의 제작과 마찬가지로 하여, 실리콘 상의 시일층의 두께(열처리 후) 평가용 시료를 얻었다.
얻어진 시료에 있어서의, 실리콘(Si) 상의 시일층의 두께(열처리 후)를, 실시예 5와 마찬가지로 하여 측정했다.
측정 결과를 하기 표 3에 나타낸다.
≪구리(Cu) 상의 시일층의 두께(열처리 후) 평가≫
상기 플라즈마 처리 후의 시일성 평가용 시료의 제작에 있어서, low-k막 부착 실리콘 웨이퍼를, 구리(Cu) 기판으로 변경한 것, 및 플라즈마 처리를 실시하지 않은 것 이외는 상기 플라즈마 처리 후의 시일성 평가용 시료의 제작과 마찬가지로 하여, 구리(Cu) 상의 시일층의 두께(열처리 후) 평가용 시료를 얻었다.
얻어진 시료에 있어서의, 구리(Cu) 상의 시일층의 두께(열처리 후)를, 실시예 5와 마찬가지로 하여 측정했다.
측정 결과를 하기 표 3에 나타낸다.
〔실시예 11〕
실시예 10에 있어서, 플라즈마 처리의 처리 시간(방전 시간)을 30초로 변경한 것 이외는 실시예 10과 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 3에 나타낸다.
〔실시예 12〕
실시예 10에 있어서, 시일층의 형성과 열처리 사이의 세정의 조작을, 이하의 조작으로 변경한 것 이외는 실시예 10과 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 3에 나타낸다.
<세정>
시일층이 형성된 기판을 스핀 코터를 이용하여 600rpm으로 회전시키면서, 린스액으로서의 피로멜리트산 수용액(pH 2, 액온 22℃)을 0.1mL/초의 적하 속도로 30초간 적하하여 시일층을 세정하고, 이어서 초순수(액온 22℃)를 0.1mL/초의 적하 속도로 30초간 적하하고, 이어서 4000rpm으로 60초간 회전시켜 건조시켰다.
〔실시예 13〕
실시예 12에 있어서, 플라즈마 처리의 처리 시간(방전 시간)을 30초로 변경한 것 이외는 실시예 12와 마찬가지로 하여 각종 평가를 행했다.
평가 결과를 하기 표 3에 나타낸다.
Figure pct00005
표 3에 나타내는 바와 같이, 린스액으로서 피로멜리트산을 이용한 실시예 12 및 13에서는, 린스액으로서 물을 이용한 실시예 10 및 11과 비교하여, 플라즈마 처리 후의 시일성이 높다는 것(즉, 시일층의 플라즈마 내성이 높다는 것)이 확인되었다.
〔실시예 14∼36〕
실시예 10에 있어서, 린스액에, 하기 표 4∼6의 「첨가 화합물의 종류」란에 나타내는 첨가 화합물을, 하기 표 4∼6의 「첨가 화합물의 함유량」란에 나타내는 함유량(린스액 전량에 대한 함유량)이 되도록 첨가하고, 시일층 형성의 조작을 하기 표 4∼6의 「시일층 형성」란에 나타내는 조작으로 하고, 플라즈마 처리의 사용 가스를 H2로부터 He로 변경한 것 이외는 실시예 10과 마찬가지의 조작을 행했다.
표 4∼6의 「시일층 형성」란에서, 「(C→B)×3」은, 전술한 「C→B」의 조작을 3회 반복하는 조작을 가리킨다.
또한, 「첨가 화합물의 종류」란에 나타낸 첨가 화합물은, 모두, 1분자 내에, 활성종을 차폐하는 부위 A, 및 상기 폴리머와의 사이에서 가열에 의해 결합을 형성하는 부위 B 중 적어도 한쪽을 갖는 화합물이다.
또한, 플라즈마 처리의 사용 가스를 H2로부터 He로 바꾸더라도, 실리콘 상의 시일층의 두께의 변화는, 플라즈마 조사 시간이 일정하면 거의 동등하다.
≪FT-IR≫
실리콘 상의 시일층의 두께(열처리 후) 평가용 시료의 시일층 형성면측에 대하여, 이하의 분석 장치를 이용하여, 이하의 측정 조건에서, FT-IR(푸리에 변환 적외 분광) 분석을 행했다.
얻어진 FT-IR 스펙트럼에 있어서, 1778cm-1, 1738cm-1, 1366cm-1 부근에 나타나는, 이미드기의 C=O 신축 진동 또는 C-N 신축 진동에서 유래하는 피크의 유무를 확인하는 것에 의해, 시료 중에서의 이미드 결합의 유무를 확인했다.
결과를 하기 표 4∼6에 나타낸다.
∼FT-IR 분석 장치∼
적외 흡수 분석 장치(DIGILAB Excalibur(DIGILAB사제))
∼측정 조건∼
IR 광원: 공냉 세라믹, 빔 스플리터: 와이드 레인지 KBr, 검출기: 펠티어(Peltier) 냉각 DTGS, 측정 파수 범위: 7500cm-1∼400cm-1, 분해능: 4cm-1, 적산 횟수: 256, 백그라운드: Si 베어 웨이퍼 사용, 측정 분위기: N2(10L/min), IR(적외선)의 입사각: 72°(= Si의 브루스터 각)
≪플라즈마 내성≫
플라즈마 처리 전(즉, 열처리 후) 및 플라즈마 처리 후에 있어서, 각각, 실시예 10과 마찬가지로 하여, 실리콘(Si) 상의 시일층의 두께를 측정했다.
측정 결과에 기초하여, 하기 식(a)에 따라서, 플라즈마 처리에 의한 시일층의 두께의 변화(잔막률)를 구했다.
플라즈마 처리에 의한 시일층의 두께의 변화 = 플라즈마 처리 후의 시일층의 두께/플라즈마 처리 전의 시일층의 두께 … 식(a)
플라즈마 처리에 의한 시일층의 두께의 변화의 측정 결과를 표 4∼6에 나타낸다.
표 4∼6에서는, 실시예 16에 있어서의 측정 결과를 1.00으로 했을 때의 상대치를 나타냈다.
Figure pct00006
Figure pct00007
Figure pct00008
표 4∼6 중의 첨가 화합물의 종류는 이하와 같다.
- 첨가 화합물의 종류 -
OPDA … 3,3',4,4'-다이페닐 에터 테트라카복실산
BPDA … 3,3',4,4'-바이페닐테트라카복실산
BTDA … 3,3',4,4'-벤조페논테트라카복실산
2367NDA … 나프탈렌-2,3,6,7-테트라카복실산
1458NDA … 나프탈렌-1,4,5,8-테트라카복실산
MeA … 벤젠 헥사카복실산
PMDA … 피로멜리트산
TMA … 트라이멜리트산
m-PhDA … 메타페닐렌 다이아세트산
PAA … 폴리아크릴산(중량 평균 분자량 25,000)
BcDA … 바이사이클로[2.2.2]옥트-7-엔-2,3,5,6-테트라카복실산
MBTCA … meso-뷰테인-1,2,3,4-테트라카복실산
EDTA … 에틸렌다이아민 테트라아세트산
o-PhALD … 오쏘프탈알데하이드
MnDA … 비스아세트산 망간(II)
BTA … 벤조트라이아졸
또한, 표 4∼6에 있어서, 「N.D.」(No Data)는, 측정 결과가 없다는 것을 나타내고 있다.
표 4∼6에 나타내는 바와 같이, 린스액 중에, 1분자 내에, 활성종을 차폐하는 부위 A, 및 상기 폴리머와의 사이에서 가열에 의해 결합을 형성하는 부위 B 중 적어도 한쪽을 갖는 화합물(특정 화합물)을 함유시키는 것에 의해, 플라즈마 처리에 의한 시일층의 두께의 변화를 억제할 수 있다는 것(즉, 시일층의 플라즈마 내성을 향상시킬 수 있다는 것)이 확인되었다.
특히, 특정 화합물이, 1분자 내에, 상기 부위 B로서 카복실기를 2개 이상 갖고, 또한 이웃하는 2개의 탄소 원자의 각각에 카복실기가 결합한 구조, 및 3개 나열된 탄소 원자 중의 양단의 탄소 원자의 각각에 카복실기가 결합한 구조 중 적어도 한쪽을 갖는 화합물(OPDA, BPDA, BTDA, 2367NDA, 1458NDA, MeA, PMDA, TMA, BcDA, MBTCA, 시트르산)인 경우, 및 특정 화합물이, 상기 부위 A 및 상기 부위 B를 갖고, 상기 부위 A가, 방향환 구조, 지환 구조, 망간 원자 및 규소 원자로 이루어지는 군으로부터 선택되는 적어도 하나이며, 상기 부위 B가 카복실기인 화합물(OPDA, BPDA, BTDA, 2367NDA, 1458NDA, MeA, PMDA, TMA, m-PhDA, BcDA)인 경우에는, 플라즈마 내성을 향상시키는 효과가 현저히 높다는 것이 확인되었다.
또한, 특정 화합물을 함유하는 린스액을 이용한 경우에도, low-k막에 대한 시일성 및 Si 상의 시일층의 두께를 어느 정도 유지하면서, Cu 상의 시일층의 두께를 저감할 수 있다는 것이 확인되었다.
〔실시예 37∼38〕
실시예 16 및 24에 있어서, 플라즈마 처리 전에 시료를 가열하는 것에 의해, 플라즈마 처리 시의 시료 표면의 온도를 250℃로 변경한 것 이외는 실시예 16 및 24와 마찬가지의 평가를 행했다. 평가 결과를 하기 표 7에 나타낸다.
Figure pct00009
표 7에 나타내는 바와 같이, 플라즈마 처리 시의 시료 표면의 온도를 250℃로 한 경우에도, 실시예 16 및 24(모두 플라즈마 처리 시의 시료 표면의 온도는 실온이다)와 마찬가지로, 플라즈마 처리에 의한 시일층의 두께의 변화를 억제할 수 있다는 것(즉, 시일층의 플라즈마 내성을 향상시킬 수 있다는 것)이 확인되었다.
일본 출원 2012-158979 및 일본 출원 2013-039944의 개시는 그 전체가 참조에 의해 본 명세서에 도입된다.
본 명세서에 기재된 모든 문헌, 특허 출원 및 기술 규격은, 개개의 문헌, 특허 출원 및 기술 규격이 참조에 의해 도입되는 것이 구체적이고 또한 개개로 기재된 경우와 동일한 정도로, 본 명세서 중에 참조에 의해 도입된다.

Claims (16)

  1. 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 구비한 반도체 기판의 적어도 상기 오목부의 저면 및 측면에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하고 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인 반도체용 시일 조성물을 부여하여, 적어도 상기 오목부의 저면 및 측면에 반도체용 시일층을 형성하는 시일 조성물 부여 공정과,
    상기 반도체 기판의 상기 반도체용 시일층이 형성된 측의 면을, 온도 200℃ 이상 425℃ 이하의 조건에서 열처리하여, 상기 배선의 노출면 상에 형성된 반도체용 시일층의 적어도 일부를 제거하는 제거 공정
    을 갖는, 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 폴리머는, 양이온성 작용기 당량이 27∼430인, 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 폴리머가 폴리에틸렌이민 또는 폴리에틸렌이민 유도체인, 반도체 장치의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 시일 조성물 부여 공정의 후이면서 상기 제거 공정 전에, 15℃∼100℃의 린스액으로 적어도 상기 오목부의 측면 및 저면을 세정하는 세정 공정을 갖는, 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 린스액의 온도가 30℃∼100℃인, 반도체 장치의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 시일 조성물 부여 공정의 후이면서 상기 제거 공정 전에, 25℃에서의 pH가 6 이하인 린스액으로 적어도 상기 오목부의 측면 및 저면을 세정하는 세정 공정을 갖는, 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 린스액이, 1분자 내에, 활성종을 차폐하는 부위 A, 및 상기 폴리머와의 사이에서 가열에 의해 결합을 형성하는 부위 B 중 적어도 한쪽을 갖는 화합물을 포함하는, 반도체 장치의 제조 방법.
  8. 제 1 항 또는 제 2 항에 기재된 반도체 장치의 제조 방법에 있어서의 상기 시일 조성물 부여 공정에서 형성된 반도체용 시일층의 적어도 일부의 제거에 이용되고,
    25℃에서의 pH가 6 이하인, 린스액.
  9. 층간 절연층을 구비한 반도체 기판의 해당 층간 절연층의 표면에 형성된, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머에서 유래하는 반도체용 시일층용의 린스액으로서,
    1분자 내에, 활성종을 차폐하는 부위 A, 및 상기 폴리머와의 사이에서 가열에 의해 결합을 형성하는 부위 B 중 적어도 한쪽을 갖는 화합물을 포함하는, 린스액.
  10. 제 9 항에 있어서,
    상기 화합물이, 1분자 내에, 상기 부위 B로서 카복실기를 2개 이상 갖고, 또한 1분자 내에, 이웃하는 2개의 탄소 원자의 각각에 카복실기가 결합한 구조, 및 3개 나열된 탄소 원자 중의 양단의 탄소 원자의 각각에 카복실기가 결합한 구조 중 적어도 한쪽을 갖는, 린스액.
  11. 제 9 항에 있어서,
    상기 화합물이, 상기 부위 A 및 상기 부위 B를 갖고, 상기 부위 A가, 방향환 구조, 지환 구조, 망간 원자 및 규소 원자로 이루어지는 군으로부터 선택되는 적어도 하나이며, 상기 부위 B가 카복실기인, 린스액.
  12. 반도체 기판 상에,
    오목부가 설치된 층간 절연층과,
    상기 오목부에 설치된 구리를 포함하는 제 1 배선과,
    적어도 상기 층간 절연층의 상기 오목부의 측면과 상기 제 1 배선 사이에 존재하는, 양이온성 작용기를 갖는 중량 평균 분자량 2000∼1000000의 폴리머를 포함하는 반도체용 시일층과,
    상면이 상기 오목부의 저면의 적어도 일부를 구성함과 함께, 해당 상면에서 상기 제 1 배선과 전기적으로 접속되어 있는, 구리를 포함하는 제 2 배선
    을 구비하고,
    상기 제 1 배선과 상기 제 2 배선의 접속부에서의 상기 반도체용 시일층의 두께가 5nm 이하인, 반도체 장치.
  13. 반도체 기판 상에, 층간 절연층과, 구리를 포함하는 제 1 배선과, 상기 층간 절연층과 상기 제 1 배선 사이에 존재하는, 양이온성 작용기를 갖는 중량 평균 분자량 2000∼1000000의 폴리머를 포함하는 반도체용 시일층을 구비하고,
    상기 반도체용 시일층이, 이미드 결합 및 아마이드 결합으로 이루어지는 군으로부터 선택되는 적어도 하나, 및 방향환 구조, 망간 원자 및 규소 원자로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는, 반도체 장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 폴리머는, 양이온성 작용기 당량이 27∼430인, 반도체 장치.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 폴리머가 폴리에틸렌이민 또는 폴리에틸렌이민 유도체인, 반도체 장치.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 층간 절연층은, 평균 세공 반경이 0.5nm∼3.0nm인 다공질 층간 절연층인, 반도체 장치.
KR1020157000349A 2012-07-17 2013-07-12 반도체 장치 및 그의 제조 방법, 및 린스액 KR101682836B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012158979 2012-07-17
JPJP-P-2012-158979 2012-07-17
JPJP-P-2013-039944 2013-02-28
JP2013039944 2013-02-28
PCT/JP2013/069225 WO2014013956A1 (ja) 2012-07-17 2013-07-12 半導体装置及びその製造方法並びにリンス液

Publications (2)

Publication Number Publication Date
KR20150020668A true KR20150020668A (ko) 2015-02-26
KR101682836B1 KR101682836B1 (ko) 2016-12-05

Family

ID=49948785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157000349A KR101682836B1 (ko) 2012-07-17 2013-07-12 반도체 장치 및 그의 제조 방법, 및 린스액

Country Status (10)

Country Link
US (1) US9780008B2 (ko)
EP (1) EP2876675B1 (ko)
JP (1) JP5968438B2 (ko)
KR (1) KR101682836B1 (ko)
CN (1) CN104412376B (ko)
IL (1) IL236569B (ko)
IN (1) IN2015DN00369A (ko)
SG (2) SG11201500194UA (ko)
TW (1) TWI602246B (ko)
WO (1) WO2014013956A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002668A (ko) * 2011-12-20 2017-01-06 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
CN105051872B (zh) * 2013-03-27 2018-06-08 三井化学株式会社 复合体的制造方法及组合物
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
WO2016021648A1 (ja) * 2014-08-08 2016-02-11 三井化学株式会社 シール組成物、及び半導体装置の製造方法
JP6438747B2 (ja) * 2014-11-27 2018-12-19 三井化学株式会社 複合体の製造方法
JP6184613B2 (ja) 2014-12-17 2017-08-23 三井化学株式会社 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法
KR101926294B1 (ko) * 2015-03-30 2018-12-06 미쓰이 가가쿠 가부시키가이샤 매입 평탄화막의 제조 방법 및 전자 디바이스의 제조 방법
SG11201804077PA (en) * 2015-11-16 2018-06-28 Mitsui Chemicals Inc Semiconductor film composition, method of manufacturing semiconductor film composition, method of manufacturing semiconductor member, method of manufacturing semiconductor processing material, and semiconductor device
US10340182B2 (en) * 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
KR102084164B1 (ko) * 2018-03-06 2020-05-27 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정
US10950510B2 (en) 2018-12-21 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2023131657A (ja) * 2022-03-09 2023-09-22 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229093A (ja) * 2004-01-15 2005-08-25 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
JP2008010630A (ja) * 2006-06-29 2008-01-17 Sharp Corp 半導体装置およびその製造方法
JP4699565B2 (ja) * 2009-05-29 2011-06-15 三井化学株式会社 半導体用シール組成物、半導体装置および半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933120B1 (ko) 1968-06-21 1974-09-04
DE4026978A1 (de) 1990-08-25 1992-02-27 Bayer Ag Auf traegern angebrachte ein- oder mehrlagige schichtelemente und ihre herstellung
EP0534304A1 (de) 1991-09-21 1993-03-31 Hoechst Aktiengesellschaft Cycloalkylierte Polyethyleniminderivate und ihre Verwendung als Hypolipidämika
TW387936B (en) 1997-08-12 2000-04-21 Kanto Kagaku Washing solution
US6033993A (en) 1997-09-23 2000-03-07 Olin Microelectronic Chemicals, Inc. Process for removing residues from a semiconductor substrate
JP2001213958A (ja) 2000-02-03 2001-08-07 Nippon Shokubai Co Ltd エチレンイミン重合体およびその製造方法
FR2819635B1 (fr) * 2001-01-18 2004-01-23 St Microelectronics Sa Procede de fabrication de reseaux d'interconnexions
JP3648480B2 (ja) 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
TWI273090B (en) 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
US20040266185A1 (en) 2003-06-30 2004-12-30 Texas Instruments Incorporated Method for reducing integrated circuit defects
US20060046044A1 (en) 2004-08-24 2006-03-02 Lee Chung J Porous composite polymer dielectric film
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US20060255315A1 (en) * 2004-11-19 2006-11-16 Yellowaga Deborah L Selective removal chemistries for semiconductor applications, methods of production and uses thereof
EP1932174A4 (en) 2005-10-05 2009-09-23 Advanced Tech Materials AQUEOUS OXIDIZING CLEANER FOR REMOVING RESIDUES AFTER A PLASMA ATTACK
US7338893B2 (en) * 2005-11-23 2008-03-04 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
JP2007161784A (ja) * 2005-12-09 2007-06-28 Fujifilm Corp 絶縁膜、化合物、膜形成用組成物及び電子デバイス
JP2008047831A (ja) 2006-08-21 2008-02-28 Mitsubishi Gas Chem Co Inc ドライエッチング残渣用洗浄液および洗浄法
JP4598876B2 (ja) 2008-04-02 2010-12-15 三井化学株式会社 組成物の製造方法、多孔質材料及びその形成方法、層間絶縁膜、半導体材料、半導体装置、並びに低屈折率表面保護膜
CN102067293B (zh) 2008-06-18 2013-07-03 富士通株式会社 半导体器件及其制造方法
US8956977B2 (en) 2010-09-10 2015-02-17 Mitsu Chemicals, Inc. Semiconductor device production method and rinse

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229093A (ja) * 2004-01-15 2005-08-25 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
JP2008010630A (ja) * 2006-06-29 2008-01-17 Sharp Corp 半導体装置およびその製造方法
JP4699565B2 (ja) * 2009-05-29 2011-06-15 三井化学株式会社 半導体用シール組成物、半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP2876675B1 (en) 2021-02-17
IN2015DN00369A (ko) 2015-06-12
SG10201607504UA (en) 2016-10-28
US9780008B2 (en) 2017-10-03
US20150187670A1 (en) 2015-07-02
SG11201500194UA (en) 2015-04-29
WO2014013956A1 (ja) 2014-01-23
EP2876675A4 (en) 2016-06-15
CN104412376A (zh) 2015-03-11
TW201407684A (zh) 2014-02-16
IL236569B (en) 2018-08-30
CN104412376B (zh) 2017-02-08
EP2876675A1 (en) 2015-05-27
IL236569A0 (en) 2015-02-26
KR101682836B1 (ko) 2016-12-05
JPWO2014013956A1 (ja) 2016-06-30
TWI602246B (zh) 2017-10-11
JP5968438B2 (ja) 2016-08-10

Similar Documents

Publication Publication Date Title
KR101682836B1 (ko) 반도체 장치 및 그의 제조 방법, 및 린스액
CN108292604B (zh) 半导体用膜组合物、半导体用膜组合物的制造方法、半导体用构件的制造方法、半导体用加工材料的制造方法以及半导体装置
KR101638717B1 (ko) 반도체용 시일 조성물, 반도체 장치 및 그의 제조 방법, 및 폴리머 및 그의 제조 방법
EP2978011B1 (en) Method for manufacturing complex, and composition
KR101419662B1 (ko) 반도체 장치의 제조 방법 및 린스액
KR101923835B1 (ko) 시일 조성물, 및 반도체 장치의 제조 방법
CN107004599B (zh) 基板中间体、贯通通孔电极基板及贯通通孔电极形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)