KR101923835B1 - 시일 조성물, 및 반도체 장치의 제조 방법 - Google Patents

시일 조성물, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101923835B1
KR101923835B1 KR1020177001512A KR20177001512A KR101923835B1 KR 101923835 B1 KR101923835 B1 KR 101923835B1 KR 1020177001512 A KR1020177001512 A KR 1020177001512A KR 20177001512 A KR20177001512 A KR 20177001512A KR 101923835 B1 KR101923835 B1 KR 101923835B1
Authority
KR
South Korea
Prior art keywords
wiring
seal composition
polymer
seal
interlayer insulating
Prior art date
Application number
KR1020177001512A
Other languages
English (en)
Other versions
KR20170023091A (ko
Inventor
야스히사 가야바
히로후미 다나카
쇼코 오노
고지 이노우에
히로코 와치
쓰네지 스즈키
Original Assignee
미쓰이 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 가부시키가이샤 filed Critical 미쓰이 가가쿠 가부시키가이샤
Publication of KR20170023091A publication Critical patent/KR20170023091A/ko
Application granted granted Critical
Publication of KR101923835B1 publication Critical patent/KR101923835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/10—Materials in mouldable or extrudable form for sealing or packing joints or covers
    • C09K3/1006—Materials in mouldable or extrudable form for sealing or packing joints or covers characterised by the chemical nature of one of its constituents
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D157/00—Coating compositions based on unspecified polymers obtained by reactions only involving carbon-to-carbon unsaturated bonds
    • C09D157/06—Homopolymers or copolymers containing elements other than carbon and hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2200/00—Chemical nature of materials in mouldable or extrudable form for sealing or packing joints or covers
    • C09K2200/04—Non-macromolecular organic compounds
    • C09K2200/0441—Carboxylic acids, salts, anhydrides or esters thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2200/00—Chemical nature of materials in mouldable or extrudable form for sealing or packing joints or covers
    • C09K2200/04—Non-macromolecular organic compounds
    • C09K2200/0458—Nitrogen-containing compounds
    • C09K2200/0476—Heterocyclic nitrogen compounds, e.g. melamine
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머(A)와, 벤조트라이아졸 화합물을 포함하고, 상기 폴리머(A)의 함유량이 시일 조성물 100질량부에 대해서 0.05질량부∼0.20질량부이며, 상기 시일 조성물 중에 있어서의 상기 벤조트라이아졸 화합물의 함유량이 3질량ppm∼200질량ppm이며, 상기 시일 조성물의 pH가 3.0∼6.5인, 시일 조성물.

Description

시일 조성물, 및 반도체 장치의 제조 방법{SEAL COMPOSITION AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 시일 조성물, 및 반도체 장치의 제조 방법에 관한 것이다.
종래부터, 전자 디바이스 분야 등의 각종 기술 분야에 있어서, 폴리머를 함유하는 조성물을 부재에 부여하는 것이 행해지고 있다.
예를 들면, 반도체 장치의 층간 절연층에, 2 이상의 양이온성 작용기를 갖는 중량 평균 분자량이 2000∼100000인 폴리머를 함유하는 반도체용 조성물을 부여하는 기술이 알려져 있다(예를 들면, 특허문헌 1 참조).
또한, 예를 들면, 반도체 기판의 표면의 적어도 일부에, 양이온성 작용기를 갖는 중량 평균 분자량이 2000∼600000인 수지를 함유하는 반도체용 시일 조성물을 부여함으로써 반도체용 시일층을 형성하고, 반도체 기판의 반도체용 시일층이 형성된 면을, 25℃에서의 pH가 6 이하인 린스액으로 세정하는 기술이 알려져 있다(예를 들면, 특허문헌 2 참조).
또, 예를 들면, 반도체 기판의 적어도 오목부의 저면 및 측면에, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머를 함유하는 반도체용 시일 조성물을 부여하여, 적어도 오목부의 저면 및 측면에 반도체용 시일층을 형성하고, 반도체 기판의 반도체용 시일층이 형성된 측의 면을 온도 200℃ 이상 425℃ 이하의 조건에서 열처리하고, 배선의 노출면 상에 형성된 반도체용 시일층의 적어도 일부를 제거하는 기술이 기재되어 있다(예를 들면, 특허문헌 3 참조).
국제공개 제2010/137711호 국제공개 제2012/033172호 국제공개 제2014/013956호
반도체 기판 상에, 오목부가 설치된 층간 절연층과 배선을 갖는 반도체 장치는, 미세화가 보다 진행되고 있다. 시일 조성물로서는, 층간 절연층에 존재하는 세공을 시일할 수 있고, 또한 구리 등의 배선 상에 잔존하지 않는 것이면 사용할 수 있지만, 종래의 시일 조성물에서는, 구리 등의 배선 재료가 용출되는 것을 억제할 수 없어, 배선 재료가 감소해 버릴 우려가 있다. 그 결과, 배선의 전기 전도성을 유지할 수 없어질 우려가 있고, 특히, 미세화된 반도체 장치에서는, 배선 재료의 감소가 큰 문제가 된다.
본 발명의 한 형태는, 상기 과제를 감안하여 이루어진 것으로, 시일 조성물에 의한 층간 절연층의 오목부 측면의 시일성을 유지하면서, 오목부 저면 및 배선 상에 시일 조성물의 폴리머(A)가 잔존하기 어렵고, 또한 구리 등의 배선 재료의 감소를 억제하여 이 배선 재료의 전기 전도성을 유지하는 것이 가능한 반도체 장치의 제조 방법 및 그와 같은 반도체 장치를 제조할 때에 이용되는 시일 조성물을 제공하는 것을 목적으로 한다.
본 발명의 다른 형태는, 시일 조성물에 의한 층간 절연층의 표면의 시일성을 유지하면서, 배선 상에 시일 조성물의 폴리머(A)가 잔존하기 어렵고, 또한 구리 등의 배선 재료의 감소를 억제하여 이 배선 재료의 전기 전도성을 유지하는 것이 가능한 반도체 장치의 제조 방법 및 그와 같은 반도체 장치를 제조할 때에 이용되는 시일 조성물을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 구체적 수단은 이하와 같다.
<1> 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머(A)와, 벤조트라이아졸 화합물을 포함하고, 상기 폴리머(A)의 함유량이 시일 조성물 100질량부에 대해서 0.05질량부∼0.20질량부이며, 상기 시일 조성물 중에 있어서의 상기 벤조트라이아졸 화합물의 함유량이 3질량ppm∼200질량ppm이며, 상기 시일 조성물의 pH가 3.0∼6.5인, 시일 조성물.
<2> 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머(A)와, 벤조트라이아졸 화합물을 포함하고, 시일 조성물 중에 있어서의 상기 벤조트라이아졸 화합물의 함유량이 3질량ppm∼200질량ppm이며, 상기 시일 조성물의 pH가 3.0∼6.5인, 시일 조성물.
<3> 추가로 모노카복실산 화합물을 함유하는, <1> 또는 <2>에 기재된 시일 조성물.
<4> 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인, <1>∼<3> 중 어느 하나에 기재된 시일 조성물.
<5> 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 갖는 반도체 기판의 적어도 상기 오목부의 저면 및 측면에, <1>에 기재된 시일 조성물을 부여하는 시일 조성물 부여 공정과, 상기 시일 조성물 부여 공정 후, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 린스액으로, 적어도 상기 오목부의 측면 및 저면을 세정하는 세정 공정을 갖는, 반도체 장치의 제조 방법.
<6> 층간 절연층과, 구리를 포함하는 배선을 갖는 반도체 기판의 적어도 상기 층간 절연층 및 상기 배선의 표면에, <2>에 기재된 시일 조성물을 부여하는 시일 조성물 부여 공정과, 상기 시일 조성물 부여 공정 후, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 린스액으로, 적어도 상기 층간 절연층 및 상기 배선의 표면을 세정하는 세정 공정을 갖는, 반도체 장치의 제조 방법.
<7> 상기 다가 카복실산 모노머는, 방향환을 2개 갖는 것, 및 분자량이 342 이상인 것 중 적어도 한쪽을 만족하는, <5> 또는 <6>에 기재된 반도체 장치의 제조 방법.
<8> 상기 린스액의 pH가 4.0∼7.0인, <5>∼<7> 중 어느 하나에 기재된 반도체 장치의 제조 방법.
<9> 상기 시일 조성물은, 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인, <5>∼<8> 중 어느 하나에 기재된 반도체 장치의 제조 방법.
<10> 상기 시일 조성물 부여 공정 후, 상기 세정 공정 전에, 상기 반도체 기판을 온도 70℃∼125℃에서 가열하는 가열 공정을 갖는, <5>∼<9> 중 어느 하나에 기재된 반도체 장치의 제조 방법.
<11> 상기 세정 공정 후에, 상기 반도체 기판을 온도 200℃∼425℃에서 가열하는 고온 가열 공정을 갖는, <5>∼<10> 중 어느 하나에 기재된 반도체 장치의 제조 방법.
<12> 상기 시일 조성물은 추가로 모노카복실산을 함유하는, <5>∼<11> 중 어느 하나에 기재된 반도체 장치의 제조 방법.
본 발명의 한 형태에 의하면, 시일 조성물에 의한 층간 절연층의 오목부 측면의 시일성을 유지하면서, 오목부 저면 및 배선 상에 시일 조성물의 폴리머(A)가 잔존하기 어렵고, 또한 구리 등의 배선 재료의 감소를 억제하여 이 배선 재료의 전기 전도성을 유지하는 것이 가능한 반도체 장치의 제조 방법 및 그와 같은 반도체 장치를 제조할 때에 이용되는 시일 조성물을 제공할 수 있다.
본 발명의 다른 형태에 의하면, 시일 조성물에 의한 층간 절연층의 표면의 시일성을 유지하면서, 배선 상에 시일 조성물의 폴리머(A)가 잔존하기 어렵고, 또한 구리 등의 배선 재료의 감소를 억제하여 이 배선 재료의 전기 전도성을 유지하는 것이 가능한 반도체 장치의 제조 방법 및 그와 같은 반도체 장치를 제조할 때에 이용되는 시일 조성물을 제공할 수 있다.
도 1은 제 1 실시형태에 따른 반도체 장치의 제조 방법에 있어서의, 시일 조성물 부여 공정 전의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 2는 제 1 실시형태에 따른 반도체 장치의 제조 방법에 있어서의, 시일 조성물 부여 공정 후의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 3은 제 1 실시형태에 따른 반도체 장치의 제조 방법에 있어서, 배선의 노출면 상에 형성된 반도체용 시일층을 제거했을 때의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 4는 제 1 실시형태에 따른 반도체 장치의 제조 방법에 의해 제조되는, 반도체 장치의 단면을 모식적으로 나타내는 개략 단면도이다.
도 5는 제 2 실시형태에 따른 반도체 장치의 제조 방법을 모식적으로 나타내는 개략 단면도이다.
도 6은 제 2 실시형태에 따른 반도체 장치의 제조 방법에 의해 제조되는, 반도체 장치의 단면을 모식적으로 나타내는 개략 단면도이다.
본 명세서에 있어서 「∼」를 이용하여 표시되는 수치 범위는, 「∼」의 전후에 기재되는 수치를 하한값 및 상한값으로서 포함하는 범위를 의미한다.
이하, 본 발명의 구체적인 실시형태(제 1 실시형태, 제 2 실시형태)에 대해, 도 1∼도 6을 이용하여 상세히 설명하지만, 본 발명은, 이하의 실시형태에 전혀 한정되는 것은 아니며, 본 발명의 목적의 범위 내에 있어서, 적절히 변경을 가하여 실시할 수 있다. 도면(도 1∼도 6)에서는, 본 발명에 있어서 필수는 아닌 구성(예를 들면 에칭 스토퍼층 등)에 대해서는 도시를 생략하고 있다. 또한, 이하에서는, 동일한 부재에는 동일한 부호를 붙이고, 중복된 설명을 생략하는 경우가 있다.
≪제 1 실시형태≫
<반도체 장치의 제조 방법>
제 1 실시형태에 따른 반도체 장치의 제조 방법은, 오목부가 설치된 층간 절연층과, 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 갖는 반도체 기판의 적어도 오목부의 저면 및 측면에, 시일 조성물을 부여하는 시일 조성물 부여 공정과, 시일 조성물 부여 공정 후, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 린스액으로, 적어도 오목부의 측면 및 저면을 세정하는 세정 공정을 갖고, 시일 조성물이, 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머(A)와, 벤조트라이아졸 화합물을 포함하고, 폴리머(A)의 함유량이 시일 조성물 100질량부에 대해서 0.05질량부∼0.20질량부이며, 시일 조성물 중에 있어서의 벤조트라이아졸 화합물의 함유량이 3질량ppm∼200질량ppm이며, 시일 조성물의 pH가 3.0∼6.5이다.
상기의 반도체 장치의 제조 방법에 의하면, 구리 등의 배선 재료의 감소를 억제하여 전기 전도성을 유지하는 것이 가능한 반도체 장치를 제조할 수 있다.
즉, 제 1 실시형태의 반도체 장치의 제조 방법에서는, 전술한 폴리머(A) 및 벤조트라이아졸 화합물을 조합하고, 또한 각각을 소정의 농도로 조정한 시일 조성물을, 반도체 기판의 적어도 오목부의 저면 및 측면에 부여한다. 이때, 시일 조성물에 의한 오목부의 측면의 시일성을 유지하면서, 오목부의 저면 및 배선 상에 시일 조성물의 폴리머(A)가 잔존하기 어렵다는 효과가 얻어진다. 또, 구리 등의 배선 재료가 용출되어 버리는 것이 억제되어, 배선 재료의 감소가 억제되기 때문에, 배선의 전기 전도성이 손상되지 않고 유지되어, 특히, 미세화된 반도체 장치의 제조에 있어서 유용하다.
보다 상세히는, 시일 조성물의 pH가 3.0 이상인 것에 의해, 시일 조성물의 폴리머(A)가 보다 층간 절연층과 흡착되기 쉬워짐으로써, 오목부의 측면의 시일성을 유지할 수 있고, 시일 조성물의 pH가 6.5 이하인 것에 의해, 구리를 포함하는 배선에 폴리머(A)가 부착되기 어려워, 배선 상에 폴리머(A)가 잔존하기 어려워진다. 또, 시일 조성물에 있어서의 폴리머(A)의 함유량은, 0.05질량부 이상인 것에 의해, 시일 조성물의 시일성을 적합하게 유지할 수 있고, 시일 조성물에 있어서의 폴리머(A)의 함유량이 0.20질량부 이하인 것에 의해, 오목부의 저면 및 배선 표면 상에 부착되는 시일 조성물의 양을 저감할 수 있어, 오목부의 저면 및 배선 표면의 시일 조성물(시일층)의 제거성이 향상된다.
또한, 시일 조성물 중에 있어서의 벤조트라이아졸 화합물의 함유량이, 3질량ppm 이상인 것에 의해, 구리 등의 배선 재료가 용출되는 것을 억제할 수 있고, 200질량ppm 이하인 것에 의해, 시일 조성물의 시일성의 저하를 억제할 수 있다.
도 1은 시일 조성물 부여 공정 전의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다. 도 1에 나타내는 바와 같이, 반도체 기판(10) 상에, 제 1 층간 절연층(14)과, 제 1 층간 절연층(14)보다도 하층측(반도체 기판(10)에 가까운 측)에 배치된 제 2 층간 절연층(12)과, 제 2 층간 절연층(12)에 매설된 배선(20)이 설치되어 있다. 배선(20)은 적어도 구리를 포함하고 있다.
제 1 층간 절연층(14)에는, 드라이 에칭 등의 에칭에 의해 미리 오목부(16)가 설치되어 있고, 오목부(16)의 저면의 적어도 일부에는, 배선(20)이 노출되어 있다. 즉, 오목부(16)의 저면의 적어도 일부는, 배선(20)의 노출면(20a)에 의해 구성되어 있다.
단, 시일 조성물 부여 공정 전의 반도체 기판은, 이 일례로 한정되는 것은 아니다.
예를 들면, 오목부(16)의 측면의 적어도 일부에는, 배리어층 등이 설치되어 있어도 된다.
또한, 제 1 층간 절연층(14)과 제 2 층간 절연층(12) 사이에는, 에칭 스토퍼층 등의 다른 층이 존재하고 있어도 된다. 또한, 제 1 층간 절연층(14)과 제 2 층간 절연층(12)이 일체가 되어 하나의 층간 절연층을 구성하고 있어도 된다.
또한, 도 1에 나타내는 오목부(16)의 단면 형상은, 2종의 깊이를 가지는(계단 형상의) 단면 형상이 되어 있지만, 제 1 발명에 있어서의 오목부의 단면 형상은 이 일례로 한정되지 않고, 1종만의 깊이를 갖는(즉, 깊이가 일정한) 단면 형상이어도 되고, 3종 이상의 깊이를 가지는 단면 형상이어도 된다. 또한, 층간 절연층에는, 상기 오목부(16)에 더하여, 상기 오목부(16)와는 최심부의 깊이가 상이한 다른 오목부가 설치되어 있어도 된다.
또한, 반도체 기판(10)과 배선(20) 및 제 2 층간 절연층(12) 사이에는, 필요에 따라, 트랜지스터 등의 반도체 회로 등이 설치되어 있어도 된다.
[시일 조성물 부여 공정]
시일 조성물 부여 공정은, 오목부(16)가 설치된 층간 절연층(제 1 층간 절연층(14), 제 2 층간 절연층(12))과, 오목부(16)의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선(20)을 갖는 반도체 기판(10)의 적어도 오목부(16)의 저면 및 측면에, 시일 조성물을 부여하는 공정이다.
도 2는 시일 조성물 부여 공정 후의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다. 도 2에 나타내는 바와 같이, 시일 조성물 부여 공정에서는, 도 1에 나타낸 반도체 기판(10)의 제 1 층간 절연층(14) 등이 설치된 측에 시일 조성물이 부여되어, 적어도 오목부(16)의 저면 및 측면에, 반도체용 시일층으로서 시일층(30)이 형성된다. 이때, 시일층(30)은, 배선(20)의 노출면(20a) 상에도 형성된다.
이하, 반도체 기판, 층간 절연층, 배선 등의 구성에 대해 설명한다.
(반도체 기판)
반도체 기판(10)으로서는, 통상 이용되는 반도체 기판이면 제한 없이 이용할 수 있지만, 구체적으로는 실리콘 웨이퍼나, 실리콘 웨이퍼 상에 트랜지스터 등의 회로가 형성된 것을 이용할 수 있다.
이 반도체 기판(10) 상에는, 적어도, 오목부(16)가 설치된 층간 절연층과, 오목부(16)의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선(20)이 설치되어 있다. 반도체 기판(10) 상에는, 저면에 구리를 포함하는 배선이 설치되어 있지 않은 오목부가 형성되어 있어도 된다.
(층간 절연층)
층간 절연층으로서는, 예를 들면, 실리카를 포함하는 절연층을 이용할 수 있지만, 그의 적어도 일부는, 다공질 층간 절연층인 것이 바람직하다.
이러한 형태에서는, 다공질 층간 절연층의 세공을 시일 조성물에 의해 피복할 수 있으므로, 세공으로의 금속 성분(구리 등)이나 플라즈마 성분의 침입에 의해 생기는 경우가 있는, 유전율의 상승이나 리크 전류의 발생을 보다 억제할 수 있다.
또, 상기 다공질 층간 절연층은, 다공질 실리카를 포함하고, 그 표면(바람직하게는, 오목부(16)의 측면 등, 시일 조성물이 부여되는 면)에 상기 다공질 실리카에서 유래하는 실란올 잔기를 갖는 것이 바람직하다. 이 실란올 잔기와 후술하는 폴리머(A)에 포함되는 양이온성 작용기가 상호 작용하는 것에 의해, 폴리머(A)에 의한 세공 피복성이 보다 향상된다.
상기 다공질 층간 절연층에 있어서의 세공 반경(포어 반경)에는 특별히 한정은 없지만, 시일층(30)에 의한 시일성의 효과를 보다 효과적으로 나타내는 관점에서, 상기 세공 반경은, 0.5nm∼3.0nm가 바람직하고, 1.0nm∼2.5nm가 보다 바람직하다.
상기 다공질 실리카로서는, 반도체 장치의 층간 절연층에 통상 이용되는 다공질 실리카를 특별히 제한 없이 이용할 수 있다. 예를 들면, 국제공개 제91/11390호에 기재된 실리카 겔과 계면 활성제 등을 이용하여, 밀봉한 내열성 용기 내에서 수열 합성하는 유기 화합물과 무기 화합물의 자기 조직화를 이용한 균일한 메소 세공을 가지는 산화물이나, Nature지, 1996년, 379권(703페이지) 또는 Supramolecular Science지, 1998년, 5권(247페이지 등)에 기재된 알콕시실레인류의 축합물과 계면 활성제로 제조되는 다공질 실리카 등을 들 수 있다.
상기 다공질 실리카로서는, 국제공개 제2009/123104호나 국제공개 제2010/137711호에 기재된 다공질 실리카(예를 들면, 특정의 실록세인 화합물을 포함하는 조성물을 이용하여 형성된 다공질 실리카)를 이용하는 것도 바람직하다.
다공질 층간 절연층은, 예를 들면, 상기의 다공질 실리카의 형성용 조성물을 반도체 기판 상에 도포한 후, 적절히, 가열 처리 등을 행하는 것에 의해 형성할 수 있다.
층간 절연층에 설치된 오목부(16)는, 에칭 등에 의해 층간 절연층에 형성된 오목부(공극)이다. 오목부(16)는, 후의 공정에서, 예를 들면 배선 재료를 매설하기 위해서 설치되는 것이다. 오목부(16)의 구체예로서는, 트렌치, 비아 등을 들 수 있다.
오목부(16)의 폭은, 예를 들면, 10nm∼32nm로 할 수 있다.
한편, 오목부(16)의 저면이란, 오목부(16)의 벽면 중, 오목부(16)의 최심부에 위치하는 면(즉, 반도체 기판(10) 표면으로부터의 거리가 가장 가까운 면)이면서, 반도체 기판(10) 표면과 대략 평행한 면을 가리킨다. 또한, 오목부(16)의 측면이란, 오목부(16)의 벽면 중, 상기 저면 이외의 면을 가리킨다.
오목부(16)의 저면 및 측면에 시일 조성물을 부여함으로써, 후의 공정에서 배선 재료를 오목부(16)에 매설할 때에, 배선 재료를 구성하는 성분이 상기 다공질 층간 절연층의 구멍부로 확산되는 것을 효과적으로 억제할 수 있어 유용하다.
층간 절연층에 오목부(16)를 형성하는 공정은, 통상 이용되는 반도체 장치의 제조 프로세스 조건에 따라 행할 수 있다. 예를 들면, 층간 절연층 상에, 하드 마스크와 포토레지스트를 형성하고, 포토레지스트의 패턴대로 에칭함으로써, 원하는 패턴을 갖는 오목부(16)를 형성할 수 있다. 또한 전술한 바와 같이 다공질 층간 절연층이 다공질 실리카를 포함하는 경우, 오목부(16)의 형성에 수반하여 다공질 실리카의 표면이 깎이기 때문에, 상기 표면의 실란올기의 밀도가 증가하는 경향이 있다.
반도체 기판(10)에는, 구리를 포함하는 배선(20)이 설치되어 있고, 배선(20)의 표면의 적어도 일부가, 오목부(16)의 저면의 적어도 일부에 노출되어 있다. 즉, 오목부(16)의 저면의 적어도 일부는, 구리를 포함하는 배선(20)의 노출면(20a)이 되어 있다. 노출면(20a)에 의해, 노출면(20a)을 갖는 배선(20)과, 후의 공정에서 오목부(16)에 매설되는 배선(제 1 배선(40))이 전기적으로 접속된다.
(배선)
구리를 포함하는 배선(예를 들면, 후술하는 제 1 배선(40), 제 2 배선(50))은, 구리를 주성분으로서 포함하는 것이 바람직하다.
여기에서, 주성분이란, 함유 비율(원자%)이 가장 높은 성분을 가리킨다.
상기 함유 비율은 50원자% 이상이 바람직하고, 80원자% 이상이 보다 바람직하고, 90원자% 이상이 더 바람직하다.
상기 배선에는, 필요에 따라, 그 밖의 원소(예를 들면, Cu, Al, Ni, Fe, Sn, Cr, Pt, Zn, Mg, Ta, Ti, Mn, Co, W, Ru 등의 금속 원소, N, O 등의 비금속 원소)가 포함되어 있어도 된다.
오목부(16)의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선(예를 들면, 후술하는 제 2 배선(50))도, 후의 공정에서 오목부(16)에 매설되는 배선(예를 들면, 후술하는 제 1 배선(40))도, 공지의 프로세스 조건에 따라 형성할 수 있다. 예를 들면, 실리콘 웨이퍼 상에 직접, 또는 오목부(16)가 형성된 층간 절연층 상에, 메탈 CVD법, 스퍼터링법 또는 전해 도금법에 의해 구리 배선을 형성하고, 케미컬 메카니컬 폴리싱(CMP)에 의해 막을 평활화한다. 또한, 필요하면, 그 막의 표면에 캡막을 형성하고, 이어서 하드 마스크를 형성하고, 층간 절연층의 형성 및 배선 형성 공정을 반복함으로써 다층화할 수 있다.
전술한 반도체 기판(반도체 장치)의 구성에 대해서는, 예를 들면, 국제공개 제2009/153834호(특히, 단락 0040∼0041, 도 2E)에 기재된 반도체 장치의 구성을 참조할 수도 있다.
<시일 조성물>
다음으로, 제 1 실시형태에 따른 반도체 장치의 제조 방법에서 이용하는 시일 조성물에 대해 설명한다.
제 1 실시형태에서 이용되는 시일 조성물은, 반도체 기판(10)의 적어도 오목부(16)의 저면 및 측면에 부여함으로써, 적어도 오목부(16)의 저면 및 측면에, 반도체용 시일층으로서 시일층(30)을 형성하기 위한 것이다.
시일 조성물은 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머(A)와, 벤조트라이아졸 화합물을 포함하고, 폴리머(A)의 함유량은, 시일 조성물 100질량부에 대해서 0.05질량부∼0.20질량부이며, 시일 조성물 중에 있어서의 벤조트라이아졸 화합물의 함유량은 3질량ppm∼200질량ppm이며, 시일 조성물의 pH가 3.0∼6.5이다.
(폴리머(A))
폴리머(A)는 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000이다. 또한, 폴리머(A)는 양이온성 작용기를 적어도 1종 갖고 있으면 되고, 필요에 따라서, 음이온성 작용기나 비이온성 작용기를 더 갖고 있어도 된다.
양이온성 작용기는, 양전하를 띨 수 있는 작용기이면 특별히 한정되지 않는다. 양이온성 작용기로서는, 예를 들면, 아미노기, 4급 암모늄기 등을 들 수 있다. 그 중에서도 금속 성분의 확산 억제의 관점에서, 1급 아미노기 및 2급 아미노기로부터 선택된 적어도 1종인 것이 바람직하다.
비이온성 작용기는, 수소 결합 수용기여도 되고, 수소 결합 공여기여도 된다. 비이온성 작용기로서는, 예를 들면, 하이드록시기, 카보닐기, 에터기 등을 들 수 있다.
음이온성 작용기는, 음전하를 띨 수 있는 작용기이면 특별히 한정되지 않는다. 음이온성 작용기로서는, 예를 들면, 카복실산기, 설폰산기, 황산기 등을 들 수 있다.
폴리머(A)는 양이온성 작용기를 갖는 반복 단위 구조를 갖는 것이어도 되고, 또한 특정의 반복 단위 구조를 가지지 않고, 폴리머(A)를 구성하는 모노머가 분기적으로 중합되어 형성되는 랜덤인 구조를 갖는 것이어도 된다. 금속 성분의 확산 억제의 관점에서, 폴리머(A)는 특정의 반복 단위 구조를 가지지 않고, 폴리머(A)를 구성하는 모노머가 분기적으로 중합되어 형성되는 랜덤인 구조를 갖는 것인 것이 바람직하다.
폴리머(A)는 1분자 중에 양이온성 작용기를 가짐으로써, 금속 성분의 확산을 억제할 수 있다. 또한, 금속 성분의 확산 억제의 관점에서, 양이온 밀도가 높은 폴리머인 것이 바람직하다. 구체적으로는, 양이온성 작용기 당량이 27∼430인 것이 바람직하고, 43∼430인 것이 보다 바람직하고, 200∼400인 것이 더 바람직하다.
또, 다공질의 층간 절연층의 표면을 공지의 방법, 예를 들면, 국제공개 제04/026765호, 국제공개 제06/025501호 등에 기재된 방법으로 소수화 처리한 경우는, 상기 표면의 극성기의 밀도가 감소하므로, 200∼400인 것도 또한 바람직하다.
여기에서, 양이온성 작용기 당량이란, 양이온성 작용기당 중량 평균 분자량을 의미하고, 폴리머(A)의 중량 평균 분자량(Mw)을 1분자에 상당하는 폴리머(A)가 포함하는 양이온성 작용기수(n)로 나누어 얻어지는 값(Mw/n)이다. 이 양이온성 작용기 당량이 클수록 양이온성 작용기의 밀도가 낮은 한편, 양이온성 작용기 당량이 작을수록 양이온성 작용기의 밀도가 높다.
폴리머(A)가 양이온성 작용기를 갖는 반복 단위 구조(이하, 「특정 단위 구조」라고도 말한다)를 갖는 것인 경우, 양이온성 작용기는, 특정 단위 구조에 있어서, 주쇄의 적어도 일부로서 포함되어 있어도, 측쇄의 적어도 일부로서 포함되어 있어도 되고, 또, 주쇄의 적어도 일부 및 측쇄의 적어도 일부로서 포함되어 있어도 된다.
또, 상기 특정 단위 구조가 양이온성 작용기를 2 이상 포함하는 경우, 2 이상의 양이온성 작용기는 동일해도 상이해도 된다.
또한 상기 양이온성 작용기는, 다공질 층간 절연층의 표면에 존재하는 양이온성 작용기의 흡착점(예를 들면, 실란올 잔기) 사이의 평균 거리에 대한, 특정 단위 구조의 주쇄 길이의 비(이하, 「양이온성 작용기 사이의 상대 거리」라고도 말한다)가, 0.08∼1.2가 되도록 포함되어 있는 것이 바람직하고, 0.08∼0.6이 되도록 포함되어 있는 것이 보다 바람직하다. 이러한 태양이므로 폴리머(A)가 다공질 층간 절연층의 표면에, 보다 효율적으로 다점 흡착되기 쉬워진다.
상기 특정 단위 구조는, 층간 절연층에 대한 흡착성의 관점에서, 분자량이 30∼500인 것이 바람직하고, 40∼200인 것이 보다 바람직하다. 한편, 특정 단위 구조의 분자량이란, 특정 단위 구조를 구성하는 모노머의 분자량을 의미한다.
특정 단위 구조는, 층간 절연층에 대한 흡착성의 관점에서, 양이온성 작용기 사이의 상대 거리가 0.08∼1.2이며, 분자량이 30∼500인 것이 바람직하고, 양이온성 작용기 사이의 상대 거리가 0.08∼0.6이며, 분자량이 40∼200인 것이 보다 바람직하다.
양이온성 작용기를 포함하는 특정 단위 구조로서, 구체적으로는, 에틸렌이민에서 유래하는 단위 구조, 알릴아민에서 유래하는 단위 구조, 다이알릴다이메틸암모늄염에서 유래하는 단위 구조, 바이닐피리딘에서 유래하는 단위 구조, 라이신에서 유래하는 단위 구조, 메틸바이닐피리딘에서 유래하는 단위 구조, p-바이닐피리딘에서 유래하는 단위 구조 등을 들 수 있다. 그 중에서도, 층간 절연층에 대한 흡착성의 관점에서, 에틸렌이민에서 유래하는 단위 구조 및 알릴아민에서 유래하는 단위 구조의 적어도 한쪽인 것이 바람직하다.
또한, 폴리머(A)는 비이온성 작용기를 포함하는 단위 구조 및 음이온성 작용기를 포함하는 단위 구조의 적어도 1종을 더 포함하고 있어도 된다.
상기 비이온성 작용기를 포함하는 단위 구조로서, 구체적으로는, 바이닐알코올에서 유래하는 단위 구조, 알킬렌옥사이드에서 유래하는 단위 구조, 바이닐피롤리돈에서 유래하는 단위 구조 등을 들 수 있다.
또, 음이온성 작용기를 포함하는 단위 구조로서, 구체적으로는, 스타이렌설폰산에서 유래하는 단위 구조, 바이닐황산에서 유래하는 단위 구조, 아크릴산에서 유래하는 단위 구조, 메타크릴산에서 유래하는 단위 구조, 말레산에서 유래하는 단위 구조, 푸마르산에서 유래하는 단위 구조 등을 들 수 있다.
폴리머(A)가 특정 단위 구조를 2종 이상 포함하는 경우, 각각의 특정 단위 구조는, 함유하는 극성기의 종류 또는 수, 분자량 등 중 어느 것이 상이하면 된다. 또한 상기 2종 이상의 특정 단위 구조는, 블록 코폴리머로서 포함되어 있어도, 랜덤 코폴리머로서 포함되어 있어도 된다.
또한, 폴리머(A)는 상기 특정 단위 구조 이외의 반복 단위 구조(이하, 「제 2 단위 구조」라고도 말한다)의 적어도 1종을 더 포함하고 있어도 된다. 폴리머(A)가 제 2 단위 구조를 포함하는 경우, 특정 단위 구조와 제 2 단위 구조는, 블록 코폴리머로서 포함되어 있어도, 랜덤 코폴리머로서 포함되어 있어도 된다.
상기 제 2 단위 구조로서는, 상기 특정 단위 구조를 구성하는 모노머와 중합 가능한 모노머에서 유래하는 단위 구조이면 특별히 제한은 없다. 예를 들면, 올레핀에서 유래하는 단위 구조 등을 들 수 있다.
또한, 폴리머(A)가 특정의 반복 단위 구조를 가지지 않고, 폴리머(A)를 구성하는 모노머가 분기적으로 중합되어 형성되는 랜덤인 구조를 갖는 것인 경우, 상기 양이온성 작용기는, 주쇄의 적어도 일부로서 포함되어 있어도, 측쇄의 적어도 일부로서 포함되어 있어도 되고, 또, 주쇄의 적어도 일부 및 측쇄의 적어도 일부로서 포함되어 있어도 된다.
이러한 폴리머(A)를 구성할 수 있는 모노머로서는, 예를 들면, 에틸렌이민 및 그의 유도체를 들 수 있다.
양이온성 작용기를 포함하는 폴리머(A)로서, 구체적으로는, 폴리에틸렌이민(PEI), 폴리알릴아민(PAA), 폴리다이알릴다이메틸암모늄(PDDA), 폴리바이닐피리딘(PVP), 폴리라이신, 폴리메틸피리딜바이닐(PMPyV), 프로톤화 폴리(p-피리딜바이닐렌)(R-PHPyV), 및 이들의 유도체를 들 수 있다. 그 중에서도, 폴리에틸렌이민(PEI) 또는 그의 유도체, 폴리알릴아민(PAA) 등이 바람직하고, 보다 바람직하게는 폴리에틸렌이민(PEI) 또는 그의 유도체이다.
폴리에틸렌이민(PEI)은, 일반적으로는 에틸렌이민을 통상 이용되는 방법으로 중합하는 것에 의해 제조할 수 있다. 중합 촉매, 중합 조건 등도, 에틸렌이민의 중합에 일반적으로 이용되는 것으로부터 적절히 선택할 수 있다. 구체적으로는 예를 들면, 유효량의 산 촉매, 예를 들면 염산의 존재하에 0℃∼200℃에서 반응시킬 수 있다. 또 폴리에틸렌이민을 베이스로 하여 에틸렌이민을 부가 중합시켜도 된다. 또한 폴리에틸렌이민은, 에틸렌이민의 단독중합체여도, 에틸렌이민과 공중합 가능한 화합물, 예를 들면 아민류와 에틸렌이민의 공중합체여도 된다. 이와 같은 폴리에틸렌이민의 제조 방법에 대해서는, 예를 들면, 일본 특허공고 소43-8828호 공보, 일본 특허공고 소49-33120호 공보 등을 참조할 수 있다.
또한 폴리에틸렌이민은, 모노에탄올아민으로부터 얻어지는 조(粗) 에틸렌이민을 이용하여 얻어진 것이어도 된다. 구체적으로는 예를 들면 일본 특허공개 2001-2123958호 공보 등을 참조할 수 있다.
상기와 같이 하여 제조되는 폴리에틸렌이민은, 에틸렌이민이 개환되어 직쇄상으로 결합한 부분 구조뿐만 아니라, 분기상으로 결합한 부분 구조, 직쇄상의 부분 구조끼리가 가교 연결된 부분 구조 등을 갖는 복잡한 골격을 갖고 있다. 이러한 구조의 양이온성 작용기를 갖는 폴리머(A)를 이용함으로써, 폴리머(A)가 보다 효율적으로 다점 흡착된다. 또, 폴리머 사이의 상호 작용에 의해, 보다 효과적으로 시일층이 형성된다.
또한, 폴리에틸렌이민 유도체인 것도 바람직하다. 폴리에틸렌이민 유도체로서는, 상기 폴리에틸렌이민을 이용하여 제조 가능한 화합물이면 특별히 제한은 없다. 구체적으로는, 폴리에틸렌이민에 알킬기(바람직하게는 탄소수 1∼10)나 아릴기를 도입한 폴리에틸렌이민 유도체, 폴리에틸렌이민에 수산기 등의 가교성기를 도입하여 얻어지는 폴리에틸렌이민 유도체 등을 들 수 있다.
이들 폴리에틸렌이민 유도체는, 폴리에틸렌이민을 이용하여 통상 행해지는 방법에 의해 제조할 수 있다. 구체적으로는 예를 들면, 일본 특허공개 평6-016809호 공보 등에 기재된 방법에 준거하여 제조할 수 있다.
또한, 상기 폴리에틸렌이민 및 그의 유도체는, 시판 중인 것이어도 된다. 예를 들면, (주)닛폰쇼쿠바이, BASF사 등으로부터 시판되고 있는 폴리에틸렌이민 및 그의 유도체로부터, 적절히 선택하여 이용할 수도 있다.
폴리머(A)의 중량 평균 분자량은 2000∼1000000이지만, 2000∼600000인 것이 바람직하고, 2000∼300000인 것이 보다 바람직하고, 2000∼100000인 것이 더 바람직하고, 10000∼80000인 것이 더 바람직하고, 20000∼60000인 것이 특히 바람직하다. 폴리머(A)의 중량 평균 분자량이 2000∼1000000인 것에 의해, 층간 절연층의 오목부(16)에 대한 우수한 피복성(시일성)이 얻어져, 폴리머층(시일층)을 형성했을 때의 유전율의 저하가 억제된다.
예를 들면, 폴리머(A)의 중량 평균 분자량이 1000000보다도 크면, 폴리머 분자의 크기가 오목부(16)보다도 커져, 폴리머(A)가 오목부(16)에 들어가지 못하여, 오목부(16)에 대한 피복성이 저하되는 경우가 있다.
폴리머(A)의 중량 평균 분자량이 2000 미만이면, 폴리머(A)의 분자가 층간 절연층에 다점에서 흡착되지 않는 경우가 있다. 또한, 층간 절연층의 세공 직경보다도 폴리머 분자의 크기가 작아져, 수지 분자가 층간 절연층의 세공에 들어가 층간 절연층의 유전율이 상승하는 경우가 있다.
한편, 중량 평균 분자량 및 분자량 분포는, GPC(Gel Permeation Chromatography)법에 의해 측정된, 폴리에틸렌글리콜 환산의 중량 평균 분자량 및 분자량 분포를 가리킨다.
구체적으로는, 중량 평균 분자량 및 분자량 분포는, 전개 용매로서 아세트산 농도 0.5mol/L, 질산 나트륨 농도 0.1mol/L의 수용액을 이용하고, 분석 장치 Shodex GPC-101 및 컬럼 Asahipak GF-7M HQ를 이용하여 측정하고, 폴리에틸렌글리콜을 표준품으로 하여 산출된다.
또한, 폴리머(A)는, 물 용매 중에 있어서의 임계 미셀 농도가 1질량% 이상이거나, 실질적으로 미셀 구조를 형성하지 않는 폴리머인 것도 또한 바람직하다. 여기에서 실질적으로 미셀 구조를 형성하지 않는 것이란, 상온의 물 용매 중 등의 통상의 조건하에서는 미셀을 형성하지 않는, 즉 임계 미셀 농도를 측정할 수 없는 것을 말한다. 이러한 폴리머인 것에 의해, 두께가 분자 레벨인 얇은 폴리머층(예를 들면, 5nm 이하)을 형성할 수 있어, 층간 절연층의 유전율의 상승을 효과적으로 억제할 수 있다. 또 층간 절연층과 배선 재료의 밀착성이 보다 효과적으로 향상된다.
또, 폴리머(A)는, 중량 평균 분자량이 2000∼600000이며, 양이온성 작용기 당량이 43∼430인 폴리에틸렌이민인 것이 바람직하고, 중량 평균 분자량이 10000∼80000이며, 양이온성 작용기 당량이 200∼400인 폴리에틸렌이민인 것이 보다 바람직하다. 이러한 태양인 것에 의해, 층간 절연층으로의 금속 성분의 확산이 보다 효과적으로 억제되어, 층간 절연층과 배선 재료의 밀착성이 보다 향상된다.
시일 조성물에 있어서의 폴리머(A)의 함유량은, 시일 조성물 100질량부에 대해서, 0.05질량부∼0.20질량부이며, 0.08질량부∼0.19질량부인 것이 바람직하고, 0.11질량부∼0.18질량부인 것이 보다 바람직하다. 또한 상기 시일 조성물을 이용하여 폴리머층을 형성하는 면의 면적 및 세공 밀도에 기초하여, 상기 시일 조성물에 있어서의 폴리머(A)의 함유량을 조정할 수도 있다. 시일 조성물에 있어서의 폴리머(A)의 함유량이 0.05질량부 이상인 것에 의해, 시일 조성물의 시일성을 적합하게 유지할 수 있고, 시일 조성물에 있어서의 폴리머(A)의 함유량이 0.20질량부 이하인 것에 의해, 오목부 저면 및 배선 표면 상에 부착되는 시일 조성물의 양을 저감할 수 있어, 오목부 저면 및 배선 표면 상의 시일 조성물의 제거성이 향상된다.
(벤조트라이아졸 화합물)
시일 조성물은, 벤조트라이아졸 화합물을 포함하는 것에 의해, 구리 등을 포함하는 배선의 표면에 부여되었을 때에, 그 표면에 소수기가 형성된다. 소수기가 형성되는 것에 의해, 배선 표면에 대한 폴리머(A)의 부착이 보다 효과적으로 저해되어, 배선 표면에 시일 조성물 중의 폴리머(A)가 부착되기 어려워진다고 생각된다.
여기에서, 벤조트라이아졸 화합물은, 벤조트라이아졸 골격을 갖는 화합물이다. 벤조트라이아졸 화합물로서는, 구체적으로는, 벤조트라이아졸(BTA: 1,2,3-벤조트라이아졸), 5,6-다이메틸벤조트라이아졸(DBTA), 1-(1,2-다이카복시에틸)벤조트라이아졸(DCEBTA), 1-[N,N-비스(하이드록시에틸)아미노메틸]벤조트라이아졸(HEABTA), 1-(하이드록시메틸)벤조트라이아졸(HMBTA), 5-메틸벤조트라이아졸, 1H-벤조트라이아졸-5-카복실산, 카복시벤조트라이아졸, 4,5-다이메틸벤조트라이아졸, 2-(3,5-다이-t-뷰틸-2-하이드록시페닐)벤조트라이아졸 또는 이들의 유도체 등을 들 수 있다. 한편, 시일 조성물에 포함되는 벤조트라이아졸 화합물로서는, 위에 예시된 1종의 화합물이어도 되고, 2종 이상의 화합물이어도 된다.
또, 시일 조성물 중에 있어서의 벤조트라이아졸 화합물의 함유량은, 3질량ppm∼200질량ppm이며, 3질량ppm∼100질량ppm인 것이 바람직하고, 3질량ppm∼30질량ppm인 것이 보다 바람직하다. 벤조트라이아졸 화합물의 함유량이 3질량ppm 이상인 것에 의해, 구리 등의 배선 재료가 용출되는 것을 억제할 수 있고, 200질량ppm 이하인 것에 의해, 시일 조성물의 시일성의 저하를 억제할 수 있다.
(산)
제 1 실시형태의 시일 조성물은, 산을 적어도 1종을 함유하는 것이 바람직하다.
이 형태는, 제 1 실시형태의 시일 조성물의 pH를 산성쪽으로 조정하는 경우에 적합하다. 시일 조성물의 pH의 바람직한 범위에 대해서는 후술하는 대로이다.
산으로서는 특별히 제한은 없고, 예를 들면, 모노카복실산 화합물, 다이카복실산 화합물, 옥시다이카복실산 화합물을 들 수 있다.
모노카복실산 화합물로서는, 지방족 모노카복실산 화합물(예를 들면, 폼산, 아세트산, 프로피온산, 뷰티르산, 메톡시아세트산, 에톡시아세트산, 락트산, 글리콜산, 글리세르산 등), 방향족 모노카복실산 화합물(예를 들면, 벤조산, 피콜린산, 살리실산, 3,4,5-트라이하이드록시벤조산 등)을 들 수 있다.
상기 중, 배선 표면에 대한 폴리머(A)의 잔존 곤란성과 층간 절연층에 대한 폴리머(A)의 잔존 용이성을 보다 효과적으로 양립시키는 관점에서, 모노카복실산 화합물이 바람직하고, 지방족 모노카복실산 화합물이 보다 바람직하고, 폼산, 아세트산이 특히 바람직하다.
상기 모노카복실산 화합물로서는, 수산기 및 아미노기를 갖지 않고, 또한 판데르 발스 체적이 40cm3/mol 이상인 모노카복실산 화합물(이하, 「특정 모노카복실산 화합물」이라고도 말한다)도 바람직하다.
시일 조성물이 특정 모노카복실산 화합물을 함유하는 것에 의해, 배선의 표면에 폴리머(A)를 함유하는 시일 조성물을 부여하는 시일 조성물 부여 공정에 있어서, 배선의 표면에 시일 조성물 중의 폴리머(A)가 부착되기 어려워진다는 이점을 갖는다. 이 이유는 분명하지는 않지만, 이하와 같이 추측된다. 판데르 발스 체적이 40cm3/mol 이상인 특정 모노카복실산 화합물은, 벌키한 소수기와 1개의 카복실기로 구성되어 있다. 이 특정 모노카복실산 화합물 및 폴리머(A)를 함유하는 시일 조성물이 구리 등을 포함하는 배선의 표면에 부여되면, 특정 모노카복실산 화합물의 카복실기와 배선 표면의 구리가 반응하여, 배선의 표면이 벌키한 소수기로 피복되고, 그 결과, 배선의 표면이 소수화된다고 생각된다. 여기에서, 배선의 표면을 피복하는 소수기가 벌키한 것에 의해, 배선의 표면이 보다 강하게 소수화된다(즉, 표면 에너지가 보다 낮아진다)고 생각된다. 또, 특정 모노카복실산이 수산기 및 아미노기를 갖지 않는 것에 의해, 배선의 표면이 보다 소수적으로 유지된다고 생각된다. 이들 이유에 의해, 배선의 표면에 대한 폴리머(A)의 부착이 보다 효과적으로 저해되어, 배선의 표면에 시일 조성물 중의 폴리머(A)가 부착되기 어려워진다고 생각된다.
시일 조성물이 특정 모노카복실산 화합물을 함유하는 경우에 대해, 예를 들어, 도 1을 이용하여 설명하면, 이 경우, 시일 조성물이 노출면(20a)에 부여되는 공정에 있어서, 노출면(20a)에 폴리머층이 형성되기 어려워진다는 이점을 갖는다.
따라서, 예를 들면, 노출면(20a) 상의 폴리머층의 제거 처리를 생략할 수도 있다. 예를 들면, 폴리머층의 제거 처리를 생략한 경우에서도, 각 절연층의 노출면에 폴리머층이 형성되고, 또한 노출면(20a)은 폴리머층으로 피복되어 있지 않은 상태로 할 수 있다.
상기 특정 모노카복실산 화합물의 판데르 발스 체적의 수치는, "CHEMICAL PROPERTIES handbook"(YAWS 편, McGrawHill 발행)에 기재된 값을 이용한다.
상기 특정 모노카복실산 화합물의 판데르 발스 체적은, 40cm3/mol 이상 85cm3/mol 이하인 것이 보다 바람직하다.
특정 모노카복실산 화합물(수산기 및 아미노기를 갖지 않고, 또한 판데르 발스 체적이 40cm3/mol 이상인 모노카복실산 화합물)로서, 구체적으로는, 프로피온산, 피콜린산, 뷰티르산, 발레르산, 헥산산, 헵탄산, 아크릴산, 피콜린산 등이 바람직하다. 특히, 프로피온산, 피콜린산이 바람직하다.
또한, 시일 조성물에는, 벤조트라이아졸 화합물이 포함되어 있기 때문에, 상기 특정 모노카복실산 화합물이 아니라 폼산이나 아세트산을 이용한 경우에서도, 시일 조성물 부여 공정에 있어서, 배선의 표면에 폴리머(A)를 부착하기 어렵게 할 수 있다.
상기 시일 조성물은, 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10ppb 이하이다. 10ppb 이하란, 나트륨 및 칼륨을 적극적으로는 포함하지 않는 것을 말한다. 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10ppb 이하이기 때문에, 리크 전류의 발생을 억제할 수 있다.
상기 시일 조성물은, 폴리머(A)에 더하여 필요에 따라서 용매를 포함해도 되고, 적어도 시일 조성물 부여 공정에 있어서는, 용매가 포함된다. 상기 용매로서는, 폴리머(A)가 균일하게 용해되어, 미셀을 형성하기 어려운 용매이면 특별히 한정되지 않는다. 예를 들면, 물(바람직하게는, 초순수), 수용성 유기 용제(예를 들면, 알코올류 등) 등을 들 수 있다. 미셀 형성성의 관점에서, 물, 또는 물과 수용성 유기 용제의 혼합물을 용매로서 이용하는 것이 바람직하다.
또한, 상기 용매의 비점은 특별히 제한되지 않지만, 210℃ 이하인 것이 바람직하고, 160℃ 이하가 더 바람직하다. 용매의 비점이 상기 범위이므로, 예를 들면, 시일 조성물 부여 공정 후, 세정 공정이나 건조 공정을 마련한 경우, 층간 절연층의 절연성을 크게 해치는 일 없이, 또한 상기 시일 조성물을 층간 절연층으로부터 박리시키는 일이 없는 낮은 온도에서, 상기 용매를 제거하여, 반도체용 시일층을 형성할 수 있다.
또, 상기 시일 조성물은, 발명의 효과를 해치지 않는 범위에서, 필요에 따라서 세슘 이온 등의 양이온을 더 포함하고 있어도 된다. 세슘 등의 양이온을 포함함으로써, 시일 조성물 중의 수지가 보다 균일하게 층간 절연층의 표면에 퍼지기 쉬워진다.
또, 상기 시일 조성물은, 층간 절연층을 부식이나 용해시키는 화합물(불소 화합물 등)을 첨가하지 않는 것이 바람직하다. 구체적으로는, 예를 들면, 층간 절연층의 주재가 실리카 등의 무기 화합물인 경우, 불소 화합물 등이 시일 조성물 중에 포함되면, 층간 절연층이 용해되어서 절연성이 손상되어, 비유전율이 증가하는 경우가 있다.
상기 시일 조성물은, 210℃ 이하, 바람직하게는 160℃ 이하의 비점을 갖는 화합물이나, 250℃까지 열처리해도 분해성을 갖지 않는 화합물만을 포함하는 것이 바람직하다.
한편, 상기 「250℃까지 열처리해도 분해성을 갖지 않는 화합물」이란, 25℃에서 측정한 질량에 대한, 250℃, 질소하에서 1시간 유지한 후의 질량의 변화가 50% 미만인 화합물을 말한다.
상기 시일 조성물의 pH는 3.0∼6.5이며, 3.5∼6.0인 것이 바람직하다. 폴리머(A)가 극성기로서 양이온성 작용기를 갖고 있고, 상기 시일 조성물의 pH는 상기 양이온성 작용기가 양이온의 상태인 pH의 범위 내에 있다. 그 때문에, 층간 절연층과 폴리머(A)의 정전 상호 작용에 의해, 폴리머(A)가 층간 절연층의 표면에 보다 효율적으로 흡착된다. 또한, 시일 조성물의 pH가 상기 범위에 있는 것에 의해, 구리 등을 포함하는 배선에 폴리머(A)가 보다 부착되기 어려워져, 배선의 표면에 폴리머(A)가 보다 잔존하기 어려워진다.
한편, 상기 양이온성 작용기가 양이온의 상태인 pH의 범위란, 시일 조성물의 pH가 양이온성 작용기를 포함하는 수지의 pKa 이하인 것을 말한다. 예를 들면, 양이온성 작용기를 포함하는 수지가 폴리알릴아민인 경우, pKa는 8∼9이며, 폴리에틸렌이민인 경우, pKa는 7∼11이다.
pH(25℃)는 통상 이용되는 pH 측정 장치를 이용하여 측정된다.
[전처리 공정]
구리 등을 포함하는 배선의 표면 중의 적어도 시일 조성물이 부여되는 면에는, 시일 조성물 부여 공정 전에, 전처리를 실시하는 전처리 공정을 마련해도 된다.
상기 전처리는, 벤조트라이아졸 화합물, 페난트롤린, 바이피리딘, 트라이피리딘, 아세틸아세톤, 트라이아미노프로페인, 8-퀴놀린올 등의 배선의 표면에 소수기를 형성하는 킬레이트제, 또는 포화 지방족 모노카복실산(프로피온산, 뷰티르산, 발레르산, 헥산산, 헵탄산, 옥탄산, 노난산, 데칸산, 라우르산, 트라이데칸산, 미리스트산, 펜타데칸산, 팔미트산, 헵타데칸산, 스테아르산 등), 불포화 지방족 모노카복실산(아크릴산, α-리놀렌산, 리놀산, 올레산 등), 방향족 모노카복실산(벤조산, 살리실산 등), 프탈산, 피콜린산 등의 배선의 표면에 소수기를 형성하는 산을 이용하여 행하는 것이 바람직하다. 특히, 상기 전처리는, 벤조트라이아졸 화합물을 이용하여 행하는 것이 바람직하다.
상기 전처리는, 액상법, 기상법 중 어느 방법으로 행해도 되고, 통상 행해지는 방법이 이용된다.
상기 전처리에 의하면, 배선의 표면만을 소수성으로 할 수 있고, 이에 의해, 배선의 표면과 시일 조성물의 상호 작용이 보다 저감되고, 나아가서는, 배선의 표면에 대한 조성물의 부착이 보다 억제된다. 그 결과, 층간 절연층에 폴리머(A)를 잔존시킬 때의 선택성을 보다 향상시킬 수 있다.
[세정 공정]
제 1 실시형태의 반도체 장치의 제조 방법은, 상기 시일 조성물 부여 공정 후, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 린스액으로, 적어도 상기 오목부의 측면 및 저면을 세정하는 세정 공정을 갖는다.
이 세정 공정을 갖는 것에 의해, 배선의 노출면 상의 시일층의 제거성이 더 향상된다.
상기 린스액은, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 액체이다. 린스액이 230밀리몰/리터 이하의 다가 카복실산 모노머를 함유하는 것에 의해, 배선에 포함되는 구리 및 층간 절연층의 용해를 보다 저감할 수 있다. 린스액이 0.3밀리몰/리터 이상의 다가 카복실산 모노머를 함유하는 것에 의해, 후술하는 시일층의 플라즈마 내성을 향상시킬 수 있다.
린스액에 있어서의 다가 카복실산 모노머의 함유량으로서는, 0.5밀리몰/리터∼200밀리몰/리터인 것이 바람직하고, 0.6밀리몰/리터∼100밀리몰/리터인 것이 보다 바람직하다.
상기 린스액은, 소정량의 다가 카복실산 모노머를 함유하고 있으면 특별히 제한은 없지만, 세정 효율 향상의 관점에서, 극성이 높은 용매를 포함하는 것이 바람직하다.
상기 시일 조성물은, 양이온성 작용기를 갖는 폴리머(A)를 포함하고 있고 극성이 높기 때문에, 극성이 높은 용매에 녹기 쉽다. 이 때문에, 극성이 높은 용매를 포함하는 린스액을 이용함으로써, 배선의 노출면 상의 시일층의 제거성이 더 향상된다.
구체적으로는, 상기 린스액은, 물, 메탄올, 에탄올, 프로판올, 뷰탄올, 프로필렌글리콜모노메틸에터아세테이트 등의 극성 용매를 포함하는 것이 바람직하다.
또한, 이와 같은 극성 용매는, 층간 절연층과 시일 조성물의 상호 작용을 크게 해치는 일은 없다. 이 때문에, 이러한 극성 용매를 포함하는 린스액에 의해 세정을 행해도, 층간 절연층 상의 시일층(유효하게 기능하고 있는 시일층)은 제거되기 어려운 점에서 바람직하다.
상기 린스액은 극성 용매를 1종만 포함하고 있어도 되고, 2종 이상 포함하고 있어도 된다.
본 공정에 있어서의 린스액의 온도는, 15℃∼100℃가 바람직하고, 30℃∼100℃가 보다 바람직하고, 40℃∼100℃가 더 바람직하고, 50℃∼100℃가 특히 바람직하다.
상기 린스액의 온도가 15℃ 이상(보다 바람직하게는 30℃ 이상)이면, 배선의 노출면 상의 시일층의 제거성이 더 향상된다.
상기 린스액의 온도가 100℃ 이하이면, 린스액의 증발을 보다 억제할 수 있다.
또한, 본 공정에 있어서의 세정은, 린스액에 초음파를 인가하면서 행해도 된다.
또한, 상기 린스액은, 구리를 포함하는 배선 재료의 산화를 억제한다는 관점에서, 환원제나 환원 작용이 있는 화합물을 포함하는 것도 바람직하다. 환원제나 환원 작용이 있는 화합물로서, 예를 들면 폼알린을 들 수 있다.
또한, 상기 린스액은, 시일 조성물의 폴리머(A) 중의 탄소 결합 등의 해열(解裂)을 방지하고, 층간 절연층의 표면에 설치된 시일층(유효하게 기능하고 있는 시일층)의 박리를 억제하는 관점에서, 산화성 화합물(예를 들면, 과산화 수소, 질산)의 함유량이 10질량% 이하인 것이 바람직하고, 산화성 화합물을 포함하지 않는 것이 더 바람직하다.
또한, 상기 린스액은, 이온 강도가 0.003 이상인 것이 바람직하고, 0.01 이상인 것이 바람직하다.
이온 강도가 0.003 이상이면, 상기 시일층(상기 폴리머층)을 보다 용해시키기 쉬운 한편, 층간 절연층과 시일층의 상호 작용을 크게 해치는 일이 없는 점에서 바람직하다.
또한, 이온 강도의 상한에 대해서는 특별히 한정은 없고, 이온성 화합물이 용해될 수 있는 농도의 이온 강도이면 된다.
또한 상기 이온 강도는, 하기 식으로 표시되는 것이다.
이온 강도 = 1/2×Σ(c×Z2)
(c는 린스액에 포함되는 이온성 화합물의 몰 농도, Z는 린스액에 포함되는 이온성 화합물의 이온 원자가를 나타낸다)
또한, 이온 강도를 조정하기 위해서, 후술하는 산이나, 유기 염기(암모니아, 피리딘, 에틸아민 등) 등의 이온성 화합물을 필요에 따라서 첨가할 수도 있다.
또한, 상기 린스액은, 25℃에서의 pH가 7.0 이하(바람직하게는 6.0 이하)인 린스액인 것도 바람직하다. 이러한 린스액을 이용함으로써, 배선의 노출면 상의 시일층의 제거성이 더 향상된다. 더욱이는, 배선의 노출면에 형성된 산화 구리를 용해시켜, 제거할 수 있다.
또한, 이 경우의 린스액의 pH의 하한에는 특별히 한정은 없지만, pH는 4.0 이상이 바람직하고, 5.0 이상이 보다 바람직하다. pH가 4.0 이상이면, 층간 절연층의 오목부 측면의 시일층을 유지하기 쉽고, 그 결과, 층간 절연층 중으로의 배선 재료(구리 등)의 진입을 막는 시일성을 유지할 수 있다. 또 pH가 5.0 이상이면, 배선에 포함되는 구리의 용해를 보다 저감할 수 있다.
상기 린스액의 pH는, 배선의 노출면 상의 시일층의 제거성과, 층간 절연층의 표면에 설치된 시일층의 유지를 보다 효과적으로 양립시키는 관점에서, 4.0∼7.0이 바람직하고, 5.0∼6.0이 보다 바람직하다.
또한, 반도체 장치의 제조 공정에 있어서는, 시일층이 노출된 상태로 플라즈마에 의해 반도체 장치가 클리닝되거나, 플라즈마 CVD법 등으로 시일층 상에 층을 형성하거나 하는 경우가 있다.
이 때문에, 시일층에는 플라즈마 내성이 요구되는 경우가 있다.
시일층의 플라즈마 내성을 향상시킨다는 관점에서, 상기 린스액은, 적어도 1종류의 다가 카복실산 모노머를 포함하고 있다. 상기 다가 카복실산 모노머로서는, 모노머 중에 카복실산기를 복수 갖는 것이면 특별히 한정은 없지만, 층간 절연층을 오염 또는 파괴시키기 어려운 것이고, 또한, 반도체 기판 상에 잔류하기 어려운 것이 바람직하다.
다가 카복실산 모노머는, 카복실기를 포함하고 있기 때문에, 예를 들면, 시일층이, 1급 아미노기 및 2급 아미노기(이미노기)의 적어도 한쪽을 포함하는 폴리머(예를 들면 폴리에틸렌이민)를 포함하는 경우에는, 카복실기가, 이 폴리머 중의 1급 아미노기 및 2급 아미노기(이미노기)의 적어도 한쪽과 반응하여, 아마이드 결합이나 이미드 결합이 형성된다.
이에 의해, 시일층의 플라즈마 내성이 보다 향상된다.
다가 카복실산 모노머에 있어서, 카복실기의 1분자 내에 있어서의 수는, 2개 이상이 보다 바람직하고, 3개 이상이 더 바람직하고, 4개 이상이 특히 바람직하다.
이 수의 상한에는 특별히 제한은 없지만, 이 수는, 예를 들면, 6개 이하로 할 수 있다.
상기 다가 카복실산 모노머로서는, 구체적으로는, 옥살산, 말론산, 석신산, 글루타르산, 아디프산, 피멜산, 말레산, 푸마르산, 프탈산 등의 다이카복실산; 트라이멜리트산, 트라이카발릴산 등의 트라이카복실산; 말산, 타르타르산 등의 옥시다이카복실산; 시트르산 등의 옥시트라이카복실산; 아스파르트산, 글루탐산 등의 아미노카복실산;을 들 수 있다. 이들 다가 카복실산 모노머를 포함하는 것에 의해, 시일층의 플라즈마 내성을 적합하게 향상시킬 수 있다.
다가 카복실산 모노머로서는, 더 바람직하게는, 나프탈렌테트라카복실산(예를 들면, 나프탈렌-2,3,6,7-테트라카복실산, 나프탈렌-1,4,5,8-테트라카복실산), 바이페닐테트라카복실산(예를 들면, 3,3',4,4'-바이페닐테트라카복실산), 벤조페논테트라카복실산(예를 들면, 3,3',4,4'-벤조페논테트라카복실산), 벤젠헥사카복실산, 피로멜리트산, 트라이멜리트산(즉, 1,2,4-벤젠트라이카복실산), 다이페닐에터테트라카복실산(3,3',4,4'-다이페닐에터테트라카복실산), 페닐렌이아세트산(예를 들면, 메타페닐렌이아세트산, 오쏘페닐렌이아세트산), 바이사이클로[2.2.2]옥트-7-엔-2,3,5,6-테트라카복실산, 에틸렌다이아민사아세트산, 시트르산, meso-뷰테인-1,2,3,4-테트라카복실산, 폴리아크릴산, 4,4-옥시다이프탈산, 1,3,5-벤젠트라이카복실산 등의 다가 카복실산 모노머이다.
폴리아크릴산의 중량 평균 분자량으로서는, 1000∼800000이 바람직하고, 1000∼600000이 보다 바람직하고, 1000∼200000이 더 바람직하고, 5000∼80000이 더 바람직하고, 10000∼50000이 더 바람직하고, 20000∼30000인 것이 특히 바람직하다. 폴리아크릴산의 중량 평균 분자량은, 시일층에 포함되는 폴리머의 중량 평균 분자량과 마찬가지로 하여 측정된다.
또한, 다가 카복실산 모노머로서는, 1분자 내에 카복실기를 2개 이상 갖고, 또한, 이웃하는 2개의 탄소 원자의 각각에 카복실기가 결합한 구조, 또는 3개 나열된 탄소 원자 중 양단의 탄소 원자의 각각에 카복실기가 결합한 구조를 갖는 화합물인 것도 바람직하다.
이에 의해, 특히, 시일층이 1급 아미노기 및 2급 아미노기(이미노기)의 적어도 한쪽을 포함하는 폴리머(예를 들면 폴리에틸렌이민)를 포함하는 경우에 있어서, 다가 카복실산 모노머 중의 카복실기와 상기 폴리머 중의 1급 아미노기 및 2급 아미노기(이미노기)의 적어도 한쪽의 반응에 의해, 이미드 결합이 보다 효과적으로 형성된다. 그 결과, 시일층의 플라즈마 내성이 보다 향상된다.
여기에서, 이웃하는 2개의 탄소 원자의 각각에 카복실기가 결합한 구조로서는, 예를 들면, 시트르산의 구조나, 벤젠환의 오쏘 위치에 카복실기가 결합한 구조, 나프탈렌환의 2위 및 3위(또는 6위 및 7위)에 카복실기가 결합한 구조 등을 들 수 있다.
또한, 3개 나열된 탄소 원자 중 양단의 탄소 원자의 각각에 카복실기가 결합한 구조로서는, 예를 들면, 나프탈렌환의 1위 및 8위(또는 4위 및 5위)에 카복실기가 결합한 구조 등을 들 수 있다.
이 경우의 다가 카복실산 모노머로서는, 3,3',4,4'-다이페닐에터테트라카복실산, 3,3',4,4'-바이페닐테트라카복실산, 3,3',4,4'-벤조페논테트라카복실산, 나프탈렌-2,3,6,7-테트라카복실산, 나프탈렌-1,4,5,8-테트라카복실산, 벤젠헥사카복실산, 피로멜리트산, 트라이멜리트산, 바이사이클로[2.2.2]옥트-7-엔-2,3,5,6-테트라카복실산, meso-뷰테인-1,2,3,4-테트라카복실산, 시트르산이 특히 바람직하다.
다가 카복실산 모노머로서는, 방향환 다가 카복실산 모노머인 것이 바람직하고, 방향환 다가 카복실산 모노머로서는, 예를 들면, 나프탈렌테트라카복실산, 바이페닐테트라카복실산, 벤조페논테트라카복실산, 벤젠헥사카복실산, 피로멜리트산, 트라이멜리트산, 다이페닐에터테트라카복실산, 페닐렌이아세트산이 특히 바람직하다. 또, 상기의 다가 카복실산 모노머로서는, 1분자 내에 벤젠환 및 나프탈렌 중 어느 한쪽을 1개 이상 함유하고, 또한 카복실기를 3개 이상 함유하고, 또한 이웃하는 2개의 탄소 원자의 각각에 카복실기가 결합한 구조를 갖는 화합물이 보다 바람직하다. 또한, 다가 카복실산 모노머는 방향환을 2개 갖는 것, 및 분자량이 342 이상인 것 중 적어도 한쪽을 만족하는 화합물인 것이 특히 바람직하다.
특히 바람직한 다가 카복실산 모노머로서는, 나프탈렌테트라카복실산(예를 들면, 나프탈렌-2,3,6,7-테트라카복실산, 나프탈렌-1,4,5,8-테트라카복실산), 바이페닐테트라카복실산(예를 들면, 3,3',4,4'-바이페닐테트라카복실산), 벤조페논테트라카복실산(예를 들면, 3,3',4,4'-벤조페논테트라카복실산), 벤젠헥사카복실산, 다이페닐에터테트라카복실산(예를 들면, 3,3',4,4'-다이페닐에터테트라카복실산) 등을 들 수 있다.
한편, 전술한 다가 카복실산 모노머는, 일부가 에스터화되어 있어도 된다.
전술한 린스액은, 시일층에 플라즈마 내성을 부여하는 관점에서는, 오목부 이외의 부분에 설치된 시일층이나, 구리를 포함하는 배선이 노출되어 있지 않은 반도체 기판에 설치된 시일층에 대해서 사용할 수도 있다.
한편, 상기 플라즈마로서는, 예를 들면, 수소 가스, 헬륨 가스, 아르곤 가스, 질소 가스, 암모니아 가스 등으로부터 생성된 플라즈마를 들 수 있다. 상기 플라즈마를 발생시키는 조건에는 특별히 한정은 없지만, 상기 오목부의 적어도 측면에 퇴적되어 있는, 시일 기능에 대한 기여가 큰 폴리머층(시일층)을 지나치게 제거하지 않을 정도의 조건이 바람직하다. 이와 같은 조건의 예로서, 예를 들면, 전체압 20mTorr∼200mTorr, 가스 유량 20sccm∼100sccm, 캐소드 전극 직경 5cm∼15cm, 방전 전력 20W∼200W, 처리 시간(방전 시간) 10초∼60초라는 조건을 예시할 수 있다.
상기 린스액에 포함되는 경우가 있는, 전술한 용매, 다가 카복실산, 환원제, 이온성 화합물 등의 양은, 특별히 제한이 없고, 예를 들면, 상기 린스액의 pH와 이온 강도가 전술한 바람직한 범위가 되도록 적절히 조정해도 된다.
또한, 상기 린스액은, 예를 들면, 전술한 용매, 다가 카복실산, 환원제, 이온성 화합물 등을 혼합함으로써 조제할 수 있지만, 반도체 회로에 대한 오염을 막기 위해서, 클린 룸 등 청정한 환경하에서 제작하거나, 린스액을 제작 후, 정제나 여과 등에 의해 반도체 회로에 대한 오염 성분을 제거하는 것이 바람직하다.
세정 공정 후, 후술하는 온도 200℃∼425℃에서 가열하는 공정(고온 가열 공정)과 조합함으로써, 상기 린스액에 의해, 배선 상에 형성된 여분의 시일층을, 층간 절연층을 시일하고 있는 유효한 시일층을 유지하면서, 신속히 제거 세정(린스)할 수 있다. 나아가서는, 전술한 바와 같이, 배선 재료의 산화물을 제거할 수도 있고, 그에 의해 배선 재료와 저유전율 재료나 배선 재료끼리의 박리를 억제할 수 있다.
또한, 본 공정에 있어서의 세정은, 비산화성 분위기하에서 행하는 것도 바람직하다. 세정을 비산화성 분위기하에서 행하는 것에 의해, 린스하기 전에 존재한 배선 표면의 산화 구리가 린스액으로 제거된 후, 다시 배선 표면의 구리가 산화되어 산화 구리가 되고, 이 산화 구리를 린스액이 다시 용해(제거)시킨다는 반복에 의해, 구리 배선이 과잉으로 제거되는 것을 막을 수 있다. 비산화성 분위기하로 하기 위해서는, 예를 들면, 환원 분위기 가스를 사용하면 된다.
본 공정에 있어서의 세정은, 통상 이용되는 방법으로 행할 수 있고, 그 방법에는 특별히 제한은 없다.
세정 시간은 특별히 한정은 없지만, 예를 들면 0.1분∼60분으로 할 수 있고, 0.1분∼10분이 더 바람직하다.
[가열 공정]
제 1 실시형태의 반도체 장치의 제조 방법은, 시일 조성물 부여 공정 후, 상기 세정 공정 전에 온도 70℃∼125℃에서 가열하는 가열 공정(소프트 베이킹 공정)을 갖는 것이 바람직하다. 또한, 상기 온도는, 반도체 기판의 시일층이 형성된 측의 면의 온도이다.
가열 공정을 갖는 것에 의해, 배선에 대한 폴리머(A)의 잔존 곤란성과 층간 절연층에 대한 폴리머(A)의 잔존 용이성을 보다 효과적으로 양립시킬 수 있다.
구체적으로는, 온도가 70℃ 이상인 것에 의해, 층간 절연층에 부여된 폴리머(A)의 잔존성이 적합하게 유지된다. 또한, 온도가 125℃ 이하인 것에 의해, 배선에 폴리머(A)가 보다 잔존하기 어렵게 할 수 있다.
상기 온도는, 80℃∼120℃가 보다 바람직하고, 85℃∼120℃가 보다 바람직하고, 90℃∼115℃가 더 바람직하고, 90℃∼110℃가 특히 바람직하다.
본 공정에 있어서의 가열은 통상의 방법에 의해 행할 수 있지만, 예를 들면 핫 플레이트를 이용하여 행할 수 있다.
본 공정에 있어서의 가열을 행하는 분위기에는 특별히 제한은 없고, 예를 들면, 대기 분위기하에서 행해도 되고, 불활성 가스(질소 가스, 아르곤 가스, 헬륨 가스 등) 분위기하에서 행해도 된다.
가열의 시간에 대해서는 특별히 제한은 없지만, 300초 이하가 바람직하고, 200초 이하가 보다 바람직하고, 120초 이하가 더 바람직하고, 80초 이하가 특히 바람직하다.
가열의 시간의 하한에는 특별히 제한은 없지만, 하한은, 예를 들면 10초(바람직하게는 20초, 보다 바람직하게는 30초)로 할 수 있다.
[고온 가열 공정]
제 1 실시형태의 반도체 장치의 제조 방법은, 세정 공정 후에 온도 200℃∼425℃에서 가열하는 고온 가열 공정을 갖는 것이 바람직하다.
본 공정에 의해, 구리를 포함하는 배선의 노출면 상에 형성된 시일층이, 상기 노출면 이외의 부분(예를 들면, 상기 오목부의 측면)에 형성된 시일층보다도 우선적으로(바람직하게는 상기 노출면 이외의 부분에 형성된 시일층에 대해서 선택적으로) 제거된다.
여기에서, 온도는 반도체 기판의 시일층이 형성된 측의 면의 온도이다.
상기 온도가 200℃ 이상이면, 배선의 노출면 상의 시일층을 적합하게 제거할 수 있다.
또한, 상기 온도가 425℃ 이하이면, 배선에 포함되는 구리의 마이그레이션을 억제할 수 있다.
상기 온도는, 250℃∼400℃가 바람직하고, 300℃∼400℃가 보다 바람직하다.
또한, 고온 가열 공정에 있어서의 가열이 행해지는 압력(가열 시에 시일층이 노출되는 분위기의 압력)에는 특별히 제한은 없지만, 절대압 17Pa 초과 대기압 이하가 바람직하다.
상기 절대압이 17Pa을 초과하면, 배선의 노출면 상의 시일층을 제거할 때의 제거 속도가 보다 향상된다.
상기 절대압이 대기압 이하이면, 배선의 노출면 상의 시일층을 제거할 때의 제거 속도를 보다 조정하기 쉽다.
상기 절대압은, 1000Pa 이상 대기압 이하가 보다 바람직하고, 5000Pa 이상 대기압 이하가 더 바람직하고, 10000Pa 이상 대기압 이하가 특히 바람직하다.
본 공정에 있어서의 가열은, 노(爐)나 핫 플레이트를 이용한 통상의 방법에 의해 행할 수 있다. 노로서는, 예를 들면, 아펙스사제의 SPX-1120이나, 고요서모시스템(주)제의 VF-1000LP를 이용할 수 있다.
또한, 본 공정에 있어서의 가열은, 대기 분위기하에서 행해도 되지만, 배선 재료인 구리의 산화를 억제하는 관점 등에서는, 불활성 가스(질소 가스, 아르곤 가스, 헬륨 가스 등) 분위기하에서 행하는 것이 보다 바람직하고, 질소 가스 분위기하에서 행하는 것이 특히 바람직하다.
고온 가열 공정에 있어서의 가열의 시간에 대해서는 특별히 제한은 없지만, 예를 들면 1시간 이하이며, 30분간 이하가 바람직하고, 10분간 이하가 보다 바람직하고, 5분간 이하가 특히 바람직하다. 가열 시간의 하한에는 특별히 제한은 없지만, 예를 들면 0.1분간으로 할 수 있다.
가열 시간이 1시간 이하이면, 시일층에 의한 층간 절연층에 대한 시일성이 보다 높게 유지된다.
제 1 실시형태의 반도체 장치의 제조 방법은, 전술한 가열 공정(소프트 베이킹 공정), 및 이 고온 가열 공정(하드 베이킹 공정)을 갖는 경우, 공정 순서로서는, 시일 조성물 부여 공정, 가열 공정(소프트 베이킹 공정), 세정 공정, 고온 가열 공정(하드 베이킹 공정)의 순서가 바람직하다.
도 3은 배선의 노출면 상에 형성된 반도체용 시일층을 제거했을 때의 반도체 기판의 단면을 모식적으로 나타내는 개략 단면도이다.
도 2에 나타낸 시일 조성물 부여 공정 후의 반도체 기판의 시일층(30)이 형성된 측의 면을, 세정 공정에서 린스액에 의해 세정하는 것에 의해, 배선(20)의 노출면 상의 시일층(30)의 제거성이 향상되고, 더욱이 고온 가열 처리에 의해 시일층(30)을 제거할 수 있다.
여기에서, 노출면(20a) 상의 반도체용 시일층은, 모두가 제거될 필요는 없고, 후의 공정에서 오목부(16)에 매설하는 배선(예를 들면, 후술하는 도 4 중의 제 1 배선(40))과 배선(20)의 접속 저항을 상승시키지 않을 정도로 제거되면 된다.
이상과 같이, 오목부(16)의 측면의 시일층(30)을 남기면서, 배선(20) 상의 시일층의 적어도 일부를 제거할 수 있다.
이에 의해, 오목부(16)의 측면의 적어도 측면에 시일층(30)을 구비함과 더불어, 배선(20) 상으로의 시일층의 형성이 억제된 반도체 장치(100)가 제조된다.
[그 밖의 공정]
제 1 실시형태의 반도체 장치의 제조 방법은, 그 밖의 공정으로서, 필요에 따라서, 전술한 플라즈마 처리를 행하는 플라즈마 처리 공정, 배선 형성 공정, 배리어층 형성 공정 등, 전자 디바이스(예를 들면 반도체 장치)의 제조에 있어서 행해지는 공정을 더 포함하고 있어도 된다.
배선 형성 공정은, 메탈 CVD법, 스퍼터링법, 전해 도금법 등의 공지의 프로세스에 의해 행할 수 있다.
반도체 장치의 제조 방법이 배선 형성 공정을 갖는 경우, 배선 형성 공정 전에 배리어층(구리 배리어층) 형성 공정을 더 마련할 수 있다. 배리어층을 형성함으로써 층간 절연층으로의 금속 성분이나 플라즈마 성분의 확산을 보다 효과적으로 억제할 수 있다.
상기 배리어층 형성 공정은, 통상 이용되는 프로세스 조건에 따라 행할 수 있고, 예를 들면 기상 성장법(CVD)에 의해, 타이타늄 화합물(질화 타이타늄 등), 탄탈럼 화합물(질화 탄탈럼 등), 루테늄 화합물, 망가니즈 화합물, 코발트 화합물(CoW 등), 텅스텐 화합물 등으로 이루어지는 배리어층을 형성할 수 있다.
또한, 제 1 실시형태에 있어서, 상기 세정 공정 후에, 반도체 장치 상에 남는 상기 린스액을 추가로 세정하는 후(後)린스 공정을 포함해도 된다. 후린스 공정에 대해서는, 국제공개 제2012/033172호의 단락 0093의 기재를 적절히 참조할 수도 있다.
이상에서 설명한, 제 1 실시형태의 반도체 장치의 제조 방법은, 반도체 장치로서의 각종 전자 디바이스(프린트 배선 기판, 반도체 장치, 표시 장치용 기판 등)의 제조 방법으로서 특히 적합하다.
다음으로, 제 1 실시형태의 제조 방법에 의해 제조되는 반도체 장치의 일례에 대해, 도 4를 참조하면서 설명한다. 도 4는 제 1 실시형태에 따른 반도체 장치의 제조 방법에 의해 제조되는, 반도체 장치(200)의 단면을 모식적으로 나타내는 개략 단면도이다.
도 4에 나타내는 바와 같이, 반도체 장치(200)는, 반도체 기판(10) 상에, 오목부가 설치된 제 1 층간 절연층(14)과, 제 1 층간 절연층(14)의 하층측에 배치된 제 2 층간 절연층(12)으로 이루어지는 층간 절연층을 구비하고 있다. 반도체 장치(200)는, 추가로, 제 2 층간 절연층(12)에 매설된 구리를 포함하는 제 2 배선(50)과, 상기 오목부에 매설된, 구리를 포함하는 제 1 배선(40)을 구비하고 있다. 반도체 장치(200)는, 추가로, 적어도 제 1 층간 절연층(14)의 오목부의 측면과 제 1 배선(40) 사이에 설치된 시일층(30)을 구비하고 있다.
제 1 배선(40)과 제 2 배선(50)은 전기적으로 접속되어 있고, 이 접속부에는 시일층(30)이 존재하고 있지 않다.
이러한 반도체 장치(200)는, 전술한 반도체 장치(100)(도 3)의 오목부(16)에 제 1 배선(40)이 매설된 구성의 반도체 장치이다.
반도체 장치(200)에 있어서의, 반도체 기판(10), 제 1 층간 절연층(14), 제 2 층간 절연층(12), 제 2 배선(50), 시일층(30)의 구성은, 각각, 반도체 장치(100)에 있어서의, 반도체 기판(10), 제 1 층간 절연층(14), 제 2 층간 절연층(12), 배선(20), 시일층(30)의 구성과 동일하다. 반도체 장치(200)의 변형예도, 반도체 장치(100)의 변형예와 마찬가지이다.
또한, 반도체 장치(200)에서는, 제 1 층간 절연층(14)의 오목부의 측면과 제 1 배선(40) 사이 이외의 부분(즉, 제 1 층간 절연층(14) 상)에도 시일층(30)이 존재하고 있지만, 이 제 1 층간 절연층(14) 상의 시일층(30)은, 존재하고 있지 않아도 된다. 예를 들면, 이 제 1 층간 절연층(14) 상의 시일층(30)은, 제 1 배선(40)을 형성할 때의 평탄화 처리(예를 들면 CMP)에 의해 제거되어 있어도 된다.
≪제 2 실시형태≫
이하, 제 2 실시형태에 따른 반도체 장치의 제조 방법 및 시일 조성물에 대해 설명한다. 한편, 전술한 제 1 실시형태와 공통되는 사항에 대해서는, 그 설명을 생략한다.
<반도체 장치의 제조 방법>
제 2 실시형태에 따른 반도체 장치의 제조 방법은, 층간 절연층과, 구리를 포함하는 배선을 갖는 반도체 기판의 적어도 상기 층간 절연층 및 상기 배선의 표면에, 시일 조성물을 부여하는 시일 조성물 부여 공정과, 상기 시일 조성물 부여 공정 후, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 린스액으로, 적어도 상기 층간 절연층 및 상기 배선의 표면을 세정하는 세정 공정을 갖고, 중량 평균 분자량이 2000∼1000000인 폴리머(A)와, 벤조트라이아졸 화합물을 포함하고, 시일 조성물 중에 있어서의 벤조트라이아졸 화합물의 함유량이 3질량ppm∼200질량ppm이며, 시일 조성물의 pH가 3.0∼6.5이다.
상기의 반도체 장치의 제조 방법에 의하면, 구리 등의 배선 재료의 감소를 억제하여 전기 전도성을 유지하는 것이 가능한 반도체 장치를 제조할 수 있다.
즉, 제 2 실시형태의 반도체 장치의 제조 방법에서는, 전술한 폴리머(A) 및 벤조트라이아졸 화합물을 조합하고, 또한 각각을 소정의 농도로 조정한 시일 조성물을, 층간 절연층 및 배선의 표면에 부여한다. 이때, 시일 조성물에 의한 표면의 시일성을 유지하면서, 배선 상에 시일 조성물의 폴리머(A)가 잔존하기 어렵다는 효과가 얻어진다. 또, 구리 등의 배선 재료가 용출되어 버리는 것이 억제되어, 배선 재료의 감소가 억제되기 때문에, 배선의 전기 전도성이 손상되지 않고 유지되어, 특히, 미세화된 반도체 장치의 제조에 있어서 유용하다.
제 2 실시형태에 따른 반도체 장치의 제조 방법에서 이용하는 시일 조성물에 있어서의 폴리머(A)의 함유량은, 제 1 실시형태에서 이용하는 시일 조성물과 달리, 0.05질량부∼0.20질량부로 한정되지 않는다. 예를 들면, 이 실시형태에서 이용하는 시일 조성물에 있어서의 폴리머(A)의 함유량은, 시일 조성물 100질량부에 대해서, 0.05질량부∼0.70질량부인 것이 바람직하고, 0.11질량부∼0.50질량부인 것이 보다 바람직하다. 또한 상기 시일 조성물을 이용하여 폴리머층을 형성하는 면의 면적 및 세공 밀도에 기초하여, 상기 시일 조성물에 있어서의 폴리머(A)의 함유량을 조정할 수도 있다. 시일 조성물에 있어서의 폴리머(A)의 함유량이 0.05질량부 이상인 것에 의해, 시일 조성물의 시일성을 적합하게 유지할 수 있고, 시일 조성물에 있어서의 폴리머(A)의 함유량이 0.70질량부 이하인 것에 의해, 배선 표면 상에 부착되는 시일 조성물의 양을 저감할 수 있어, 배선 표면 상의 시일 조성물의 제거성이 향상된다. 또한, 제 2 실시형태에서는, 제 1 실시형태와 달리, 오목부의 저면에 시일 조성물 중의 폴리머(A)가 부착되는 폴리머 잔류의 문제가 생기지 않기 때문에, 시일 조성물에 있어서의 폴리머(A)의 함유량을, 제 1 실시형태에서 이용하는 시일 조성물의 함유량인 0.20질량부보다 많게 하는 것이 가능하다. 시일 조성물에 있어서의 폴리머(A)의 함유량을 0.20질량부 초과로 하는 것에 의해, 층간 절연층의 세공 반경이 보다 큰 경우(예를 들면, 0.5nm∼3.0nm)에도 시일 조성물의 시일성을 보다 적합하게 유지할 수 있다.
도 5는 제 2 실시형태에 따른 반도체 장치의 제조 방법을 모식적으로 나타내는 개략 단면도이다. 우선, 기판(10) 상에 형성된 층간 절연층(22)에는, 드라이 에칭 등의 에칭에 의해 배선을 설치하기 위한 트렌치, 비아 등이 형성되고, 이 트렌치, 비아 등에 구리를 포함하는 배선 재료가 매설된다. 이에 의해, 도 5(a)에 나타내는 바와 같은, 층간 절연층(22)과 배선(60)을 갖는 반도체 기판(10)이 얻어진다.
[시일 조성물 부여 공정]
시일 조성물 부여 공정은, 반도체 기판(10)의 적어도 층간 절연층(22)의 표면 및 배선(60)의 표면에, 시일 조성물을 부여하는 공정이다.
도 5(b)에 나타내는 바와 같이, 시일 조성물 부여 공정에서는, 반도체 기판(10)의 층간 절연층(22) 등이 설치된 측에 시일 조성물이 부여되어, 층간 절연층(22)의 표면 및 배선(60)의 표면에 반도체용 시일층으로서 시일층(31)이 형성된다.
[세정 공정]
제 2 실시형태의 반도체 장치의 제조 방법은, 상기 시일 조성물 부여 공정 후, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 린스액으로, 적어도 층간 절연층의 표면 및 배선의 표면을 세정하는 세정 공정을 갖는다.
이 세정 공정을 갖는 것에 의해, 배선의 표면 상의 시일층의 제거성이 더 향상된다.
여기에서, 제 2 실시형태의 반도체 장치의 제조 방법은, 전술한 시일 조성물 부여 공정 및 세정 공정 이외의 공정을 포함하고 있어도 되고, 예를 들면, 전술한 전처리 공정, 가열 공정, 고온 가열 공정, 그 밖의 공정 등의 각 공정을 포함하고 있어도 된다.
도 5(c) 및 도 6은, 배선 상의 표면 상에 형성된 반도체 시일층을 제거했을 때의 반도체 기판을 모식적으로 나타내는 개략 단면도이며, 또한, 제 2 실시형태에 따른 반도체 장치의 제조 방법에 의해 제조되는, 반도체 장치의 단면을 모식적으로 나타내는 개략 단면도이다.
도 5(b)에 나타낸 시일 조성물 부여 공정 후의 반도체 기판의 시일층(31)이 형성된 측의 면을, 세정 공정에서 린스액에 의해 세정하는 것에 의해, 배선(60)의 표면 상의 시일층의 제거성이 향상되고, 더욱이 고열 가열 처리에 의해 시일층(31)을 제거할 수 있어, 반도체 장치(300)가 얻어진다.
도 5(c) 및 도 6에 나타내는 바와 같이, 층간 절연층(22)의 표면에 시일층(31)이 형성되어 있어, 층간 절연층(22)의 세공이 시일되어 있다. 그 때문에, 층간 절연층(22)의 표면 상에 절연층, 캡막 등을 적층한 경우나, 층간 절연층(22)과 배선(60)의 표면 상을 플라즈마로 클리닝하는 경우에, 시일층(31)에 의해 층간 절연층(22)의 표면이 보호된 상태가 되어 있다.
또한, 필요하면, 층간 절연층(22)의 표면에 캡막을 형성하고, 이어서 하드 마스크를 형성하고, 절연층의 형성 및 배선 형성 공정을 반복함으로써 다층화해도 된다. 예를 들면, 도 5(d), (e)에 나타내는 바와 같이, 층간 절연층(22) 및 배선(60) 상에 절연층(층간 절연층(24))을 형성한 후, 드라이 에칭 등의 에칭에 의해 배선을 설치하기 위한 트렌치, 비아 등을 층간 절연층(22) 및 배선(60) 상의 절연층에 형성하고, 더욱이 이 트렌치, 비아 등에 구리를 포함하는 배선 재료를 매설해도 된다. 이에 의해, 도 5(f)에 나타내는 바와 같이, 반도체 기판(10) 상에, 층간 절연층(22) 및 배선(60)이 설치되고, 더욱이 그들 위에, 층간 절연층(24)과 배선(70)이 적층된 반도체 장치(400)가 얻어진다.
실시예
이하에 실시예에 의해 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들 실시예에 의해 제한되는 것은 아니다.
이하에 있어서, 「물」로서는, 초순수(Millipore사제 Milli-Q수, 저항 18MΩ·cm(25℃) 이하)를 사용했다.
〔실시예 1〕
이하와 같이 하여 폴리에틸렌이민 1을 합성하고, 이어서, 얻어진 폴리에틸렌이민 1을 포함하는 시일 조성물을 조제했다. 상세를 이하에 설명한다.
<폴리에틸렌이민 1의 합성>
(변성 폴리에틸렌이민 1의 합성)
하기 반응 스킴 1에 따라, 폴리에틸렌이민을 출발 물질로 하여, 변성 폴리에틸렌이민 1을 합성했다. 한편, 하기 반응 스킴 1 및 반응 스킴 2에 있어서의 폴리머 구조는 모식적으로 나타낸 구조이며, 3급 질소 원자 및 2급 질소 원자의 배치나, 후술하는 Boc화 아미노에틸기에 의해 치환되는 2급 질소 원자의 비율에 대해서는, 합성 조건에 따라 여러 가지 변화하는 것이다.
Figure 112017006018849-pct00001
상기 반응 스킴 1의 상세한 조작은 이하와 같다.
MP-Biomedicals사제 폴리에틸렌이민(50% 수용액) 61.06g을 아이소프로판올 319mL 중에 용해시키고, N-t-뷰톡시카보닐(본 실시예에 있어서, t-뷰톡시카보닐기를 「Boc」라고도 말한다) 아지리딘 102g(710mmol)을 가하고, 3시간 가열 환류를 행하여, 폴리에틸렌이민에 Boc화 아미노에틸기가 도입된 구조의 변성 폴리에틸렌이민 1을 얻었다. 박층 크로마토그래피(TLC)로 원료인 N-Boc 아지리딘이 없어진 것을 확인하고, 소량 샘플링하여 1H-NMR로 구조를 확인했다. 1H-NMR로부터, 폴리에틸렌이민에 대한 Boc화 아미노에틸기의 도입률은 95%로 산출되었다.
∼변성 폴리에틸렌이민 1의 NMR 측정 결과∼
1H-NMR(CD3OD); δ3.3-3.0(br. s, 2), 2.8-2.5(Br. s, 6.2), 1.45(s, 9)
(폴리에틸렌이민 1의 합성)
상기 변성 폴리에틸렌이민 1을 출발 물질로 하여, 하기 반응 스킴 2에 따라 폴리에틸렌이민 1을 합성했다.
Figure 112017006018849-pct00002
상기 반응 스킴 2의 상세한 조작은 이하와 같다.
상기 변성 폴리에틸렌이민 1의 아이소프로판올 용액에 12N 염산 124mL를 천천히 가했다. 얻어진 용액을, 가스의 발생에 주의하면서 50℃에서 4시간 가열 교반했다. 가스의 발생과 함께, 반응계 내에 검 형상의 반응물이 생성되었다. 가스의 발생이 종료한 후에 냉각하고, 냉각 후, 이 검 형상의 반응물로부터 분리한 용매를 제거하고, 메탄올 184mL로 3회 세정했다. 세정 후의 반응물을 물에 용해시키고, 음이온 교환 고분자로 염소 이온을 제거하여, 폴리에틸렌이민 1을 58g 함유하는 수용액을 얻었다.
∼폴리에틸렌이민 1의 NMR 측정 결과∼
1H-NMR(D2O); δ2.8-2.4(br. m)
13C-NMR(D2O); δ(적분비) 57.2(1.0), 54.1(0.38), 52.2(2.26), 51.6(0.27), 48.5(0.07), 46.7(0.37), 40.8(0.19), 38.8(1.06).
상기 폴리에틸렌이민 1에 대해, 중량 평균 분자량, 분자량 분포, 양이온성 작용기(1급 질소 원자, 2급 질소 원자, 3급 질소 원자, 및 4급 질소 원자) 당량, 1급 질소 원자의 양(mol%), 2급 질소 원자의 양(mol%), 3급 질소 원자의 양(mol%), 4급 질소 원자의 양(mol%), 분기도(%)를 각각 측정했다.
그 결과, 중량 평균 분자량은 40575, 분자량 분포는 17.47, 양이온성 작용기 당량은 43, 1급 질소 원자의 양은 46mol%, 2급 질소 원자의 양은 11mol%, 3급 질소 원자의 양은 43mol%, 4급 질소 원자의 양은 0mol%, 분기도는 80%였다.
여기에서, 양이온성 작용기 당량은, 양이온성 작용기 1개에 대한 분자량의 값이며, 폴리머 구조로부터 산출할 수 있다.
또한, 1급 질소 원자의 양(mol%), 2급 질소 원자의 양(mol%), 3급 질소 원자의 양(mol%), 4급 질소 원자의 양(mol%), 및 분기도(%)는, 폴리머 샘플(폴리에틸렌이민 1)을 중수에 용해시키고, 얻어진 용액에 대해, 브루커제 AVANCE500형 핵자기 공명 장치로 싱글 펄스 역게이트 부착 디커플링법에 의해, 80℃에서 13C-NMR을 측정한 결과로부터, 각각의 탄소 원자가 몇 급의 아민(질소 원자)에 결합되어 있는지를 해석하여, 그의 적분값을 바탕으로 산출했다. 귀속에 대해서는, European Polymer Journal, 1973, Vol. 9, pp. 559 등에 기재가 있다.
중량 평균 분자량 및 분자량 분포는, 분석 장치 Shodex GPC-101을 사용하고 컬럼 Asahipak GF-7M HQ를 이용하여 측정하고, 폴리에틸렌글리콜을 표준품으로 하여 산출했다. 또한 전개 용매는 아세트산 농도 0.5mol/L, 질산 나트륨 농도 0.1mol/L의 수용액을 이용했다. 단, Mark-Houwink-Sakurada식으로 알려져 있는 바와 같이, 분기도가 커지면 GPC의 검량선도 변하기 때문에, 얻어진 중량 평균 분자량 및 분자량 분포는 어디까지나 폴리에틸렌글리콜 환산의 수치이다.
여기에서, 1급 질소 원자의 양(mol%), 2급 질소 원자의 양(mol%), 3급 질소 원자의 양(mol%), 및 4급 질소 원자의 양(mol%)은, 각각, 하기 식 A∼D로 표시되는 양이다. 또한, 분기도는 하기 식 E에 의해 구했다.
1급 질소 원자의 양(mol%) = (1급 질소 원자의 mol수/(1급 질소 원자의 mol수+2급 질소 원자의 mol수+3급 질소 원자의 mol수+4급 질소 원자의 mol수))×100 ··· 식 A
2급 질소 원자의 양(mol%) = (2급 질소 원자의 mol수/(1급 질소 원자의 mol수+2급 질소 원자의 mol수+3급 질소 원자의 mol수+4급 질소 원자의 mol수))×100 ··· 식 B
3급 질소 원자의 양(mol%) = (3급 질소 원자의 mol수/(1급 질소 원자의 mol수+2급 질소 원자의 mol수+3급 질소 원자의 mol수+4급 질소 원자의 mol수))×100 ··· 식 C
4급 질소 원자의 양(mol%) = (4급 질소 원자의 mol수/(1급 질소 원자의 mol수+2급 질소 원자의 mol수+3급 질소 원자의 mol수+4급 질소 원자의 mol수))×100 ··· 식 D
분기도(%) = ((3급 질소 원자의 양(mol%)+4급 질소 원자의 양(mol%))/(2급 질소 원자의 양(mol%)+3급 질소 원자의 양(mol%)+4급 질소 원자의 양(mol%)))×100 ··· 식 E
<시일 조성물의 조제>
〔실시예 1〕
상기에서 얻어진 폴리에틸렌이민 1(중량 평균 분자량 40575, 양이온성 작용기 당량 43)의 수용액에, 물, 아세트산 및 벤조트라이아졸(1,2,3-벤조트라이아졸)을 가해서 혼합하여, 시일 조성물 1A를 얻었다.
시일 조성물 1A에서는, 물, 아세트산 및 벤조트라이아졸의 첨가량은, 시일 조성물 중의 폴리에틸렌이민 1의 농도가 0.18질량%가 되고, 또한, 시일 조성물의 pH가 4.3이 되는 양이 되고, 또한, 벤조트라이아졸의 농도가 10질량ppm이 되는 양으로 했다. 여기에서 말하는 pH는, 25℃의 시일 조성물에 대해 측정된 값이다(이하, 마찬가지이다). 여기에서, 시일 조성물의 pH는 아즈원사제 pH 미터(KR5E)를 pH표준액으로 교정 후, 측정액에 pH 미터를 침지하여 값이 자동적으로 안정되었 때 pH값을 읽어낸 값으로 했다.
〔실시예 2∼10〕
표 1에 기재된 함유량 및 pH로 변경한 것 이외에는, 시일 조성물 1A와 마찬가지로 하여 시일 조성물 2A∼10A(각각 실시예 2∼10으로 한다)를 얻었다.
〔비교예 1∼15〕
또한, 비교로서, 표 1에 기재된 함유량 및 pH로 변경한 것 이외에는, 시일 조성물 1A와 마찬가지로 하여 시일 조성물 4B∼18B(각각 비교예 1∼15로 한다)를 얻었다. 시일 조성물 4B, 5B는 벤조트라이아졸을 포함하지 않는 예이다. 시일 조성물 7B∼16B는 벤조트라이아졸을 포함하지 않지만, 일반적으로 방청제로서 이용되고 있는 옥살산, 8-퀴놀린올, 프로파길아민, 2,2'-바이피리딘, 페난트롤린을 포함하는 예이다. 시일 조성물 17B는 벤조트라이아졸을 200질량ppm 초과 포함하는 예이다. 또한, 시일 조성물 6B는 벤조트라이아졸을 10질량ppm 미만 포함하는 예이고, 또한 시일 조성물 18B는 벤조트라이아졸을 10질량ppm 미만 포함하고, 또한 시일 조성물의 pH가 6.5 초과가 되는 예이다.
얻어진 시일 조성물에 대해, 나트륨의 함유량 및 칼륨의 함유량을 각각, 유전 결합 플라즈마 질량 분석 장치(ICP-MS)에 의해 측정한 바, 모두 검출 한계 이하(<1질량ppb)였다.
<구리 이온의 용출량 측정>
다음으로, 구리막에 시일 조성물을 부여하는 것에 의해, 시일 조성물로의 구리의 용출량을 측정했다.
우선, 실리콘 기판 상에 도금으로 구리막을 100nm 성막한 기판의 구리막면을 헬륨 플라즈마 처리로 클리닝 후, 순수로 세정했다. 이를, 상기 시일 조성물 1A 20cc에 3분간 침지한 후 취출했다. 침지 후의 시일 조성물 1A 중의 구리 이온 함유량을 유전 결합 플라즈마 질량 분석 장치(ICP-MS)로 측정하고, 그의 값을 구리 이온의 용출량으로 했다.
시일 조성물 2A∼10A, 4B∼18B에 대해서도 마찬가지로, 구리 이온의 용출량 측정을 행했다.
각 시일 조성물의 조성, 및 구리 용출량의 결과를 표 1에 나타낸다.
Figure 112017006018849-pct00003
표 1로부터, 벤조트라이아졸 농도가 높을수록 구리 용출량이 적어진다는 것을 알 수 있었다.
또한, 벤조트라이아졸을 포함하지 않는 경우, 또는 벤조트라이아졸을 조금 포함하는 경우, 구리 용출량이 많다는 것을 알 수 있었다.
이 결과로부터, 시일 조성물 중의 벤조트라이아졸 농도가 3ppm 이상인 경우, 구리 용출량이 저감 가능하다는 것을 알 수 있었다. 여기에서, 구리 용출량이 150ppb 이하이면, 구리 용출량이 낮아져, 바람직하다.
〔비교예 16〕
비교로서, 표 2에 기재된 함유량 및 pH로 변경한 것 이외에는, 시일 조성물 2A와 마찬가지로 하여 시일 조성물 19B를 얻었다(벤조트라이아졸을 포함하지 않는 예이다).
<실리콘(Si) 상의 폴리머층의 두께 평가>
(두께 측정용 시료의 제작)
표면에 실리카가 존재하고 있는 실리콘 웨이퍼를 준비하고, 이 실리콘 웨이퍼를 스핀 코터 상에 싣고, 표 2에 나타내는 시일 조성물(실시예 1, 비교예 1, 4)을 10초간 일정 속도로 1.0mL 적하하고, 13초간 유지한 후, 이 실리콘 웨이퍼를 2000rpm으로 1초간 회전시키고, 추가로 600rpm으로 30초간 회전시킨 후, 2000rpm으로 10초간 회전시켜 건조시켰다.
이상에 의해, 실리콘 웨이퍼 상에 시일층(폴리머층)을 형성하여, 실리콘 웨이퍼와 폴리머층이 적층된 구조의 적층체(이하, 「시료(Si/PEI)」라고도 말한다)를 얻었다.
상기 시료(Si/PEI)를 핫 플레이트 상에, 실리콘 웨이퍼면과 핫 플레이트가 접촉하도록 설치하고, 대기 분위기하에서, 100℃의 소프트 베이킹 온도에서 60초간 소프트 베이킹(가열 처리)했다.
여기에서 말하는 소프트 베이킹 온도는, 실리콘 웨이퍼 표면의 온도(성막 전 실리콘 웨이퍼의 성막되는 면의 온도)이다.
(폴리머층의 두께 평가)
표면에 실리카가 존재하는 실리콘 웨이퍼 상의 폴리머층의 두께(nm)는, SEMILAB사제 광학식 포로시미터(PS-1200)의 엘립소미터를 사용하여 통상의 방법에 의해 측정했다.
결과를 표 2에 나타낸다.
<패턴 웨이퍼의 비아 저면에 노출되어 있는 구리 상의 폴리머층의 두께 평가>
(두께 측정용 시료의 제작)
실리콘 웨이퍼 상에 100nm의 구리막이 도금법으로 형성되고, 더욱이 구리막 상에 100nm의 SiO2막이 CVD법으로 형성된 실리콘 웨이퍼를 준비하고, SiO2막에 구리막이 노출될 때까지 110nm 폭의 비아 관통공을 가공하여, 패턴 웨이퍼를 얻었다.
상기 패턴 웨이퍼를 스핀 코터 상에 싣고, 패턴 형성면 상에, 표 2에 나타내는 시일 조성물을 10초간 일정 속도로 1.0mL 적하하고, 13초간 유지한 후, 이 패턴 웨이퍼를 2000rpm으로 1초간 회전시키고, 추가로 600rpm으로 30초간 회전시킨 후, 2000rpm으로 10초간 회전시켜 건조시켰다.
이상에 의해, 패턴 웨이퍼 상에 시일층(폴리머층)을 형성하여, 패턴 웨이퍼와 폴리머층이 적층된 구조의 적층체(이하, 「시료(VIA/PEI)」라고도 말한다)를 얻었다.
상기 시료(VIA/PEI)를 핫 플레이트 상에, 실리콘 웨이퍼면과 핫 플레이트가 접촉하도록 설치하고, 대기 분위기하에서, 100℃의 소프트 베이킹 온도에서 60초간 소프트 베이킹(가열 처리)했다.
(폴리머층의 두께 평가)
또한, 패턴 웨이퍼의 비아 저면에 노출되어 있는 구리 상의 폴리머층의 두께는, 다음과 같이 측정했다.
소프트 베이킹 후의 폴리머층이 형성된 측의 표면에 Pt(백금) 스퍼터링을 실시하고, 그 후 탄소를 디포지션하여 보호층으로 하고, 그 후, FIB 가공 장치 SMI-2050(세이코인스트루먼츠제)을 이용해서 박편화(구리 배선의 단면이 나타나는 방향으로 박편화)하여, 관찰 검체로 했다.
이 관찰 검체를 전계 방출형 투과 전자 현미경(FE-TEM)(JEM-2200FS, 니혼전자(주)제)에 의해 관찰하여, 비아의 저면에 노출되어 있는 구리 배선 상의 폴리머층의 두께를 측정했다. 측정값은 비아 중앙부의 폴리머층의 두께(퍼들량이라고도 말한다)를 측정한 값을 나타낸다.
결과를 표 2에 나타낸다.
Figure 112017006018849-pct00004
실시예 2에서는, 퍼들량은 5nm로, 구리 상의 폴리머층의 두께가 충분히 저감되어 있었다. 비교예 1, 16에서는, 퍼들량이 많이 관측되었다. 여기에서, 퍼들량이 35nm 이하인 때를 퍼들량이 적다고 판단했다.
<실리콘(Si) 상의 폴리머층의 두께 평가>
(두께 측정용 시료의 제작)
표면에 실리카가 존재하고 있는 실리콘 웨이퍼를 준비하고, 이 실리콘 웨이퍼를 스핀 코터 상에 싣고, 표 3에 나타내는 시일 조성물을 10초간 일정 속도로 1.0mL 적하하고, 23초간 유지한 후, 이 실리콘 웨이퍼를 2000rpm으로 1초간 회전시키고, 추가로 600rpm으로 30초간 회전시킨 후, 2000rpm으로 10초간 회전시켜 건조시켰다.
이상에 의해, 실리콘 웨이퍼 상에, 시일층(폴리머층)을 형성하여, 실리콘 웨이퍼와 폴리머층이 적층된 구조의 적층체(이하, 「시료(Si/PEI)」라고도 말한다)를 얻었다.
상기 시료(Si/PEI)를 핫 플레이트 상에, 실리콘 웨이퍼면과 핫 플레이트가 접촉하도록 설치하고, 대기 분위기하에서, 100℃의 소프트 베이킹 온도에서 60초간 소프트 베이킹(가열 처리)했다.
여기에서 말하는 소프트 베이킹 온도는, 실리콘 웨이퍼 표면의 온도(성막 전 실리콘 웨이퍼의 성막되는 면의 온도)이다.
(세정 처리)
상기 시료(Si/PEI)를, 스핀 코터를 이용하여 600rpm으로 회전시키면서, 폴리머층 상에, 린스액으로서 4,4'-옥시다이프탈산(0.62밀리몰/리터)/에틸아민 수용액(pH 5.2, 액 온도 22℃)을 0.1mL/초의 적하 속도로 30초간 적하하여 폴리머층을 세정하고, 이어서 시료를 2000rpm으로 60초간 회전시켜 건조시키고, 이어서 초순수(액 온도 22℃)를 0.1mL/초의 적하 속도로 30초간 적하하고, 이어서 시료를 2000rpm으로 60초간 회전시켜 건조시켰다.
(세정 처리 후의 폴리머층의 두께 평가)
다음으로, 상기와 같이 하여 얻어진 세정 처리 후 시료의 폴리머층(PEI)의 두께를 측정했다. 폴리머층의 두께(nm)는, SEMILAB사제 광학식 포로시미터(PS-1200)의 엘립소미터를 사용하여 통상의 방법에 의해 측정했다.
결과를 표 3에 나타낸다.
<구리(Cu) 상의 폴리머층의 두께 평가>
(두께 측정용 시료의 제작)
실리콘 기판 상에 도금으로 구리막을 100nm 성막하고, 이 구리막면을 헬륨 플라즈마 처리로 클리닝한 기판을 이용하여, 플라즈마 처리 후의 구리막면 상에 시일층(폴리머층)을 형성하기 위해, <실리콘(Si) 상의 폴리머층의 두께 평가>와 마찬가지의 처리를 행했다.
이상에 의해, 구리 상에 폴리머층을 형성하여, 구리와 폴리머층이 적층된 구조의 적층체(이하, 「시료(Cu/PEI)」라고도 말한다)를 얻었다.
(세정 처리)
상기 시료(Cu/PEI)를, 스핀 코터를 이용하여 600rpm으로 회전시키면서, 폴리머층 상에, 린스액으로서 4,4'-옥시다이프탈산(0.62밀리몰/리터)/에틸아민 수용액(pH 5.2, 액 온도 22℃)을 0.1mL/초의 적하 속도로 30초간 적하하여 폴리머층을 세정하고, 이어서 시료를 2000rpm으로 60초간 회전시켜 건조시키고, 이어서 초순수(액 온도 22℃)를 0.1mL/초의 적하 속도로 30초간 적하하고, 이어서 시료를 2000rpm으로 60초간 회전시켜 건조시켰다.
(세정 처리 후의 폴리머층의 두께 평가)
다음으로, 상기와 같이 하여 얻어진 세정 처리 후 시료의 폴리머층(PEI)의 두께를 측정했다. 구리(Cu) 상의 폴리머층의 두께(nm)는, SEMILAB사제 광학식 포로시미터(PS-1200)의 엘립소미터를 사용하여 이하의 수법에 의해 측정했다.
즉, 광학적으로 평탄한 구리 기판 상의 폴리머층의 두께는, 엘립소미트리에 의해 측정된 편광 파라미터를, WinElli II를 이용하여 다층 광학 모델; (공기)/(폴리머층)/(구리 기판)으로 회귀하는 것에 의해 계산했다. 이용한 광 에너지의 범위는 2.2∼5.0eV이다. 여기에서, 폴리머층의 굴절률로는 항상 실리카(SiO2)와 동일한 값을 이용했다. 또한, 구리 기판의 굴절률 및 소쇠(消衰) 계수는, 폴리머층을 갖지 않는 구리 기판의 편광 파라미터를 측정 후, 해석 소프트의 WinElli II를 이용하여 구해진 값을 이용했다.
결과를 표 3에 나타낸다.
Figure 112017006018849-pct00005
표 3에 나타내는 바와 같이, 각 실시예에서는, 구리 상의 폴리머층의 두께(구리 상 막 두께)가 1.5nm 이하로, 구리 상의 폴리머층의 두께가 충분히 저감되어 있었다. 비교예 14에서는, 각 실시예보다도 구리 상의 폴리머층의 두께가 약간 크고, 또한, 실리콘 웨이퍼 상에 폴리머층을 성막했을 때에 폴리머층이 얼룩이 져 있어, 웨이퍼 상 막 두께를 측정할 수 없었다. 또한, 비교예 4, 15(특히 비교예 15)에서는, 각 실시예보다도 구리 상의 폴리머층의 두께가 커지는 것이 관측되었다.
<층간 절연층(low-k막) 부착 실리콘 웨이퍼의 제작>
(전구체 용액의 조제)
77.4g의 비스트라이에톡시실릴에테인과 70.9g의 에탄올을 실온하에서 혼합 교반한 후, 1mol/L의 질산 80mL를 첨가하고, 50℃에서 1시간 교반했다. 다음으로, 20.9g의 폴리옥시에틸렌(20)스테아릴에터를 280g의 에탄올로 용해시킨 용액을 적하 혼합했다. 혼합 후, 30℃에서 4시간 교반했다. 얻어진 용액을 25℃, 30hPa의 감압하, 105g이 될 때까지 농축했다. 농축 후, 1-프로필알코올과 2-뷰틸알코올을 체적으로 2:1로 혼합한 용액을 첨가하여, 전구체 용액 1800g을 얻었다.
(다공질 실리카 형성용 조성물의 조제)
전구체 용액 472g에, 다이메틸다이에톡시실레인 3.4g 및 헥사메틸다이실록세인 1.8g을 첨가하고, 25℃에서 1시간 교반하여, 다공질 실리카 형성용 조성물을 얻었다. 이때의 다이메틸다이에톡시실레인, 헥사메틸다이실록세인의 첨가량은, 비스트라이에톡시실릴에테인에 대해서 각각 10몰%, 5몰%였다.
(층간 절연층의 형성)
상기 다공질 실리카 형성용 조성물 1.0mL를 실리콘 웨이퍼 표면 상에 적하하고, 2000rpm으로 60초간 회전시켜, 실리콘 웨이퍼 표면에 도포한 후, 질소 분위기하, 150℃에서 1분간, 이어서 350℃에서 10분간 가열 처리했다. 그 후, 172nm 엑시머 램프를 장비한 챔버 내에서 350℃까지 열처리하고, 압력 1Pa로 출력 14mW/cm2에 의해, 자외선을 10분간 조사하는 것에 의해, 층간 절연층(다공질 실리카막)을 얻었다.
이상에 의해, 상기 층간 절연층(이하, 「low-k막」 또는 「low-k」라고도 말한다) 부착 실리콘 웨이퍼를 얻었다.
얻어진 층간 절연층의 포어 반경은 1.6nm였다.
또한, 얻어진 층간 절연층의 비유전율 k는 2.5였다.
또한, 얻어진 층간 절연층의 탄성률은 8.8GPa였다.
상기 포어 반경은, 톨루엔의 탈리 등온선으로부터 계산에 의해 구했다. 여기에서, 톨루엔 탈리 등온선 측정은, 후술하는 시일성 평가와 마찬가지의 수법에 의해, SEMILAB사제 광학식 포로시미터(PS-1200)를 이용하여 행했다. 포어 반경의 계산은, M. R. Baklanov, K. P. Mogilnikov, V. G. Polovinkin, and F. N. Dultsey, Journal of Vacuum Science and Technology B(2000) 18, 1385-1391에 기재된 수법에 따라, 켈빈식을 이용하여 행했다.
또한, 비유전율은, 수은 프로브 장치(SSM5130)를 이용하여, 25℃, 상대 습도 30%의 분위기하, 주파수 1MHz에서 통상의 방법에 의해 측정했다.
또한, 탄성률은, 나노인덴터(Hysitron사, Triboscope)에 의해, 막 두께의 1/10 이하의 밀어넣기 깊이로 통상의 방법에 의해 측정했다.
〔비교예 17〕
비교로서, 표 4에 기재된 함유량 및 pH로 변경한 것 이외에는, 시일 조성물 1A와 마찬가지로 하여 시일 조성물 20B를 얻었다(벤조트라이아졸을 포함하지 않는 예이다).
<low-k막 상의 폴리머층의 두께 측정용 샘플의 제작>
상기에서 얻어진 low-k막 부착 실리콘 웨이퍼의 low-k막면에, 표 4에 기재된 시일 조성물을 이용해서, 폴리머층을 형성하여, low-k막 부착 실리콘 웨이퍼와 폴리머층이 적층된 구조의 적층체(이하, 「시료(Si/low-k/PEI)」라고도 말한다)를 얻었다.
폴리머층의 형성은 다음의 방법으로 행했다. 상기에서 얻어진 low-k막 부착 실리콘 웨이퍼를 스핀 코터 상에 싣고, low-k막면에, 표 4에 나타내는 시일 조성물(시일 조성물 1A 또는 시일 조성물 20B)을 10초간 일정 속도로 1.0mL 적하하고, 13초간 유지한 후, 이 실리콘 웨이퍼를 2000rpm으로 1초간 회전시키고, 추가로 600rpm으로 30초간 회전시킨 후, 2000rpm으로 10초간 회전시켜 건조시켰다.
상기 시료(Si/low-k/PEI)를 핫 플레이트 상에, 실리콘 웨이퍼면과 핫 플레이트가 접촉하도록 두고, 대기 분위기하에서, 100℃의 소프트 베이킹 온도에서 60초간 소프트 베이킹(가열 처리)했다.
여기에서 말하는 소프트 베이킹 온도는, 실리콘 웨이퍼 표면의 온도이다.
(세정 처리 1)
상기 시일 조성물 1A를 이용한 적층체의 소프트 베이킹 후의 시료(Si/low-k/PEI)를, 스핀 코터를 이용하여 600rpm으로 회전시키면서, 폴리머층 상에, 린스액으로서 4,4'-옥시다이프탈산(0.62밀리몰/리터)/에틸아민 수용액(pH 5.2, 액 온도 22℃)을 0.1mL/초의 적하 속도로 30초간 적하하여 폴리머층을 세정하고, 이어서 시료를 2000rpm으로 60초간 회전시켜 건조시키고, 이어서 초순수(액 온도 22℃)를 0.1mL/초의 적하 속도로 30초간 적하하고, 이어서 시료를 2000rpm으로 60초간 회전시켜 건조시켰다.
(세정 처리 2)
상기 시일 조성물 20B를 이용한 적층체의 소프트 베이킹 후의 시료(Si/low-k/PEI)를, 스핀 코터를 이용하여 600rpm으로 회전시키면서, 폴리머층 상에, 린스액으로서 피로멜리트산(pH 3.4)을 0.1mL/초의 적하 속도로 30초간 적하하여 폴리머층을 세정하고, 이어서 시료를 2000rpm으로 60초간 회전시켜 건조시키고, 이어서 초순수(액 온도 22℃)를 0.1mL/초의 적하 속도로 30초간 적하하고, 이어서 시료를 2000rpm으로 60초간 회전시켜 건조시켰다.
(열처리)
다음으로, 세정 처리 1, 2를 행한 후의 각각의 시료(실시예 1, 비교예 5)에 대해, 이하의 조건에서 열처리(하드 베이킹 처리)를 행했다. 우선, 상기 시료(Si/low-k/PEI)를 노(아펙스사제의 SPX-1120)에 넣고, 이 시료의 시일층(PEI)이 형성된 측에 대해, 질소 가스(N2) 분위기 중, 압력 10,000Pa의 조건하에서, 350℃의 열처리를 2분간 실시했다. 상기 온도는, 시료(Si/low-k/PEI)의 시일층(PEI)이 형성된 측의 표면 온도이다.
이상에 의해, 플라즈마 처리 전의 시일성 평가용 시료를 얻었다.
<열처리 후의 시일층의 두께 평가>
다음으로, 상기와 같이 하여 얻어진 열처리 후의 시일성 평가용 시료(플라즈마 처리 전의 시일성 평가용 시료)의 시일층(PEI)의 두께를 측정했다. 시일층의 두께(nm)는 SEMILAB사제 광학식 포로시미터(PS-1200)의 엘립소미터를 사용하여 통상의 방법에 의해 측정했다.
결과를 표 4에 나타낸다.
<플라즈마 처리 후의 시일성 평가용 시료의 제작>
상기 열처리 후의 시일성 평가용 시료의 시일층(PEI)측에, 추가로 하기 조건의 플라즈마 처리를 실시하여, 플라즈마 처리 후의 시일성 평가용 시료를 제작했다.
-플라즈마 처리의 조건-
·사용 가스 … 수소 가스
·사용 전극 … 평행 평판형 전극(φ10cm)
·도달 진공도 … 2×10-5Torr 미만
·수소 가스 흐름 … 5분
·방전 전력 … 100W
·방전 주파수 … 13.56MHz
·방전 시의 압력 … 150mTorr
·전극의 온도 … 실온
·시료 표면의 온도 … 실온
·수소 가스 유량 … 50sccm
·샘플 설치측 … 그라운드 전위(0V)가 인가된 애노드 전극 상
·처리 시간(방전 시간) … 20초
<플라즈마 처리 후의 시일성 평가>
상기 플라즈마 처리 후의 시일성 평가용 시료에 대해, 이하와 같이 하여 시일성 평가를 행했다.
시일성 평가는, 시료(Si/low-k/PEI)의 시일층(PEI) 표면에 있어서의 톨루엔 흡착 측정에 의해 행했다. 이 톨루엔 흡착 측정에서는, 톨루엔 흡착량이 적을수록, low-k막 중으로의 배선 재료(구리 등)의 침입을 막는 시일성이 높은 것을 나타낸다.
톨루엔 흡착 측정은, SEMILAB사제 광학식 포로시미터(PS-1200)를 이용하여 행했다.
측정 방법은, M. R. Baklanov, K. P. Mogilnikov, V. G. Polovinkin, and F. N. Dultsey, Journal of Vacuum Science and Technology B(2000) 18, 1385-1391에 기재된 수법에 따라 행했다.
구체적으로는, 온도 범위 23∼26℃에서, 시료(Si/low-k/PEI)가 들어간 샘플실을 5mTorr까지 배기한 후, 톨루엔 가스를 샘플실에 충분히 천천히 도입했다. 각 압력에 있어서, low-k막의 굴절률을 엘립소미터 장치에 의해 그 자리에서 측정했다. 이 조작을, 샘플실 내 압력이 톨루엔의 포화 증기압에 이를 때까지 반복했다. 마찬가지로, 샘플실 내 분위기를 서서히 배기하면서, 각 압력에서 굴절률의 측정을 행했다. 이상의 조작에 의해, low-k막에 대한 톨루엔의 흡착 및 탈리에 의한 굴절률 변화를 구했다. 또, 로렌츠-로렌츠식을 이용해서, 굴절률의 상대 압력 특성으로부터 톨루엔 가스 흡착 탈리 등온선을 구했다.
상기 톨루엔 가스 흡착 탈리 등온선은, 톨루엔 상대압(P/P0; 여기에서, P는 톨루엔의 실온에서의 분압을 나타내고, P0은 톨루엔의 실온에서의 포화 증기압을 나타낸다.)과 톨루엔 흡착량의 체적 분율(low-k막 전체의 체적에 대한 톨루엔의 실온에서의 흡착 체적의 비율; 단위는 「%」)의 관계를 나타내는 등온선이다. 톨루엔 흡착량의 체적 분율은, 로렌츠·로렌츠식을 이용해서 low-k막의 굴절률에 기초하여 구했다.
상기 톨루엔 가스 흡착 탈리 등온선에 기초하여, 톨루엔 상대압(P/P0)이 1.0일 때의 톨루엔 흡착량의 체적 분율(%)을 구하고, 얻어진 값에 기초하여, 시일성을 평가했다. 이 평가에서는, 톨루엔 흡착량의 체적 분율(%)이 작을수록, 시일성이 높은 것을 나타낸다.
평가 결과를 표 4에 나타낸다.
<플라즈마 처리 후의 시일층의 두께 평가>
다음으로, 상기와 같이 하여 얻어진 플라즈마 처리 후의 시일성 평가용 시료의 시일층(PEI)의 두께를 측정했다. 시일층의 두께(nm)는, SEMILAB사제 광학식 포로시미터(PS-1200)의 엘립소미터를 사용하여 통상의 방법에 의해 측정했다.
결과를 표 4에 나타낸다.
Figure 112017006018849-pct00006
시일 조성물 1A를 이용하고, 린스액으로서 4,4'-옥시다이프탈산(0.62밀리몰/리터)/에틸아민 수용액(pH 5.2, 액 온도 22℃)을 이용한 실시예 1에 있어서는, 플라즈마 처리 후의 톨루엔 흡착량의 체적 분율이 충분히 낮아, 시일성이 높다는 것을 알 수 있었다. 한편, 동일한 폴리에틸렌이민 농도라도 시일 조성물 20B를 이용하고, 린스액으로서 피로멜리트산(pH 3.4)을 이용한 비교예 17에서는, 플라즈마 처리 후의 톨루엔 흡착량의 체적 분율이 높아, 시일성이 확보되어 있지 않다는 것을 알 수 있었다.
2014년 8월 8일에 출원된 일본 특허출원 2014-162433의 개시는 그 전체가 참조에 의해 본 명세서에 도입된다.
본 명세서에 기재된 모든 문헌, 특허 출원 및 기술 규격은, 개개의 문헌, 특허 출원 및 기술 규격이 참조에 의해 도입되는 것이 구체적이고 또한 개개로 기재된 경우와 동일한 정도로, 본 명세서 중에 참조에 의해 도입된다.
10: 반도체 기판
12: 제 2 층간 절연층
14: 제 1 층간 절연층
16: 오목부
20: 배선
20a: 노출면
22: 층간 절연층
24: 층간 절연층
30, 31: 시일층
40: 제 1 배선
50: 제 2 배선
60, 70: 배선
100, 200, 300, 400: 반도체 장치

Claims (12)

  1. 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머(A)와,
    벤조트라이아졸 화합물
    을 포함하고,
    상기 폴리머(A)의 함유량이 시일 조성물 100질량부에 대해서 0.05질량부∼0.20질량부이며,
    상기 시일 조성물 중에 있어서의 상기 벤조트라이아졸 화합물의 함유량이 3질량ppm∼200질량ppm이며,
    상기 시일 조성물의 pH가 3.0∼6.5인, 시일 조성물.
  2. 양이온성 작용기를 갖고 중량 평균 분자량이 2000∼1000000인 폴리머(A)와,
    벤조트라이아졸 화합물
    을 포함하고,
    시일 조성물 중에 있어서의 상기 벤조트라이아졸 화합물의 함유량이 3질량ppm∼200질량ppm이며,
    상기 시일 조성물의 pH가 3.0∼6.5인, 시일 조성물.
  3. 제 1 항 또는 제 2 항에 있어서,
    추가로 모노카복실산 화합물을 함유하는, 시일 조성물.
  4. 제 1 항 또는 제 2 항에 있어서,
    나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인, 시일 조성물.
  5. 오목부가 설치된 층간 절연층과, 상기 오목부의 저면의 적어도 일부에 그 표면의 적어도 일부가 노출되어 있는 구리를 포함하는 배선을 갖는 반도체 기판의 적어도 상기 오목부의 저면 및 측면에, 제 1 항에 기재된 시일 조성물을 부여하는 시일 조성물 부여 공정과,
    상기 시일 조성물 부여 공정 후, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 린스액으로, 적어도 상기 오목부의 측면 및 저면을 세정하는 세정 공정
    을 갖는, 반도체 장치의 제조 방법.
  6. 층간 절연층과, 구리를 포함하는 배선을 갖는 반도체 기판의 적어도 상기 층간 절연층 및 상기 배선의 표면에, 제 2 항에 기재된 시일 조성물을 부여하는 시일 조성물 부여 공정과,
    상기 시일 조성물 부여 공정 후, 다가 카복실산 모노머를 0.3밀리몰/리터∼230밀리몰/리터 함유하는 린스액으로, 적어도 상기 층간 절연층 및 상기 배선의 표면을 세정하는 세정 공정
    을 갖는, 반도체 장치의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 다가 카복실산 모노머는, 방향환을 2개 갖는 것, 및 분자량이 342 이상인 것 중 적어도 한쪽을 만족하는, 반도체 장치의 제조 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 린스액의 pH가 4.0∼7.0인, 반도체 장치의 제조 방법.
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 시일 조성물은, 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10질량ppb 이하인, 반도체 장치의 제조 방법.
  10. 제 5 항 또는 제 6 항에 있어서,
    상기 시일 조성물 부여 공정 후, 상기 세정 공정 전에, 상기 반도체 기판을 온도 70℃∼125℃에서 가열하는 가열 공정을 갖는, 반도체 장치의 제조 방법.
  11. 제 5 항 또는 제 6 항에 있어서,
    상기 세정 공정 후에, 상기 반도체 기판을 온도 200℃∼425℃에서 가열하는 고온 가열 공정을 갖는, 반도체 장치의 제조 방법.
  12. 제 5 항 또는 제 6 항에 있어서,
    상기 시일 조성물은 추가로 모노카복실산을 함유하는, 반도체 장치의 제조 방법.
KR1020177001512A 2014-08-08 2015-08-05 시일 조성물, 및 반도체 장치의 제조 방법 KR101923835B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-162433 2014-08-08
JP2014162433 2014-08-08
PCT/JP2015/072250 WO2016021648A1 (ja) 2014-08-08 2015-08-05 シール組成物、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20170023091A KR20170023091A (ko) 2017-03-02
KR101923835B1 true KR101923835B1 (ko) 2018-11-29

Family

ID=55263909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001512A KR101923835B1 (ko) 2014-08-08 2015-08-05 시일 조성물, 및 반도체 장치의 제조 방법

Country Status (9)

Country Link
US (1) US10580639B2 (ko)
EP (1) EP3159917B1 (ko)
JP (1) JP6161824B2 (ko)
KR (1) KR101923835B1 (ko)
CN (1) CN106537564B (ko)
IL (1) IL250257B (ko)
SG (1) SG11201700576UA (ko)
TW (1) TWI660427B (ko)
WO (1) WO2016021648A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015404B1 (ko) * 2016-12-08 2019-08-28 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막을 포함하는 전자소자
JP7071661B2 (ja) * 2017-06-21 2022-05-19 Jsr株式会社 カバー膜形成方法
WO2023106101A1 (ja) * 2021-12-09 2023-06-15 日産化学株式会社 樹脂組成物

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014013956A1 (ja) * 2012-07-17 2014-01-23 三井化学株式会社 半導体装置及びその製造方法並びにリンス液

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4336442B2 (ja) * 2000-05-23 2009-09-30 キヤノン株式会社 太陽電池モジュール
US6811680B2 (en) 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
CN1510723A (zh) * 2002-06-03 2004-07-07 ϣ 电子器件制造
DE10227663A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Verfahren zum Versiegeln poröser Materialien bei der Chipherstellung und Verbindungen hierfür
JPWO2005093005A1 (ja) * 2004-03-26 2008-02-14 株式会社カネカ シール材組成物
US7564614B2 (en) * 2004-05-20 2009-07-21 Sipix Imaging, Inc. Electrode protection film for electrophoretic displays
ES2351793T3 (es) * 2004-07-28 2011-02-10 The Procter And Gamble Company Procedimiento para producir estructuras de núcleo absorbente.
US7678712B2 (en) 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
EP1913628A1 (en) * 2005-08-05 2008-04-23 Freescale Semiconductor, Inc. Pore sealing and cleaning porous low dielectric constant structures
KR101542636B1 (ko) * 2007-12-19 2015-08-06 램 리써치 코포레이션 나노다공성 로우-k 유전체 재료 처리 방법
CN102224577B (zh) 2009-05-29 2013-12-04 三井化学株式会社 半导体用密封组合物、半导体装置及半导体装置的制造方法
US8956977B2 (en) 2010-09-10 2015-02-17 Mitsu Chemicals, Inc. Semiconductor device production method and rinse
US20130017182A1 (en) * 2011-07-11 2013-01-17 Natalia Lukina Multi-criteria optimized dietary supplement formulations
KR101638717B1 (ko) 2012-01-17 2016-07-11 미쓰이 가가쿠 가부시키가이샤 반도체용 시일 조성물, 반도체 장치 및 그의 제조 방법, 및 폴리머 및 그의 제조 방법
CN105051872B (zh) * 2013-03-27 2018-06-08 三井化学株式会社 复合体的制造方法及组合物

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014013956A1 (ja) * 2012-07-17 2014-01-23 三井化学株式会社 半導体装置及びその製造方法並びにリンス液

Also Published As

Publication number Publication date
JP6161824B2 (ja) 2017-07-12
EP3159917A4 (en) 2018-03-07
EP3159917B1 (en) 2021-08-04
SG11201700576UA (en) 2017-02-27
US20170162382A1 (en) 2017-06-08
CN106537564B (zh) 2020-02-21
US10580639B2 (en) 2020-03-03
IL250257B (en) 2022-04-01
CN106537564A (zh) 2017-03-22
IL250257A0 (en) 2017-03-30
TWI660427B (zh) 2019-05-21
JPWO2016021648A1 (ja) 2017-04-27
TW201618188A (zh) 2016-05-16
KR20170023091A (ko) 2017-03-02
EP3159917A1 (en) 2017-04-26
WO2016021648A1 (ja) 2016-02-11

Similar Documents

Publication Publication Date Title
KR101682836B1 (ko) 반도체 장치 및 그의 제조 방법, 및 린스액
KR101747582B1 (ko) 복합체의 제조 방법 및 조성물
TWI577714B (zh) 半導體用密封組成物、半導體裝置及其製造方法以及聚合物及其製造方法
KR101419662B1 (ko) 반도체 장치의 제조 방법 및 린스액
KR101923835B1 (ko) 시일 조성물, 및 반도체 장치의 제조 방법
CN107004599B (zh) 基板中间体、贯通通孔电极基板及贯通通孔电极形成方法
JP6438747B2 (ja) 複合体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right