JP5968438B2 - 半導体装置及びその製造方法並びにリンス液 - Google Patents

半導体装置及びその製造方法並びにリンス液 Download PDF

Info

Publication number
JP5968438B2
JP5968438B2 JP2014525813A JP2014525813A JP5968438B2 JP 5968438 B2 JP5968438 B2 JP 5968438B2 JP 2014525813 A JP2014525813 A JP 2014525813A JP 2014525813 A JP2014525813 A JP 2014525813A JP 5968438 B2 JP5968438 B2 JP 5968438B2
Authority
JP
Japan
Prior art keywords
interlayer insulating
wiring
insulating layer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014525813A
Other languages
English (en)
Other versions
JPWO2014013956A1 (ja
Inventor
昇子 小野
昇子 小野
靖剛 茅場
靖剛 茅場
田中　博文
博文 田中
高村　一夫
一夫 高村
鈴木　常司
鈴木　　常司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Publication of JPWO2014013956A1 publication Critical patent/JPWO2014013956A1/ja
Application granted granted Critical
Publication of JP5968438B2 publication Critical patent/JP5968438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/02—Polyamines
    • C08G73/0206—Polyalkylene(poly)amines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/02—Polyamines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02093—Cleaning of porous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置及びその製造方法並びにリンス液に関する。
微細化が進む半導体装置の分野において、半導体の層間絶縁層として多孔質構造を有する低誘電率の材料（以下、「ｌｏｗ−ｋ材料」ということがある）が種々検討されている。
このような多孔質の層間絶縁層においては、誘電率をさらに低下させるために空隙率を大きくすると、配線材料として埋め込まれる銅等の金属成分や、プラズマ処理によるプラズマ成分（ラジカル及びイオンの少なくとも１種。以下同じ。）などが半導体層間絶縁層中の細孔に入り込みやすくなり、誘電率が上昇したり、リーク電流が発生したりする場合があった。
また、多孔質でない層間絶縁層においても、金属成分やプラズマ成分などが浸透する場合があり、多孔質の層間絶縁層と同様に、誘電率が上昇したり、リーク電流が発生する場合があった。
そこで、カチオン性官能基を有するポリマーを用いて層間絶縁層（層間絶縁層が多孔質層間絶縁層である場合には該多孔質層間絶縁層に存在する細孔（ポア））を被覆（シール）する技術が検討されている。
例えば、多孔質の層間絶縁層に対する細孔被覆性（シール性）に優れた半導体用シール組成物として、２以上のカチオン性官能基を有する重量平均分子量が２０００〜１０００００のポリマーを含有する半導体用シール組成物が知られている（例えば、国際公開第２０１０／１３７７１１号パンフレット参照）。
また、凹部（トレンチ又はビア）が形成された層間絶縁層と、トレンチ又はビアの底面の少なくとも一部にその表面の少なくとも一部が露出している配線と、を有する構成の半導体基板が知られている。かかる構成の半導体基板は、後の工程で、トレンチ又はビアに別の配線等が埋め込まれ、トレンチ又はビアに埋め込まれた配線と、その一部がトレンチ又はビアの底面に露出していた配線と、が電気的に接続される（例えば、国際公開第２００９／１５３８３４号パンフレット参照）。
ところで、凹部（トレンチ、ビア等）が設けられた層間絶縁層と、前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線と、を有する半導体基板の前記凹部の壁面を、カチオン性官能基含有ポリマーを含む半導体用シール層によってシールすると、以下の問題を生じる場合がある。
即ち、前記半導体用シール層は、前記凹部の壁面（側面及び底面）のうち、側面のみならず底面にも、即ち、底面に露出している配線上にも形成される。かかる配線上の半導体用シール層を残したまま、後の工程で凹部に配線を形成すると、凹部に形成された配線と、その一部が凹部の底面に露出していた配線と、の間に半導体用シール層が挟みこまれ、これらの配線間の電気信号が阻害される（配線間の接続抵抗が上昇する）場合がある。
一方、この問題を解決しようとして、凹部に配線を形成する前に、凹部の底面（特に、該底面に露出している配線）上の半導体用シール層をリンス液などで除去しようとすると、凹部の底面だけでなく凹部の側面の半導体用シール層まで除去されてしまい、凹部の側面に対するシール性が低下する場合がある。この状態で凹部に配線を形成すると、形成された配線の材料（金属成分）が層間絶縁層に侵入し、層間絶縁層の絶縁性が低下する場合がある。
以上の理由により、凹部が設けられた層間絶縁層と、前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線と、を有する半導体基板の前記凹部の少なくとも側面に半導体用シール層を形成するにあたり、凹部の底面に露出する配線上には、極力、半導体用シール層を設けないようにする技術が求められている。
また、半導体装置の製造工程においては、半導体用シール層が露出した状態でプラズマにより半導体装置がクリーニングされる場合や、プラズマＣＶＤ法などで半導体用シール層上に層を形成する場合がある。このため、半導体用シール層にはプラズマ耐性が要求される場合がある。
本発明（第一の発明〜第五の発明）は上記に鑑みてなされたものであり、以下の目的を達成することを課題とする。
即ち、第一の発明の目的は、層間絶縁層に設けられた凹部の底面に露出している配線上への半導体用シール層の形成を抑制しながら、前記凹部の少なくとも側面に半導体用シール層を形成することができる半導体装置の製造方法を提供することである。
また、第二の発明の目的は、配線の露出面上の半導体用シール層を効果的に除去できるリンス液を提供することである。
また、第三の発明の目的は、半導体用シール層のプラズマ耐性を向上させることができるリンス液を提供することである。
また、第四の発明の目的は、層間絶縁層への配線材料（例えば銅）の拡散が抑制され、かつ、配線間の接続部における接続抵抗の上昇が抑制された半導体装置を提供することである。
また、第五の発明の目的は、半導体用シール層のプラズマ耐性が向上された半導体装置を提供することである。
前記課題を解決するための具体的手段は以下のとおりである。
＜１＞ 凹部が設けられた層間絶縁層と、前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線と、を備えた半導体基板の少なくとも前記凹部の底面及び側面に、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、少なくとも前記凹部の底面及び側面に半導体用シール層を形成するシール組成物付与工程と、前記半導体基板の前記半導体用シール層が形成された側の面を、温度２００℃以上４２５℃以下の条件で３０分間以下熱処理し、前記配線の露出面上に形成された半導体用シール層の少なくとも一部を除去する除去工程と、を有する、半導体装置の製造方法である。
本明細書中では、上記＜１＞に記載の半導体装置の製造方法を、「第一の発明に係る半導体装置の製造方法」ともいう。
第一の発明に係る半導体装置の製造方法によれば、層間絶縁層に設けられた凹部の底面に露出している配線上への半導体用シール層の形成を抑制しながら、前記凹部の少なくとも側面に半導体用シール層を形成することができる。
＜２＞ 前記ポリマーは、カチオン性官能基当量が２７〜４３０である、＜１＞に記載の半導体装置の製造方法である。
＜３＞ 前記ポリマーが、ポリエチレンイミンまたはポリエチレンイミン誘導体である、＜１＞又は＜２＞に記載の半導体装置の製造方法である。
＜４＞ 前記シール組成物付与工程の後であって前記除去工程の前に、１５℃〜１００℃のリンス液で少なくとも前記凹部の側面及び底面を洗浄する洗浄工程を有する、＜１＞〜＜３＞のいずれか１つに記載の半導体装置の製造方法である。
＜５＞ 前記リンス液の温度が、３０℃〜１００℃である、＜４＞に記載の半導体装置の製造方法である。
＜６＞ 前記シール組成物付与工程の後であって前記除去工程の前に、２５℃におけるｐＨが６以下であるリンス液で少なくとも前記凹部の側面及び底面を洗浄する洗浄工程を有する、＜１＞〜＜５＞のいずれか１つに記載の半導体装置の製造方法である。
＜７＞ 前記リンス液が、１分子内に、活性種を遮蔽する芳香環構造、脂環構造、マンガン原子、及びケイ素原子からなる群から選ばれる少なくとも１つの部部位Ａ、及び、前記ポリマーとの間で加熱により結合を形成するカルボキシル基である部位Ｂの少なくとも一方を有する化合物を含む、＜６＞に記載の半導体装置の製造方法である。
＜８＞ ＜１＞〜＜７＞のいずれか１つに記載の半導体装置の製造方法における前記シール組成物付与工程で形成された半導体用シール層の少なくとも一部の除去に用いられ、２５℃におけるｐＨが６以下である、リンス液である。
本明細書中では、上記＜８＞に記載のリンス液を、「第二の発明に係るリンス液」ともいう。
第二の発明に係るリンス液によれば、配線の露出面上の半導体用シール層を効果的に除去できる。
第二の発明に係るリンス液は、第一の発明における半導体用シール層の少なくとも一部の除去に用いられるリンス液である。
＜９＞ 層間絶縁層を備えた半導体基板の該層間絶縁層の表面に形成された、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーに由来する半導体用シール層用のリンス液であって、１分子内に、活性種を遮蔽する芳香環構造、脂環構造、マンガン原子、及びケイ素原子からなる群から選ばれる少なくとも１つの部位Ａ、及び、前記ポリマーとの間で加熱により結合を形成するカルボキシル基である部位Ｂの少なくとも一方を有する化合物を含む、リンス液である。
本明細書中では、上記＜９＞に記載のリンス液を、「第三の発明に係るリンス液」ともいう。
第三の発明に係るリンス液によれば、半導体用シール層のプラズマ耐性を向上させることができる。
＜１０＞ 前記化合物が、１分子内に、前記部位Ｂとしてカルボキシル基を２つ以上有し、かつ、１分子内に、隣合う２個の炭素原子のそれぞれにカルボキシル基が結合した構造、及び、３個並ぶ炭素原子のうちの両端の炭素原子のそれぞれにカルボキシル基が結合した構造の少なくとも一方を有する、＜９＞に記載のリンス液である。
＜１１＞ 半導体基板上に、凹部が設けられた層間絶縁層と、前記凹部に設けられた銅を含む第１配線と、少なくとも前記層間絶縁層の前記凹部の側面と前記第１配線との間に存在する、カチオン性官能基を有する重量平均分子量が２０００〜１００００００のポリマーを含む半導体用シール層と、上面が前記凹部の底面の少なくとも一部を構成するとともに、該上面で前記第１配線と電気的に接続されている、銅を含む第２配線と、を備え、前記第１配線と前記第２配線との接続部における前記半導体用シール層の厚さが５ｎｍ以下である、半導体装置である。
本明細書中では、上記＜１１＞に記載の半導体装置を、「第四の発明に係る半導体装置」ともいう。
第四の発明に係る半導体装置によれば、層間絶縁層への配線材料（例えば銅）の拡散が抑制され、かつ、配線間の接続部における接続抵抗の上昇が抑制される。
第四の発明に係る半導体装置は、公知の半導体装置の製造方法では製造できず、第一の発明に係る半導体装置の製造方法によって初めて製造されるものである。
＜１３＞ 半導体基板上に、層間絶縁層と、銅を含む第１配線と、前記層間絶縁層と前記第１配線との間に存在する、カチオン性官能基を有する重量平均分子量が２０００〜１００００００のポリマーを含む半導体用シール層と、を備え、前記半導体用シール層が、イミド結合及びアミド結合からなる群から選ばれる少なくとも１つ、並びに、芳香環構造、マンガン原子、及びケイ素原子からなる群から選ばれる少なくとも１つを含む、半導体装置である。
本明細書中では、上記＜１３＞に記載の半導体装置を、「第五の発明に係る半導体装置」ともいう。
第五の発明に係る半導体装置によれば、半導体用シール層のプラズマ耐性が向上する。
第五の発明に係る半導体装置は、公知の半導体装置の製造方法では作製できず、第三の発明に係るリンス液を用いることによって初めて作製されるものである。
＜１２＞ 前記ポリマーは、カチオン性官能基当量が２７〜４３０である、＜１１＞に記載の半導体装置である。
＜１３＞ 前記ポリマーが、ポリエチレンイミンまたはポリエチレンイミン誘導体である、＜１１＞又は＜１２＞に記載の半導体装置である。
＜１４＞ 前記層間絶縁層は、平均細孔半径が０．５ｎｍ〜３．０ｎｍである多孔質層間絶縁層である、＜１１＞〜＜１３＞のいずれか１つに記載の半導体装置である。
＜１５＞ 層間絶縁層を備えた半導体基板の該層間絶縁層上に、１級アミノ基及び２級アミノ基から選択された少なくとも１種のカチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、層間絶縁層上に半導体用シール層を形成するシール組成物付与工程と、形成された半導体用シール層を請求項９〜１１のいずれか１項に記載のリンス液で洗浄する洗浄工程と、洗浄された半導体用シール層の少なくとも一部に銅を含む第１配線を形成する配線形成工程と、を有する半導体装置の製造方法である。
本明細書中では、上記＜１５＞に記載の製造方法により得られた半導体装置を、「第五の発明に係る半導体装置」ともいう。
第五の発明に係る半導体装置によれば、半導体用シール層のプラズマ耐性が向上する。
第五の発明に係る半導体装置は、公知の半導体装置の製造方法では作製できず、第三の発明に係るリンス液を用いることによって初めて作製されるものである。
＜１６＞ 前記ポリマーは、カチオン性官能基当量が２７〜４３０である、＜１５＞に記載の半導体装置の製造方法である。
＜１７＞ 前記ポリマーが、ポリエチレンイミンまたはポリエチレンイミン誘導体である、＜１５＞又は＜１６＞に記載の半導体装置の製造方法である。
＜１８＞ 前記層間絶縁層は、平均細孔半径が０．５ｎｍ〜３．０ｎｍである多孔質層間絶縁層である、＜１５＞〜＜１７＞のいずれか１つに記載の半導体装置の製造方法である。
第一の発明によれば、層間絶縁層に設けられた凹部の底面に露出している配線上への半導体用シール層の形成を抑制しながら、前記凹部の少なくとも側面に半導体用シール層を形成することができる半導体装置の製造方法を提供することができる。
また、第二の発明によれば、配線の露出面上の半導体用シール層を効果的に除去できるリンス液を提供することができる。
また、第三の発明によれば、半導体用シール層のプラズマ耐性を向上させることができるリンス液を提供することができる。
また、第四の発明によれば、層間絶縁層への配線材料（例えば銅）の拡散が抑制され、かつ、配線間の接続部における接続抵抗の上昇が抑制された半導体装置を提供することができる。
また、第五の発明によれば、半導体用シール層のプラズマ耐性が向上された半導体装置の製造方法を提供することができる。
第一の発明に係る半導体装置の製造方法の一例における、シール組成物付与工程前の半導体基板の断面を模式的に示す概略断面図である。 第一の発明に係る半導体装置の製造方法の一例における、シール組成物付与工程後の半導体基板の断面を模式的に示す概略断面図である。 第一の発明に係る半導体装置の製造方法の一例における、除去工程後の半導体基板の断面を模式的に示す概略断面図である。 第四の発明に係る半導体装置の一例における、半導体装置の断面を模式的に示す概略断面図である。
以下、本発明（第一の発明〜第五の発明）について詳細に説明する。
≪第一の発明に係る半導体装置の製造方法≫
第一の発明に係る半導体装置の製造方法（以下、「第一の発明に係る製造方法」ともいう）は、凹部が設けられた層間絶縁層と、前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線と、を備えた半導体基板の少なくとも前記凹部の底面及び側面に、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、少なくとも前記凹部の底面及び側面に半導体用シール層を形成するシール組成物付与工程と、前記半導体基板の前記半導体用シール層が形成された側の面を、温度２００℃以上４２５℃以下の条件で３０分間以下熱処理し、前記配線の露出面上に形成された半導体用シール層の少なくとも一部を除去する除去工程と、を有する。第一の発明に係る製造方法は、必要に応じその他の工程を有していてもよい。
第一の発明に係る製造方法によれば、層間絶縁層に設けられた凹部の底面に露出している配線上へ半導体用シール層の形成を抑制しながら、前記凹部の側面に半導体用シール層を形成することができる。
かかる効果が得られる理由は以下のように推測されるが、第一の発明は以下の理由によっては限定されることはない。
即ち、第一の発明に係る製造方法では、前記シール組成物付与工程により、層間絶縁層の少なくとも凹部の底面及び側面に、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーのカチオン性官能基が多点吸着し、凹部の側面及び底面（層間絶縁層が多孔質の層間絶縁層である場合には、該多孔質の層間絶縁層の凹部の側面及び底面に存在する細孔（ポア））が、前記ポリマーを含む半導体用シール層（以下、「シール層」や「ポリマー層」ともいう）によって被覆される。
このシール層は、層間絶縁層に対し優れたシール性を示す。例えば、凹部の側面に形成されたシール層により、後の工程において前記凹部に配線が形成されたときの、層間絶縁層への配線の成分（金属成分等）の拡散が抑制される。さらに、前記ポリマーが形成するシール層は薄層（例えば、５ｎｍ以下）であるため、凹部に配線を設けたときに、凹部に形成される配線と層間絶縁層との密着性に優れ、かつ、比誘電率の変化が抑制される。
更に、第一の発明に係る製造方法では、前記除去工程により、前記凹部の底面のうち、銅を含む配線の露出面上に形成されたシール層が、前記露出面以外の部分（例えば、前記凹部の側面）に形成されたシール層よりも優先的に（好ましくは選択的に）除去される。この理由は明らかではないが、上記条件の熱処理により、配線に含まれる銅の触媒作用が発現し、この触媒作用によって、前記配線上のシール層に含まれるポリマーが分解するため、と推測される。
更に、この除去工程後にも、前記露出面以外の部分（例えば凹部の側面）のシール層は十分に残存するため、残存したシール層により、層間絶縁層に対する優れたシール性が維持される。
次に、第一の発明に係る製造方法の一例について、図面を参照しながら説明するが、第一の発明は以下の一例に限定されることはない。図面（図１〜図４）では、第一の発明において必須ではない構成（例えばエッチングストッパー層等）については図示を省略している。また、以下では、同一の部材には同一の符号を付し、重複した説明を省略することがある。
図１は、シール組成物付与工程前の半導体基板の断面を模式的に示す概略断面図である。
図１に示すように、半導体基板１０上に、第１層間絶縁層１４と、第１層間絶縁層１４よりも下層側（半導体基板１０に近い側）に配された第２層間絶縁層１２と、第２層間絶縁層１２に埋め込まれた配線２０と、が設けられている。配線２０は少なくとも銅を含んでいる。
第１層間絶縁層１４には、ドライエッチング等のエッチングにより予め凹部１６が設けられており、凹部１６の底面の少なくとも一部には、配線２０が露出している。即ち、凹部１６の底面の少なくとも一部は、配線２０の露出面２０ａによって構成されている。
但し、第一の発明におけるシール組成物付与工程前の半導体基板は、この一例に限定されることはない。
例えば、凹部１６の側面の少なくとも一部には、バリア層等が設けられていてもよい。
また、第１層間絶縁層１４と第２層間絶縁層１２との間には、エッチングストッパー層等の他の層が存在していてもよい。また、第１層間絶縁層１４と第２層間絶縁層１２とが一体となって一つの層間絶縁層を構成していてもよい。
また、図１に示す凹部１６の断面形状は、２種の深さを持つ（階段状の）断面形状となっているが、第一の発明における凹部の断面形状はこの一例に限定されず、１種のみの深さを持つ（即ち、深さが一定の）断面形状であってもよいし、３種以上の深さを持つ断面形状であってもよい。また、層間絶縁層には、前記凹部１６に加え、前記凹部１６とは最深部の深さが異なる別の凹部が設けられていてもよい。
また、半導体基板１０と配線２０及び第２層間絶縁層１２との間には、必要に応じ、トランジスタ等の半導体回路等が設けられていてもよい。
図２は、シール組成物付与工程後の半導体基板の断面を模式的に示す概略断面図である。
図２に示すように、シール組成物付与工程では、図１に示した半導体基板１０の第１層間絶縁層１４等が設けられた側に半導体用シール組成物が付与され、少なくとも凹部１６の底面及び側面に、半導体用シール層としてシール層３０が形成される。このとき、シール層３０は、配線２０の露出面２０ａ上にも形成される。
図３は、除去工程後の半導体基板の断面を模式的に示す概略断面図である。
除去工程では、図２に示したシール組成物付与工程後の半導体基板のシール層３０が形成された側の面を、温度２００℃以上４２５℃以下の条件で熱処理することにより、配線２０の露出面２０ａ上の半導体用シール層が除去される。ここで、露出面２０ａ上の半導体用シール層は、全てが除去される必要はなく、後の工程で凹部１６に埋め込まれる配線（例えば、後述の図４中の第１配線４０）と、配線２０と、の接続抵抗を上昇させない程度に除去されればよい。
以上のように、除去工程により、凹部１６の側面のシール層３０を残しながら、配線２０上のシール層の少なくとも一部を除去することができる。
これにより、凹部１６の側面の少なくとも側面にシール層３０を備えるとともに、配線２０上への半導体用シール層の形成が抑制された半導体装置１００が製造される。
以上、第一の発明に係る製造方法の一例を示したが、第一の発明はこの一例に限定されることはない。
例えば、後述するように、シール組成物付与工程と除去工程との間には、少なくとも凹部１６の側面及び底面を、リンス液で洗浄する洗浄工程が設けられていることが好ましい。これにより、配線上のシール層の除去性が更に向上する。
また、第一の発明に係る製造方法は、除去工程の後に設けられる、凹部へ配線を埋め込む配線形成工程等のその他の工程を有していてもよい。
次に、第一の発明に係る製造方法の各工程について詳述する。
＜シール組成物付与工程＞
第一の発明におけるシール組成物付与工程は、凹部が設けられた層間絶縁層と、前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線と、を備えた半導体基板の少なくとも前記凹部の底面及び側面に、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、少なくとも前記凹部の底面及び側面に半導体用シール層を形成する工程である。
前記半導体基板としては、通常用いられる半導体基板であれば制限なく用いることができるが、具体的にはシリコンウエハや、シリコンウエハ上にトランジスタなどの回路を形成されたものを用いることができる。
この半導体基板上には、少なくとも、凹部が設けられた層間絶縁層と、前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線と、設けられている。
前記層間絶縁層の少なくとも一部は、多孔質層間絶縁層であることが好ましい。
かかる形態では、多孔質層間絶縁層の細孔を前記半導体用シール組成物によって被覆できるので、細孔への金属成分（銅等）の侵入により生じることがある、誘電率の上昇やリーク電流の発生をより抑制できる。
更に、前記多孔質層間絶縁層は、多孔質シリカを含み、その表面（好ましくは、凹部の側面等、半導体用シール組成物が付与される面）に前記多孔質シリカに由来するシラノール残基を有することが好ましい。このシラノール残基と前記ポリマーに含まれるカチオン性官能基とが相互作用することにより、前記ポリマーによる細孔被覆性がより向上する。
前記多孔質層間絶縁層における細孔半径（ポア半径）には特に限定はないが、前記半導体用シール層によるシール性の効果をより効果的に奏する観点から、前記細孔半径は、０．５〜３．０ｎｍか好ましく、１．０〜２．０ｎｍがより好ましい。
前記多孔質シリカとしては、半導体装置の層間絶縁層に通常用いられる多孔質シリカを特に制限なく用いることができる。例えば、国際公開第９１／１１３９０号パンフレットに記載されたシリカゲルと界面活性剤等とを用いて、密封した耐熱性容器内で水熱合成する有機化合物と無機化合物との自己組織化を利用した均一なメソ細孔を持つ酸化物や、Ｎａｔｕｒｅ誌、１９９６年、３７９巻（７０３頁）またはＳｕｐｒａｍｏｌｅｃｕｌａｒ Ｓｃｉｅｎｃｅ誌、１９９８年、５巻（２４７頁等）に記載されたアルコキシシラン類の縮合物と界面活性剤とから製造される多孔質シリカ等を挙げることができる。
前記多孔質シリカとしては、国際公開第２００９／１２３１０４号パンフレットや国際公開第２０１０／１３７７１１号パンフレットに記載された多孔質シリカ（例えば、特定のシロキサン化合物を含む組成物を用いて形成された多孔質シリカ）を用いることも好ましい。
多孔質層間絶縁層は、例えば、上記の多孔質シリカの形成用組成物を半導体基板上に塗布した後、適宜、加熱処理等を行うことにより形成することができる。
前記層間絶縁層に設けられた凹部は、エッチング等によって層間絶縁層に形成された凹部（空隙）である。前記凹部は、後の工程で、例えば配線材料を埋め込むために設けられるものである。前記凹部の具体例としては、トレンチ、ビア等が挙げられる。
前記凹部の幅は、例えば、１０ｎｍ〜３２ｎｍとすることができる。
なお、凹部の底面とは、凹部の壁面のうち、凹部の最深部に位置する面（即ち、半導体基板表面からの距離が最も近い面）であって、半導体基板表面と略平行な面を指す。また、凹部の側面とは、凹部の壁面のうち、前記底面以外の面を指す。
後述するように、凹部の底面及び側面に半導体用シール組成物を付与することで、後の工程で配線材料を凹部に埋め込むときに、配線材料を構成する成分が前記多孔質層間絶縁層の孔部に拡散するのを効果的に抑制することができ、有用である。
前記層間絶縁層に凹部を形成する工程は、通常用いられる半導体装置の製造プロセス条件に従って行うことができる。例えば、層間絶縁層上に、ハードマスクとフォトレジストとを形成し、フォトレジストのパターン通りにエッチングすることで、所望のパターンを有する凹部を形成することができる。また上述のように多孔質層間絶縁層が多孔質シリカを含む場合、凹部の形成に伴って多孔質シリカの表面が削られるため、前記表面のシラノール基の密度が増える傾向にある。
前記半導体基板には、銅を含む配線が設けられており、この配線の表面の少なくとも一部が、前記凹部の底面の少なくとも一部に露出している。即ち、凹部の底面の少なくとも一部は、銅を含む配線の露出面となっている。該露出面により、該露出面を有する配線と、後の工程で凹部に埋め込まれる配線と、が電気的に接続される。
第一の発明における銅を含む配線（例えば、後述の第１配線及び第２配線を含む）は、銅を主成分として含むことが好ましい。
ここで、主成分とは、含有比率（原子％）が最も高い成分を指す。
前記含有比率は５０原子％以上が好ましく、８０原子％以上が好ましく、９０原子％以上が好ましい。
前記配線には、必要に応じ、その他の元素（例えば、Ｔａ、Ｔｉ、Ｍｎ、Ｃｏ、Ｗ、Ｒｕ、Ｎ）が含まれていてもよい。
前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線（例えば、後述の第２配線）も、後の工程で凹部に埋め込まれる配線（例えば、後述の第１配線）も、公知のプロセス条件に従って形成することができる。例えば、シリコンウエハ上に直接、または、上記の凹部が形成された層間絶縁層の上に、メタルＣＶＤ法、スパッタリング法または電解メッキ法により銅配線を形成し、ケミカルメカニカルポリッシング（ＣＭＰ）により膜を平滑化する。また、必要であれば、その膜の表面にキャップ膜を形成し、次いで、ハードマスクを形成し、層間絶縁層の形成及び配線形成工程を繰り返すことで多層化することができる。
上述した半導体基板（半導体装置）の構成については、例えば、国際公開第２００９／１５３８３４号パンフレット（特に、段落００４０〜００４１、図２Ｅ）に記載の半導体装置の構成を参照することもできる。
（半導体用シール組成物）
前記半導体用シール組成物は、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である。
前記ポリマーは、カチオン性官能基の少なくとも１種を有するものであるが、必要に応じて、アニオン性官能基やノニオン性官能基をさらに有していてもよい。また前記ポリマーは、カチオン性官能基を有する繰り返し単位構造を有するものであってもよく、また特定の繰り返し単位構造を持たず、ポリマーを構成するモノマーが分岐的に重合して形成されるランダムな構造を有するものであってもよい。第一の発明においては、金属成分の拡散抑制の観点から、前記ポリマーは特定の繰り返し単位構造を持たず、ポリマーを構成するモノマーが分岐的に重合して形成されるランダムな構造を有するものであることが好ましい。
前記カチオン性官能基は、正電荷を帯びることができる官能基であれば特に制限はない。例えば、アミノ基、４級アンモニウム基等を挙げることができる。中でも金属成分の拡散抑制の観点から、１級アミノ基および２級アミノ基から選択された少なくとも１種であることが好ましい。
また、前記ノニオン性官能基は、水素結合受容基であっても、水素結合供与基であってもよい。例えば、ヒドロキシ基、カルボニル基、エーテル結合等を挙げることができる。
さらに前記アニオン性官能基は、負電荷を帯びることができる官能基であれば特に制限はない。例えば、カルボン酸基、スルホン酸基、硫酸基等を挙げることができる。
前記ポリマーは、１分子中にカチオン性官能基を有することで、金属成分の拡散を抑制することができる。また、金属成分の拡散抑制の観点から、カチオン密度が高いポリマーであることが好ましい。具体的には、カチオン性官能基当量が、２７〜４３０であることが好ましく、４３〜４３０であることがより好ましく、２００〜４００であることが特に好ましい。
さらに、多孔質の層間絶縁層の表面を公知の方法、例えば、国際公開第０４／０２６７６５号パンフレット、国際公開第０６／０２５５０１号パンフレットなどに記載の方法で疎水化処理した場合は、前記表面の極性基の密度が減少するので、２００〜４００であることもまた好ましい。
ここで、カチオン性官能基当量とは、カチオン性官能基当たりの重量平均分子量を意味し、ポリマーの重量平均分子量（Ｍｗ）を、１分子に相当するポリマーが含むカチオン性官能基数（ｎ）で除して得られる値（Ｍｗ／ｎ）である。このカチオン性官能基当量が大きいほどカチオン性官能基の密度が低く、一方、カチオン性官能基当量が小さいほどカチオン性官能基の密度が高い。
第一の発明におけるポリマーが、カチオン性官能基を有する繰り返し単位構造（以下、「特定単位構造」ということがある）を有するものである場合、前記カチオン性官能基は、特定単位構造において、主鎖の少なくとも一部として含まれていても、側鎖の少なくとも一部として含まれていてもよく、さらに、主鎖の少なくとも一部および側鎖の少なくとも一部として含まれていてもよい。
さらに、前記特定単位構造がカチオン性官能基を２以上含む場合、２以上のカチオン性官能基は同一であっても異なっていてもよい。
また前記カチオン性官能基は、多孔質層間絶縁層の表面に存在するカチオン性官能基の吸着点（例えば、シラノール残基）間の平均距離に対する、特定単位構造の主鎖長の比（以下、「カチオン性官能基間の相対距離」ということがある）が、０．０８〜１．２となるように含まれていることが好ましく、０．０８〜０．６となるように含まれていることがより好ましい。かかる態様であることでポリマーが多孔質層間絶縁層の表面に、より効率的に多点吸着しやすくなる。
第一の発明において、前記特定単位構造は、層間絶縁層への吸着性の観点から、分子量が３０〜５００であることが好ましく、４０〜２００であることがより好ましい。尚、特定単位構造の分子量とは、特定単位構造を構成するモノマーの分子量を意味する。
第一の発明における特定単位構造は、層間絶縁層への吸着性の観点から、カチオン性官能基間の相対距離が０．０８〜１．２であって、分子量が３０〜５００であることが好ましく、カチオン性官能基間の相対距離が０．０８〜０．６であって、分子量が４０〜２００であることがより好ましい。
第一の発明において、カチオン性官能基を含む特定単位構造として、具体的には、エチレンイミンに由来する単位構造、アリルアミンに由来する単位構造、ジアリルジメチルアンモニウム塩に由来する単位構造、ビニルピリジンに由来する単位構造、リジンに由来する単位構造、メチルビニルピリジンに由来する単位構造、ｐ−ビニルピリジンに由来する単位構造等を挙げることができる。中でも、層間絶縁層への吸着性の観点から、エチレンイミンに由来する単位構造およびアリルアミンに由来する単位構造の少なくとも一方であることが好ましい。
また、前記ポリマーは、ノニオン性官能基を含む単位構造およびアニオン性官能基を含む単位構造の少なくとも１種をさらに含んでいてもよい。
前記ノニオン性官能基を含む単位構造として、具体的には、ビニルアルコールに由来する単位構造、アルキレンオキシドに由来する単位構造、ビニルピロリドンに由来する単位構造等を挙げることができる。
さらに、アニオン性官能基を含む単位構造として、具体的には、スチレンスルホン酸に由来する単位構造、ビニル硫酸に由来する単位構造、アクリル酸に由来する単位構造、メタクリル酸に由来する単位構造、マレイン酸に由来する単位構造、フマル酸に由来する単位構造等を挙げることができる。
第一の発明において、前記ポリマーが特定単位構造を２種以上含む場合、それぞれの特定単位構造は、含有する極性基の種類または数、分子量等のいずれかが異なっていればよい。また前記２種以上の特定単位構造は、ブロックコポリマーとして含まれていても、ランダムコポリマーとして含まれていてもよい。
また、前記ポリマーは前記特定単位構造以外の繰返し単位構造（以下、「第２単位構造」ということがある）の少なくとも１種をさらに含んでいてもよい。前記ポリマーが第２単位構造を含む場合、特定単位構造と第２単位構造とは、ブロックコポリマーとして含まれていても、ランダムコポリマーとして含まれていてもよい。
前記第２単位構造としては、前記特定単位構造を構成するモノマーと重合可能なモノマーに由来する単位構造であれば特に制限はない。例えば、オレフィンに由来する単位構造等を挙げることができる。
また、第一の発明におけるポリマーが、特定の繰り返し単位構造を持たず、ポリマーを構成するモノマーが分岐的に重合して形成されるランダムな構造を有するものである場合、前記カチオン性官能基は、主鎖の少なくとも一部として含まれていても、側鎖の少なくとも一部として含まれていてもよく、さらに、主鎖の少なくとも一部および側鎖の少なくとも一部として含まれていてもよい。
かかるポリマーを構成し得るモノマーとしては、例えば、エチレンイミンおよびその誘導体を挙げることができる。
第一の発明におけるカチオン性官能基を含むポリマーとして具体的には、ポリエチレンイミン（ＰＥＩ）、ポリアリルアミン（ＰＡＡ）、ポリジアリルジメチルアンモニウム（ＰＤＤＡ）、ポリビニルピリジン（ＰＶＰ）、ポリリジン、ポリメチルピリジルビニル（ＰＭＰｙＶ）、プロトン化ポリ（ｐ−ピリジルビニレン）（Ｒ−ＰＨＰｙＶ）、およびこれらの誘導体を挙げることができる。中でも、ポリエチレンイミン（ＰＥＩ）またはその誘導体、ポリアリルアミン（ＰＡＡ）などが好ましく、より好ましくはポリエチレンイミン（ＰＥＩ）またはその誘導体である。
ポリエチレンイミン（ＰＥＩ）は、一般にはエチレンイミンを通常用いられる方法で重合することにより製造することができる。重合触媒、重合条件なども、エチレンイミンの重合に一般的に用いられるものから適宜選択することができる。具体的には例えば、有効量の酸触媒、例えば塩酸の存在下に０〜２００℃で反応させることができる。さらにポリエチレンイミンをベースにしてエチレンイミンを付加重合させてもよい。また第一の発明におけるポリエチレンイミンは、エチレンイミンの単独重合体であっても、エチレンイミンと共重合可能な化合物、例えばアミン類とエチレンイミンとの共重合体であってもよい。このようなポリエチレンイミンの製造方法については、例えば、特公昭４３−８８２８号公報、特公昭４９−３３１２０号公報等を参照することができる。
また第一の発明におけるポリエチレンイミンは、モノエタノールアミンから得られる粗エチレンイミンを用いて得られたものであってもよい。具体的には例えば特開２００１−２１２３９５８号公報等を参照することができる。
上記のようにして製造されるポリエチレンイミンは、エチレンイミンが開環して直鎖状に結合した部分構造のみならず、分岐状に結合した部分構造、直鎖状の部分構造同士が架橋連結された部分構造等を有する複雑な骨格を有している。かかる構造のカチオン性官能基を有するポリマーを用いることで、ポリマーがより効率的に多点吸着される。さらにポリマー間の相互作用により、より効果的に被覆層（シール層）が形成される。
また、ポリエチレンイミン誘導体であることも好ましい。ポリエチレンイミン誘導体としては、上記ポリエチレンイミンを用いて製造可能な化合物であれば特に制限はない。具体的には、ポリエチレンイミンにアルキル基（好ましくは炭素数１〜１０）やアリール基を導入したポリエチレンイミン誘導体、ポリエチレンイミンに水酸基等の架橋性基を導入して得られるポリエチレンイミン誘導体等を挙げることができる。
これらのポリエチレンイミン誘導体は、ポリエチレンイミンを用いて通常行われる方法により製造することができる。具体的には例えば、特開平６―０１６８０９号公報等に記載の方法に準拠して製造することができる。
また、前記ポリエチレンイミンおよびその誘導体は、市販のものであってもよい。例えば、（株）日本触媒、ＢＡＳＦ社等から市販されているポリエチレンイミンおよびその誘導体から、適宜選択して用いることもできる。
第一の発明における前記ポリマーの重量平均分子量は２０００〜１００００００であるが、２０００〜６０００００であることが好ましく、２０００〜３０００００であることがより好ましく、２０００〜１０００００であることがさらに好ましく、１００００〜８００００であることがさらに好ましく、２００００〜６００００であることが特に好ましい。前記ポリマーの重量平均分子量が２０００〜１００００００であることにより、層間絶縁層の凹部に対する優れた被覆性（シール性）が得られ、ポリマー層（シール層）を形成したときの誘電率の低下が抑制される。
例えば、前記ポリマーの重量平均分子量が１００００００よりも大きいと、ポリマー分子の大きさが凹部よりも大きくなり、ポリマーが凹部に入り込めず、凹部に対する被覆性が低下する場合がある。
前記ポリマーの重量平均分子量が２０００未満であると、前記ポリマーの分子が層間絶縁層に多点で吸着しない場合がある。また、層間絶縁層の細孔直径よりもポリマー分子の大きさが小さくなり、樹脂分子が層間絶縁層の細孔に入り込んで層間絶縁層の誘電率が上昇する場合がある。
なお、第一の発明における重量平均分子量及び分子量分布は、ＧＰＣ（Gel Permeation Chromatography）法によって測定された、ポリエチレングリコール換算の重量平均分子量及び分子量分布を指す。
具体的には、第一の発明における重量平均分子量及び分子量分布は、展開溶媒として酢酸濃度０．５ｍｏｌ／Ｌ、硝酸ナトリウム濃度０．１ｍｏｌ／Ｌの水溶液を用い、分析装置Ｓｈｏｄｅｘ ＧＰＣ−１０１及びカラムＡｓａｈｉｐａｋ ＧＦ−７Ｍ ＨＱを用いて測定し、ポリエチレングリコールを標準品として算出される。
また、前記ポリマーは、水溶媒中における臨界ミセル濃度が１質量％以上であるか、実質的にミセル構造を形成しないポリマーであることもまた好ましい。ここで実質的にミセル構造を形成しないとは、常温の水溶媒中等の通常の条件下ではミセルを形成しない、すなわち臨界ミセル濃度が測定できないことをいう。かかるポリマーであることにより、厚さが分子レベルの薄いポリマー層（例えば、５ｎｍ以下）を形成することができ、層間絶縁層の誘電率の上昇を効果的に抑制することができる。さらに層間絶縁層と配線材料との密着性がより効果的に向上する。
さらに、第一の発明におけるポリマーは、重量平均分子量が２０００〜６０００００であって、カチオン性官能基当量が４３〜４３０のポリエチレンイミンであることが好ましく、重量平均分子量が１００００〜８００００であって、カチオン性官能基当量が２００〜４００のポリエチレンイミンであることがより好ましい。かかる態様であることにより、層間絶縁層への金属成分の拡散がより効果的に抑制され、層間絶縁層と配線材料との密着性がより向上する。
前記半導体用シール組成物における前記ポリマーの含有量には特に制限はなく、例えば０．０１〜１．０質量％とすることができ、０．０２〜０．３質量％であることが好ましい。また前記半導体用シール組成物を用いてポリマー層を形成する面の面積および細孔密度に基づいて、前記組成物における前記ポリマーの含有量を調整することもできる。
前記半導体用シール組成物は、ナトリウムおよびカリウムの含有量がそれぞれ元素基準で１０ｐｐｂ以下である。１０ｐｐｂ以下とは、ナトリウムおよびカリウムを積極的には含まないことをいう。ナトリウムまたはカリウムの含有量がそれぞれ元素基準で１０ｐｐｂを越えると、リーク電流が発生する場合がある。
前記半導体用シール組成物は、前記ポリマーに加えて必要に応じて溶媒を含むことができ、少なくともシール組成物付与工程においては、溶媒が含まれる。前記溶媒としては、前記ポリマーが均一に溶解し、ミセルを形成しにくい溶媒であれば特に限定されない。例えば、水（好ましくは、超純水）、水溶性有機溶剤（例えば、アルコール類等）等を挙げることができる。第一の発明においては、ミセル形成性の観点から、水、または水と水溶性有機溶剤の混合物を溶媒として用いることが好ましい。
また、前記溶媒の沸点は特に制限されないが、２１０℃以下であることが好ましく、１６０℃以下がさらに好ましい。溶媒の沸点が前記範囲であることで、例えば、シール組成物付与工程の後、洗浄工程や乾燥工程を設けた場合、層間絶縁層の絶縁性を大きく損なうことなく、また前記シール組成物を前記層間絶縁層から剥離させることがない低い温度で、前記溶媒を除去し、半導体用シール層を形成することができる。なお、これら半導体用シール層を形成している場合も、半導体用シール組成物という。
さらに、前記半導体用シール組成物は、第一の発明の効果を損なわない範囲で、必要に応じてセシウムイオン等の陽イオンをさらに含んでいてもよい。セシウム等の陽イオンを含むことで、半導体用シール組成物中の樹脂がより均一に層間絶縁層の表面に拡がりやすくなる。
さらに、前記半導体用シール組成物は、層間絶縁層を腐食や溶解させる化合物を添加しないのが好ましい。具体的には例えば、特に層間絶縁層の主材がシリカなどの無機化合物である場合、フッ素化合物等が第一の発明における組成物中に含まれると、前記層間絶縁層が溶解して絶縁性が損なわれ、比誘電率が増加する場合がある。
前記半導体用シール組成物は、２１０℃以下、好ましくは１６０℃以下の沸点を有する化合物か、２５０℃まで熱処理しても分解性を有さない化合物のみを含むことが好ましい。
なお、前記「２５０℃まで熱処理しても分解性を有さない化合物」とは、２５℃で測定した質量に対する、２５０℃、窒素下で１時間保持した後の質量の変化が５０％未満の化合物のことをいう。
前記半導体用シール組成物のｐＨには特に制限はないが、ポリマーの層間絶縁層への吸着性の観点から、ｐＨが層間絶縁層の等電点以上であることが好ましい。また前記ポリマーが、極性基としてカチオン性官能基を有する場合、前記半導体用シール組成物のｐＨは、前記カチオン性官能基がカチオンの状態であるｐＨの範囲であることが好ましい。前記半導体用シール組成物がかかるｐＨであることにより、層間絶縁層とポリマーとの静電相互作用により、前記ポリマーが層間絶縁層の表面に、より効率的に吸着する。
前記層間絶縁層の等電点は、層間絶縁層を構成する化合物が示す等電点であり、例えば、層間絶縁層を構成する化合物が多孔質シリカの場合、等電点は、ｐＨ２付近（２５℃）となる。
また、前記カチオン性官能基がカチオンの状態であるｐＨの範囲とは、半導体用シール組成物のｐＨが、カチオン性官能基を含む樹脂のｐＫｂ以下であることをいう。例えば、カチオン性官能基を含む樹脂がポリアリルアミンである場合、ｐＫｂは８〜９であり、ポリエチレンイミンである場合、ｐＫｂは７〜１１である。
すなわち、第一の発明において半導体用シール組成物のｐＨは、層間絶縁層を構成する化合物種類と、樹脂の種類とに応じて適宜選択することができ、例えば、ｐＨ２〜１１であることが好ましく、ｐＨ７〜１１であることがより好ましい。尚、ｐＨ（２５℃）は通常用いられるｐＨ測定装置を用いて測定される。
前記半導体用シール組成物としては、例えば、国際公開第２０１０／１３７７１１号パンフレットや国際公開第２０１２／０３３１７２号パンフレットに記載された半導体用シール組成物を用いることも好適である。
（半導体用シール組成物の付与方法）
前記シール組成物付与工程において、前記半導体用シール組成物を付与する方法としては特に制限はなく、通常用いられる方法を用いることができる。
例えば、ディッピング法（例えば、米国特許第５２０８１１１号明細書参照）、スプレー法（例えば、Ｓｃｈｌｅｎｏｆｆら、Ｌａｎｇｍｕｉｒ， １６（２６）， ９９６８， ２０００や、Ｉｚｕｑｕｉｅｒｄｏら、Ｌａｎｇｍｕｉｒ， ２１（１６）， ７５５８， ２００５参照）、および、スピンコート法（例えば、Ｌｅｅら、Ｌａｎｇｍｕｉｒ， １９（１８）， ７５９２， ２００３や、Ｊ． Ｐｏｌｙｍｅｒ Ｓｃｉｅｎｃｅ， ｐａｒｔ Ｂ， ｐｏｌｙｍｅｒ ｐｈｙｓｉｃｓ， ４２， ３６５４， ２００４参照）などにより、前記層間絶縁層の少なくとも凹部の底面及び側面に、半導体用シール組成物を接触させる方法を用いることができる。
前記スピンコート法による半導体用シール組成物の付与方法としては特に限定はなく、例えば、層間絶縁層が形成された基板をスピンコーターで回転させながら、該層間絶縁層上に半導体用シール組成物を滴下し、次いで水などのリンス液を滴下してリンス処理を行い、次いで基板の回転数を上げて乾燥させる方法を用いることができる。このとき、半導体用シール組成物の滴下及び水の滴下を複数回繰り返した後、乾燥させてもよい。また、半導体用シール組成物を滴下後、回転数を上げて乾燥させ、乾燥後に一旦ホットプレート等の加熱処理器に移して加熱処理を行い、加熱処理後に再びスピンコーターに戻し、リンス処理及び乾燥を行ってもよい（以上の操作を複数回繰り返してもよい）。
前記スピンコート法による半導体用シール組成物の付与方法において、基板の回転数、半導体用シール組成物の滴下量及び滴下時間、乾燥時の基板の回転数、リンス液の滴下量及び滴下時間、などの諸条件については特に制限はなく、形成するポリマー層（シール層）の厚さなどを考慮しながら適宜調整できる。
前記シール組成物付与工程では、前記半導体基板の少なくとも前記凹部の底面及び側面に前記半導体用シール組成物を付与することで、（更に必要に応じ、適宜、通常用いられる方法で乾燥することで、）少なくとも前記凹部の底面及び側面にシール層が形成される。また、半導体用シール組成物の付与後、架橋してポリマーを重合させてもよい。
前記半導体用シール層の厚さには特に制限はないが、例えば、０．３ｎｍ〜５ｎｍであり、好ましく０．５ｎｍ〜２ｎｍである。
なお、前記シール層は、層間絶縁層が多孔質の層間絶縁層である場合には、前記ポリマーのみからなる層の形態だけでなく、多孔質の層間絶縁層の細孔にポリマーが染み込んだ構成となっている層（いわゆる染み込み層）の形態も含む。
さらに、前記シール組成物付与工程に用いる半導体用シール組成物に含まれる前記ポリマーの濃度は、前記ポリマーの臨界ミセル濃度未満であることが好ましい。これにより、前記ポリマーを薄層状（例えば、５ｎｍ以下、好ましくは２ｎｍ以下）に層間絶縁層に付与することができ、誘電率の上昇を抑制することができる。
＜除去工程＞
第一の発明における除去工程は、既述の半導体用シール組成物付与工程よりも後に設けられる工程であり、前記半導体基板の前記半導体用シール層が形成された側の面を、温度２００℃以上４２５℃以下の条件で熱処理し、前記配線の露出面上に形成された半導体用シール層の少なくとも一部を除去する工程である。
本工程では、上記条件の熱処理により、銅を含む配線の露出面上に形成されたシール層が、前記露出面以外の部分（例えば、前記凹部の側面）に形成されたシール層よりも優先的に（好ましくは前記露出面以外の部分に形成されたシール層に対して選択的に）除去される。
ここで、温度は、前記半導体基板の前記半導体用シール層が形成された側の面の温度である。
前記温度が２００℃未満であると、配線の露出面上のシール層を除去する効果が不十分となる。
また、前記温度が４２５℃を超えると、銅のマイグレーションが発生しやすくなる。
前記温度は、２５０℃以上４００℃以下が好ましく、３００℃以上４００℃以下がより好ましい。
また、前記熱処理が行なわれる圧力（前記熱処理時に半導体用シール層が曝される雰囲気の圧力）には特に制限はないが、絶対圧１７Ｐａ超大気圧以下が好ましい。
前記絶対圧が１７Ｐａを超えると、配線の露出面上のシール層を除去する際の除去速度がより向上する。
前記絶対圧が大気圧以下であると、配線の露出面上のシール層を除去する際の除去速度をより調整し易い。
前記絶対圧は、１０００Ｐａ以上大気圧以下がより好ましく、５０００Ｐａ以上大気圧以下が更に好ましく、１００００Ｐａ以上大気圧以下が特に好ましい。
本工程における加熱（熱処理）は、炉やホットプレートを用いた通常の方法により行なうことができる。炉としては、例えば、アペックス社製のＳＰＸ−１１２０や、光洋サーモシステム（株）製のＶＦ−１０００ＬＰを用いることができる。
また、本工程における加熱（熱処理）は、大気雰囲気下で行なってもよいが、配線材料である銅の酸化を抑制する観点等からは、不活性ガス（窒素ガス、アルゴンガス、ヘリウムガス等）雰囲気下で行なうことがより好ましく、窒素ガス雰囲気下で行なうことが特に好ましい。
加熱（熱処理）の時間については特に制限はないが、例えば１時間以下であり、３０分間以下が好ましく、１０分間以下がより好ましく、５分間以下が特に好ましい。加熱（熱処理）の時間の下限には特に制限はないが、例えば０．１分間とすることができる。
加熱（熱処理）の時間が１時間以下であると、シール層による層間絶縁層に対するシール性がより高く維持される。
＜洗浄工程＞
第一の発明に係る半導体装置の製造方法は、前記シール組成物付与工程の後であって前記除去工程の前に、少なくとも前記凹部の側面及び底面をリンス液で洗浄する洗浄工程を有することが好ましい。
この洗浄工程を有することにより、前記配線の露出面上のシール層の除去性が更に向上する。
前記リンス液としては特に制限はないが、洗浄効率向上の観点から、極性が高い溶媒を含むことが好ましい。
前記半導体用シール組成物（以下、「シール組成物」ともいう）は、カチオン性官能基を有するポリマーを含んでおり極性が高いため、極性の高い溶媒に溶けやすい。このため、極性が高い溶媒を含むリンス液を用いることで、配線の露出面上のシール層の除去性が更に向上する。
具体的には、前記リンス液は、水、メタノール、エタノール、プロパノール、ブタノール、プロピレングリコールモノメチルエーテルアセテートなどの極性溶媒を含むことが好ましい。
また、このような極性溶媒は、層間絶縁層と半導体用シール組成物との相互作用を大きく損ねることはない。このため、かかる極性溶媒を含むリンス液によって洗浄を行なっても、層間絶縁層上のシール層（有効に機能しているシール層）は除去されにくい点で好ましい。
前記リンス液は、極性溶媒を１種のみ含んでいてもよいし、２種以上含んでいてもよい。
本工程におけるリンス液の温度は、１５℃〜１００℃が好ましく、３０℃〜１００℃がより好ましく、４０℃〜１００℃がさらに好ましく、５０℃〜１００℃が特に好ましい。
前記リンス液の温度が１５℃以上（より好ましくは３０℃以上）であると、配線の露出面上のシール層の除去性が更に向上する。
前記リンス液の温度が１００℃以下であると、リンス液の蒸発をより抑制できる。
また、本工程における洗浄は、リンス液に超音波を印加しながら行なってもよい。
また、前記リンス液は、銅を含む配線材料の酸化を抑制するという観点から、還元剤や還元作用がある化合物を含むことも好ましい。還元剤や還元作用がある化合物として、たとえばホルマリンが挙げられる。
また、前記リンス液は、シール組成物のポリマー中の炭素炭素結合等の解裂を防止し、層間絶縁層の表面に設けられたシール層（有効に機能しているシール層）の剥離を抑制する観点から、酸化性化合物（例えば、過酸化水素、硝酸）の含有量が１０質量％以下であることが好ましく、酸化性化合物を含まないことがさらに好ましい。
また、前記リンス液は、イオン強度が０．００３以上であることが好ましく、０．０１以上であることが好ましい。
イオン強度が０．００３以上であると、前記シール層（前記ポリマー）をより溶解させ易い一方、層間絶縁層とシール層との相互作用を大きく損ねることがない点で好ましい。
また、イオン強度の上限については特に限定はなく、イオン性化合物が溶解できる濃度のイオン強度であればよい。
なお上記イオン強度は、下記式で表されるものである。
イオン強度＝１／２×Σ（ｃ×Ｚ２）
（ｃはリンス液に含まれるイオン性化合物のモル濃度、Ｚはリンス液に含まれるイオン性化合物のイオン原子価を表す）
また、イオン強度を調整するために、後述する酸や、有機塩基（アンモニア、ピリジン、エチルアミンなど）などのイオン性化合物を必要に応じて添加することもできる。
さらに、銅をはがした後に銅イオンを捕捉するポリマー（例えばポリエチレンイミン）を添加してもよい。
また、前記リンス液は、２５℃におけるｐＨが６以下（好ましくは５以下）であるリンス液であることも好ましい。かかるリンス液を用いることで、配線の露出面上のシール層の除去性が更に向上する。更には、配線の露出面に形成された酸化銅を溶解させ、除去することができる。
また、この場合のリンス液のｐＨの下限には特に限定はないが、ｐＨは１以上が好ましく、２以上がより好ましい。
ｐＨが１以上であれば、層間絶縁層の溶解をより低減できるので、層間絶縁層の表面に設けられたシール層をより好適に維持できる。
前記リンス液のｐＨは、配線の露出面上のシール層の除去性と、層間絶縁層の表面に設けられたシール層の維持と、をより効果的に両立させる観点より、１〜６が好ましく、２〜５がより好ましく、２〜４が特に好ましい。
また、前記リンス液（特に２５℃におけるｐＨが６以下のリンス液）は、少なくとも１種類の酸を含むことも好ましい。
前記酸としては特に限定はないが、層間絶縁層を汚染又は破壊しにくいもので、かつ、半導体基板上に残留しにくいものが好ましい。
具体的には、前記酸としては、ギ酸、酢酸等のモノカルボン酸；シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、マレイン酸、フマル酸、フタル酸等のジカルボン酸；トリメリット酸、トリカルバリリル酸等のトリカルボン酸；ヒドロキシ酪酸、乳酸、サリチル酸等のオキシモノカルボン酸；リンゴ酸、酒石酸等のオキシジカルボン酸；クエン酸等のオキシトリカルボン酸；アスパラギン酸、グルタミン酸等のアミノカルボン酸；パラトルエンスルホン酸、メタンスルホン酸などの有機酸；塩酸、硝酸、リン酸などの無機酸；を挙げることができる。
また、前記酸としては、後述する特定化合物のうち、酸である特定化合物も挙げることができる。
また、半導体装置の製造工程においては、シール層が露出した状態でプラズマにより半導体装置がクリーニングされたり、プラズマＣＶＤ法などでシール層上に層を形成する場合がある。
このため、シール層にはプラズマ耐性が要求される場合がある。
シール層のプラズマ耐性を向上させるという観点からみると、前記リンス液は、１分子内に、活性種（例えば、ラジカル、イオン、電子等のプラズマ活性種）を遮蔽する部位Ａ、及び、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマー（前記半導体用シール層を形成するためのポリマー）との間で加熱により結合を形成する部位Ｂ（好ましくは官能基。以下同じ。）の少なくとも一方（好ましくは両方）を有する化合物（以下、「特定化合物」ともいう）を少なくとも１種含有することが好ましい。
以下では、特定化合物を含有するリンス液を、「第三の発明に係るリンス液」ということがある。第三の発明に係るリンス液は、シール層のプラズマ耐性向上用のリンス液として好適である。
特定化合物は、酸であることが好ましい。
第三の発明に係るリンス液が、特定化合物としての酸を含む場合には、シール層のプラズマ耐性向上の効果とともに、前述した、配線の露出面上のシール層を除去する際の除去性向上の効果が期待できる。
また、第三の発明に係るリンス液は、酸ではない特定化合物と、酸と、をそれぞれ含有していてもよい。
また、第三の発明に係るリンス液は、上記除去性向上の効果をより効果的に奏する観点から、２５℃におけるｐＨが６以下であることが好ましい。
部位Ａとしては特に限定されないが、例えば、共役系を有する官能基、脂環構造、金属原子が好ましく、具体的には、芳香環構造、脂環構造、マンガン原子、ケイ素原子などが挙げられる。
特定化合物の形態としては、一分子内に、部位Ａとして、ベンゼン環、ビフェニル骨格、ナフタレン骨格、ベンゾフェノン骨格、ジフェニルエーテル骨格、及び、ビシクロ骨格からなる群から選択される少なくとも１つを有することが好ましい。
ビシクロ骨格は、飽和のビシクロ骨格であっても不飽和のビシクロ骨格であってもよい。
また、部位Ａとしてマンガン原子を有する特定化合物としては、ビス酢酸マンガン（II）が挙げられる。
また、部位Ａとしてケイ素原子を有する特定化合物としては、アルコキシシラン化合物（例えば、ビストリエトキシシリルエタン、ジメチルジエトキシシラン等）、ジシリル化合物（例えば、ヘキサメチルジシロキサン等）、等が挙げられる。アルコキシシラン化合物及びジシリル化合物としては、国際公開第２００９／１２３１０４号パンフレットや国際公開第２０１０／１３７７１１号パンフレットに記載された、アルコキシシラン化合物及びジシリル化合物を用いることもできる。
前記部位Ｂとしては、カルボキシル基が挙げられる。例えば、シール層が、１級アミノ基及び２級アミノ基（イミノ基）の少なくとも一方を含むポリマー（例えばポリエチレンイミン）を含む場合には、カルボキシル基が、このポリマー中の１級アミノ基及び２級アミノ基（イミノ基）の少なくとも一方と反応して、アミド結合やイミド結合が形成される。
これにより、シール層のプラズマ耐性がより向上する。
特定化合物において、前記部位Ｂの１分子内における数は、１つ以上が好ましく、２つ以上がより好ましく、３つ以上が更に好ましく、４つ以上が特に好ましい。
この数の上限には特に制限はないが、この数は、例えば、６つ以下とすることができる。
次に、シール層のプラズマ耐性を向上させるという観点からみた好ましい特定化合物を例示する。
酸である特定化合物として、具体的には、前述の、モノカルボン酸、ジカルボン酸、トリカルボン酸、オキシモノカルボン酸、オキシジカルボン酸、オキシトリカルボン酸、アミノカルボン酸、有機酸が挙げられる。
酸である特定化合物として、更に好ましくは、ナフタレンテトラカルボン酸（例えば、ナフタレン−２，３，６，７−テトラカルボン酸、ナフタレン−１，４，５，８−テトラカルボン酸）、ビフェニルテトラカルボン酸（例えば、３，３’，４，４’−ビフェニルテトラカルボン酸）、ベンゾフェノンテトラカルボン酸（例えば、３，３’，４，４’−ベンゾフェノンテトラカルボン酸）、ベンゼンヘキサカルボン酸、ピロメリット酸、トリメリット酸（即ち、１，２，４−ベンゼントリカルボン酸）、ジフェニルエーテルテトラカルボン酸（３，３’，４，４’−ジフェニルエーテルテトラカルボン酸）、フェニレン二酢酸（例えば、メタフェニレン二酢酸、オルトフェニレン二酢酸）、ビシクロ［２．２．２］オクト−７−エン−２，３，５，６−テトラカルボン酸、エチレンジアミン四酢酸、クエン酸、ｍｅｓｏ−ブタン−１，２，３，４−テトラカルボン酸、ポリアクリル酸などの多価カルボン酸、バルビツール酸である。
ポリアクリル酸の重量平均分子量としては、１０００〜８０００００が好ましく、１０００〜６０００００がより好ましく、１０００〜２０００００が更に好ましく、５０００〜８００００が更に好ましく、１００００〜５００００が更に好ましく、２００００〜３００００であることが特に好ましい。ポリアクリル酸の重量平均分子量は、シール層に含まれるポリマーの重量平均分子量と同様にして測定される。
また、酸ではない特定化合物として、オルトフタルアルデヒド、テレフタルアルデヒド、ビス酢酸マンガン（II）、ベンゾトリアゾールが挙げられる。
上述した中でも、酸である特定化合物が好ましく、その中でも多価カルボン酸がより好ましく、ナフタレンテトラカルボン酸、ビフェニルテトラカルボン酸、ベンゾフェノンテトラカルボン酸、ベンゼンヘキサカルボン酸、ピロメリット酸が特に好ましい。
また、特定化合物としては、１分子内に、前記部位Ｂとしてカルボキシル基を２つ以上有し、かつ、隣合う２個の炭素原子のそれぞれにカルボキシル基が結合した構造、又は、３個並ぶ炭素原子のうちの両端の炭素原子のそれぞれにカルボキシル基が結合した構造を有する化合物であることも好ましい。
これにより、特に、シール層が１級アミノ基及び２級アミノ基（イミノ基）の少なくとも一方を含むポリマー（例えばポリエチレンイミン）を含む場合において、特定化合物中のカルボキシル基と上記ポリマー中の１級アミノ基及び２級アミノ基（イミノ基）の少なくとも一方との反応により、イミド結合がより効果的に形成される。その結果、シール層のプラズマ耐性がより向上する。
この場合の特定化合物は、前記部位Ａを有していてもよいし、前記部位Ａを有していなくてもよい。
ここで、隣合う２個の炭素原子のそれぞれにカルボキシル基が結合した構造としては、例えば、クエン酸の構造や、ベンゼン環のオルト位にカルボキシル基が結合した構造、ナフタレン環の２位及び３位（又は６位及び７位）にカルボキシル基が結合した構造などが挙げられる。
また、３個並ぶ炭素原子のうちの両端の炭素原子のそれぞれにカルボキシル基が結合した構造としては、例えば、ナフタレン環の１位及び８位（又は４位及び５位）にカルボキシル基が結合した構造などが挙げられる
この場合の特定化合物としては、３，３’，４，４’−ジフェニルエーテルテトラカルボン酸、３，３’，４，４’−ビフェニルテトラカルボン酸、３，３’，４，４’−ベンゾフェノンテトラカルボン酸、ナフタレン−２，３，６，７−テトラカルボン酸、ナフタレン−１，４，５，８−テトラカルボン酸、ベンゼンヘキサカルボン酸、ピロメリット酸、トリメリット酸、ビシクロ［２．２．２］オクト−７−エン−２，３，５，６−テトラカルボン酸、ｍｅｓｏ−ブタン−１，２，３，４−テトラカルボン酸、クエン酸、が特に好ましい。
特定化合物は、前記部位Ａ及び前記部位Ｂを両方有し、前記部位Ａが、芳香環構造、脂環構造、マンガン原子、及びケイ素原子からなる群から選ばれる少なくとも１つであり、前記部位Ｂが、カルボキシル基であることも好ましい。
この場合の特定化合物としては、３，３’，４，４’−ジフェニルエーテルテトラカルボン酸、３，３’，４，４’−ビフェニルテトラカルボン酸、３，３’，４，４’−ベンゾフェノンテトラカルボン酸、ナフタレン−２，３，６，７−テトラカルボン酸、ナフタレン−１，４，５，８−テトラカルボン酸、ベンゼンヘキサカルボン酸、ピロメリット酸、トリメリット酸、ビシクロ［２．２．２］オクト−７−エン−２，３，５，６−テトラカルボン酸、メタフェニレン二酢酸、が特に好ましい。
上述した第三の発明に係るリンス液は、シール層にプラズマ耐性を付与する観点からは、凹部以外の部分に設けられたシール層や、銅を含む配線が露出していない半導体基板に設けられたシール層に対して使用することもできる。
なお、前記プラズマとしては、例えば、水素ガス、ヘリウムガス、アルゴンガス、窒素ガス、アンモニアガス等から生成されたプラズマが挙げられる。前記プラズマを発生させる条件には特に限定はないが、前記凹部の少なくとも側面に堆積している、シール機能への寄与が大きいポリマー層（シール層）を除去しすぎない程度の条件が好ましい。このような条件の例として、例えば、全圧２０〜２００ｍＴｏｒｒ、ガス流量２０〜１００ｓｃｃｍ、カソード電極直径５〜１５ｃｍ、放電電力２０〜２００Ｗ、処理時間（放電時間）１０〜６０秒、といった条件を例示できる。
前記リンス液（第三の発明に係るリンス液を含む。以下同じ。）に含まれることがある、上述の溶媒、酸、還元剤、イオン性化合物、特定化合物などの量には特に制限はないが、例えば、前記リンス液のｐＨとイオン強度が上述の好ましい範囲になるように適宜、調整することができる。
また、前記リンス液は、例えば、上述の溶媒、酸、還元剤、イオン性化合物、特定化合物などを混合することで調製することができるが、半導体回路への汚染を防ぐために、クリーンルームなど清浄な環境下で作製するか、リンス液を作製後、精製やろ過などにより半導体回路への汚染成分を除去するのが好ましい。
前述の除去工程と組み合わせることで、本工程では、前記リンス液により、配線上に形成された余分なシール層を、層間絶縁層をシールしている有効なシール層を維持しつつ、迅速に除去洗浄（リンス）することができる。さらには、上述のように、配線材料の酸化物を除去することもでき、それにより配線材料と低誘電率材料や配線材料同士の剥離を抑制することができる。
また、本工程における洗浄は、非酸化性雰囲気下で行なうことも好ましい。洗浄を非酸化性雰囲気下で行うことにより、リンスする前に存在した配線表面の酸化銅がリンス液で除去された後、さらに配線表面の銅が酸化されて酸化銅となりこの酸化銅をリンス液がまた溶解（除去）する、という繰り返しにより、銅配線が過剰に除去されることを防ぐことができる。非酸化性雰囲気下とするには、例えば、還元雰囲気ガスを使用すれば良い。
本工程における洗浄は、通常用いられる方法で行なうことができ、その方法には特に制限はない。
洗浄時間は特に限定はないが、例えば０．１〜６０分とすることができ、０．１〜１０分がさらに好ましい。
＜その他の工程＞
第一の発明に係る半導体装置の製造方法は、その他の工程として、必要に応じて配線形成工程やバリア層形成工程等の通常行われる工程をさらに含んでいてもよい。
配線形成工程としては、例えば、既述の除去工程の後、凹部に配線を形成する工程が挙げられる。
配線形成工程は、公知のプロセス条件に従って行うことができる。例えば、メタルＣＶＤ法、スパッタリング法または電解メッキ法により銅配線を形成し、ＣＭＰにより膜を平滑化する。次いでその膜の表面にキャップ膜を形成する。さらに必要であれば、ハードマスクを形成し、上記の工程を繰り返すことで多層化することができる。
さらに、第一の発明に係る半導体装置の製造方法は、配線形成工程前にバリア層（銅バリア層）形成工程をさらに設けることができる。バリア層を形成することで層間絶縁層への金属成分の拡散をより効果的に抑制することができる。
前記バリア層形成工程は、通常用いられるプロセス条件に従って行うことができ、例えば、既述の除去工程の後（除去工程の後、既述の洗浄工程を有する場合には該洗浄工程の後）に、例えば気相成長法（ＣＶＤ）により、チタン化合物（窒化チタン等）、タンタル化合物（窒化タンタル等）、ルテニウム化合物、マンガン化合物、コバルト化合物（ＣｏＷ等）、タングステン化合物等からなるバリア層を形成することができる。
さらに、第一の発明に係る半導体装置の製造方法は、前記洗浄工程の後（前記除去工程の前又は後）に、半導体基板上に残る前記リンス液をさらに洗浄する後リンス工程を含んでもよい。後リンス工程は、通常用いられる方法で行なうことができ、特に限定されないが、具体的には特開２００８−４７８３１号公報に記載されているような後リンス方法で洗浄することができる。また後リンス工程に用いられるリンス液（以下、後リンス液という）は、前記リンス液を溶解や分解することで除去できるものであれば、特に限定されないが、具体的にはアルコールのような極性を有する有機溶媒や水、前記極性を有する有機溶媒と水の混合物、分解性を有する硝酸、硫酸等の酸やオゾンを含む溶媒を用いることができる。
次に、前述した第三の発明に係るリンス液の用途についてさらに説明する。
第三の発明に係るリンス液は、半導体用シール層のプラズマ耐性向上用のリンス液として好適である。
例えば、第三の発明に係るリンス液は、第一の発明に係る半導体装置の製造方法が前記洗浄工程を有する場合における該洗浄工程に用いるリンス液として好適である。
しかし、第三の発明に係るリンス液は、第一の発明に係る半導体装置の製造方法以外にも、層間絶縁層を備えた半導体装置の該層間絶縁層の表面に形成された半導体用シール層のプラズマ耐性を向上させる用途一般に用いることができる。
例えば、第三の発明に係るリンス液は、層間絶縁層を備えた半導体基板の該層間絶縁層の表面に形成された、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーに由来する半導体用シール層のプラズマ耐性を向上させるためのリンス液としても好適であり、より具体的には、以下の、プラズマ工程を有する半導体装置の製造方法の洗浄工程に用いるリンス液としても好適である。
即ち、プラズマ工程を有する半導体装置の製造方法は、（凹部が設けられていてもよい）層間絶縁層を備えた半導体基板の該層間絶縁層の表面に、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、前記層間絶縁層の表面に半導体用シール層を形成するシール組成物付与工程と、形成された半導体用シール層をリンス液で洗浄する洗浄工程と、前記洗浄工程後の前記半導体基板の前記半導体用シール層が形成された側の面をプラズマに曝すプラズマ工程と、を有する製造方法である。
この製造方法において、層間絶縁層に凹部が設けられている場合、半導体用シール層は、層間絶縁層の凹部の壁面、及び、層間絶縁層の凹部以外の部分（平らな部分）の少なくとも一方に設けることができる。
ここで、半導体用シール層が層間絶縁層の凹部の壁面及び凹部以外の部分（平らな部分）に設けられている場合、洗浄工程の操作及びプラズマ工程の操作は、凹部の壁面に設けられたシール層に対して施されてもよいし、凹部以外の部分（平らな部分）に設けられた半導体用シール層に対して施されてもよい。
また、この製造方法において、半導体用シール組成物が付与される半導体基板には、銅を含む配線や半導体回路（トランジスタ）等が設けられていてもよい。
前記プラズマ工程におけるプラズマとしては、例えば、水素ガス、ヘリウムガス、窒素ガス、アンモニアガス等から生成されたプラズマが挙げられる。前記プラズマ工程の具体的な形態としては、前記半導体用シール層が形成された半導体基板をプラズマによってクリーニングするプラズマクリーニング工程や、前記半導体用シール層が形成された半導体基板にプラズマＣＶＤ法によって層を形成するプラズマＣＶＤ工程が挙げられる。
前記プラズマに曝す条件には特に限定はないが、前記凹部の少なくとも側面に堆積している、シール機能への寄与が大きいポリマー層（シール層）を除去しすぎない程度の条件とすることが好ましい。このような条件の例として、例えば、全圧２０〜２００ｍＴｏｒｒ、ガス流量２０〜１００ｓｃｃｍ、カソード電極直径５〜１５ｃｍ、放電電力２０〜２００Ｗ、処理時間（放電時間）１０〜６０秒、といった条件を例示できる。
上記プラズマ工程を有する半導体装置の製造方法において、シール組成物付与工程及び洗浄工程の好ましい範囲は、第一の発明に係る半導体装置の製造方法におけるシール組成物付与工程及び洗浄工程の好ましい範囲と同様である。
上記プラズマ工程を有する半導体装置の製造方法は、シール組成物付与工程と洗浄工程との間に前述した除去工程を設けてもよい。
なお、上記プラズマ工程を有する半導体装置の製造方法において、洗浄工程とプラズマ工程との間に前述した除去工程を設けた形態は、第一の発明に係る半導体装置の製造方法の範囲に含まれる。
上記プラズマ工程を有する半導体装置の製造方法の好ましい形態は、洗浄工程とプラズマ工程との間に前述した除去工程が設けられないこと、並びに、層間絶縁膜に凹部が設けられている形態（例えば、層間絶縁層の凹部の底面に銅を含む配線が露出している形態）には限定されないこと以外は、第一の発明に係る半導体装置の製造方法の好ましい形態と同様である。
プラズマ工程を有する半導体装置の製造方法のより具体的な形態としては、例えば、凹部が設けられた層間絶縁層と、前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線と、を備えた半導体基板の少なくとも前記凹部の底面及び側面に、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、少なくとも前記凹部の底面及び側面に半導体用シール層を形成するシール組成物付与工程と、形成された半導体用シール層をリンス液で洗浄する洗浄工程と、前記洗浄工程後の前記半導体基板の前記半導体用シール層が形成された側の面をプラズマに曝すプラズマ工程と、を有する形態が挙げられる。
≪リンス液≫
＜第二の発明に係るリンス液＞
第二の発明に係るリンス液は、既述の第一の発明に係る半導体装置の製造方法における前記シール組成物付与工程で形成された半導体用シール層の少なくとも一部の除去に用いられ、２５℃におけるｐＨが６以下である、リンス液である。
第二の発明に係るリンス液によれば、配線の露出面上の半導体用シール層を効果的に除去することができる。
第二の発明に係るリンス液は、前記シール組成物付与工程の後であって前記除去工程の前に、少なくとも前記凹部の側面及び底面をリンス液で洗浄する洗浄工程における、該リンス液として用いられるものであることが好ましい。
第二の発明に係るリンス液の特に好ましい形態については、既述の第一の発明における洗浄工程の項で説明したとおりである。
第二の発明に係るリンス液の溶媒としては、前述の極性溶媒が好ましい。
＜第三の発明に係るリンス液＞
第三の発明に係るリンス液は、前述のとおり、前記特定化合物を少なくとも１種含むリンス液である。
第三の発明に係るリンス液によれば、半導体用シール層のプラズマ耐性を向上させることができる。
また、第三の発明に係るリンス液の２５℃におけるｐＨを６以下とすることにより、第二の発明に係るリンス液と同様に、前記配線の露出面上の半導体用シール層を効果的に除去することができる。
第三の発明に係るリンス液は、層間絶縁層を備えた半導体基板の該層間絶縁層の表面に形成された、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーに由来する半導体用シール層用のリンス液であることが好ましい。
第三の発明に係るリンス液のより好ましい範囲については、既述の第一の発明における洗浄工程の項で説明したとおりである。
第三の発明に係るリンス液の溶媒としては、前述の極性溶媒が好ましい。
≪半導体装置≫
＜第四の発明に係る半導体装置＞
第四の発明に係る半導体装置は、半導体基板上に、層間絶縁層と、銅を含む第１配線と、前記層間絶縁層と前記第１配線との間に存在する、カチオン性官能基を有する重量平均分子量が２０００〜１００００００のポリマーを含む半導体用シール層と、前記第１配線と電気的に接続され銅を含む第２配線と、を備え、前記第１配線と前記第２配線との接続部における前記半導体用シール層の厚さが５ｎｍ以下である。
第四の発明に係る半導体装置の好ましい形態は、半導体基板上に、凹部が設けられた層間絶縁層と、前記凹部に設けられた銅を含む第１配線と、少なくとも前記層間絶縁層の凹部の側面と前記第１配線との間に存在する前記半導体用シール層と、上面が前記凹部の底面の少なくとも一部を構成するとともに、該上面で前記第１配線と電気的に接続されている、銅を含む第２配線と、を備え、前記第１配線と前記第２配線との接続部における前記半導体用シール層の厚さが５ｎｍ以下である形態である。
第四の発明において、「第１配線」は、層間絶縁層の凹部に設けられる配線を指す。
また、「第２配線」とは、第１配線に対して下層側（半導体基板に近い側）に設けられる配線であり、かつ、その上面で第１配線と電気的に接続される配線である。
第四の発明に係る半導体装置において、層間絶縁層、ポリマー等の各要素の好ましい範囲は、上記第一の発明に係る半導体装置の製造方法で説明した各要素の好ましい範囲と同様である。
次に、第四の発明に係る半導体装置の一例について、図面を参照しながら説明するが、第四の発明は以下の一例に限定されることはない。
図４は、第四の発明に係る半導体装置の一例に係る半導体装置２００の断面を模式的に示す概略断面図である。
図４に示すように、半導体装置２００は、半導体基板１０上に、凹部が設けられた第１層間絶縁層１４と、第１層間絶縁層１４の下層側に配された第２層間絶縁層１２と、からなる層間絶縁層を備えている。半導体装置２００は、更に、前記第２層間絶縁層１２に埋め込まれた銅を含む第２配線５０と、前記凹部に埋め込まれた、銅を含む第１配線４０と、を備えている。半導体装置２００は、更に、少なくとも第１層間絶縁層１４の凹部の側面と第１配線４０との間に設けられたシール層３０を備えている。
第１配線４０と第２配線５０とは電気的に接続されており、この接続部にはシール層３０が存在していない。
かかる半導体装置２００は、前述の半導体装置１００（図３）の凹部１６に第１配線４０が埋め込まれた構成の半導体装置である。
半導体装置２００における、半導体基板１０、第１層間絶縁層１４、第２層間絶縁層１２、第２配線５０、シール層３０の構成は、それぞれ、半導体装置１００における、半導体基板１０、第１層間絶縁層１４、第２層間絶縁層１２、配線２０、シール層３０の構成と同一である。半導体装置２００の変形例も、半導体装置１００の変形例と同様である。
また、半導体装置２００では、第１層間絶縁層１４の凹部の側面と第１配線４０との間以外の部分（即ち、第１層間絶縁層１４上）にもシール層３０が存在しているが、この第１層間絶縁層１４上のシール層３０は、存在していなくてもよい。例えば、この第１層間絶縁層１４上のシール層３０は、第１配線４０を形成する際の平坦化処理（例えばＣＭＰ）により除去されていてもよい。
第四の発明に係る半導体装置では、前記層間絶縁層と前記第１配線との間（例えば層間絶縁層に設けられた凹部の側面と第１配線の側面との間）に前記半導体シール層が存在していればよく、前記層間絶縁層（例えば凹部の側面）と前記半導体シール層との間や、前記半導体シール層と前記第１配線（例えば第１配線の側面）との間に、バリア層等の他の層が存在していてもよい。
また、前記第１配線と前記第２配線とは電気的に接続されていればよく、直接接続されていてもよいし、導電性を有する他の層を介して接続されていてもよい。
前記第１配線と前記第２配線との接続部における前記半導体用シール層の厚さが５ｎｍ以下であることは、該接続部に、実質的に前記半導体用シール層が存在しないことを意味する。これにより、前記第１配線と前記第２配線との間の接続抵抗の上昇が抑制される。
前記接続部における前記半導体用シール層の厚さは、例えば、電界放出型透過型電子顕微鏡（ＦＥ−ＴＥＭ）によって測定される。
前記接続部における前記半導体用シール層の厚さは、３ｎｍ以下が好ましく、２ｎｍ以下がより好ましく、１ｎｍ以下が特に好ましく、０ｎｍ（即ち、前記接続部に前記半導体用シール層が存在しないこと）が最も好ましい。
一方、第四の発明に係る半導体装置は、前記層間絶縁層と前記第１配線との間に、層間絶縁層に対するシール性に優れたポリマー層（シール層）が存在しているので、層間絶縁層中への第１配線の材料の拡散が抑制される。
第四の発明に係る半導体装置は、既述の半導体用シール組成物付与工程及び除去工程（及び必要に応じ設けられる洗浄工程）を有する第一の発明に係る半導体装置の製造方法によって好適に作製される。
更に、第四の発明に係る半導体装置は、公知の半導体装置の製造方法では作製できず、上記第一の発明に係る半導体装置の製造方法によって初めて作製されるものである。
＜第五の発明に係る半導体装置＞
第五の発明に係る半導体装置は、後述の第六の発明に係る半導体装置の製造方法によって製造される半導体装置であり、半導体基板上に、層間絶縁層と、銅を含む第１配線と、前記層間絶縁層と前記第１配線との間に存在する、カチオン性官能基を有する重量平均分子量が２０００〜１００００００のポリマーを含む半導体用シール層と、を備え、前記半導体用シール層が、イミド結合及びアミド結合からなる群から選ばれる少なくとも１つ、並びに、芳香環構造、マンガン原子、及びケイ素原子からなる群から選ばれる少なくとも１つを含む、半導体装置である。
第五の発明に係る半導体装置によれば、半導体用シール層のプラズマ耐性がより向上する。
第五の発明に係る半導体装置において、層間絶縁層、ポリマー等の各要素の好ましい範囲は、上記第一の発明に係る半導体装置の製造方法で説明した各要素の好ましい範囲と同様である。
第五の発明に係る半導体装置は、第三の発明に係るリンス液を用いて好適に作製される。
更に、第五の発明に係る半導体装置は、公知の半導体装置の製造方法では作製できず、第三の発明に係るリンス液を用いることによって初めて作製されるものである。
第三の発明に係るリンス液を用いた半導体装置の製造方法として、具体的には、（凹部が設けられていてもよい）層間絶縁層を備えた半導体基板の該層間絶縁層上に、１級アミノ基及び２級アミノ基から選択された少なくとも１種のカチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、前記層間絶縁層上に半導体用シール層を形成するシール組成物付与工程と、形成された半導体用シール層を第三の発明に係るリンス液で洗浄する洗浄工程と、洗浄された半導体用シール層の少なくとも一部に銅を含む第１配線を形成する配線形成工程と、を有する製造方法（以下、「第六の発明に係る半導体装置の製造方法」ともいう）が好適である。
第六の発明に係る半導体装置の製造方法において、シール組成物付与工程、洗浄工程、及び配線形成工程の好ましい範囲は、それぞれ、第一の発明に係る半導体装置の製造方法におけるシール組成物付与工程、洗浄工程、及び配線形成工程の好ましい範囲と同様である。
上記第六の発明に係る半導体装置の製造方法は、洗浄工程と配線形成工程との間に前述した除去工程を設けてもよい。
また、上記第六の発明に係る半導体装置の製造方法は、洗浄工程以降（除去工程が設けられる場合には、好ましくは除去工程以降）に、前述のプラズマ工程が設けられていてもよい。
なお、第六の発明に係る半導体装置の製造方法において、洗浄工程と配線形成工程との間に前述した除去工程を設けた形態は、第一の発明に係る半導体装置の製造方法の範囲に含まれる。
第六の発明に係る半導体装置の製造方法の好ましい形態は、層間絶縁膜に凹部が設けられている形態（例えば、層間絶縁層の凹部の底面に銅を含む配線が露出している形態）に限定されないこと以外は、第一の発明に係る半導体装置の製造方法の好ましい形態と同様である。
以下、本発明を実施例により具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
本実施例で用いた各成分の詳細は以下の通りである。
−アルコキシシラン化合物−
ビストリエトキシシリルエタン（Ｇｅｌｅｓｔ製、（Ｃ２Ｈ５Ｏ）３ＳｉＣＨ２ＣＨ２Ｓｉ（ＯＣ２Ｈ５）３）を蒸留精製したものである。
ジメチルジエトキシシラン(山中セミコンダクター社製、電子工業グレード、（（ＣＨ３）２Ｓｉ（ＯＣ２Ｈ５）２）)。
−界面活性剤−
ポリオキシエチレン（２０）ステアリルエーテル（シグマケミカル社製、商品名：Ｂｒｉｊ７８、Ｃ１８Ｈ３７Ｏ（ＣＨ２ＣＨ２Ｏ）２０Ｈ)を、電子工業用エタノールに溶解した後、イオン交換ポリマーを用いて１０質量ｐｐｂ以下まで脱金属処理を施したものである。
−ジシリル化合物−
ヘキサメチルジシロキサン（アルドリッチ製、（（ＣＨ３）３Ｓｉ）２Ｏ）を蒸留精製したものである。
−水−
脱金属処理された抵抗値１８ＭΩ以上の純水。
−有機溶媒−
エタノール(和光純薬製、電子工業グレード、Ｃ２Ｈ５ＯＨ)。
１−プロピルアルコール(関東化学製、電子工業グレード、ＣＨ３ＣＨ２ＣＨ２ＯＨ)。
２−ブチルアルコール(関東化学製、電子工業グレード、ＣＨ３（Ｃ２Ｈ５）ＣＨＯＨ)。
〔実施例１〕
≪層間絶縁層（ｌｏｗ−ｋ膜）付きシリコンウエハの作製≫
＜前駆体溶液の調製＞
７７．４ｇのビストリエトキシシリルエタンと７０．９ｇのエタノールとを室温下で混合攪拌した後、１ｍｏｌ／Ｌの硝酸８０ｍＬを添加し、５０℃で１時間撹拌した。次に、２０．９ｇのポリオキシエチレン（２０）ステアリルエーテルを２８０ｇのエタノールで溶解した溶液を滴下混合した。混合後、３０℃で４時間撹拌した。得られた溶液を２５℃、３０ｈＰａの減圧下、１０５ｇになるまで濃縮した。濃縮後、１−プロピルアルコールと２−ブチルアルコールを体積で２：１に混合した溶液を添加し、前駆体溶液１８００ｇを得た。
＜多孔質シリカ形成用組成物の調製＞
前駆体溶液４７２ｇに、ジメチルジエトキシシラン３．４ｇ及びヘキサメチルジシロキサン１．８ｇを添加し、２５℃で１時間撹拌し、多孔質シリカ形成用組成物を得た。この時のジメチルジエトキシシラン、ヘキサメチルジシロキサンの添加量は、ビストリエトキシシリルエタンに対してそれぞれ１０モル％、５モル％であった。
＜層間絶縁層の形成＞
上記多孔質シリカ形成用組成物１．０ｍＬをシリコンウエハ表面上に滴下し、２０００ｒｐｍで６０秒間回転させて、シリコンウエハ表面に塗布した後、窒素雰囲気下、１５０℃で１分間、次いで、３５０℃で１０分間加熱処理した。その後、１７２ｎｍエキシマランプを装備したチャンバー内で３５０℃まで熱処理し、圧力１Ｐａで出力１４ｍＷ／ｃｍ２により、紫外線を１０分間照射することにより、層間絶縁層（多孔質シリカ膜）を得た。
以上により、上記層間絶縁層（以下、「ｌｏｗ−ｋ膜」または「ｌｏｗ−ｋ」ということがある）付きシリコンウエハを得た。
得られた層間絶縁層のポア半径は、１．６ｎｍであった。
また、得られた層間絶縁層の比誘電率ｋは、２．５であった。
また、得られた層間絶縁層の弾性率は、８．８ＧＰａであった。
上記ポア半径は、トルエンの脱離等温線から計算により求めた。ここで、トルエン脱離等温線測定は、後述するシール性評価と同様の手法により、ＳＥＭＩＬＡＢ社製光学式ポロシメータ（ＰＳ−１２００）を用いて行った。ポア半径の計算は、 M. R. Baklanov, K. P. Mogilnikov, V. G. Polovinkin, and F. N. Dultsey, Journal of Vacuum Science and Technology B (2000) 18, 1385-1391 に記載された手法に従って、ケルビン式を用いて行った。
また、比誘電率は、水銀プローブ装置（ＳＳＭ５１３０）を用い、２５℃、相対湿度３０％の雰囲気下、周波数１ＭＨｚにて常法により比誘電率を測定した。
また、弾性率は、ナノインデンテーター（Ｈｙｓｉｔｒｏｎ社、Ｔｒｉｂｏｓｃｏｐｅ）により、膜厚の１／１０以下の押し込み深さで常法により弾性率を測定した。
≪半導体用シール組成物の調製≫
以下のようにして高分岐ポリエチレンイミン１（高分岐化されたポリエチレンイミン）を合成し、次いで、得られた高分岐ポリエチレンイミン１を含む半導体用シール組成物を調製した。詳細を以下に説明する。
＜高分岐ポリエチレンイミン１の合成＞
（変性ポリエチレンイミン１の合成）
下記反応スキーム１に従い、ポリエチレンイミンを出発物質とし、変性ポリエチレンイミン１を合成した。なお、下記反応スキーム１及び反応スキーム２におけるポリマー構造は模式的に表した構造であり、３級窒素原子及び２級窒素原子の配置や、後述するＢｏｃ化アミノエチル基により置換される２級窒素原子の割合については、合成条件により種々変化するものである。
上記反応スキーム１の詳細な操作は以下の通りである。
ＭＰ−Ｂｉｏｍｅｄｉｃａｌｓ社製ポリエチレンイミン（５０％水溶液）６１．０６ｇをイソプロパノール３１９ｍＬ中に溶解し、Ｎ−ｔ−ブトキシカルボニル（本実施例において、ｔ−ブトキシカルボニル基を「Ｂｏｃ」ともいう）アジリジン１０２ｇ（７１０ｍｍｏｌ）を加え、３時間加熱還流を行い、ポリエチレンイミンにＢｏｃ化アミノエチル基が導入された構造の変性ポリエチレンイミン１を得た。薄層クロマトグラフィー（ＴＬＣ）で原料のＮ−Ｂｏｃアジリジンがなくなったことを確認し、少量サンプリングして１Ｈ−ＮＭＲで構造を確認した。１Ｈ−ＮＭＲより、ポリエチレンイミンに対するＢｏｃ化アミノエチル基の導入率は９５％と算出された。
〜変性ポリエチレンイミン１のＮＭＲ測定結果〜
１Ｈ−ＮＭＲ（ＣＤ３ＯＤ）；δ３．３−３．０（ｂｒ．ｓ，２），２．８−２．５（
Ｂｒ．ｓ，６．２），１．４５（ｓ，９）
（高分岐ポリエチレンイミン１の合成）
上記変性ポリエチレンイミン１を出発物質とし、下記反応スキーム２に従って高分岐ポリエチレンイミン１を合成した。
上記反応スキーム２の詳細な操作は以下の通りである。
上記変性ポリエチレンイミン１のイソプロパノール溶液に１２Ｎ塩酸１２４ｍＬをゆっくり加えた。得られた溶液を、ガスの発生に注意しながら５０℃で４時間加熱撹拌した。ガスの発生と共に、反応系内にガム状の反応物が生成した。ガスの発生が終了した後に冷却し、冷却後、このガム状の反応物から分離した溶媒を除き、メタノール１８４ｍＬで３回洗浄した。洗浄後の反応物を水に溶解し、陰イオン交換高分子で塩素イオンを取り除き、高分岐ポリエチレンイミン１を５８ｇ含有する水溶液を得た。
〜高分岐ポリエチレンイミン１のＮＭＲ測定結果〜
１Ｈ−ＮＭＲ（Ｄ２Ｏ）；δ２．８−２．４（ｂｒ．ｍ）
１３Ｃ−ＮＭＲ（Ｄ２Ｏ）；δ（積分比） ５７．２（１．０），５４．１（０．３８
），５２．２（２．２６），５１．６（０．２７），４８．５（０．０７），４６．７（
０．３７），４０．８（０．１９），３８．８（１．０６）．
上記高分岐ポリエチレンイミン１について、重量平均分子量、分子量分布、カチオン性官能基（１級窒素原子、２級窒素原子、３級窒素原子、及び４級窒素原子）当量、１級窒素原子の量（ｍｏｌ％）、２級窒素原子の量（ｍｏｌ％）、３級窒素原子の量（ｍｏｌ％）、４級窒素原子の量（ｍｏｌ％）、分岐度（％）をそれぞれ測定した。
その結果、重量平均分子量は４０５７５、分子量分布は１７．４７、カチオン性官能基当量は４３、１級窒素原子の量は４６ｍｏｌ％、２級窒素原子の量は１１ｍｏｌ％、３級窒素原子の量は４３ｍｏｌ％、４級窒素原子の量は０ｍｏｌ％、分岐度は８０％であった。
ここで、カチオン性官能基当量は、カチオン性官能基１つに対する分子量の値であり、ポリマー構造より算出することができる。
また、１級窒素原子の量（ｍｏｌ％）、２級窒素原子の量（ｍｏｌ％）、３級窒素原子の量（ｍｏｌ％）、４級窒素原子の量（ｍｏｌ％）、及び分岐度（％）は、ポリマーサンプル（高分岐ポリエチレンイミン１）を重水に溶解し、得られた溶液について、ブルカー製ＡＶＡＮＣＥ５００型核磁気共鳴装置でシングルパルス逆ゲート付デカップリング法により、８０℃で１３Ｃ−ＮＭＲを測定した結果より、それぞれの炭素原子が何級のアミン（窒素原子）に結合しているかを解析し、その積分値を元に算出した。帰属については、European Polymer Journal, 1973, Vol. 9, pp. 559などに記載がある。
重量平均分子量と分子量分布は、分析装置Ｓｈｏｄｅｘ ＧＰＣ−１０１を使用しカラムＡｓａｈｉｐａｋ ＧＦ−７Ｍ ＨＱを用い測定し、ポリエチレングリコールを標準品として算出した。また展開溶媒は酢酸濃度０．５ｍｏｌ／Ｌ、硝酸ナトリウム濃度０．１ｍｏｌ／Ｌの水溶液を用いた。ただし、Mark-Houwink-Sakurada式で知られているように、分岐度が大きくなるとＧＰＣの検量線も変わることから、得られた重量平均分子量及び分子量分布はあくまでポリエチレングリコール換算の数値である。
ここで、１級窒素原子の量（ｍｏｌ％）、２級窒素原子の量（ｍｏｌ％）、３級窒素原子の量（ｍｏｌ％）、及び４級窒素原子の量（ｍｏｌ％）は、それぞれ、下記式Ａ〜Ｄで表される量である。また、分岐度は、下記式Ｅにより求めた。
１級窒素原子の量（ｍｏｌ％） ＝ （１級窒素原子のｍｏｌ数／（１級窒素原子のｍｏｌ数＋２級窒素原子のｍｏｌ数＋３級窒素原子のｍｏｌ数＋４級窒素原子のｍｏｌ数））×１００ ・・・ 式Ａ
２級窒素原子の量（ｍｏｌ％） ＝ （２級窒素原子のｍｏｌ数／（１級窒素原子のｍｏｌ数＋２級窒素原子のｍｏｌ数＋３級窒素原子のｍｏｌ数＋４級窒素原子のｍｏｌ数））×１００ ・・・ 式Ｂ
３級窒素原子の量（ｍｏｌ％） ＝ （３級窒素原子のｍｏｌ数／（１級窒素原子のｍｏｌ数＋２級窒素原子のｍｏｌ数＋３級窒素原子のｍｏｌ数＋４級窒素原子のｍｏｌ数））×１００ ・・・ 式Ｃ
４級窒素原子の量（ｍｏｌ％） ＝ （４級窒素原子のｍｏｌ数／（１級窒素原子のｍｏｌ数＋２級窒素原子のｍｏｌ数＋３級窒素原子のｍｏｌ数＋４級窒素原子のｍｏｌ数））×１００ ・・・ 式Ｄ
分岐度（％） ＝ （（３級窒素原子の量（ｍｏｌ％）＋４級窒素原子の量（ｍｏｌ％））／（２級窒素原子の量（ｍｏｌ％）＋３級窒素原子の量（ｍｏｌ％）＋４級窒素原子の量（ｍｏｌ％））×１００ ・・・ 式Ｅ
＜半導体用シール組成物の調製＞
上記で得られた高分岐ポリエチレンイミン１（重量平均分子量４０５７５、カチオン性官能基当量４３）の水溶液に、高分岐ポリエチレンイミン１の濃度が０．２５質量％となるように水を加えて混合し、半導体用シール組成物を得た。
得られた半導体用シール組成物について、ナトリウムの含有量及びカリウムの含有量をそれぞれ、誘電結合プラズマ質量分析装置（ＩＣＰ−ＭＳ）により測定したところ、いずれも検出限界以下（＜１質量ｐｐｂ）であった。
≪シール性評価用試料の作製≫
＜シール層の形成＞
上記ｌｏｗ−ｋ膜付きシリコンウエハをスピンコーターに乗せ、次いでｌｏｗ−ｋ膜上に前記半導体用シール組成物を１ｍＬ滴下した後、２３秒間保持し、次いで、このｌｏｗ−ｋ膜付きシリコンウエハを４０００ｒｐｍで１秒間回転させ、さらに６００ｒｐｍで３０秒間回転させた後、さらに２０００ｒｐｍで１０秒間回転させて乾燥させた。
以上により、ｌｏｗ−ｋ膜上に、前記半導体用シール組成物に含まれるポリマーの層（シール層）を形成し、シリコンウエハとｌｏｗ−ｋ膜とシール層とが順次積層された構造の積層体（以下、「試料（Ｓｉ／ｌｏｗ−ｋ／ＰＥＩ）」ともいう）を得た。
以上のシール層形成の操作を、以下、単に、操作「Ｃ」ともいう。
尚、「水」としては、超純水（Ｍｉｌｌｉｐｏｒｅ社製Ｍｉｌｌｉ−Ｑ水、抵抗１８ＭΩ・ｃｍ（２５℃）以下）を使用した。
＜熱処理＞
第一の発明における除去工程として、上記試料（Ｓｉ／ｌｏｗ−ｋ／ＰＥＩ）を炉（アペックス社製のＳＰＸ−１１２０）に入れ、この試料のシール層（ＰＥＩ）が形成された側に対し、窒素ガス（Ｎ２）雰囲気中、圧力１０，０００Ｐａの条件下で、３５０℃の熱処理を２分間施した。上記温度は、試料（Ｓｉ／ｌｏｗ−ｋ／ＰＥＩ）のシール層（ＰＥＩ）が形成された側の表面温度である。
以上により、シール性評価用試料を得た。
≪シール性評価≫
上記熱処理後の試料（Ｓｉ／ｌｏｗ−ｋ／ＰＥＩ）を用い、以下のようにしてシール性評価を行った。
シール性評価は、試料（Ｓｉ／ｌｏｗ−ｋ／ＰＥＩ）のシール層（ＰＥＩ）表面におけるトルエン吸着特性測定により行った。このトルエン吸着特性測定では、トルエン吸着量が少ないほど、Ｌｏｗ−ｋ膜中への配線材料（銅など）の侵入を防ぐシール性が高いことを表す。
トルエン吸着測定は、ＳＥＭＩＬＡＢ社製光学式ポロシメータ（ＰＳ−１２００）を用いて行った。
測定方法は、M. R. Baklanov, K. P. Mogilnikov, V. G. Polovinkin, and F. N. Dultsey, Journal of Vacuum Science and Technology B (2000) 18, 1385-1391に記載の手法に従って行った。
具体的には、温度範囲２３〜２６℃において、試料（Ｓｉ／ｌｏｗ−ｋ／ＰＥＩ）の入ったサンプル室を５ｍＴｏｒｒまで排気した後、トルエンガスをサンプル室に十分にゆっくり導入した。各圧力において、ｌｏｗ−ｋ膜の屈折率をエリプソメータ装置によりその場測定した。この操作を、サンプル室内圧力がトルエンの飽和蒸気圧に達するまで繰り返した。同様に、サンプル室内雰囲気を徐々に排気しつつ、各圧力にて屈折率の測定を行った。以上の操作により、ｌｏｗ−ｋ膜へのトルエンの吸着および脱離による屈折率変化を求めた。更に、ローレンツ−ローレンツ式を用いて、屈折率の相対圧力特性からトルエンガス吸着脱離等温線を求めた。
上記トルエンガス吸着脱離等温線は、トルエン相対圧（Ｐ／Ｐ０；ここで、Ｐはトルエンの室温での分圧を表し、Ｐ０はトルエンの室温での飽和蒸気圧を表す。）と、トルエン吸着量の体積分率（Ｌｏｗ−ｋ膜全体の体積に対するトルエンの室温での吸着体積の比率；単位は「％」）と、の関係を示す等温線である。トルエン吸着量の体積分率は、ローレンツ・ローレンツ式を用いてｌｏｗ−ｋ膜の屈折率に基づいて求めた。
上記トルエンガス吸着脱離等温線に基づき、トルエン相対圧（Ｐ／Ｐ０）が１．０であるときのトルエン吸着量の体積分率（％）を求め、得られた値に基づき、シール性を評価した。この評価では、トルエン吸着量の体積分率（％）が小さい程、シール性が高いことを示す。
評価結果を表１に示す。
≪シリコン（Ｓｉ）上のシール層の厚さ評価≫
熱処理後のｌｏｗ−ｋ膜上のシール層の厚さを検証するための検証実験として、ｌｏｗ−ｋ膜に材質が近いシリコン（Ｓｉ）上にシール層を形成し、その厚さを測定した。
詳細には、上記シール性評価用試料の作製において、ｌｏｗ−ｋ膜付きシリコンウエハを、シリコンウエハに変更したこと以外は上記シール性評価用試料の作製と同様にして、シリコン上のシール層の厚さ評価用試料を得た。
得られた試料における、シリコン（Ｓｉ）上のシール層の厚さ（ｎｍ）を、ＳＥＭＩＬＡＢ社製光学式ポロシメータ（ＰＳ−１２００）のエリプソメーターを使用して常法により測定した。
測定結果を下記表１に示す。
≪銅（Ｃｕ）上のシール層の厚さ評価≫
熱処理後の銅を含む配線上のシール層の厚さを検証するための検証実験として、銅（Ｃｕ）基板上にシール層を形成し、その厚さを測定した。
上記シール性評価用試料の作製において、ｌｏｗ−ｋ膜付きシリコンウエハを、銅（Ｃｕ）基板に変更したこと以外は上記シール性評価用試料の作製と同様にして、銅（Ｃｕ）上のシール層の厚さ評価用試料を得た。
得られた試料における、銅（Ｃｕ）上のシール層の厚さ（ｎｍ）を、ＳＥＭＩＬＡＢ社製光学式ポロシメータ（ＰＳ−１２００）のエリプソメーターを使用して常法により測定した。
測定結果を下記表１に示す。
≪ビア底面に露出している銅（Ｃｕ）上のシール層の厚さ評価≫
シリコンウエハ上に、幅１１０ｎｍのビアが設けられたｌｏｗ−ｋ膜と、前記ビアの底面に露出している銅（Ｃｕ）配線と、を備えた構成の銅配線付き試料を準備し、この銅配線付き試料のｌｏｗ−ｋ膜やビア等が設けられた側に、上記シール性評価用試料の作製と同様にして、シール層を形成し熱処理を施した。
熱処理後の銅配線付き試料のシール層が形成された側の表面にＰｔ（白金）スパッタを施し、その後炭素をデポジションして保護層とし、その後、ＦＩＢ加工装置ＳＭＩ−２０５０（セイコーインスツルメント製）を用いて薄片化（銅配線の断面が現れる方向に薄片化）し、観察検体とした。
この観察検体を電界放出型透過電子顕微鏡（ＦＥ−ＴＥＭ）（ＪＥＭ−２２００ＦＳ、日本電子（株）製）によって観察し、ビアの底面に露出している銅配線上のシール層の厚さを測定したところ、厚さは４ｎｍであった。
〔実施例２〜３〕
実施例１において、熱処理の圧力を下記表１に示すように変更したこと以外は実施例１と同様にして各種評価を行なった。
評価結果を下記表１に示す。
〔実施例４〕
実施例１において、シール層の形成方法を以下のように変更し、かつ、シール層の形成と熱処理との間に、以下の洗浄を行なったこと以外は実施例１と同様にして、各種評価を行なった。
評価結果を下記表１に示す。
＜シール層の形成＞
基板（ｌｏｗ−ｋ膜付きシリコンウエハ、シリコンウエハ、または銅基板）に対し、実施例１における操作「Ｃ」を行なった後、ホットプレート上に移し、大気雰囲気下、１２５℃で６０秒間加熱処理した。以上により、基板上にシール層を形成した。
以上のシール層の形成の操作を、下記表１中では、「Ｃ→Ｂ」と表記する。
＜洗浄＞
上記のようにしてシール層が形成された基板をスピンコーターを用いて６００ｒｐｍで回転させながら、シール層上に、リンス液としての超純水（液温６３℃）を０．１ｍＬ／秒の滴下速度で３０秒間滴下してシール層を洗浄し、次いで、４０００ｒｐｍで６０秒間回転させ乾燥させた。
この洗浄及び乾燥後の基板に対し、実施例１と同様の熱処理を施した。
〔実施例５〕
実施例４において、リンス液として用いた超純水の液温を２２℃に変更したこと以外は実施例４と同様にして各種評価を行なった。
評価結果を下記表１に示す。
〔実施例６〕
実施例５において、熱処理の圧力及び時間を下記表１に示すように変更したこと以外は実施例５と同様にして各種評価を行なった。
評価結果を下記表１に示す。
〔実施例７〕
実施例４において、シール層の形成と熱処理との間の洗浄の操作を、以下の操作に変更したこと以外は実施例４と同様にして各種評価を行なった。
評価結果を下記表１に示す。
＜洗浄＞
シール層が形成された基板をスピンコーターを用いて６００ｒｐｍで回転させながら、リンス液としてのクエン酸水溶液（ｐＨ２、液温２２℃）を０．１ｍＬ／秒の滴下速度で３０秒間滴下してシール層を洗浄し、次いで、超純水（液温２２℃）を０．１ｍＬ／秒の滴下速度で３０秒間滴下し、次いで、４０００ｒｐｍで６０秒間回転させ乾燥させた。
〔実施例８〕
実施例７において、クエン酸水溶液（ｐＨ２、液温２２℃）をクエン酸水溶液（ｐＨ４、液温２２℃）に変更したこと以外は実施例７と同様にして各種評価を行なった。
評価結果を下記表１に示す。
〔実施例９〕
実施例７において、クエン酸水溶液（ｐＨ２、液温２２℃）をクエン酸水溶液（ｐＨ４、液温６３℃）に変更したこと以外は実施例７と同様にして各種評価を行なった。
評価結果を下記表１に示す。
〔比較例１〕
実施例１において、熱処理の条件を下記表２に示すように変更したこと以外は実施例１と同様にして各種評価を行なった。
評価結果を下記表２に示す。
また、本比較例１における、ビアの底面に露出している銅配線上のシール層の厚さは２５ｎｍであった。
〔比較例２〕
実施例４において、洗浄後の熱処理を行なわなかったこと以外は実施例４と同様にして各種評価を行なった。
評価結果を下記表２に示す。
〔比較例３〕
実施例５において、洗浄後の熱処理を行なわなかったこと以外は実施例５と同様にして各種評価を行なった。
評価結果を下記表２に示す。
〔比較例４〕
実施例５において、熱処理の条件を下記表２に示すように変更したこと以外は実施例１と同様にして各種評価を行なった。
評価結果を下記表２に示す。
表１及び表２に示すように、実施例１〜９では、ｌｏｗ−ｋ膜に対するシール性及びＳｉ上のシール層の厚さをある程度維持しながら、Ｃｕ上のシール層の厚さを低減させることができた。
〔実施例１０〕
≪プラズマ処理後のシール性評価用試料の作製≫
実施例５におけるシール性評価用試料の作製において、熱処理後（除去工程としての熱処理後）の試料（Ｓｉ／ｌｏｗ−ｋ／ＰＥＩ）のシール層（ＰＥＩ）側に、さらに下記条件のプラズマ処理を施したこと以外は実施例５におけるシール性評価用試料の作製と同様にして、プラズマ処理後のシール性評価用試料を作製した。
−プラズマ処理の条件−
・使用ガス … 水素ガス
・使用電極 … 平行平板型電極（φ１０ｃｍ）
・到達真空度 … ２×１０−５Ｔｏｒｒ未満
・水素ガス流し … ５分
・放電電力 … １００Ｗ
・放電周波数 … １３．５６ＭＨｚ
・放電時の圧力 … １５０ｍＴｏｒｒ
・電極の温度 … 室温
・試料表面の温度 … 室温
・水素ガス流量 … ５０ｓｃｃｍ
・サンプル設置側 … グラウンド電位（０Ｖ）が印加されたアノード電極上
・処理時間（放電時間） … ２０秒
≪プラズマ処理後のシール性評価≫
上記プラズマ処理後のシール性評価用試料について、実施例５と同様にして、シール性評価を行なった。
評価結果を下記表３に示す。
≪シリコン（Ｓｉ）上のシール層の厚さ（熱処理後）評価≫
上記プラズマ処理後のシール性評価用試料の作製において、ｌｏｗ−ｋ膜付きシリコンウエハを、シリコンウエハに変更したこと、及び、プラズマ処理を行なわなかったこと以外は上記プラズマ処理後のシール性評価用試料の作製と同様にして、シリコン上のシール層の厚さ（熱処理後）評価用試料を得た。
得られた試料における、シリコン（Ｓｉ）上のシール層の厚さ（熱処理後）を、実施例５と同様にして測定した。
測定結果を下記表３に示す。
≪銅（Ｃｕ）上のシール層の厚さ（熱処理後）評価≫
上記プラズマ処理後のシール性評価用試料の作製において、ｌｏｗ−ｋ膜付きシリコンウエハを、銅（Ｃｕ）基板に変更したこと、及び、プラズマ処理を行なわなかったこと以外は上記プラズマ処理後のシール性評価用試料の作製と同様にして、銅（Ｃｕ）上のシール層の厚さ（熱処理後）評価用試料を得た。
得られた試料における、銅（Ｃｕ）上のシール層の厚さ（熱処理後）を、実施例５と同様にして測定した。
測定結果を下記表３に示す。
〔実施例１１〕
実施例１０において、プラズマ処理の処理時間（放電時間）を３０秒に変更したこと以外は実施例１０と同様にして各種評価を行なった。
評価結果を下記表３に示す。
〔実施例１２〕
実施例１０において、シール層の形成及び熱処理の間の洗浄の操作を、以下の操作に変更したこと以外は実施例１０と同様にして各種評価を行なった。
評価結果を下記表３に示す。
＜洗浄＞
シール層が形成された基板をスピンコーターを用いて６００ｒｐｍで回転させながら、リンス液としてのピロメリット酸水溶液（ｐＨ２、液温２２℃）を０．１ｍＬ／秒の滴下速度で３０秒間滴下してシール層を洗浄し、次いで、超純水（液温２２℃）を０．１ｍＬ／秒の滴下速度で３０秒間滴下し、次いで、４０００ｒｐｍで６０秒間回転させ乾燥させた。
〔実施例１３〕
実施例１２において、プラズマ処理の処理時間（放電時間）を３０秒に変更したこと以外は実施例１２と同様にして各種評価を行なった。
評価結果を下記表３に示す。
表３に示すように、リンス液としてピロメリット酸を用いた実施例１２及び１３では、リンス液として水を用いた実施例１０及び１１と比較して、プラズマ処理後のシール性が高いこと（即ち、シール層のプラズマ耐性が高いこと）が確認された。
〔実施例１４〜３６〕
実施例１０において、リンス液に、下記表４〜６の「添加化合物の種類」欄に示す添加化合物を、下記表４〜６の「添加化合物の含有量」欄に示す含有量（リンス液全量に対する含有量）となるように添加し、シール層形成の操作を下記表４〜６の「シール層形成」欄に示す操作とし、プラズマ処理の使用ガスをＨ２からＨｅに変更したこと以外は実施例１０と同様の操作を行った。
表４〜６の「シール層形成」欄において、「（Ｃ→Ｂ）×３」は、上述の「Ｃ→Ｂ」の操作を３回繰り返す操作を指す。
また、「添加化合物の種類」欄に示した添加化合物は、いずれも、１分子内に、活性種を遮蔽する部位Ａ、及び、前記ポリマーとの間で加熱により結合を形成する部位Ｂの少なくとも一方を有する化合物である。
また、プラズマ処理の使用ガスをＨ２からＨｅに変えても、シリコン上のシール層の厚さの変化は、プラズマ照射時間が一定であれば、ほぼ同等である。
≪ＦＴ−ＩＲ≫
シリコン上のシール層の厚さ（熱処理後）評価用試料のシール層形成面側について、以下の分析装置を用い、以下の測定条件にて、ＦＴ−ＩＲ（フーリエ変換赤外分光）分析を行った。
得られたＦＴ−ＩＲスペクトルにおいて、１７７８ｃｍ−１、１７３８ｃｍ−１、１３６６ｃｍ−１付近に現れる、イミド基のＣ＝Ｏ伸縮振動又はＣ−Ｎ伸縮振動に由来するピークの有無を確認することにより、試料中におけるイミド結合の有無を確認した。
結果を下記表４〜６に示す。
〜ＦＴ−ＩＲ分析装置〜
赤外吸収分析装置（ＤＩＧＩＬＡＢ Ｅｘｃａｌｉｂｕｒ（ＤＩＧＩＬＡＢ社製））
〜測定条件〜
ＩＲ光源：空冷セラミック、 ビームスプリッター：ワイドレンジＫＢｒ、 検出器：ペルチェ冷却ＤＴＧＳ、 測定波数範囲：７５００ｃｍ−１〜４００ｃｍ−１、 分解能：４ｃｍ−１、 積算回数：２５６、 バックグラウンド：Ｓｉベアウエハー使用、 測定雰囲気：Ｎ２（１０Ｌ／ｍｉｎ）、 ＩＲ（赤外線）の入射角：７２°（＝Ｓｉのブリュースター角）
≪プラズマ耐性≫
プラズマ処理前（即ち、熱処理後）及びプラズマ処理後において、それぞれ、実施例１０と同様にして、シリコン（Ｓｉ）上のシール層の厚さを測定した。
測定結果に基づき、下記式（ａ）に従って、プラズマ処理によるシール層の厚さの変化（残膜率）を求めた。
プラズマ処理によるシール層の厚さの変化 ＝ プラズマ処理後のシール層の厚さ／プラズマ処理前のシール層の厚さ … 式（ａ）
プラズマ処理によるシール層の厚さの変化の測定結果を表４〜６に示す。
表４〜６では、実施例１６における測定結果を１．００としたときの相対値を示した。
表４〜６中の添加化合物の種類は以下のとおりである。
−添加化合物の種類−
ＯＰＤＡ … ３，３’，４，４’−ジフェニルエーテルテトラカルボン酸
ＢＰＤＡ … ３，３’，４，４’−ビフェニルテトラカルボン酸
ＢＴＤＡ … ３，３’，４，４’−ベンゾフェノンテトラカルボン酸
２３６７ＮＤＡ … ナフタレン−２，３，６，７−テトラカルボン酸
１４５８ＮＤＡ … ナフタレン−１，４，５，８−テトラカルボン酸
ＭｅＡ … ベンゼンヘキサカルボン酸
ＰＭＤＡ … ピロメリット酸
ＴＭＡ … トリメリット酸
ｍ−ＰｈＤＡ … メタフェニレン二酢酸
ＰＡＡ … ポリアクリル酸（重量平均分子量２５，０００）
ＢｃＤＡ … ビシクロ［２．２．２］オクト−７−エン−２，３，５，６−テトラカルボン酸
ＭＢＴＣＡ … ｍｅｓｏ−ブタン−１，２，３，４−テトラカルボン酸
ＥＤＴＡ … エチレンジアミン四酢酸
ｏ−ＰｈＡＬＤ … オルトフタルアルデヒド
ＭｎＤＡ … ビス酢酸マンガン（II）
ＢＴＡ … ベンゾトリアゾール
また、表４〜６において、「Ｎ．Ｄ．」（No Data）は、測定結果が無いことを示している。
表４〜６に示すように、リンス液中に、１分子内に、活性種を遮蔽する部位Ａ、及び、前記ポリマーとの間で加熱により結合を形成する部位Ｂの少なくとも一方を有する化合物（特定化合物）を含有させることにより、プラズマ処理によるシール層の厚さの変化を抑制できること（即ち、シール層のプラズマ耐性を向上できること）が確認された。
特に、特定化合物が、１分子内に、前記部位Ｂとしてカルボキシル基を２つ以上有し、かつ、隣合う２個の炭素原子のそれぞれにカルボキシル基が結合した構造、及び、３個並ぶ炭素原子のうちの両端の炭素原子のそれぞれにカルボキシル基が結合した構造の少なくとも一方を有する化合物（ＯＰＤＡ、ＢＰＤＡ、ＢＴＤＡ、２３６７ＮＤＡ、１４５８ＮＤＡ、ＭｅＡ、ＰＭＤＡ、ＴＭＡ、ＢｃＤＡ、ＭＢＴＣＡ、クエン酸）である場合、並びに、特定化合物が、前記部位Ａ及び前記部位Ｂを有し、前記部位Ａが、芳香環構造、脂環構造、マンガン原子、及びケイ素原子からなる群から選ばれる少なくとも１つであり、前記部位Ｂが、カルボキシル基である化合物（ＯＰＤＡ、ＢＰＤＡ、ＢＴＤＡ、２３６７ＮＤＡ、１４５８ＮＤＡ、ＭｅＡ、ＰＭＤＡ、ＴＭＡ、ｍ−ＰｈＤＡ、ＢｃＤＡ）である場合には、プラズマ耐性を向上させる効果が顕著に高いことが確認された。
また、特定化合物を含有するリンス液を用いた場合でも、ｌｏｗ−ｋ膜に対するシール性及びＳｉ上のシール層の厚さをある程度維持しながら、Ｃｕ上のシール層の厚さを低減できることが確認された。
〔実施例３７〜３８〕
実施例１６及び２４において、プラズマ処理前に試料を加熱することにより、プラズマ処理時の試料表面の温度を２５０℃に変更したこと以外は実施例１６及び２４と同様の評価を行った。評価結果を下記表７に示す。
表７に示すように、プラズマ処理時の試料表面の温度を２５０℃とした場合であっても、実施例１６及び２４（いずれもプラズマ処理時の試料表面の温度は室温である）と同様に、プラズマ処理によるシール層の厚さの変化を抑制できること（即ち、シール層のプラズマ耐性を向上できること）が確認された。
日本出願２０１２−１５８９７９及び日本出願２０１３−０３９９４４の開示はその全体が参照により本明細書に取り込まれる。
本明細書に記載された全ての文献、特許出願、および技術規格は、個々の文献、特許出願、および技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。

Claims (18)

  1. 凹部が設けられた層間絶縁層と、前記凹部の底面の少なくとも一部にその表面の少なくとも一部が露出している銅を含む配線と、を備えた半導体基板の少なくとも前記凹部の底面及び側面に、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、少なくとも前記凹部の底面及び側面に半導体用シール層を形成するシール組成物付与工程と、
    前記半導体基板の前記半導体用シール層が形成された側の面を、温度２００℃以上４２５℃以下の条件で３０分間以下熱処理し、前記配線の露出面上に形成された半導体用シール層の少なくとも一部を除去する除去工程と、
    を有する、半導体装置の製造方法。
  2. 前記ポリマーは、カチオン性官能基当量が２７〜４３０である、請求項１に記載の半導体装置の製造方法。
  3. 前記ポリマーが、ポリエチレンイミンまたはポリエチレンイミン誘導体である、請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記シール組成物付与工程の後であって前記除去工程の前に、１５℃〜１００℃のリンス液で少なくとも前記凹部の側面及び底面を洗浄する洗浄工程を有する、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記リンス液の温度が、３０℃〜１００℃である、請求項４に記載の半導体装置の製造方法。
  6. 前記シール組成物付与工程の後であって前記除去工程の前に、２５℃におけるｐＨが６以下であるリンス液で少なくとも前記凹部の側面及び底面を洗浄する洗浄工程を有する、請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記リンス液が、１分子内に、活性種を遮蔽する芳香環構造、脂環構造、マンガン原子、及びケイ素原子からなる群から選ばれる少なくとも１つの部位Ａ、及び、前記ポリマーとの間で加熱により結合を形成するカルボキシル基である部位Ｂの少なくとも一方を有する化合物を含む、請求項６に記載の半導体装置の製造方法。
  8. 請求項１〜請求項７のいずれか１項に記載の半導体装置の製造方法における前記シール組成物付与工程で形成された半導体用シール層の少なくとも一部の除去に用いられ、
    ２５℃におけるｐＨが６以下である、リンス液。
  9. 層間絶縁層を備えた半導体基板の該層間絶縁層の表面に形成された、カチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーに由来する半導体用シール層用のリンス液であって、
    １分子内に、活性種を遮蔽する芳香環構造、脂環構造、マンガン原子、及びケイ素原子からなる群から選ばれる少なくとも１つの部位Ａ、及び、前記ポリマーとの間で加熱により結合を形成するカルボキシル基である部位Ｂの少なくとも一方を有する化合物を含む、リンス液。
  10. 前記化合物が、１分子内に、前記部位Ｂとしてカルボキシル基を２つ以上有し、かつ、１分子内に、隣合う２個の炭素原子のそれぞれにカルボキシル基が結合した構造、及び、３個並ぶ炭素原子のうちの両端の炭素原子のそれぞれにカルボキシル基が結合した構造の少なくとも一方を有する、請求項９に記載のリンス液。
  11. 半導体基板上に、
    凹部が設けられた層間絶縁層と、
    前記凹部に設けられた銅を含む第１配線と、
    少なくとも前記層間絶縁層の前記凹部の側面と前記第１配線との間に存在する、カチオン性官能基を有する重量平均分子量が２０００〜１００００００のポリマーを含む半導体用シール層と、
    上面が前記凹部の底面の少なくとも一部を構成するとともに、該上面で前記第１配線と電気的に接続されている、銅を含む第２配線と、
    を備え、
    前記第１配線と前記第２配線との接続部における前記半導体用シール層の厚さが５ｎｍ以下である、半導体装置。
  12. 前記ポリマーは、カチオン性官能基当量が２７〜４３０である、請求項１１に記載の半導体装置。
  13. 前記ポリマーが、ポリエチレンイミンまたはポリエチレンイミン誘導体である、請求項１１又は請求項１２に記載の半導体装置。
  14. 前記層間絶縁層は、平均細孔半径が０．５ｎｍ〜３．０ｎｍである多孔質層間絶縁層である、請求項１１〜請求項１３のいずれか１項に記載の半導体装置。
  15. 層間絶縁層を備えた半導体基板の該層間絶縁層上に、１級アミノ基及び２級アミノ基から選択された少なくとも１種のカチオン性官能基を有し重量平均分子量が２０００〜１００００００であるポリマーを含有しナトリウム及びカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、層間絶縁層上に半導体用シール層を形成するシール組成物付与工程と、形成された半導体用シール層を請求項９〜１１のいずれか１項に記載のリンス液で洗浄する洗浄工程と、洗浄された半導体用シール層の少なくとも一部に銅を含む第１配線を形成する配線形成工程と、を有する半導体装置の製造方法。
  16. 前記ポリマーは、カチオン性官能基当量が２７〜４３０である、請求項１５に記載の半導体装置の製造方法。
  17. 前記ポリマーが、ポリエチレンイミンまたはポリエチレンイミン誘導体である、請求項１５又は請求項１６に記載の半導体装置の製造方法。
  18. 前記層間絶縁層は、平均細孔半径が０．５ｎｍ〜３．０ｎｍである多孔質層間絶縁層である、請求項１５〜請求項１７のいずれか１項に記載の半導体装置の製造方法。
JP2014525813A 2012-07-17 2013-07-12 半導体装置及びその製造方法並びにリンス液 Active JP5968438B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012158979 2012-07-17
JP2012158979 2012-07-17
JP2013039944 2013-02-28
JP2013039944 2013-02-28
PCT/JP2013/069225 WO2014013956A1 (ja) 2012-07-17 2013-07-12 半導体装置及びその製造方法並びにリンス液

Publications (2)

Publication Number Publication Date
JPWO2014013956A1 JPWO2014013956A1 (ja) 2016-06-30
JP5968438B2 true JP5968438B2 (ja) 2016-08-10

Family

ID=49948785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014525813A Active JP5968438B2 (ja) 2012-07-17 2013-07-12 半導体装置及びその製造方法並びにリンス液

Country Status (10)

Country Link
US (1) US9780008B2 (ja)
EP (1) EP2876675B1 (ja)
JP (1) JP5968438B2 (ja)
KR (1) KR101682836B1 (ja)
CN (1) CN104412376B (ja)
IL (1) IL236569B (ja)
IN (1) IN2015DN00369A (ja)
SG (2) SG11201500194UA (ja)
TW (1) TWI602246B (ja)
WO (1) WO2014013956A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690392B1 (ko) * 2011-12-20 2016-12-27 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
JP6058788B2 (ja) * 2013-03-27 2017-01-11 三井化学株式会社 複合体の製造方法及び組成物
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
CN106537564B (zh) * 2014-08-08 2020-02-21 三井化学株式会社 密封组合物以及半导体装置的制造方法
JP6438747B2 (ja) * 2014-11-27 2018-12-19 三井化学株式会社 複合体の製造方法
WO2016098738A1 (ja) 2014-12-17 2016-06-23 三井化学株式会社 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法
KR101926294B1 (ko) * 2015-03-30 2018-12-06 미쓰이 가가쿠 가부시키가이샤 매입 평탄화막의 제조 방법 및 전자 디바이스의 제조 방법
KR102059759B1 (ko) * 2015-11-16 2019-12-26 미쓰이 가가쿠 가부시키가이샤 반도체용 막 조성물, 반도체용 막 조성물의 제조 방법, 반도체용 부재의 제조 방법, 반도체용 공정재의 제조 방법 및 반도체 장치
US10340182B2 (en) * 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
KR102084164B1 (ko) * 2018-03-06 2020-05-27 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정
US10950510B2 (en) 2018-12-21 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2023131657A (ja) * 2022-03-09 2023-09-22 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933120B1 (ja) 1968-06-21 1974-09-04
DE4026978A1 (de) 1990-08-25 1992-02-27 Bayer Ag Auf traegern angebrachte ein- oder mehrlagige schichtelemente und ihre herstellung
EP0534304A1 (de) 1991-09-21 1993-03-31 Hoechst Aktiengesellschaft Cycloalkylierte Polyethyleniminderivate und ihre Verwendung als Hypolipidämika
TW387936B (en) 1997-08-12 2000-04-21 Kanto Kagaku Washing solution
US6033993A (en) 1997-09-23 2000-03-07 Olin Microelectronic Chemicals, Inc. Process for removing residues from a semiconductor substrate
JP2001213958A (ja) 2000-02-03 2001-08-07 Nippon Shokubai Co Ltd エチレンイミン重合体およびその製造方法
FR2819635B1 (fr) * 2001-01-18 2004-01-23 St Microelectronics Sa Procede de fabrication de reseaux d'interconnexions
JP3648480B2 (ja) 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
TWI273090B (en) 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
US20040266185A1 (en) 2003-06-30 2004-12-30 Texas Instruments Incorporated Method for reducing integrated circuit defects
JP4447433B2 (ja) 2004-01-15 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US20060046044A1 (en) 2004-08-24 2006-03-02 Lee Chung J Porous composite polymer dielectric film
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US20060255315A1 (en) 2004-11-19 2006-11-16 Yellowaga Deborah L Selective removal chemistries for semiconductor applications, methods of production and uses thereof
JP2009512194A (ja) 2005-10-05 2009-03-19 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド ポストエッチング残渣を除去するための酸化性水性洗浄剤
US7338893B2 (en) * 2005-11-23 2008-03-04 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
JP2007161784A (ja) 2005-12-09 2007-06-28 Fujifilm Corp 絶縁膜、化合物、膜形成用組成物及び電子デバイス
JP2008010630A (ja) 2006-06-29 2008-01-17 Sharp Corp 半導体装置およびその製造方法
JP2008047831A (ja) 2006-08-21 2008-02-28 Mitsubishi Gas Chem Co Inc ドライエッチング残渣用洗浄液および洗浄法
US8603588B2 (en) 2008-04-02 2013-12-10 Mitsui Chemicals, Inc. Composition and method for production thereof, porous material and method for production thereof, interlayer insulating film, semiconductor material, semiconductor device, and low-refractive-index surface protection film
JP5310721B2 (ja) 2008-06-18 2013-10-09 富士通株式会社 半導体装置とその製造方法
JP4699565B2 (ja) 2009-05-29 2011-06-15 三井化学株式会社 半導体用シール組成物、半導体装置および半導体装置の製造方法
CN103081076B (zh) 2010-09-10 2015-11-25 三井化学株式会社 半导体装置的制造方法及冲洗液

Also Published As

Publication number Publication date
CN104412376B (zh) 2017-02-08
WO2014013956A1 (ja) 2014-01-23
EP2876675A4 (en) 2016-06-15
JPWO2014013956A1 (ja) 2016-06-30
TW201407684A (zh) 2014-02-16
CN104412376A (zh) 2015-03-11
IL236569A0 (en) 2015-02-26
IN2015DN00369A (ja) 2015-06-12
SG11201500194UA (en) 2015-04-29
EP2876675A1 (en) 2015-05-27
TWI602246B (zh) 2017-10-11
SG10201607504UA (en) 2016-10-28
US20150187670A1 (en) 2015-07-02
US9780008B2 (en) 2017-10-03
EP2876675B1 (en) 2021-02-17
KR101682836B1 (ko) 2016-12-05
IL236569B (en) 2018-08-30
KR20150020668A (ko) 2015-02-26

Similar Documents

Publication Publication Date Title
JP5968438B2 (ja) 半導体装置及びその製造方法並びにリンス液
CN108292604B (zh) 半导体用膜组合物、半导体用膜组合物的制造方法、半导体用构件的制造方法、半导体用加工材料的制造方法以及半导体装置
EP2978011B1 (en) Method for manufacturing complex, and composition
WO2013108791A1 (ja) 半導体用シール組成物、半導体装置及びその製造方法、並びに、ポリマー及びその製造方法
KR101419662B1 (ko) 반도체 장치의 제조 방법 및 린스액
JP6161824B2 (ja) シール組成物、及び半導体装置の製造方法
JP6184613B2 (ja) 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法
JP6438747B2 (ja) 複合体の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160705

R150 Certificate of patent or registration of utility model

Ref document number: 5968438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250