TW201407684A - 半導體裝置及其製造方法及清洗液 - Google Patents

半導體裝置及其製造方法及清洗液 Download PDF

Info

Publication number
TW201407684A
TW201407684A TW102125573A TW102125573A TW201407684A TW 201407684 A TW201407684 A TW 201407684A TW 102125573 A TW102125573 A TW 102125573A TW 102125573 A TW102125573 A TW 102125573A TW 201407684 A TW201407684 A TW 201407684A
Authority
TW
Taiwan
Prior art keywords
semiconductor
wiring
interlayer insulating
insulating layer
sealing layer
Prior art date
Application number
TW102125573A
Other languages
English (en)
Other versions
TWI602246B (zh
Inventor
Shoko Ono
Yasuhisa Kayaba
Hirofumi Tanaka
Kazuo Kohmura
Tsuneji Suzuki
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Publication of TW201407684A publication Critical patent/TW201407684A/zh
Application granted granted Critical
Publication of TWI602246B publication Critical patent/TWI602246B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/02—Polyamines
    • C08G73/0206—Polyalkylene(poly)amines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/02—Polyamines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02093—Cleaning of porous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明中提供一種半導體裝置的製造方法，其包括：於半導體基板上賦予半導體用密封組成物，而至少於凹部的底面及側面形成密封層的步驟，上述半導體基板包括具有凹部的層間絕緣層、以及於凹部的底面的至少一部分露出至少一部分的包含銅的配線，且上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，且Na及K的含量以元素基準計為10質量ppb以下；以及對半導體基板的形成有密封層之側的面於溫度為200℃以上、425℃以下的條件下進行熱處理，將形成於配線的露出面上的密封層的至少一部分去除的步驟。

Description

半導體裝置及其製造方法及清洗液
本發明是有關於一種半導體裝置及其製造方法及清洗液。
於推進微細化的半導體裝置的領域，正對作為半導體的層間絕緣層的具有多孔質結構的低介電常數材料(以下，有時稱為「low-k材料」)進行多種研究。
此種多孔質的層間絕緣層中，若為了進一步降低介電常數而擴大空隙率，則作為配線材料而埋入的銅等金屬成分、或藉由電漿處理的電漿成分(自由基以及離子的至少1種；以下相同)等容易進入半導體層間絕緣層中的細孔中，存在介電常數上升，或產生漏電流的情況。
另外，並非多孔質的層間絕緣層中，亦存在金屬成分或電漿成分等滲透的情況，與多孔質的層間絕緣層同樣，存在介電常數上升，或產生漏電流的情況。
因此，正在研究使用具有陽離子性官能基的聚合物來被覆(密封)層間絕緣層(於層間絕緣層為多孔質層間絕緣層的情 況下，為存在於該多孔質層間絕緣層中的細孔(孔隙))的技術。
例如，作為對多孔質的層間絕緣層的細孔被覆性(密封性)優異的半導體用密封組成物，已知含有具有2個以上陽離子性官能基且重量平均分子量為2000~100000的聚合物的半導體用密封組成物(例如參照國際公開第2010/137711號小冊子)。
另外，已知具有如下構成的半導體基板：包括形成有凹部(溝渠(trench)或者通孔(via))的層間絕緣層、以及於溝渠或者通孔的底面的至少一部分露出其表面的至少一部分的配線。該構成的半導體基板在後述步驟中，於溝渠或者通孔中埋入其他配線等，被埋入至溝渠或者通孔中的配線、與其一部分露出於溝渠或者通孔的底面的配線電性連接(例如參照國際公開第2009/153834號小冊子)。
但，若利用含有含陽離子性官能基的聚合物的半導體用密封層，將半導體基板的凹部的壁面密封，則存在產生以下問題的情況，上述半導體基板包括設置有凹部(溝渠、通孔等)的層間絕緣層、以及於上述凹部的底面的至少一部分露出其表面的至少一部分的包含銅的配線。
即，上述半導體用密封層不僅形成於上述凹部的壁面(側面及底面)中的側面，而且亦形成於底面，即，於底面露出的配線上。若於殘留該配線上的半導體用密封層的狀態下，以後述步驟於凹部形成配線，則於形成於凹部的配線、與其一部分於凹部的 底面露出的配線之間夾入半導體用密封層，存在阻礙該些配線間的電信號(配線間的連接電阻上升)的情況。
另一方面，為了解決該問題，當於凹部形成配線之前，若欲利用清洗液等，將凹部的底面(特別是於該底面露出的配線)上的半導體用密封層去除，則不僅是凹部的底面，甚至凹部的側面的半導體用密封層亦被去除，存在對凹部側面的密封性下降的情況。若於該狀態下在凹部形成配線，則所形成的配線的材料(金屬成分)侵入層間絕緣層中，存在層間絕緣層的絕緣性下降的情況。
由於以上原因而謀求如下技術：當於半導體基板的凹部的至少側面形成半導體用密封層時，於在凹部的底面露出的配線上儘可能不設置半導體用密封層，上述半導體基板包括設置有凹部的層間絕緣層、以及於上述凹部的底面的至少一部分露出其表面的至少一部分的包含銅的配線。
另外，半導體裝置的製造步驟中存在如下情況：於半導體用密封層露出的狀態下，利用電漿來清潔半導體裝置的情況；或利用電漿化學氣相沈積(Chemical Vapor Deposition，CVD)法等，於半導體用密封層上形成層的情況。因此，存在對半導體用密封層要求耐電漿性的情況。
本發明(第一發明~第五發明)是鑒於上述而形成，課題為達成以下目的。
即，第一發明的目的為提供一種半導體裝置的製造方法，其 可抑制於在設置於層間絕緣層上的凹部的底面露出的配線上形成半導體用密封層，並且可於上述凹部的至少側面形成半導體用密封層。
另外，第二發明的目的為提供一種清洗液，其可有效果地去除配線的露出面上的半導體用密封層。
另外，第三發明的目的為提供一種清洗液，其可提高半導體用密封層的耐電漿性。
另外，第四發明的目的為提供一種半導體裝置，其抑制配線材料(例如銅)於層間絕緣層中擴散，且抑制配線間的連接部的連接電阻上升。
另外，第五發明的目的為提供一種半導體裝置，其半導體用密封層的耐電漿性提高。
用以解決上述課題的具體手段如以下所述。
<1>一種半導體裝置的製造方法，其包括：密封組成物賦予步驟，於包括設置有凹部的層間絕緣層、以及包含銅的配線的半導體基板的至少上述凹部的底面及側面賦予半導體用密封組成物，而至少於上述凹部的底面及側面形成半導體用密封層，上述包含銅的配線是於上述凹部的底面的至少一部分露出其表面的至少一部分，上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，且鈉及鉀的含量分別以元素基準計為10質量ppb以下；以及去除步驟，對上述半導體基板的形成有上述半導體用密封層之側的面於溫度為200℃以 上、425℃以下的條件下進行熱處理，將形成於上述配線的露出面上的半導體用密封層的至少一部分去除。
本說明書中，將如上述<1>所述的半導體裝置的製造方法亦稱為「第一發明的半導體裝置的製造方法」。
依據第一發明的半導體裝置的製造方法，不僅可抑制在設置於層間絕緣層上的凹部的底面露出的配線上形成半導體用密封層，而且可於上述凹部的至少側面形成半導體用密封層。
<2>如<1>所述的半導體裝置的製造方法，其中上述聚合物的陽離子性官能基當量為27~430。
<3>如<1>或<2>所述的半導體裝置的製造方法，其中上述聚合物為聚乙烯亞胺或者聚乙烯亞胺衍生物。
<4>如<1>至<3>中任一項所述的半導體裝置的製造方法，其中於上述密封組成物賦予步驟之後且上述去除步驟之前，包括利用15℃~100℃的清洗液而至少對上述凹部的側面及底面進行清洗的清洗步驟。
<5>如<4>所述的半導體裝置的製造方法，其中上述清洗液的溫度為30℃~100℃。
<6>如<1>至<5>中任一項所述的半導體裝置的製造方法，其中於上述密封組成物賦予步驟之後且上述去除步驟之前包括利用25℃下pH值為6以下的清洗液而至少對上述凹部的側面及底面進行清洗的清洗步驟。
<7>如<6>所述的半導體裝置的製造方法，其中上述清洗 液包含1分子內具有遮蔽活性種的部位A、以及在與上述聚合物之間藉由加熱而形成鍵的部位B的至少一者的化合物。
<8>一種清洗液，其用於去除如<1>至<7>中任一項所述的半導體裝置的製造方法中的上述密封組成物賦予步驟中所形成的半導體用密封層的至少一部分，且25℃下的pH值為6以下。
本說明書中，將如上述<8>所述的清洗液亦稱為「第二發明的清洗液」。
依據第二發明的清洗液，可有效果地去除配線的露出面上的半導體用密封層。
第二發明的清洗液是用於將第一發明的半導體用密封層的至少一部分去除的清洗液。
<9>一種清洗液，其為半導體用密封層用的清洗液，該半導體用密封層形成於包括層間絕緣層的半導體基板的該層間絕緣層的表面，且源自具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，並且上述清洗液包含1分子內具有遮蔽活性種的部位A、以及在與上述聚合物之間藉由加熱而形成鍵的部位B的至少一者的化合物。
本說明書中，將如上述<9>所述的清洗液亦稱為「第三發明的清洗液」。
依據第三發明的清洗液，可提高半導體用密封層的耐電漿性。
<10>如<9>所述的清洗液，其中上述化合物具有以 下結構中的至少一者：1分子內具有2個以上的羧基作為上述部位B且1分子內於相鄰的2個碳原子上分別鍵結有羧基的結構、以及於3個排列的碳原子中的兩端的碳原子上分別鍵結有羧基的結構。
<11>如<9>所述的清洗液，其中上述化合物具有上述部位A以及上述部位B，上述部位A為選自由芳香環結構、脂環結構、錳原子、以及矽原子所組成的組群中的至少1種，且上述部位B為羧基。
<12>一種半導體裝置，其於半導體基板上包括：層間絕緣層，其設置有凹部；包含銅的第1配線，其設置於上述凹部；半導體用密封層，其至少存在於上述層間絕緣層的上述凹部的側面與上述第1配線之間，且包含具有陽離子性官能基的重量平均分子量為2000~1000000的聚合物；以及包含銅的第2配線，其上表面構成上述凹部的底面的至少一部分，且在該上表面與上述第1配線電性連接；並且上述第1配線與上述第2配線的連接部的上述半導體用密封層的厚度為5nm以下。
本說明書中，將如上述<12>所述的半導體裝置亦稱為「第四發明的半導體裝置」。
依據第四發明的半導體裝置，抑制配線材料(例如銅)於層間絕緣層中擴散，且抑制配線間的連接部的連接電阻上升。
第四發明的半導體裝置無法利用公知的半導體裝置的製造方法來製造，而是利用第一發明的半導體裝置的製造方法來首次製 造。
<13>一種半導體裝置，其於半導體基板上包括：層間絕緣層；包含銅的第1配線；以及半導體用密封層，其存在於上述層間絕緣層與上述第1配線之間，且包含具有陽離子性官能基的重量平均分子量為2000~1000000的聚合物；並且上述半導體用密封層包含選自由醯亞胺鍵及醯胺鍵所組成的組群中的至少1種，以及選自由芳香環結構、錳原子及矽原子所組成的組群中的至少1種。
本說明書中，將如上述<13>所述的半導體裝置亦稱為「第五發明的半導體裝置」。
依據第五發明的半導體裝置，半導體用密封層的耐電漿性提高。
第五發明的半導體裝置無法利用公知的半導體裝置的製造方法來製作，而是藉由使用第三發明的清洗液來首次製作。
<14>如<12>或<13>所述的半導體裝置，其中上述聚合物的陽離子性官能基當量為27~430。
<15>如<12>至<14>中任一項所述的半導體裝置，其中上述聚合物為聚乙烯亞胺或者聚乙烯亞胺衍生物。
<16>如<12>至<15>中任一項所述的半導體裝置，其中上述層間絕緣層是平均細孔半徑為0.5nm~3.0nm的多孔質層間絕緣層。
依據第一發明，可提供一種半導體裝置的製造方法，其不僅抑制於在設置於層間絕緣層上的凹部的底面露出的配線上形成半導體用密封層，而且可於上述凹部的至少側面形成半導體用密封層。
另外，依據第二發明，可提供一種清洗液，其可有效果地去除配線的露出面上的半導體用密封層。
另外，依據第三發明，可提供一種清洗液，其可提高半導體用密封層的耐電漿性。
另外，依據第四發明，可提供一種半導體裝置，其抑制配線材料(例如銅)於層間絕緣層中擴散，且抑制配線間的連接部的連接電阻上升。
另外，依據第五發明，可提供一種半導體裝置，其半導體用密封層的耐電漿性提高。
10‧‧‧半導體基板
12‧‧‧第2層間絕緣層
14‧‧‧第1層間絕緣層
16‧‧‧凹部
20‧‧‧配線
20a‧‧‧配線20的露出面
30‧‧‧密封層
40‧‧‧第1配線
50‧‧‧第2配線
100、200‧‧‧半導體裝置
圖1是示意性表示第一發明的半導體裝置製造方法的一例中的密封組成物賦予步驟前的半導體基板的剖面的概略剖面圖。
圖2是示意性表示第一發明的半導體裝置製造方法的一例中的密封組成物賦予步驟後的半導體基板的剖面的概略剖面圖。
圖3是示意性表示第一發明的半導體裝置製造方法的一例中的去除步驟後的半導體基板的剖面的概略剖面圖。
圖4是示意性表示第四發明的半導體裝置的一例中的半導體 裝置的剖面的概略剖面圖。
以下，對本發明(第一發明~第五發明)進行詳細說明。
《第一發明的半導體裝置的製造方法》
第一發明的半導體裝置的製造方法(以下亦稱為「第一發明的製造方法」)包括：密封組成物賦予步驟，於包括設置有凹部的層間絕緣層、以及包含銅的配線半導體基板的至少上述凹部的底面及側面賦予半導體用密封組成物，而至少於上述凹部的底面及側面形成半導體用密封層，上述包含銅的配線是於上述凹部的底面的至少一部分露出其表面的至少一部分，上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，且鈉及鉀的含量分別以元素基準計為10質量ppb以下；以及去除步驟，對上述半導體基板的形成有上述半導體用密封層之側的面於溫度為200℃以上、425℃以下的條件下進行熱處理，將形成於上述配線的露出面上的半導體用密封層的至少一部分去除。第一發明的製造方法可視需要而包括其他步驟。
依據第一發明的製造方法，不僅抑制於在設置於層間絕緣層上的凹部的底面露出的配線上形成半導體用密封層，而且可於上述凹部的側面形成半導體用密封層。
獲得上述效果的原因推測如下，但第一發明並不限定於以下原因。
即，第一發明的製造方法中，藉由上述密封組成物賦予 步驟，於層間絕緣層的至少凹部的底面及側面多點吸附具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物的陽離子性官能基，凹部的側面及底面(於層間絕緣層為多孔質層間絕緣層的情況下，是存在於該多孔質層間絕緣層的凹部的側面及底面的細孔(孔隙))是由包含上述聚合物的半導體用密封層(以下亦稱為「密封層」或「聚合物層」)被覆。
該密封層對層間絕緣層表現出優異的密封性。例如，藉由形成於凹部的側面的密封層，而在後述步驟中於上述凹部形成了配線時，配線的成分(金屬成分等)於層間絕緣層中的擴散得到抑制。進而，上述聚合物所形成的密封層為薄層(例如5nm以下)，因此當於凹部設置了配線時，形成於凹部的配線與層間絕緣層的密接性優異，且相對介電常數(relative permittivity)的變化得到抑制。
進而，第一發明的製造方法中，藉由上述去除步驟，上述凹部的底面中，形成於包含銅的配線的露出面上的密封層較形成於上述露出面以外的部分(例如上述凹部的側面)的密封層更優先地(較佳為選擇性地)被去除。其原因並不明確，但推測是由於：藉由上述條件的熱處理，表現出配線中所含的銅的觸媒作用，藉由該觸媒作用，上述配線上的密封層中所含的聚合物分解。
進而，該去除步驟後，亦由於上述露出面以外的部分(例如凹部的側面)的密封層充分殘存，故而由所殘存的密封層來維持對層間絕緣層的優異密封性。
以下，參照圖式來對第一發明的製造方法的一例進行說明，但第一發明並不限定於以下的一例。圖式(圖1~圖4)中，對於第一發明中並非必需的構成(例如蝕刻終止(etching stopper)層等)省略圖示。另外，以下，對同一構件標註同一符號，有時省略重複的說明。
圖1是示意性表示密封組成物賦予步驟前的半導體基板的剖面的概略剖面圖。
如圖1所示，於半導體基板10上設置有第1層間絕緣層14、配置於較第1層間絕緣層14更下層側(靠近半導體基板10之側)的第2層間絕緣層12、及埋入於第2層間絕緣層12中的配線20。配線20至少包含銅。
於第1層間絕緣層14，藉由乾式蝕刻等蝕刻而預先設置凹部16，且於凹部16的底面的至少一部分露出配線20。即，凹部16的底面的至少一部分包含配線20的露出面20a。
但，第一發明中的密封組成物賦予步驟前的半導體基板並不限定於這一例。
例如，於凹部16的側面的至少一部分可設置阻隔層等。
另外，於第1層間絕緣層14與第2層間絕緣層12之間可存在蝕刻終止層等其他層。另外，第1層間絕緣層14與第2層間絕緣層12可成為一體而構成一個層間絕緣層。
另外，圖1所示的凹部16的剖面形狀成為具有2種深度的(階梯狀的)剖面形狀，但第一發明中的凹部的剖面形狀並不限定於 這一例，亦可為僅具有1種深度的(即，深度固定的)剖面形狀，亦可為具有3種以上深度的剖面形狀。另外，於層間絕緣層上，除了上述凹部16以外，亦可設置最深部的深度與上述凹部16不同的其他凹部。
另外，於半導體基板10與配線20及第2層間絕緣層12之間，可視需要設置電晶體等半導體電路等。
圖2是示意性表示密封組成物賦予步驟後的半導體基板的剖面的概略剖面圖。
如圖2所示，密封組成物賦予步驟中，於圖1所示的半導體基板10的設置有第1層間絕緣層14等之側賦予半導體用密封組成物，且至少於凹部16的底面及側面形成密封層30作為半導體用密封層。此時，密封層30亦形成於配線20的露出面20a上。
圖3是示意性表示去除步驟後的半導體基板的剖面的概略剖面圖。
去除步驟中，藉由對圖2所示的密封組成物賦予步驟後的半導體基板的形成有密封層30之側的面於溫度為200℃以上、425℃以下的條件下進行熱處理，而去除配線20的露出面20a上的半導體用密封層。此處，露出面20a上的半導體用密封層不需要全部去除，只要去除至不會使後述步驟中埋入至凹部16中的配線(例如後述圖4中的第1配線40)、與配線20的連接電阻上升的程度即可。
如以上所述，藉由去除步驟，可一邊殘留凹部16的側面的密 封層30，一邊去除配線20上的密封層的至少一部分。
藉此，製造於凹部16的側面的至少側面包括密封層30，並且抑制半導體用密封層形成於配線20上的半導體裝置100。
以上，示出第一發明的製造方法的一例，但第一發明並不限定於這一例。
例如，較佳為如後所述，於密封組成物賦予步驟與去除步驟之間設置清洗步驟，即，利用清洗液，至少對凹部16的側面及底面進行清洗。藉此進一步提高配線上的密封層的去除性。
另外，第一發明的製造方法亦可包括設置於去除步驟之後的於凹部埋入配線的配線形成步驟等其他步驟。
繼而，對第一發明的製造方法的各步驟進行詳細說明。
<密封組成物賦予步驟>
第一發明中的密封組成物賦予步驟為如下步驟：於包括設置有凹部的層間絕緣層、以及包含銅的配線的半導體基板的至少上述凹部的底面及側面賦予半導體用密封組成物，而至少於上述凹部的底面及側面形成半導體用密封層，上述包含銅的配線是於上述凹部的底面的至少一部分露出其表面的至少一部分，上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，並且鈉及鉀的含量分別以元素基準計為10質量ppb以下。
上述半導體基板只要是通常使用的半導體基板，則可無限制地使用，具體而言可使用矽晶圓、或於矽晶圓上形成有電晶 體等電路者。
於該半導體基板上至少設置有：設置有凹部的層間絕緣層、以及包含銅的配線，上述包含銅的配線是於上述凹部的底面的至少一部分露出其表面的至少一部分。
上述層間絕緣層的至少一部分較佳為多孔質層間絕緣層。
該形態下，可藉由上述半導體用密封組成物來被覆多孔質層間絕緣層的細孔，因此更能夠抑制有時會由於金屬成分(銅等)侵入至細孔中而產生的介電常數的上升或漏電流的產生。
進而，上述多孔質層間絕緣層較佳為包含多孔質二氧化矽，且於其表面(較佳為凹部的側面等被賦予半導體用密封組成物的面)具有源自上述多孔質二氧化矽的矽烷醇(silanol)殘基。由於該矽烷醇殘基與上述聚合物中所含的陽離子性官能基相互作用，故由上述聚合物帶來的細孔被覆性進一步提高。
對上述多孔質層間絕緣層的細孔半徑(孔隙半徑)並無特別限定，就更有效果地發揮上述半導體用密封層的密封性效果的觀點而言，上述細孔半徑較佳為0.5nm~3.0nm，更佳為1.0nm~2.0nm。
上述多孔質二氧化矽可無特別限制地使用通常用於半導體裝置的層間絕緣層的多孔質二氧化矽。例如可列舉：使用國際公開第91/11390號小冊子中記載的二氧化矽凝膠及界面活性劑等，利用於密封的耐熱性容器內進行水熱合成的有機化合物與無 機化合物的自組織化(self-organization)而得的具有均勻的中孔洞(mesopore)的氧化物；或由《自然(Nature)雜誌》1996年第379卷(第703頁)或者《超分子科學(Supra molecular Science)》雜誌1998年第5卷(第247頁等)中記載的烷氧基矽烷類的縮合物與界面活性劑所製造的多孔質二氧化矽等。
上述多孔質二氧化矽亦較佳為使用國際公開第2009/123104號小冊子或國際公開第2010/137711號小冊子中記載的多孔質二氧化矽(例如使用包含特定矽氧烷化合物的組成物所形成的多孔質二氧化矽)。
多孔質層間絕緣層例如可藉由將上述多孔質二氧化矽的形成用組成物塗佈於半導體基板上後，適當進行加熱處理等而形成。
設置於上述層間絕緣層上的凹部是藉由蝕刻等而形成於層間絕緣層的凹部(空隙)。上述凹部是為了於後述步驟中，例如埋入配線材料而設置。上述凹部的具體例可列舉：溝渠(trench)、通孔(via)等。
上述凹部的寬度例如可設為10nm~32nm。
此外，所謂凹部的底面，是指凹部的壁面中位於凹部的最深部的面(即，與半導體基板表面的距離最近的面)，且為與半導體基板表面大致平行的面。另外，所謂凹部的側面，是指凹部的壁面中上述底面以外的面。
如後所述，藉由對凹部的底面及側面賦予半導體用密封組成物，當於後述步驟中將配線材料埋入凹部時，可有效地抑制 構成配線材料的成分擴散至上述多孔質層間絕緣層的孔部，故而有用。
於上述層間絕緣層形成凹部的步驟可依據通常使用的半導體裝置的製造製程條件來進行。例如，可藉由在層間絕緣層上形成硬質遮罩(hard mask)及光阻(photo resist)，依照光阻的圖案進行蝕刻，而形成具有所需圖案的凹部。另外，於如上所述，多孔質層間絕緣層包含多孔質二氧化矽的情況下，隨著凹部的形成，多孔質二氧化矽的表面被削減，因此存在上述表面的矽烷醇基的密度增加的傾向。
於上述半導體基板設置有包含銅的配線，且該配線的表面的至少一部分於上述凹部的底面的至少一部分露出。即，凹部的底面的至少一部分成為包含銅的配線的露出面。藉由該露出面，具有該露出面的配線與後述步驟中埋入凹部中的配線電性連接。
第一發明中的包含銅的配線(例如，包含後述第1配線以及第2配線)較佳為包含銅作為主成分。
此處，所謂主成分，是指含有比率(原子%)最高的成分。
上述含有比率較佳為50原子%以上，較佳為80原子%以上，較佳為90原子%以上。
上述配線中可視需要而包含其他元素(例如：Ta、Ti、Mn、Co、W、Ru、N)。
於上述凹部的底面的至少一部分露出其表面的至少一 部分的包含銅的配線(例如後述第2配線)、以及後述步驟中埋入凹部中的配線(例如後述第1配線)均可依據公知的製程條件來形成。例如，於矽晶圓上直接形成銅配線，或者於形成有上述凹部的層間絕緣層上，利用金屬CVD法、濺鍍法或者電鍍法來形成銅配線，藉由化學機械研磨(Chemical Mechanical Polishing，CMP)而使膜平滑化。另外，如有必要，可藉由在該膜的表面形成蓋膜(cap film)，繼而形成硬質遮罩，重複進行層間絕緣層的形成以及配線形成步驟而多層化。
關於上述半導體基板(半導體裝置)的構成，例如亦可參照國際公開第2009/153834號小冊子(特別是段落0040~段落0041、圖2E)中記載的半導體裝置的構成。
(半導體用密封組成物)
上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，並且鈉及鉀的含量分別以元素基準計為10質量ppb以下。
上述聚合物具有陽離子性官能基的至少1種，但可視需要而更具有陰離子性官能基或非離子性官能基。另外，上述聚合物可為包括具有陽離子性官能基的重複單元結構者，另外，亦可為不具有特定的重複單元結構，且具有構成聚合物的單體分歧地進行聚合所形成的無規結構者。第一發明中，就抑制金屬成分的擴散的觀點而言，上述聚合物較佳為不具有特定的重複單元結構，且具有構成聚合物的單體分歧地進行聚合所形成的無規結構 者。
上述陽離子性官能基只要是可帶有正電荷的官能基，則並無特別限制。例如可列舉胺基、四級銨基等。其中，就抑制金屬成分的擴散的觀點而言，較佳為選自一級胺基及二級胺基中的至少1種。
另外，上述非離子性官能基可為氫鍵受基，亦可為氫鍵供予基。例如可列舉：羥基、羰基、醚鍵等。
進而，上述陰離子性官能基只要是可帶有負電荷的官能基，則並無特別限制。例如可列舉：羧酸基、磺酸基、硫酸基等。
上述聚合物可藉由在1分子中具有陽離子性官能基，來抑制金屬成分的擴散。另外，就抑制金屬成分的擴散的觀點而言，較佳為陽離子密度高的聚合物。具體而言，陽離子性官能基當量較佳為27~430，更佳為43~430，特佳為200~400。
進而，於利用公知的方法，例如國際公開第04/026765號小冊子、國際公開第06/025501號小冊子等中記載的方法，對多孔質的層間絕緣層的表面進行疏水化處理的情況下，由於上述表面的極性基的密度減少，故而亦較佳為200~400。
此處，所謂陽離子性官能基當量，是指每個陽離子性官能基的重量平均分子量，是將聚合物的重量平均分子量(Mw)除以相當於1分子的聚合物所包含的陽離子性官能基數(n)而獲得的值(Mw/n)。該陽離子性官能基當量越大，陽離子性官能基的密度越低，另一方面，陽離子性官能基當量越小，陽離子性官能基的密 度越高。
於第一發明中的聚合物包括具有陽離子性官能基的重複單元結構(以下有時稱為「特定單元結構」)的情況下，上述陽離子性官能基在特定單元結構中，可作為主鏈的至少一部分而被包含，亦可作為側鏈的至少一部分而被包含，進而，亦可作為主鏈的至少一部分以及側鏈的至少一部分而被包含。
進而，於上述特定單元結構包含2個以上陽離子性官能基的情況下，2個以上的陽離子性官能基可相同亦可不同。
另外，上述陽離子性官能基較佳為以特定單元結構的主鏈長相對於多孔質層間絕緣層的表面所存在的陽離子性官能基的吸附點(例如矽烷醇殘基)間的平均距離的比(以下有時稱為「陽離子性官能基間的相對距離」)成為0.08~1.2的方式而被包含，更佳為以成為0.08~0.6的方式而被包含。藉由為該態樣，聚合物容易更有效率地多點吸附於多孔質層間絕緣層的表面。
第一發明中，就對層間絕緣層的吸附性的觀點而言，上述特定單元結構的分子量較佳為30~500，更佳為40~200。此外，所謂特定單元結構的分子量，是指構成特定單元結構的單體的分子量。
就對層間絕緣層的吸附性的觀點而言，第一發明中的特定單元結構中，較佳為陽離子性官能基間的相對距離為0.08~1.2且分子量為30~500，更佳為陽離子性官能基間的相對距離為0.08~0.6且分子量為40~200。
第一發明中，包含陽離子性官能基的特定單元結構具體而言可列舉：源自乙烯亞胺的單元結構、源自烯丙胺的單元結構、源自二烯丙基二甲基銨鹽的單元結構、源自乙烯基吡啶的單元結構、源自離胺酸的單元結構、源自甲基乙烯基吡啶的單元結構、源自對乙烯基吡啶的單元結構等。其中，就對層間絕緣層的吸附性的觀點而言，較佳為源自乙烯亞胺的單元結構以及源自烯丙胺的單元結構的至少一者。
另外，上述聚合物可更包括包含非離子性官能基的單元結構以及包含陰離子性官能基的單元結構的至少1種。
上述包含非離子性官能基的單元結構具體而言可列舉：源自乙烯基醇的單元結構、源自環氧烷(alkylene oxide)的單元結構、源自乙烯基吡咯啶酮的單元結構等。
進而，包含陰離子性官能基的單元結構具體而言可列舉：源自苯乙烯磺酸的單元結構、源自乙烯基硫酸的單元結構、源自丙烯酸的單元結構、源自甲基丙烯酸的單元結構、源自順丁烯二酸的單元結構、源自反丁烯二酸的單元結構等。
第一發明中，於上述聚合物包含2種以上特定單元結構的情況下，各個特定單元結構只要所含有的極性基的種類或者數量、分子量等的任一者不同即可。另外，上述2種以上的特定單元結構可作為嵌段共聚物而被包含，亦可作為無規共聚物而被包含。
另外，上述聚合物可更包含上述特定單元結構以外的重 複單元結構(以下有時稱為「第2單元結構」)的至少1種。於上述聚合物包含第2單元結構的情況下，特定單元結構與第2單元結構可作為嵌段共聚物而包含，亦可作為無規共聚物而包含。
上述第2單元結構只要是源自可與構成上述特定單元結構的單體進行聚合的單體的單元結構，則並無特別限制。例如，可列舉源自烯烴的單元結構等。
另外，於第一發明中的聚合物不包括特定的重複單元結構，而是包括構成聚合物的單體分支性地進行聚合而形成的無規結構的情況下，上述陽離子性官能基可作為主鏈的至少一部分而被包含，亦可作為側鏈的至少一部分而被包含，進而，亦可作為主鏈的至少一部分以及側鏈的至少一部分而被包含。
可構成該聚合物的單體例如可列舉乙烯亞胺以及其衍生物。
第一發明中的包含陽離子性官能基的聚合物具體而言可列舉：聚乙烯亞胺(polyethylene imine，PEI)、聚烯丙胺(polyallyl amine，PAA)、聚二烯丙基二甲基銨(polydiallyl dimethyl ammonium，PDDA)、聚乙烯基吡啶(polyvinylpyridine，PVP)、聚離胺酸、聚甲基吡啶基乙烯基(polymethyl pyridyl vinyl，PMPyV)、質子化聚(對吡啶基伸乙烯基)(R-PHPyV)、以及它們的衍生物。其中，較佳為聚乙烯亞胺(PEI)或者其衍生物、聚烯丙胺(PAA)等，更佳為聚乙烯亞胺(PEI)或者其衍生物。
聚乙烯亞胺(PEI)通常可藉由利用通常使用的方法將乙烯亞胺進行聚合來製造。聚合觸媒、聚合條件等亦可自通常用 於乙烯亞胺的聚合者中適當選擇。具體而言，例如可於有效量的酸觸媒，例如鹽酸的存在下，於0℃~200℃下進行反應。進而，亦可以聚乙烯亞胺為基礎，使乙烯亞胺進行加成聚合。另外，第一發明中的聚乙烯亞胺可為乙烯亞胺的均聚物，亦可為可與乙烯亞胺進行共聚合的化合物，例如胺類與乙烯亞胺的共聚物。此種聚乙烯亞胺的製造方法例如可參照日本專利特公昭43-8828號公報、日本專利特公昭49-33120號公報等。
另外，第一發明中的聚乙烯亞胺可為使用由單乙醇胺獲得的粗乙烯亞胺而得者。具體而言，例如可參照日本專利特開2001-2123958號公報等。
以上述方式製造的聚乙烯亞胺具有複雜的骨架，該複雜的骨架不僅包括乙烯亞胺開環而直鏈狀地鍵結的部分結構，而且包括分支狀地鍵結的部分結構、直鏈狀的部分結構彼此交聯連結的部分結構等。藉由使用該結構的具有陽離子性官能基的聚合物，聚合物更有效率地多點吸附。進而利用聚合物間的相互作用，而更有效果地形成被覆層(密封層)。
另外，亦較佳為聚乙烯亞胺衍生物。聚乙烯亞胺衍生物只要是可使用上述聚乙烯亞胺來製造的化合物，則並無特別限制。具體而言可列舉：於聚乙烯亞胺中導入有烷基(較佳為碳數1~10)或芳基的聚乙烯亞胺衍生物、於聚乙烯亞胺中導入有羥基等交聯性基而獲得的聚乙烯亞胺衍生物等。
該些聚乙烯亞胺衍生物可使用聚乙烯亞胺，利用通常進行的 方法來製造。具體而言，例如可依據日本專利特開平6-016809號公報等中記載的方法來製造。
另外，上述聚乙烯亞胺以及其衍生物可為市售者。例如，亦可從由日本觸媒(股)、巴斯夫(BASF)公司等銷售的聚乙烯亞胺以及其衍生物中適當選擇來使用。
第一發明中的上述聚合物的重量平均分子量為2000~1000000，較佳為2000~600000，更佳為2000~300000，尤佳為2000~100000，尤佳為10000~80000，特佳為20000~60000。藉由上述聚合物的重量平均分子量為2000~1000000，而獲得對層間絕緣層的凹部的優異被覆性(密封性)，形成聚合物層(密封層)時的介電常數的下降得到抑制。
例如，若上述聚合物的重量平均分子量大於1000000，則聚合物分子的大小變得大於凹部，聚合物並不進入凹部中，存在對凹部的被覆性下降的情況。
若上述聚合物的重量平均分子量小於2000，則存在上述聚合物的分子並不多點吸附於層間絕緣層上的情況。另外，聚合物分子的大小變得小於層間絕緣層的細孔直徑，樹脂分子進入層間絕緣層的細孔中，存在層間絕緣層的介電常數上升的情況。
此外，第一發明中的重量平均分子量以及分子量分佈是指利用凝膠滲透層析(Gel Permeation Chromatography，GPC)法來測定的聚乙二醇換算的重量平均分子量以及分子量分佈。
具體而言，第一發明中的重量平均分子量以及分子量分佈是 使用乙酸濃度為0.5mol/L、硝酸鈉濃度為0.1mol/L的水溶液作為展開溶劑，且使用分析裝置Shodex GPC-101以及管柱Asahipak GF-7M HQ來測定，將聚乙二醇作為標準品而算出。
另外，上述聚合物還較佳為水溶劑中的臨界微胞濃度為1質量%以上、或實質上不形成微胞結構的聚合物。此處所謂實質上不形成微胞結構，是指於常溫的水溶劑中等通常的條件下不形成微胞，即無法測定臨界微胞濃度的情況。藉由為該聚合物，可形成厚度為分子級別的薄的聚合物層(例如5nm以下)，可有效果地抑制層間絕緣層的介電常數上升。進而，更有效果地提高層間絕緣層與配線材料的密接性。
進而，第一發明中的聚合物較佳為重量平均分子量為2000~600000且陽離子性官能基當量為43~430的聚乙烯亞胺，更佳為重量平均分子量為10000~80000且陽離子性官能基當量為200~400的聚乙烯亞胺。藉由為上述態樣，而更有效果地抑制金屬成分於層間絕緣層中的擴散，層間絕緣層與配線材料的密接性進一步提高。
對於上述半導體用密封組成物中的上述聚合物的含量並無特別限制，例如可設為0.01質量%~1.0質量%，較佳為0.02質量%~0.3質量%。另外，亦可基於使用上述半導體用密封組成物而形成聚合物層的面的面積以及細孔密度，來調整上述組成物中的上述聚合物的含量。
上述半導體用密封組成物的鈉及鉀的含量分別以元素 基準計為10ppb以下。所謂10ppb以下，是指並不積極地包含鈉及鉀。若鈉或者鉀的含量分別以元素基準計為超過10ppb，則存在產生漏電流的情況。
上述半導體用密封組成物除了包含上述聚合物以外，可視需要而包含溶劑，至少於密封組成物賦予步驟中包含溶劑。上述溶劑只要是上述聚合物均勻溶解而且難以形成微胞的溶劑，則並無特別限定。例如可列舉：水(較佳為超純水)、水溶性有機溶劑(例如醇類等)等。第一發明中，就微胞形成性的觀點而言，較佳為使用水、或者水與水溶性有機溶劑的混合物來作為溶劑。
另外，上述溶劑的沸點並無特別限制，較佳為210℃以下，尤佳為160℃以下。藉由溶劑的沸點為上述範圍，例如於密封組成物賦予步驟之後設置清洗步驟或乾燥步驟的情況下，對層間絕緣層的絕緣性並無大的損害，另外，可於不會自上述層間絕緣層上剝離上述密封組成物的低溫下去除上述溶劑，而形成半導體用密封層。此外，形成該些半導體用密封層的情況亦稱為半導體用密封組成物。
進而，上述半導體用密封組成物可於不損及第一發明的效果的範圍內，視需要而更包含銫離子等陽離子。藉由包含銫等陽離子，半導體用密封組成物中的樹脂容易更均勻地於層間絕緣層的表面擴散。
進而，上述半導體用密封組成物較佳為不添加使層間絕緣層腐蝕或溶解的化合物。具體而言，例如尤其於層間絕緣層的 主材料為二氧化矽等無機化合物的情況下，若氟化合物等包含於第一發明中的組成物中，則上述層間絕緣層溶解而損及絕緣性，存在相對介電常數增加的情況。
上述半導體用密封組成物較佳為僅包含具有210℃以下、較佳為160℃以下的沸點的化合物，或即便熱處理至250℃亦不具有分解性的化合物。
此外，上述所謂「即便熱處理至250℃亦不具有分解性的化合物」，是指相對於在25℃下測定的質量，於250℃、氮氣下保持1小時後的質量的變化小於50%的化合物。
對上述半導體用密封組成物的pH值並無特別限制，就聚合物對層間絕緣層的吸附性的觀點而言，pH值較佳為層間絕緣層的等電點(isoelectric point)以上。另外，於上述聚合物具有陽離子性官能基作為極性基的情況下，上述半導體用密封組成物的pH值較佳為上述陽離子性官能基為陽離子的狀態的pH值的範圍。藉由上述半導體用密封組成物為上述pH值，則利用層間絕緣層與聚合物的靜電相互作用，上述聚合物更有效率地吸附於層間絕緣層的表面。
上述層間絕緣層的等電點為構成層間絕緣層的化合物所表示的等電點，例如，於構成層間絕緣層的化合物為多孔質二氧化矽的情況下，等電點成為pH值2附近(25℃)。
另外，所謂上述陽離子性官能基為陽離子的狀態的pH值的範圍，是指半導體用密封組成物的pH值為包含陽離子性官能基的樹 脂的pKb以下。例如，於包含陽離子性官能基的樹脂為聚烯丙胺的情況下，pKb為8~9，於為聚乙烯亞胺的情況下，pKb為7~11。
即，第一發明中半導體用密封組成物的pH值可根據構成層間絕緣層的化合物種類、及樹脂的種類來適當選擇，例如，pH值較佳為2~11，pH值更佳為7~11。此外，pH值(25℃)是使用通常使用的pH值測定裝置來測定。
上述半導體用密封組成物例如亦適宜使用國際公開第2010/137711號小冊子或國際公開第2012/033172號小冊子中記載的半導體用密封組成物。
(半導體用密封組成物的賦予方法)
上述密封組成物賦予步驟中，賦予上述半導體用密封組成物的方法並無特別限制，可使用通常使用的方法。
例如可使用如下方法：藉由浸漬法(例如參照：美國專利第5208111號說明書)、噴射法(例如參照：施萊諾夫(Schlenoff)等人，《朗繆爾(Langmuir)》16(26),9968,2000；或伊斯基耶多(Izuquierdo)等人，《朗繆爾(Langmuir)》21(16),7558,2005)、以及旋轉塗佈法(例如參照：李(Lee)等人，《朗繆爾(Langmuir)》19(18),7592,2003；或《聚合物科學雜誌B輯：聚合物物理學(J.Polymer Science,part B,polymer physics)》第42卷第3654頁2004年)等，於上述層間絕緣層的至少凹部的底面及側面接觸半導體用密封組成物。
利用上述旋轉塗佈法的半導體用密封組成物的賦予方法並無特別限定，例如可使用如下方法：一邊利用旋轉塗佈機使形成有層間絕緣層的基板旋轉，一邊於該層間絕緣層上滴加半導體用密封組成物，繼而滴加水等清洗液來進行清洗處理，接著提高基板的轉速而使其乾燥。此時，亦可將半導體用密封組成物的滴加以及水的滴加重複多次後，使其乾燥。另外，亦可滴加半導體用密封組成物後，提高轉速而使其乾燥，乾燥後暫時轉移至加熱板等加熱處理器中來進行加熱處理，加熱處理後再次返回至旋轉塗佈機中，進行清洗處理以及乾燥(亦可將以上操作重複多次)。
利用上述旋轉塗佈法的半導體用密封組成物的賦予方法中，對於基板的轉速、半導體用密封組成物的滴加量以及滴加時間、乾燥時的基板的轉速、清洗液的滴加量以及滴加時間等諸多條件並無特別限制，可考慮到所形成的聚合物層(密封層)的厚度等來適當調整。
上述密封組成物賦予步驟中，藉由在上述半導體基板的至少上述凹部的底面及側面賦予上述半導體用密封組成物，(進而視需要藉由適當利用通常使用的方法來進行乾燥，)至少於上述凹部的底面及側面形成密封層。另外，亦可於賦予半導體用密封組成物後，進行交聯而使聚合物聚合。
上述半導體用密封層的厚度並無特別限制，例如為0.3nm~5nm，較佳為0.5nm~2nm。
此外，於層間絕緣層為多孔質的層間絕緣層的情況下，上述 密封層不但包括僅包含上述聚合物的層的形態，亦包括形成聚合物滲入多孔質層間絕緣層的細孔中的構成的層(所謂滲入層)的形態。
進而，上述密封組成物賦予步驟中使用的半導體用密封組成物中所含的上述聚合物的濃度較佳為小於上述聚合物的臨界微胞濃度。藉此，可以薄層狀(例如為5nm以下，較佳為2nm以下)地將上述聚合物賦予至層間絕緣層上，可抑制介電常數上升。
<去除步驟>
第一發明中的去除步驟是於已述的半導體用密封組成物賦予步驟之後設置的步驟，是對上述半導體基板的形成有上述半導體用密封層之側的面於溫度為200℃以上、425℃以下的條件下進行熱處理，而將形成於上述配線的露出面上的半導體用密封層的至少一部分去除的步驟。
本步驟中，藉由上述條件的熱處理，形成於包含銅的配線的露出面上的密封層較形成於上述露出面以外的部分(例如，上述凹部的側面)的密封層而言更優先地(較佳為對形成於上述露出面以外的部分的密封層選擇性地)被去除。
此處，溫度為上述半導體基板的形成有上述半導體用密封層之側的面的溫度。
若上述溫度小於200℃，則將配線的露出面上的密封層去除的效果變得不充分。
另外，若上述溫度超過425℃，則變得容易產生銅的遷移。
上述溫度較佳為250℃以上、400℃以下，更佳為300℃以上、400℃以下。
另外，對進行上述熱處理的壓力(上述熱處理時，半導體用密封層所曝露的氣體環境的壓力)並無特別限制，較佳為絕對壓超過17Pa且為大氣壓以下。
若上述絕對壓超過17Pa，則將配線的露出面上的密封層去除時的去除速度進一步提高。
若上述絕對壓為大氣壓以下，則更容易調整將配線的露出面上的密封層去除時的去除速度。
上述絕對壓更佳為1000Pa以上、大氣壓以下，尤佳為5000Pa以上、大氣壓以下，特佳為10000Pa以上、大氣壓以下。
本步驟中的加熱(熱處理)可藉由使用爐或加熱板的通常方法來進行。爐例如可使用阿佩克斯(APEX)公司製造的SPX-1120、或光洋熱力系統(Koyo Thermo Systems)(股)製造的VF-1000LP。
另外，本步驟中的加熱(熱處理)可於大氣環境下進行，但就抑制作為配線材料的銅的氧化的觀點等而言，更佳為於惰性氣體(氮氣、氬氣、氦氣等)環境下進行，特佳為於氮氣環境下進行。
對加熱(熱處理)的時間並無特別限制，例如為1小時以下，較佳為30分鐘以下，更佳為10分鐘以下，特佳為5分鐘 以下。對加熱(熱處理)的時間的下限並無特別限制，例如可設為0.1分鐘。
若加熱(熱處理)的時間為1小時以下，則更高地維持利用密封層的對層間絕緣層的密封性。
<清洗步驟>
第一發明的半導體裝置的製造方法較佳為於上述密封組成物賦予步驟之後且上述去除步驟之前包括清洗步驟，即，利用清洗液，至少對上述凹部的側面及底面進行清洗。
藉由包括該清洗步驟，上述配線的露出面上的密封層的去除性進一步提高。
上述清洗液並無特別限制，就清洗效率提高的觀點而言，較佳為包含極性高的溶劑。
上述半導體用密封組成物(以下亦稱為「密封組成物」)包含具有陽離子性官能基的聚合物，極性高，因此容易溶解於極性高的溶劑中。因此，藉由使用包含極性高的溶劑的清洗液，配線的露出面上的密封層的去除性進一步提高。
具體而言，上述清洗液較佳為包含水、甲醇、乙醇、丙醇、丙醇、丙二醇單甲醚乙酸醚等極性溶劑者。
另外，此種極性溶劑對層間絕緣層與半導體用密封組成物的相互作用並無大的損害。因此，就即便利用包含該極性溶劑的清洗液進行清洗，層間絕緣層上的密封層(有效地發揮功能的密封層)亦難以被去除的方面而言較佳。
上述清洗液可僅包含1種極性溶劑，亦可包含2種以上。
本步驟中的清洗液的溫度較佳為15℃~100℃，更佳為30℃~100℃，尤佳為40℃~100℃，特佳為50℃~100℃。
若上述清洗液的溫度為15℃以上(更佳為30℃以上)，則配線的露出面上的密封層的去除性進一步提高。
若上述清洗液的溫度為100℃以下，則更能夠抑制清洗液的蒸發。
另外，本步驟中的清洗可一邊對清洗液施加超音波一邊進行。
另外，就抑制包含銅的配線材料的氧化的觀點而言，上述清洗液較佳為包含還原劑或具有還原作用的化合物。還原劑或具有還原作用的化合物例如可列舉福爾馬林(formalin)。
另外，就防止密封組成物的聚合物中的碳碳鍵等的裂解，抑制設置於層間絕緣層的表面的密封層(有效地發揮功能的密封層)的剝離的觀點而言，上述清洗液的氧化性化合物(例如：過氧化氫、硝酸)的含量較佳為10質量%以下，尤佳為不含氧化性化合物。
另外，上述清洗液的離子強度較佳為0.003以上，較佳為0.01以上。
若離子強度為0.003以上，則更容易使上述密封層(上述聚合物)溶解，另一方面，就不會對層間絕緣層與密封層的相互作用造成大的損害的方面而言較佳。
另外，對離子強度的上限並無特別限定，只要是離子性化合物可溶解的濃度的離子強度即可。
此外，上述離子強度是由下述式所表示。
離子強度=1/2×Σ(c×Z2)
(c表示清洗液中所含的離子性化合物的莫耳濃度，Z表示清洗液中所含的離子性化合物的離子價(ionic valence))
另外，為了調整離子強度，亦可視需要添加後述的酸、或有機鹼(氨、吡啶、乙胺等)等離子性化合物。
進而，亦可添加在將銅剝離後捕捉銅離子的聚合物(例如聚乙烯亞胺)。
另外，上述清洗液亦較佳為25℃下的pH值為6以下(較佳為5以下)的清洗液。藉由使用該清洗液，配線的露出面上的密封層的去除性進一步提高。進而，可使形成於配線的露出面的氧化銅溶解、去除。
另外，對該情況下的清洗液的pH值的下限並無特別限定，pH值較佳為1以上，更佳為2以上。
若pH值為1以上，則更能夠降低層間絕緣層的溶解，因此可更適宜維持設置於層間絕緣層的表面的密封層。
就更有效果地兼顧配線的露出面上的密封層的去除性、與設置於層間絕緣層的表面的密封層的維持的觀點而言，上述清洗液 的pH值較佳為1~6，更佳為2~5，特佳為2~4。
另外，上述清洗液(特別是25℃下的pH值為6以下的清洗液)亦較佳為包含至少1種酸。
上述酸並無特別限定，較佳為難以污染或破壞層間絕緣層者，且難以殘留於半導體基板上者。
具體而言，上述酸可列舉：甲酸、乙酸等單羧酸；乙二酸、丙二酸、丁二酸、戊二酸、己二酸、庚二酸、順丁烯二酸、反丁烯二酸、鄰苯二甲酸等二羧酸；偏苯三甲酸、1,2,3-丙三甲酸(tricarballylic acid)等三羧酸；羥基丁酸、乳酸、水楊酸等氧單羧酸；蘋果酸、酒石酸等氧二羧酸；檸檬酸等氧三羧酸；天冬胺酸(aspartic acid)、麩胺酸(glutamic acid)等胺基羧酸；對甲苯磺酸、甲磺酸等有機酸；鹽酸、硝酸、磷酸等無機酸。
另外，上述酸亦可列舉後述特定化合物中作為酸的特定化合物。
另外，半導體裝置的製造步驟中存在如下情況：於密封層露出的狀態下利用電漿來清潔半導體裝置，或利用電漿CVD法等而於密封層上形成層。
因此，存在對密封層要求耐電漿性的情況。
就提高密封層的耐電漿性的觀點來看，上述清洗液較佳為含有至少1種如下化合物(以下亦稱為「特定化合物」)，該化合物於1分子內具有遮蔽活性種(例如：自由基、離子、電子等電漿活性種)的部位A、以及在與具有陽離子性官能基且重量平均分 子量為2000~1000000的聚合物(用以形成上述半導體用密封層的聚合物)之間藉由加熱而形成鍵的部位B(較佳為官能基；以下相同)的至少一者(較佳為兩者)。
以下，有時將含有特定化合物的清洗液稱為「第三發明的清洗液」。第三發明的清洗液適合作為用於提高密封層的耐電漿性的清洗液。
特定化合物較佳為酸。
於第三發明的清洗液包含作為特定化合物的酸的情況下，可期待密封層的耐電漿性提高的效果，並且可期待上述將配線的露出面上的密封層去除時的去除性提高的效果。
另外，第三發明的清洗液可分別含有不為酸的特定化合物、及酸。
另外，就更有效果地發揮上述去除性提高的效果的觀點而言，第三發明的清洗液的25℃下的pH值較佳為6以下。
部位A並無特別限定，例如較佳為具有共軛系的官能基、脂環結構、金屬原子，具體而言可列舉芳香環結構、脂環結構、錳原子、矽原子等。
特定化合物的形態較佳為於一分子內具有選自由苯環、聯苯骨架、萘骨架、二苯基酮骨架、二苯基醚骨架、以及雙環骨架所組成的組群中的至少1種作為部位A。
雙環骨架可為飽和的雙環骨架，亦可為不飽和的雙環骨架。
另外，具有錳原子作為部位A的特定化合物可列舉雙乙 酸錳(II)。
另外，具有矽原子作為部位A的特定化合物可列舉：烷氧基矽烷化合物(例如：雙三乙氧基甲矽烷基乙烷、二甲基二乙氧基矽烷等)、二甲矽烷基化合物(例如：六甲基二矽氧烷等)等。烷氧基矽烷化合物以及二甲矽烷基化合物亦可使用國際公開第2009/123104號小冊子或國際公開第2010/137711號小冊子中記載的烷氧基矽烷化合物以及二甲矽烷基化合物。
上述部位B可列舉羧基。例如，於密封層含有包含一級胺基以及二級胺基(亞胺基)的至少一者的聚合物(例如聚乙烯亞胺)的情況下，羧基與該聚合物中的一級胺基以及二級胺基(亞胺基)的至少一者反應而形成醯胺鍵或醯亞胺鍵。
藉此，密封層的耐電漿性進一步提高。
特定化合物中，上述部位B於1分子內的數量較佳為1個以上，更佳為2個以上，尤佳為3個以上，特佳為4個以上。
對該數量的上限並無特別限制，該數量例如可設為6個以下。
繼而，例示就提高密封層的耐電漿性的觀點而言的較佳特定化合物。
作為酸的特定化合物具體而言可列舉上述單羧酸、二羧酸、三羧酸、氧單羧酸、氧二羧酸、氧三羧酸、胺基羧酸、有機酸。
作為酸的特定化合物尤佳為：萘四羧酸(例如：萘-2,3,6,7-四羧酸、萘-1,4,5,8-四羧酸)、聯苯四羧酸(例如：3,3',4,4'-聯苯四羧酸)、二苯基酮四羧酸(例如：3,3',4,4'-二苯基酮四羧酸)、苯六 羧酸、均苯四甲酸、偏苯三甲酸(即，1,2,4-苯三羧酸)、二苯基醚四羧酸(3,3',4,4'-二苯基醚四羧酸)、伸苯基二乙酸(例如：間伸苯基二乙酸、鄰伸苯基二乙酸)、雙環[2.2.2]辛-7-烯-2,3,5,6-四羧酸、伸乙基二胺四乙酸、檸檬酸、內消旋-丁烷-1,2,3,4-四羧酸、聚丙烯酸等多元羧酸、巴比妥酸(barbituric acid)。
聚丙烯酸的重量平均分子量較佳為1000~800000，更佳為1000~600000，尤佳為1000~200000，尤佳為5000~80000，尤佳為10000~50000，特佳為20000~30000。聚丙烯酸的重量平均分子量是以與密封層中所含的聚合物的重量平均分子量相同的方式進行測定。
另外，不為酸的特定化合物可列舉：鄰苯二甲醛、對苯二甲醛、雙乙酸錳(II)、苯并三唑。
上述中，較佳為作為酸的特定化合物，其中更佳為多元羧酸，特佳為萘四羧酸、聯苯四羧酸、二苯基酮四羧酸、苯六羧酸、均苯四甲酸。
另外，特定化合物亦較佳為具有以下結構的化合物：1分子內具有2個以上的羧基作為上述部位B且相鄰的2個碳原子上分別鍵結有羧基的結構、或者3個排列的碳原子中的兩端的碳原子上分別鍵結有羧基的結構。
藉此，尤其於密封層含有包含一級胺基以及二級胺基(亞胺基)的至少一者的聚合物(例如聚乙烯亞胺)的情況下，藉由特定化合物中的羧基與上述聚合物中的一級胺基以及二級胺基(亞 胺基)的至少一者的反應，而更有效果地形成醯亞胺鍵。其結果為，密封層的耐電漿性進一步提高。
該情況下的特定化合物可具有上述部位A，亦可不具有上述部位A。
此處，相鄰的2個碳原子上分別鍵結有羧基的結構例如可列舉：檸檬酸的結構、或於苯環的鄰位鍵結有羧基的結構、於萘環的2位以及3位(或者6位以及7位)鍵結有羧基的結構等。
另外，3個排列的碳原子中的兩端的碳原子上分別鍵結有羧基的結構例如可列舉於萘環的1位以及8位(或者4位以及5位)鍵結有羧基的結構等
該情況下的特定化合物特佳為：3,3',4,4'-二苯基醚四羧酸、3,3',4,4'-聯苯四羧酸、3,3',4,4'-二苯基酮四羧酸、萘-2,3,6,7-四羧酸、萘-1,4,5,8-四羧酸、苯六羧酸、均苯四甲酸、偏苯三甲酸、雙環[2.2.2]辛-7-烯-2,3,5,6-四羧酸、內消旋-丁烷-1,2,3,4-四羧酸、檸檬酸。
特定化合物具有上述部位A以及上述部位B這兩者，亦較佳為上述部位A為選自由芳香環結構、脂環結構、錳原子、以及矽原子所組成的組群中的至少1種，且上述部位B為羧基。
該情況下的特定化合物特佳為：3,3',4,4'-二苯基醚四羧酸、3,3',4,4'-聯苯四羧酸、3,3',4,4'-二苯基酮四羧酸、萘-2,3,6,7-四羧酸、萘-1,4,5,8-四羧酸、苯六羧酸、均苯四甲酸、偏苯三甲酸、雙環[2.2.2]辛-7-烯-2,3,5,6-四羧酸、間伸苯基二乙酸。
就對密封層賦予耐電漿性的觀點而言，上述第三發明的清洗液亦可對設置於凹部以外的部分的密封層、或設置於包含銅的配線不露出的半導體基板上的密封層來使用。
此外，上述電漿例如可列舉由氫氣、氦氣、氬氣、氮氣、氨氣等生成的電漿。對產生上述電漿的條件並無特別限定，較佳為不會將堆積於上述凹部的至少側面的對密封功能的幫助大的聚合物層(密封層)過度去除的程度的條件。此種條件的例子例如可例示如下條件：總壓為20mTorr~200mTorr，氣體流量為20sccm~100sccm，陰極電極直徑為5cm~15cm，放電電力為20W~200W，處理時間(放電時間)為10秒~60秒。
上述清洗液(包含第三發明的清洗液；以下相同)中所含的上述溶劑、酸、還原劑、離子性化合物、特定化合物等的量並無特別限制，例如可以上述清洗液的pH值與離子強度成為上述較佳範圍的方式適當調整。
另外，上述清洗液例如可藉由將上述溶劑、酸、還原劑、離子性化合物、特定化合物等混合來製備，為了防止對半導體電路的污染，較佳為於無塵室(clean room)等潔淨的環境下製作，或於製作清洗液後藉由純化或過濾等而去除對半導體電路的污染成分。
藉由與上述去除步驟組合，本步驟中，可利用上述清洗液，一邊維持將層間絕緣層密封的有效密封層，一邊將形成於配線上的多餘密封層迅速去除清洗(清洗)。進而，如上所述，亦可 去除配線材料的氧化物，藉此可抑制配線材料與低介電常數材料或配線材料彼此的剝離。
另外，本步驟中的清洗亦較佳為於非氧化性氣體環境下進行。藉由於非氧化性氣體環境下進行清洗，利用清洗液將清洗之前存在的配線表面的氧化銅去除後，進而，配線表面的銅被氧化而成為氧化銅，再利用清洗液將該氧化銅溶解(去除)，重複進行上述操作，藉此可防止銅配線被過度去除。為了設為非氧化性氣體環境下，例如只要使用還原環境氣體即可。
本步驟中的清洗可利用通常使用的方法來進行，對其方法並無特別限制。
清洗時間並無特別限定，例如可設為0.1分鐘~60分鐘，尤佳為0.1分鐘~10分鐘。
<其他步驟>
第一發明的半導體裝置的製造方法可視需要而更包括配線形成步驟或阻隔層形成步驟等通常進行的步驟作為其他步驟。
配線形成步驟例如可列舉於已述的去除步驟之後在凹部形成配線的步驟。
配線形成步驟可依據公知的製程條件來進行。例如，利用金屬CVD法、濺鍍法或者電鍍法來形成銅配線，然後利用CMP使膜平滑化。繼而於該膜的表面形成間隙膜。進而視需要形成硬質遮罩，可藉由重複進行上述步驟而多層化。
進而，第一發明的半導體裝置的製造方法可於配線形成 步驟前進而設置阻隔層(銅阻隔層)形成步驟。藉由形成阻隔層，可更有效果地抑制金屬成分於層間絕緣層中的擴散。
上述阻隔層形成步驟可依據通常使用的製程條件來進行，例如可於已述的去除步驟之後(於去除步驟之後具有已述的清洗步驟的情況下為該清洗步驟之後)，例如利用氣相生長法(CVD)來形成包含鈦化合物(氮化鈦等)、鉭化合物(氮化鉭等)、釕化合物、錳化合物、鈷化合物(CoW等)、鎢化合物等的阻隔層。
進而，第一發明的半導體裝置的製造方法可於上述清洗步驟之後(上述去除步驟之前或後)，包括將殘留於半導體基板上的上述清洗液進一步進行清洗的後清洗步驟。後清洗步驟可利用通常使用的方法來進行，並無特別限定，具體而言，可利用如日本專利特開2008-47831號公報中記載的後清洗方法來清洗。另外，後清洗步驟中使用的清洗液(以下稱為後清洗液)只要是可藉由溶解或分解而將上述清洗液去除者，則並無特別限定，具體而言，可使用如醇之類具有極性的有機溶劑或水、上述具有極性的有機溶劑與水的混合物、具有分解性的硝酸、硫酸等酸或包含臭氧的溶劑。
繼而，對上述第三發明的清洗液的用途進一步進行說明。
第三發明的清洗液適宜作為用於提高半導體用密封層的耐電漿性的清洗液。
例如，第三發明的清洗液適合作為於第一發明的半導體裝置 的製造方法包括上述清洗步驟的情況下的該清洗步驟中使用的清洗液。
但是，除了第一發明的半導體裝置的製造方法以外，第三發明的清洗液一般亦可用於使在包括層間絕緣層的半導體裝置的該層間絕緣層的表面所形成的半導體用密封層的耐電漿性提高的用途。
例如，第三發明的清洗液亦適宜作為使在包括層間絕緣層的半導體基板的該層間絕緣層的表面所形成的半導體用密封層的耐電漿性提高的清洗液，上述半導體用密封層源自具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，更具體而言，亦適宜作為以下包括電漿步驟的半導體裝置製造方法的清洗步驟中使用的清洗液。
即，包括電漿步驟的半導體裝置的製造方法為包括以下步驟的製造方法：密封組成物賦予步驟，於包括(亦可設置凹部的)層間絕緣層的半導體基板的該層間絕緣層的表面，賦予半導體用密封組成物，而於上述層間絕緣層的表面形成半導體用密封層，上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，且鈉及鉀的含量分別以元素基準計為10質量ppb以下；清洗步驟，利用清洗液將所形成的半導體用密封層進行清洗的清洗步驟；以及電漿步驟，將上述清洗步驟後的上述半導體基板的形成有上述半導體用密封層之側的面曝露於電漿中。
該製造方法中，於層間絕緣層設置有凹部的情況下，半導體用密封層可設置於層間絕緣層的凹部的壁面、以及層間絕緣層的凹部以外的部分(平坦的部分)的至少一者上。
此處，於半導體用密封層設置於層間絕緣層的凹部的壁面以及凹部以外的部分(平坦的部分)的情況下，清洗步驟的操作以及電漿步驟的操作可對設置於凹部的壁面的密封層來實施，亦可對設置於凹部以外的部分(平坦的部分)的半導體用密封層來實施。
另外，該製造方法中，被賦予半導體用密封組成物的半導體基板上亦可設置包含銅的配線或半導體電路(電晶體)等。
上述電漿步驟中的電漿例如可列舉由氫氣、氦氣、氮氣、氨氣等生成的電漿。上述電漿步驟的具體形態可列舉：電漿清潔步驟，利用電漿將形成有上述半導體用密封層的半導體基板進行清潔；或電漿CVD步驟，利用電漿CVD法，於形成有上述半導體用密封層的半導體基板上形成層。
曝露於上述電漿中的條件並無特別限定，較佳為設為不會將堆積於上述凹部的至少側面的對密封功能的幫助大的聚合物層(密封層)過度去除的程度的條件。此種條件的例子例如可例示如下條件：總壓為20mTorr~200mTorr、氣體流量為20sccm~100sccm、陰極電極直徑為5cm~15cm、放電電力為20W~200W、處理時間(放電時間)為10秒~60秒。
包括上述電漿步驟的半導體裝置的製造方法中，密封組成物 賦予步驟以及清洗步驟的較佳範圍與第一發明的半導體裝置製造方法中的密封組成物賦予步驟以及清洗步驟的較佳範圍相同。
包括上述電漿步驟的半導體裝置的製造方法亦可於密封組成物賦予步驟與清洗步驟之間設置上述去除步驟。
此外，包括上述電漿步驟的半導體裝置的製造方法中，於清洗步驟與電漿步驟之間設置有上述去除步驟的形態包含於第一發明的半導體裝置製造方法的範圍中。
包括上述電漿步驟的半導體裝置製造方法的較佳形態並未於清洗步驟與電漿步驟之間設置上述去除步驟，並且並不限定於在層間絕緣膜上設置凹部的形態(例如，於層間絕緣層的凹部的底面露出包含銅的配線的形態)，除此以外，與第一發明的半導體裝置製造方法的較佳形態相同。
包括電漿步驟的半導體裝置製造方法的更具體形態例如可列舉包括以下步驟的形態：密封組成物賦予步驟，於半導體基板的至少凹部的底面及側面賦予半導體用密封組成物，而至少於上述凹部的底面及側面形成半導體用密封層，上述半導體基板包括設置有凹部的層間絕緣層、以及於上述凹部的底面的至少一部分露出其表面的至少一部分的包含銅的配線，並且上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，且鈉及鉀的含量分別以元素基準計為10質量ppb以下；清洗步驟，利用清洗液對所形成的半導體用密封層進行清洗；以及電漿步驟，將上述清洗步驟後的上述半導體基板的形 成有上述半導體用密封層之側的面曝露於電漿中。
《清洗液》
<第二發明的清洗液>
第二發明的清洗液為用於將已述第一發明的半導體裝置製造方法中的上述密封組成物賦予步驟中所形成的半導體用密封層的至少一部分去除，且25℃下的pH值為6以下的清洗液。
依據第二發明的清洗液，可有效果地去除配線的露出面上的半導體用密封層。
第二發明的清洗液較佳為於上述密封組成物賦予步驟之後且上述去除步驟之前，用作利用清洗液至少對上述凹部的側面及底面進行清洗的清洗步驟中的該清洗液者。
第二發明的清洗液的特佳形態如已述第一發明中的清洗步驟的項中所說明。
第二發明的清洗液的溶劑較佳為上述極性溶劑。
<第三發明的清洗液>
第三發明的清洗液如上所述為包含至少1種上述特定化合物的清洗液。
依據第三發明的清洗液，可提高半導體用密封層的耐電漿性。
另外，藉由將第三發明的清洗液的25℃下的pH值設為6以下，可以與第二發明的清洗液相同的方式，有效果地去除上述配線的露出面上的半導體用密封層。
第三發明的清洗液較佳為半導體用密封層用的清洗 液，該半導體用密封層用形成於包括層間絕緣層的半導體基板的該層間絕緣層的表面，且並且源自具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物。
第三發明的清洗液的更佳範圍如已述第一發明中的清洗步驟的項中所說明。
第三發明的清洗液的溶劑較佳為上述極性溶劑。
《半導體裝置》
<第四發明的半導體裝置>
第四發明的半導體裝置於半導體基板上包括：層間絕緣層；包含銅的第1配線；半導體用密封層，其存在於上述層間絕緣層與上述第1配線之間，且包含具有陽離子性官能基的重量平均分子量為2000~1000000的聚合物；以及包含銅的第2配線，其與上述第1配線電性連接；並且上述第1配線與上述第2配線的連接部的上述半導體用密封層的厚度為5nm以下。
第四發明的半導體裝置的較佳形態為如下形態：於半導體基板上包括：層間絕緣層，其設置有凹部；包含銅的第1配線，其設置於上述凹部；上述半導體用密封層，其至少存在於上述層間絕緣層的凹部的側面與上述第1配線之間；以及包含銅的第2配線，其上表面構成上述凹部的底面的至少一部分，且於該上表面與上述第1配線電性連接；並且上述第1配線與上述第2配線的連接部的上述半導體用密封層的厚度為5nm以下。
第四發明中，「第1配線」是指設置於層間絕緣層的凹部的配 線。
另外，所謂「第2配線」，是指相對於第1配線而設置於下層側(靠近半導體基板之側)的配線，且於其上表面與第1配線電性連接的配線。
第四發明的半導體裝置中，層間絕緣層、聚合物等各要素的較佳範圍與上述第一發明的半導體裝置製造方法中所說明的各要素的較佳範圍相同。
繼而，參照圖式，對第四發明的半導體裝置的一例進行說明，但第四發明並不限定於以下的一例。
圖4為示意性表示第四發明的半導體裝置的一例的半導體裝置200的剖面的概略剖面圖。
如圖4所示，半導體裝置200於半導體基板10上包括層間絕緣層，其包含設置有凹部的第1層間絕緣層14、以及配置於第1層間絕緣層14的下層側的第2層間絕緣層12。半導體裝置200進而包括埋入上述第2層間絕緣層12中的包含銅的第2配線50、以及埋入上述凹部的包含銅的第1配線40。半導體裝置200進而包括至少設置於第1層間絕緣層14的凹部的側面與第1配線40之間的密封層30。
第1配線40與第2配線50電性連接，且於該連接部不存在密封層30。
該半導體裝置200為於上述半導體裝置100(圖3)的凹部16埋入有第1配線40的構成的半導體裝置。
半導體裝置200中的半導體基板10、第1層間絕緣層14、第2層間絕緣層12、第2配線50、密封層30的構成分別與半導體裝置100中的半導體基板10、第1層間絕緣層14、第2層間絕緣層12、配線20、密封層30的構成相同。半導體裝置200的變形例亦與半導體裝置100的變形例相同。
另外，半導體裝置200中，於第1層間絕緣層14的凹部的側面與第1配線40之間以外的部分(即，第1層間絕緣層14上)亦存在密封層30，但該第1層間絕緣層14上的密封層30亦可不存在。例如，該第1層間絕緣層14上的密封層30亦可藉由形成第1配線40時的平坦化處理(例如CMP)而去除。
第四發明的半導體裝置中，只要於上述層間絕緣層與上述第1配線之間(例如設置於層間絕緣層中的凹部的側面與第1配線的側面之間)存在上述半導體密封層即可，亦可於上述層間絕緣層(例如凹部的側面)與上述半導體密封層之間、或上述半導體密封層與上述第1配線(例如第1配線的側面)之間存在阻隔層等其他層。
另外，上述第1配線與上述第2配線只要電性連接即可，可直接連接，亦可經由具有導電性的其他層而連接。
上述第1配線與上述第2配線的連接部的上述半導體用密封層的厚度為5nm以下，是指於該連接部實質上不存在上述半導體用密封層。藉此，抑制上述第1配線與上述第2配線之間的連接電阻上升。
上述連接部的上述半導體用密封層的厚度例如是利用場發射型穿透型電子顯微鏡(Field Emission-Transmission Electron Microscope，FE-TEM)來測定。
上述連接部的上述半導體用密封層的厚度較佳為3nm以下，更佳為2nm以下，特佳為1nm以下，最佳為0nm(即，於上述連接部不存在上述半導體用密封層)。
另一方面，第四發明的半導體裝置由於在上述層間絕緣層與上述第1配線之間存在對層間絕緣層的密封性優異的聚合物層(密封層)，故而第1配線的材料於層間絕緣層中的擴散得到抑制。
第四發明的半導體裝置是利用包括已述半導體用密封組成物賦予步驟以及去除步驟(以及視需要設置的清洗步驟)的第一發明的半導體裝置製造方法來適當製作。
進而，第四發明的半導體裝置是利用公知的半導體裝置的製造方法所無法製作，而是利用上述第一發明的半導體裝置的製造方法而首次製作者。
<第五發明的半導體裝置>
第五發明的半導體裝置於半導體基板上包括：層間絕緣層；包含銅的第1配線；以及半導體用密封層，其存在於上述層間絕緣層與上述第1配線之間，且包含具有陽離子性官能基的重量平均分子量為2000~1000000的聚合物；並且上述半導體用密封層包含選自由醯亞胺鍵及醯胺鍵所組成的組群中的至少1種以及選自由芳香環結構、錳原子及矽原子所組成的組群中的至少1種。
依據第五發明的半導體裝置，半導體用密封層的耐電漿性進一步提高。
第五發明的半導體裝置中，層間絕緣層、聚合物等各要素的較佳範圍與上述第一發明的半導體裝置製造方法中所說明的各要素的較佳範圍相同。
第五發明的半導體裝置是使用第三發明的清洗液來適當製作。
進而，第五發明的半導體裝置是使用公知的半導體裝置的製造方法無法製作，而是藉由使用第三發明的清洗液而首次製作者。
具體而言，使用第三發明的清洗液的半導體裝置的製造方法較佳為包括以下步驟的製造方法(以下亦稱為「第六發明的半導體裝置的製造方法」)：密封組成物賦予步驟，於包括(可設置凹部的)層間絕緣層的半導體基板的該層間絕緣層上賦予半導體用密封組成物，而於上述層間絕緣層上形成半導體用密封層，上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，且鈉及鉀的含量分別以元素基準計為10質量ppb以下；清洗步驟，利用第三發明的清洗液，對所形成的半導體用密封層進行清洗的清洗步驟；以及配線形成步驟，於經清洗的半導體用密封層的至少一部分形成包含銅的第1配線。
第六發明的半導體裝置的製造方法中，密封組成物賦予步驟、清洗步驟、以及配線形成步驟的較佳範圍分別與第一發明的半導體裝置製造方法中的密封組成物賦予步驟、清洗步驟、以及 配線形成步驟的較佳範圍相同。
上述第六發明的半導體裝置的製造方法亦可於清洗步驟與配線形成步驟之間設置上述去除步驟。
另外，上述第六發明的半導體裝置的製造方法亦可於清洗步驟以後(於設置去除步驟的情況下，較佳為去除步驟以後)設置上述電漿步驟。
此外，第六發明的半導體裝置的製造方法中，於清洗步驟與配線形成步驟之間設置有上述去除步驟的形態包含於第一發明的半導體裝置製造方法的範圍中。
第六發明的半導體裝置製造方法的較佳形態並不限定於在層間絕緣膜上設置有凹部的形態(例如，於層間絕緣層的凹部的底面露出包含銅的配線的形態)，除此以外，與第一發明的半導體裝置製造方法的較佳形態相同。
[實施例]
以下，利用實施例，對本發明進行具體說明，但本發明並不限定於該些實施例。
本實施例中使用的各成分的詳細情況如以下所述。
-烷氧基矽烷化合物-
將雙三乙氧基甲矽烷基乙烷(Gelest製造，(C2H5O)3SiCH2CH2Si(OC2H5)3)蒸餾純化而得者。
二甲基二乙氧基矽烷(山中半導體(Yamanaka Semiconductor)公司製造，電子工業等級，((CH3)2Si(OC2H5)2))。
-界面活性劑-
將聚氧乙烯(20)硬脂基醚(西格瑪化學(Sigma Chemical)公司製造，商品名：Brij78，C18H37O(CH2CH2O)20H)溶解於電子工業用乙醇中後，使用離子交換聚合物實施脫金屬處理，直至10質量ppb以下者。
-二甲矽烷基化合物-
將六甲基二矽氧烷(奧德里奇(Aldrich)製造，((CH3)3Si)2O)蒸餾純化而得者。
-水-
經脫金屬處理的電阻值為18MΩ以上的純水。
-有機溶劑-
乙醇(和光純藥製造，電子工業等級，C2H5OH)。
1-丙醇(關東化學製造，電子工業等級，CH3CH2CH2OH)。
2-丁醇(關東化學製造，電子工業等級，CH3(C2H5)CHOH)。
[實施例1]
《帶有層間絕緣層(low-k膜)的矽晶圓的製作》
<前驅物溶液的製備>
將77.4g的雙三乙氧基甲矽烷基乙烷與70.9g的乙醇於室溫下混合攪拌後，添加1mol/L的硝酸80mL，於50℃下攪拌1小時。繼而，滴加混合將20.9g的聚氧乙烯(20)硬脂基醚以280g的乙醇溶解而得的溶液。混合後，於30℃下攪拌4小時。將所得的溶液於25℃、30hPa的減壓下濃縮至105g為止。濃縮後，添 加將1-丙醇與2-丁醇以體積計混合為2：1而得的溶液，獲得前驅物溶液1800g。
<多孔質二氧化矽形成用組成物的製備>
於前驅物溶液472g中添加二甲基二乙氧基矽烷3.4g以及六甲基二矽氧烷1.8g，於25℃下攪拌1小時，獲得多孔質二氧化矽形成用組成物。相對於雙三乙氧基甲矽烷基乙烷，此時的二甲基二乙氧基矽烷、六甲基二矽氧烷的添加量分別為10莫耳%、5莫耳%。
<層間絕緣層的形成>
將上述多孔質二氧化矽形成用組成物1.0mL滴加於矽晶圓表面上，以2000rpm旋轉60秒鐘，塗佈於矽晶圓表面後，於氮氣環境下，於150℃下加熱處理1分鐘，繼而於350℃下加熱處理10分鐘。然後，於裝備有172nm準分子燈的腔室內熱處理至350℃，以壓力1Pa、輸出功率14mW/cm2來照射紫外線10分鐘，藉此獲得層間絕緣層(多孔質二氧化矽膜)。
藉由以上操作，獲得帶有上述層間絕緣層(以下有時稱為「low-k膜」或者「low-k」)的矽晶圓。
所得層間絕緣層的孔隙半徑為1.6nm。
另外，所得層間絕緣層的相對介電常數k為2.5。
另外，所得層間絕緣層的彈性模數為8.8GPa。
上述孔隙半徑是藉由根據甲苯的脫離等溫線進行計算而求出。此處，甲苯脫離等溫線測定是利用與後述密封性評價相 同的方法，使用瑟米萊伯(SEMILAB)公司製造的光學式孔隙計(PS-1200)來進行。孔隙半徑的計算是依據M.R.巴克拉諾夫(M.R.Baklanov)、K.P.莫吉利尼科夫(K.P.Mogilnikov)、V.G.波洛溫金(V.G.Polovinkin)及F.N.達特西(F.N.Dultsey)的《真空科學與技術雜誌B輯(Journal of Vacuum Science and Technology B)》(2000)第18期第1385頁至第1391頁中記載的方法，使用凱文方程式(Kelvin's equation)來進行。
另外，相對介電常數是使用汞探針(mercury probe)裝置(SSM5130)，於25℃、相對濕度為30%的環境下，以頻率1MHz利用常法來測定相對介電常數。
另外，彈性模數是利用奈米壓痕儀(nano-indentator)(海思創(Hysitron)公司，Triboscope)，以膜厚的1/10以下的擠入深度，利用常法來測定彈性模數。
《半導體用密封組成物的製備》
以如下方式合成高分支聚乙烯亞胺1(經高分支化的聚乙烯亞胺)，繼而，製備包含所得高分支聚乙烯亞胺1的半導體用密封組成物。以下對詳細情況進行說明。
<高分支聚乙烯亞胺1的合成>
(改質聚乙烯亞胺1的合成)
依據下述反應流程1，以聚乙烯亞胺作為起始物質，來合成改質聚乙烯亞胺1。此外，下述反應流程1以及反應流程2中的聚合物結構是示意性表示的結構，三級氮原子以及二級氮原子的配 置、或由後述Boc化胺基乙基所取代的二級氮原子的比例是根據合成條件而發生多種變化者。
上述反應流程1的詳細操作如下所述。
將MP生物醫學(MP-Biomedicals)公司製造的聚乙烯亞胺(50%水溶液)61.06g溶解於異丙醇319mL中，添加N-第三丁氧基羰基(本實施例中，將第三丁氧基羰基亦稱為「Boc」)氮丙啶102g(710mmol)，進行3小時加熱回流，獲得於聚乙烯亞胺中導入有Boc化胺基乙基的結構的改質聚乙烯亞胺1。利用薄層層析法(thin layer chromatography，TLC)來確認原料的N-Boc氮丙啶消失，進行少量採樣，以1H-核磁共振(1H-nuclear magnetic resonance，1H-NMR)來確認結構。藉由1H-NMR，算出Boc化胺基乙基對於聚乙烯亞胺的導入率為95%。
~改質聚乙烯亞胺1的NMR測定結果~
1H-NMR(CD3OD)；δ 3.3-3.0(br.s,2),2.8-2.5(Br.s,6.2),1.45(s,9)
(高分支聚乙烯亞胺1的合成)
以上述改質聚乙烯亞胺1作為起始物質，依據下述反應流程2來合成高分支聚乙烯亞胺1。
上述反應流程2的詳細操作如下所述。
於上述改質聚乙烯亞胺1的異丙醇溶液中緩慢添加12 N鹽酸 124mL。一邊注意氣體的產生，一邊將所得的溶液於50℃下加熱攪拌4小時。產生氣體的同時，於反應系統內生成膠(gum)狀的反應物。氣體的產生結束後加以冷卻，冷卻後，將從該膠狀的反應物中分離出的溶劑去除，以甲醇184mL清洗3次。將清洗後的反應物溶解於水中，以陰離子交換高分子來去除氯離子，獲得含有58g高分支聚乙烯亞胺1的水溶液。
~高分支聚乙烯亞胺1的NMR測定結果~
1H-NMR(D2O)；δ 2.8-2.4(br.m)
13C-NMR(D2O)；δ(積分比)57.2(1.0),54.1(0.38),52.2(2.26),51.6(0.27),48.5(0.07),46.7(0.37),40.8(0.19),38.8(1.06).
對於上述高分支聚乙烯亞胺1分別測定：重量平均分子量、分子量分佈、陽離子性官能基(一級氮原子、二級氮原子、三級氮原子、以及四級氮原子)當量、一級氮原子的量(mol%)、二級氮原子的量(mol%)、三級氮原子的量(mol%)、四級氮原子的量(mol%)、分支度(%)。
其結果為：重量平均分子量為40575，分子量分佈為17.47，陽離子性官能基當量為43，一級氮原子的量為46mol%，二級氮原子的量為11mol%，三級氮原子的量為43mol%，四級氮原子的量為0mol%，分支度為80%。
此處，陽離子性官能基當量為相對於1個陽離子性官能基的分子量的值，可根據聚合物結構來算出。
另外，一級氮原子的量(mol%)、二級氮原子的量(mol%)、三級氮原子的量(mol%)、四級氮原子的量(mol%)、以及分支度(%)是將聚合物樣品(高分支聚乙烯亞胺1)溶解於重水中，對所得的溶液，利用布魯克(Bruker)製造的AVANCE500型核磁共振裝置，藉由帶有單脈衝反向閘極的解耦(decoupling)法，於80℃下測定13C-NMR，根據該結果，對於各個碳原子鍵結於哪一級的胺(氮原子)上進行分析，基於該積分值來算出。關於歸屬，《歐洲聚合物雜誌(European Polymer Journal)》1973年第9期第559頁等中有記載。
重量平均分子量與分子量分佈是使用分析裝置Shodex GPC-101，利用管柱Asahipak GF-7M HQ進行測定，將聚乙二醇作為標準品來算出。另外，展開溶劑是使用乙酸濃度為0.5mol/L、硝酸鈉濃度為0.1mol/L的水溶液。其中，如馬克-霍溫克-櫻田方程式(Mark-Houwink-Sakurada Equation)所知，若分支度變大，則GPC的標準曲線亦變化，因此所得的重量平均分子量以及分子量分佈始終為聚乙二醇換算的數值。
此處，一級氮原子的量(mol%)、二級氮原子的量(mol%)、三級氮原子的量(mol%)、以及四級氮原子的量(mol%)分別為下述式A~式D所表示的量。另外，分支度是利用下述式E來求出。
一級氮原子的量(mol%)=(一級氮原子的mol數/(一級氮 原子的mol數+二級氮原子的mol數+三級氮原子的mol數+四級氮原子的mol數))×100…式A
二級氮原子的量(mol%)=(二級氮原子的mol數/(一級氮原子的mol數+二級氮原子的mol數+三級氮原子的mol數+四級氮原子的mol數))×100…式B
三級氮原子的量(mol%)=(三級氮原子的mol數/(一級氮原子的mol數+二級氮原子的mol數+三級氮原子的mol數+四級氮原子的mol數))×100…式C
四級氮原子的量(mol%)=(四級氮原子的mol數/(一級氮原子的mol數+二級氮原子的mol數+三級氮原子的mol數+四級氮原子的mol數))×100…式D
分支度(%)=((三級氮原子的量(mol%)+四級氮原子的量(mol%))/(二級氮原子的量(mol%)+三級氮原子的量(mol%)+四級氮原子的量(mol%))×100…式E
<半導體用密封組成物的製備>
於上述所得的高分支聚乙烯亞胺1(重量平均分子量為40575，陽離子性官能基當量為43)的水溶液中，以高分支聚乙烯 亞胺1的濃度成為0.25質量%的方式添加水進行混合，獲得半導體用密封組成物。
對所得的半導體用密封組成物，分別利用感應耦合電漿質譜裝置(Inductively Coupled Plasma-Mass Spectrometer，ICP-MS)來測定鈉的含量以及鉀的含量，結果均為檢測極限以下(<1質量ppb)。
《密封性評價用試樣的製作》
<密封層的形成>
將帶有上述low-k膜的矽晶圓載置於旋轉塗佈機上，繼而於low-k膜上滴加上述半導體用密封組成物1mL後，保持23秒鐘，接著，將該帶有low-k膜的矽晶圓以4000rpm旋轉1秒鐘，進而以600rpm旋轉30秒後鐘，進而以2000rpm旋轉10秒鐘來使其乾燥。
藉由以上操作，於low-k膜上形成上述半導體用密封組成物中所含的聚合物的層(密封層)，獲得依次積層有矽晶圓、low-k膜及密封層的結構的積層體(以下亦稱為「試樣(Si/low-k/PEI)」)。
以下，將以上的密封層形成的操作亦簡稱為操作「C」。
此外，「水」是使用超純水(密理博(Millipore)公司製造的Milli-Q水，電阻為18MΩ．cm(25℃)以下)。
<熱處理>
作為第一發明中的去除步驟，將上述試樣(Si/low-k/PEI)投入爐(阿佩克斯公司製造的的SPX-1120)中，對該試樣的形成有 密封層(PEI)之側，於氮氣(N2)環境中、壓力10,000Pa的條件下實施350℃的熱處理2分鐘。上述溫度為試樣(Si/low-k/PEI)的形成有密封層(PEI)之側的表面溫度。
藉由以上操作，獲得密封性評價用試樣。
《密封性評價》
使用上述熱處理後的試樣(Si/low-k/PEI)，以如下方式進行密封性評價。
密封性評價是藉由試樣(Si/low-k/PEI)的密封層(PEI)表面中的甲苯吸附特性測定來進行。該甲苯吸附特性測定中，甲苯吸附量越少，表示防止配線材料(銅等)侵入至Low-k膜中的密封性越高。
甲苯吸附測定是使用瑟米萊伯公司製造的光學式孔隙計(PS-1200)來進行。
測定方法是依據M.R.巴克拉諾夫(M.R.Baklanov)、K.P.莫吉利尼科夫(K.P.Mogilnikov)、V.G.波洛溫金(V.G.Polovinkin)及F.N.達特西(F.N.Dultsey)的《真空科學與技術雜誌B輯(Journal of Vacuum Science and Technology B)》(2000)第18期第1385頁至第1391頁中記載的方法來進行。
具體而言，於溫度範圍23℃~26℃下，將加入有試樣(Si/low-k/PEI)的樣品室排氣至5mTorr後，將甲苯氣體充分緩慢地導入至樣品室中。於各壓力下，利用橢圓偏光計(ellipsometer)裝置立即測定low-k膜的折射率。重複該操作直至樣品室內壓力 達到甲苯的飽和蒸氣壓為止。同樣，一邊緩緩排出樣品室內環境氣體，一邊以各壓力進行折射率的測定。藉由以上操作，求出由甲苯對low-k膜的吸附以及脫離所引起的折射率變化。進而，使用勞侖茲-勞侖茲方程式(Lorentz-Lorentz Equation)，根據折射率的相對壓力特性來求出甲苯氣體吸附脫離等溫線。
上述甲苯氣體吸附脫離等溫線是表示甲苯相對壓(P/P0；此處，P表示甲苯的室溫下的分壓，P0表示甲苯的室溫下的飽和蒸氣壓)、與甲苯吸附量的體積分率(相對於Low-k膜整體之體積而言的甲苯的室溫下的吸附體積的比率；單位為「%」)的關係的等溫線。甲苯吸附量的體積分率是使用勞侖茲-勞侖茲方程式，基於low-k膜的折射率來求出。
基於上述甲苯氣體吸附脫離等溫線，求出甲苯相對壓(P/P0)為1.0時的甲苯吸附量的體積分率(%)，基於所得的值，來評價密封性。該評價中，甲苯吸附量的體積分率(%)越小，表示密封性越高。
將評價結果示於表1中。
《矽(Si)上的密封層的厚度評價》
作為用來驗證熱處理後的low-k膜上的密封層的厚度的驗證實驗，在材質與low-k膜相近的矽(Si)上形成密封層，測定其厚度。
詳細而言，上述密封性評價用試樣的製作中，除了將帶有low-k膜的矽晶圓變更為矽晶圓以外，亦與上述密封性評價用試樣 的製作相同的方式獲得矽上的密封層的厚度評價用試樣。
使用瑟米萊伯公司製造的光學式孔隙計(PS-1200)的橢圓偏光計，利用常法來測定所得試樣的矽(Si)上的密封層的厚度(nm)。
將測定結果示於下述表1中。
《銅(Cu)上的密封層的厚度評價》
作為用於驗證熱處理後的包含銅的配線上的密封層的厚度的驗證實驗，於銅(Cu)基板上形成密封層，測定其厚度。
上述密封性評價用試樣的製作中，除了將帶有low-k膜的矽晶圓變更為銅(Cu)基板以外，以與上述密封性評價用試樣的製作相同的方式，獲得銅(Cu)上的密封層的厚度評價用試樣。
使用瑟米萊伯公司製造的光學式孔隙計(PS-1200)的橢圓偏光計，利用常法來測定所得試樣的銅(Cu)上的密封層的厚度(nm)。
將測定結果示於下述表1中。
《於通孔底面露出的銅(Cu)上的密封層的厚度評價》
準備帶有銅配線的試樣，該試樣為於矽晶圓上包括設置有寬度為110nm的通孔的low-k膜、以及於上述通孔的底面露出的銅(Cu)配線的構成，於該帶有銅配線的試樣的設置有low-k膜或通孔等之側，以與上述密封性評價用試樣的製作相同的方式，形成密封層，實施熱處理。
對熱處理後的帶有銅配線的試樣的形成有密封層之側的表面 實施Pt(鉑)濺鍍，然後沈積碳來作為保護層，然後，使用聚焦離子束(Focused Ion Beam，FIB)加工裝置SMI-2050(精工儀器(Seiko Instruments)製造)而薄片化(於銅配線的剖面出現的方向薄片化)，作為觀察檢體。
利用場發射型穿透電子顯微鏡(FE-TEM)(JEM-2200FS，日本電子(股)製造)來觀察該觀察檢體，測定於通孔的底面露出的銅配線上的密封層的厚度，結果厚度為4nm。
[實施例2~實施例3]
除了在實施例1中將熱處理的壓力變更為如下述表1所示以外，以與實施例1相同的方式進行各種評價。
將評價結果示於下述表1中。
[實施例4]
除了在實施例1中將密封層的形成方法變更為如下所述，且於密封層的形成與熱處理之間進行以下的清洗以外，以與實施例1相同的方式進行各種評價。
將評價結果示於下述表1中。
<密封層的形成>
對基板(帶有low-k膜的矽晶圓、矽晶圓、或者銅基板)進行實施例1中的操作「C」後，轉移至加熱板上，於大氣環境下、125℃下進行60秒加熱處理。藉由以上操作，於基板上形成密封層。
下述表1中，將以上的密封層形成的操作表述為「C→B」。
<清洗>
一邊使用旋轉塗佈機，使以上述方式形成有密封層的基板以600rpm旋轉，一邊於密封層上，以0.1mL/秒的滴加速度滴加作為清洗液的超純水(液溫63℃)30秒鐘，清洗密封層，繼而，以4000rpm旋轉60秒鐘而使其乾燥。
對該清洗以及乾燥後的基板實施與實施例1相同的熱處理。
[實施例5]
除了在實施例4中將用作清洗液的超純水的液溫變更為22℃以外，以與實施例4相同的方式進行各種評價。
將評價結果示於下述表1中。
[實施例6]
除了在實施例5中將熱處理的壓力以及時間變更為如下述表1所示以外，以與實施例5相同的方式進行各種評價。
將評價結果示於下述表1中。
[實施例7]
除了在實施例4中將密封層的形成與熱處理之間的清洗操作變更為以下操作以外，以與實施例4相同的方式進行各種評價。
將評價結果示於下述表1中。
<清洗>
一邊使用旋轉塗佈機，使形成有密封層的基板以600rpm旋轉，一邊以0.1mL/秒的滴加速度滴加作為清洗液的檸檬酸水溶液(pH值為2，液溫為22℃)30秒鐘，清洗密封層，繼而，以0.1mL/ 秒的滴加速度滴加超純水(液溫22℃)30秒鐘，繼而，以4000rpm旋轉60秒鐘而使其乾燥。
[實施例8]
除了在實施例7中將檸檬酸水溶液(pH值為2，液溫為22℃)變更為檸檬酸水溶液(pH值為4，液溫為22℃)以外，以與實施例7相同的方式進行各種評價。
將評價結果示於下述表1中。
[實施例9]
除了在實施例7中將檸檬酸水溶液(pH值為2，液溫為22℃)變更為檸檬酸水溶液(pH值為4，液溫為63℃)以外，以與實施例7相同的方式進行各種評價。
將評價結果示於下述表1中。
[比較例1]
除了在實施例1中將熱處理的條件變更為如下述表2所示以外，以與實施例1相同的方式進行各種評價。
將評價結果示於下述表2中。
另外，本比較例1中的於通孔的底面露出的銅配線上的密封層的厚度為25nm。
[比較例2]
除了在實施例4中不進行清洗後的熱處理以外，以與實施例4相同的方式進行各種評價。
將評價結果示於下述表2中。
[比較例3]
除了在實施例5中不進行清洗後的熱處理以外，以與實施例5相同的方式進行各種評價。
將評價結果示於下述表2中。
[比較例4]
除了在實施例5中將熱處理的條件變更為如下述表2所示以外，以與實施例1相同的方式進行各種評價。
將評價結果示於下述表2中。
如表1以及表2所示，實施例1~實施例9中，可一邊將對low-k膜的密封性以及Si上的密封層的厚度維持在某種程度，一邊使Cu上的密封層的厚度減少。
[實施例10]
《電漿處理後的密封性評價用試樣的製作》
除了在實施例5中的密封性評價用試樣的製作中對熱處理後(作為去除步驟的熱處理後)的試樣(Si/low-k/PEI)的密封層(PEI)側進而實施下述條件的電漿處理以外，以與實施例5中的密封性評價用試樣的製作相同的方式，製作電漿處理後的密封性評價用試樣。
-電漿處理的條件-
．使用氣體...氫氣
．使用電極...平行平板型電極(φ10cm)
．極限真空度...小於2×10-5Torr
．氫氣流...5分鐘
．放電電力...100W
．放電頻率...13.56MHz
．放電時的壓力...150mTorr
．電極的溫度...室溫
．試樣表面的溫度...室溫
．氫氣流量...50sccm
．樣品設置側...施加有接地電位(0V)的陽極電極上
．處理時間(放電時間)...20秒鐘
《電漿處理後的密封性評價》
對於上述電漿處理後的密封性評價用試樣，以與實施例5相同的方式進行密封性評價。
將評價結果示於下述表3中。
《矽(Si)上的密封層的厚度(熱處理後)評價》
除了在上述電漿處理後的密封性評價用試樣的製作中將帶有low-k膜的矽晶圓變更為矽晶圓、以及不進行電漿處理以外，以與上述電漿處理後的密封性評價用試樣的製作相同的方式，獲得矽上的密封層的厚度(熱處理後)評價用試樣。
以與實施例5相同的方式，測定所得試樣的矽(Si)上的密封層的厚度(熱處理後)。
將測定結果示於下述表3中。
《銅(Cu)上的密封層的厚度(熱處理後)評價》
除了在上述電漿處理後的密封性評價用試樣的製作中將帶有low-k膜的矽晶圓變更為銅(Cu)基板、以及不進行電漿處理以外，以與上述電漿處理後的密封性評價用試樣的製作相同的方式，獲得銅(Cu)上的密封層的厚度(熱處理後)評價用試樣。
以與實施例5相同的方式，測定所得試樣的銅(Cu)上的密封層的厚度(熱處理後)。
將測定結果示於下述表3中。
[實施例11]
除了在實施例10中將電漿處理的處理時間(放電時間)變更為30秒鐘以外，以與實施例10相同的方式進行各種評價。
將評價結果示於下述表3中。
[實施例12]
除了在實施例10中將密封層的形成以及熱處理之間的清洗操作變更為以下操作以外，以與實施例10相同的方式進行各種評價。
將評價結果示於下述表3中。
<清洗>
一邊使用旋轉塗佈機，使形成有密封層的基板以600rpm旋轉，一邊以0.1mL/秒的滴加速度滴加作為清洗液的均苯四甲酸水溶液(pH值為2，液溫為22℃)30秒鐘，清洗密封層，繼而，以0.1mL/秒的滴加速度滴加超純水(液溫22℃)30秒鐘，繼而，以4000rpm旋轉60秒鐘而使其乾燥。
[實施例13]
除了在實施例12中將電漿處理的處理時間(放電時間)變更為30秒以外，以與實施例12相同的方式進行各種評價。
將評價結果示於下述表3中。
如表3所示而確認，使用均苯四甲酸作為清洗液的實施例12以及實施例13中，與使用水作為清洗液的實施例10以及實施例11相比較，電漿處理後的密封性高(即，密封層的耐電漿性高)。
[實施例14~實施例36]
在實施例10中，於清洗液中，以成為下述表4~表6的「添加化合物的含量」欄中所示的含量(相對於清洗液總量的含量)的方式添加下述表4~表6的「添加化合物的種類」欄中所示的添加化合物，將密封層形成的操作設為下述表4~表6的「密封層形成」欄中所示的操作，且將電漿處理的使用氣體由H2變更為He， 除此以外，進行與實施例10相同的操作。
表4~表6的「密封層形成」欄中，「(C→B)×3」是指將上述「C→B」的操作重複3次的操作。
另外，「添加化合物的種類」欄中所示的添加化合物均為1分子內具有遮蔽活性種的部位A、以及在與上述聚合物之間藉由加熱而形成鍵的部位B的至少一者的化合物。
另外，即便將電漿處理的使用氣體由H2變更為He，若電漿照射時間固定，則矽上的密封層的厚度的變化亦大致相等。
《FT-IR》
對矽上的密封層的厚度(熱處理後)評價用試樣的密封層形成面側，使用以下的分析裝置，於以下測定條件下進行傅立葉變換紅外分光(Fourier Transform-Infrared，FT-IR)分析。
所得的FT-IR光譜中，藉由確認於1778cm-1、1738cm-1、1366cm-1附近出現的源自醯亞胺基的C=O伸縮振動或者C-N伸縮振動的峰值的有無，來確認試樣中的醯亞胺鍵的有無。
將結果示於下述表4~表6中。
~FT-IR分析裝置~
紅外吸收分析裝置(DIGILAB Excalibur(迪吉萊伯(DIGILAB)公司製造))
~測定條件~
IR光源：空氣冷卻陶瓷，分光鏡(beam splitter)：寬頻KBr，檢測器：帕耳帖(Peltier)冷卻氘化三甘胺酸硫酸酯(Deuterated Tri-Glycine Sulfate，DTGS)，測定波數範圍：7500cm-1~400cm-1，分解能：4cm-1，累計次數：256，背景：使用Si裸晶，測定環境：N2(10L/min)，IR(紅外線)的入射角：72°(=Si的布魯斯特角(Brewster angle))
《耐電漿性》
電漿處理前(即，熱處理後)以及電漿處理後中，分別以與實施例10相同的方式測定矽(Si)上的密封層的厚度。
基於測定結果，依據下述式(a)來求出由電漿處理引起的密封層的厚度變化(殘膜率)。
由電漿處理引起的密封層的厚度變化=電漿處理後的密封層的厚度/電漿處理前的密封層的厚度...式(a)
將由電漿處理引起的密封層的厚度變化的測定結果示於表4~表6中。
表4~表6中，表示將實施例16中的測定結果設為1.00時的相對值。
表4~表6中的添加化合物的種類如以下所述。
-添加化合物的種類-
OPDA...3,3',4,4'-二苯基醚四羧酸
BPDA...3,3',4,4'-聯苯四羧酸
BTDA...3,3',4,4'-二苯基酮四羧酸
2367NDA...萘-2,3,6,7-四羧酸
1458NDA...萘-1,4,5,8-四羧酸
MeA...苯六羧酸
PMDA...均苯四甲酸
TMA...偏苯三甲酸
m-PhDA...間伸苯基二乙酸
PAA...聚丙烯酸(重量平均分子量25,000)
BcDA...雙環[2.2.2]辛-7-烯-2,3,5,6-四羧酸
MBTCA...內消旋-丁烷-1,2,3,4-四羧酸
EDTA...伸乙基二胺四乙酸
o-PhALD...鄰苯二甲醛
MnDA...雙乙酸錳(II)
BTA...苯并三唑
另外，表4~表6中，「N.D.」(無資料(No Data))表示無測定結果。
如表4~表6所示而確認，藉由使清洗液中含有1分子內具有遮蔽活性種的部位A、以及在與上述聚合物之間藉由加熱 而形成鍵的部位B的至少一者的化合物(特定化合物)，可抑制由電漿處理引起的密封層的厚度變化(即，可提高密封層的耐電漿性)。
尤其於特定化合物為包括1分子內具有2個以上的羧基作為上述部位B且相鄰的2個碳原子上分別鍵結有羧基的結構、以及3個排列的碳原子中的兩端的碳原子上分別鍵結有羧基的結構的至少一者的化合物(OPDA、BPDA、BTDA、2367NDA、1458NDA、MeA、PMDA、TMA、BcDA、MBTCA、檸檬酸)的情況，以及特定化合物為具有上述部位A以及上述部位B，且上述部位A為選自由芳香環結構、脂環結構、錳原子、以及矽原子所組成的組群中的至少1種，上述部位B為羧基的化合物(OPDA、BPDA、BTDA、2367NDA、1458NDA、MeA、PMDA、TMA、m-PhDA、BcDA)的情況下，確認到提高耐電漿性的效果顯著高。
另外，於使用含有特定化合物的清洗液的情況下，亦確認到可一邊將對low-k膜的密封性以及Si上的密封層的厚度維持在某種程度，一邊減少Cu上的密封層的厚度。
[實施例37~實施例38]
除了在實施例16以及實施例24中藉由在電漿處理前將試樣加熱而將電漿處理時的試樣表面的溫度變更為250℃以外，進行與實施例16以及實施例24相同的評價。將評價結果示於下述表7中。
如表7所示確認到，即便於將電漿處理時的試樣表面的溫度設為250℃的情況下，亦與實施例16以及實施例24(電漿處理時的試樣表面的溫度均為室溫)同樣，可抑制由電漿處理引起的密封層的厚度變化(即，可提高密封層的耐電漿性)。
日本申請案2012-158979以及日本申請案2013-039944所揭示的內容藉由參照而完整地併入本說明書中。
本說明書中記載的所有文獻、專利申請案、以及技術規格是與具體且分別記載各文獻、專利申請案、以及技術規格藉由參照而併入的情況的相同程度地，藉由參照而併入本說明書中。
10‧‧‧半導體基板
12‧‧‧第2層間絕緣層
14‧‧‧第1層間絕緣層
16‧‧‧凹部
20‧‧‧配線
20a‧‧‧配線20的露出面
30‧‧‧密封層
100‧‧‧半導體裝置

Claims (16)

  1. 一種半導體裝置的製造方法，其包括：密封組成物賦予步驟，於包括設置有凹部的層間絕緣層、以及包含銅的配線的半導體基板的至少上述凹部的底面及側面賦予半導體用密封組成物，而至少於上述凹部的底面及側面形成半導體用密封層，上述包含銅的配線是於上述凹部的底面的至少一部分露出其表面的至少一部分，上述半導體用密封組成物含有具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，且鈉及鉀的含量分別以元素基準計為10質量ppb以下；以及去除步驟，對上述半導體基板的形成有上述半導體用密封層之側的面，於溫度為200℃以上、425℃以下的條件下進行熱處理，將形成於上述配線的露出面上的上述半導體用密封層的至少一部分去除。
  2. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述聚合物的陽離子性官能基當量為27~430。
  3. 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中上述聚合物為聚乙烯亞胺或者聚乙烯亞胺衍生物。
  4. 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中於上述密封組成物賦予步驟之後且上述去除步驟之前，包括利用15℃~100℃的清洗液而至少對上述凹部的側面及底面進行清洗的清洗步驟。
  5. 如申請專利範圍第4項所述的半導體裝置的製造方法，其 中上述清洗液的溫度為30℃~100℃。
  6. 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中於上述密封組成物賦予步驟之後且上述去除步驟之前，包括利用25℃下pH值為6以下的清洗液而至少對上述凹部的側面及底面進行清洗的清洗步驟。
  7. 如申請專利範圍第6項所述的半導體裝置的製造方法，其中上述清洗液包含1分子內具有遮蔽活性種的部位A、以及在與上述聚合物之間藉由加熱而形成鍵的部位B的至少一者的化合物。
  8. 一種清洗液，其用於去除如申請專利範圍第1項或第2項所述的半導體裝置的製造方法中的上述密封組成物賦予步驟中所形成的半導體用密封層的至少一部分，且25℃下的pH值為6以下。
  9. 一種清洗液，其為半導體用密封層用的清洗液，上述半導體用密封層形成於包括層間絕緣層的半導體基板的上述層間絕緣層的表面，且源自具有陽離子性官能基且重量平均分子量為2000~1000000的聚合物，並且上述清洗液包含1分子內具有遮蔽活性種的部位A、以及在與上述聚合物之間藉由加熱而形成鍵的部位B的至少一者的化合物。
  10. 如申請專利範圍第9項所述的清洗液，其中上述化合物具有以下結構中的至少一者：1分子內具有2個以上的羧基作為上述 部位B且1分子內於相鄰的2個碳原子上分別鍵結有羧基的結構、以及於3個排列的碳原子中的兩端的碳原子上分別鍵結有羧基的結構。
  11. 如申請專利範圍第9項所述的清洗液，其中上述化合物具有上述部位A以及上述部位B，上述部位A為選自由芳香環結構、脂環結構、錳原子、以及矽原子所組成的組群中的至少1種，且上述部位B為羧基。
  12. 一種半導體裝置，其於半導體基板上包括：層間絕緣層，其設置有凹部；包含銅的第1配線，其設置於上述凹部；半導體用密封層，其至少存在於上述層間絕緣層的上述凹部的側面與上述第1配線之間，且包含具有陽離子性官能基的重量平均分子量為2000~1000000的聚合物；以及包含銅的第2配線，其上表面構成上述凹部的底面的至少一部分，而且於該上表面與上述第1配線電性連接；並且上述第1配線與上述第2配線的連接部的上述半導體用密封層的厚度為5nm以下。
  13. 一種半導體裝置，其於半導體基板上包括：層間絕緣層；包含銅的第1配線；以及半導體用密封層，其存在於上述層間絕緣層與上述第1配線之間，且包含具有陽離子性官能基的重量平均分子量為2000~1000000的聚合物；並且上述半導體用密封層包含選自由醯亞胺鍵及醯胺鍵所組成的 組群中的至少1種，以及選自由芳香環結構、錳原子及矽原子所組成的組群中的至少1種。
  14. 如申請專利範圍第12項或第13項所述的半導體裝置，其中上述聚合物的陽離子性官能基當量為27~430。
  15. 如申請專利範圍第12項或第13項所述的半導體裝置，其中上述聚合物為聚乙烯亞胺或者聚乙烯亞胺衍生物。
  16. 如申請專利範圍第12項或第13項所述的半導體裝置，其中上述層間絕緣層是平均細孔半徑為0.5nm~3.0nm的多孔質層間絕緣層。
TW102125573A 2012-07-17 2013-07-17 半導體裝置及其製造方法及清洗液 TWI602246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012158979 2012-07-17
JP2013039944 2013-02-28

Publications (2)

Publication Number Publication Date
TW201407684A true TW201407684A (zh) 2014-02-16
TWI602246B TWI602246B (zh) 2017-10-11

Family

ID=49948785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125573A TWI602246B (zh) 2012-07-17 2013-07-17 半導體裝置及其製造方法及清洗液

Country Status (10)

Country Link
US (1) US9780008B2 (zh)
EP (1) EP2876675B1 (zh)
JP (1) JP5968438B2 (zh)
KR (1) KR101682836B1 (zh)
CN (1) CN104412376B (zh)
IL (1) IL236569B (zh)
IN (1) IN2015DN00369A (zh)
SG (2) SG11201500194UA (zh)
TW (1) TWI602246B (zh)
WO (1) WO2014013956A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664677B (zh) * 2015-03-30 2019-07-01 日商三井化學股份有限公司 埋入式平坦化膜的製造方法及電子元件的製造方法
TWI677031B (zh) * 2014-12-17 2019-11-11 日商三井化學股份有限公司 基板中間體、貫通介層窗電極基板及貫通介層窗電極形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200043526A (ko) * 2011-12-20 2020-04-27 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
US10020238B2 (en) 2013-03-27 2018-07-10 Mitsui Chemicals, Inc. Method for manufacturing composite body and composition
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
CN106537564B (zh) * 2014-08-08 2020-02-21 三井化学株式会社 密封组合物以及半导体装置的制造方法
JP6438747B2 (ja) * 2014-11-27 2018-12-19 三井化学株式会社 複合体の製造方法
TWI764363B (zh) * 2015-11-16 2022-05-11 日商三井化學股份有限公司 半導體用膜組成物、半導體用膜組成物的製造方法、半導體用構件的製造方法、半導體用工程材料的製造方法及半導體裝置
US10340182B2 (en) * 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
KR102084164B1 (ko) * 2018-03-06 2020-05-27 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정
KR20200078029A (ko) 2018-12-21 2020-07-01 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2023131657A (ja) * 2022-03-09 2023-09-22 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933120B1 (zh) 1968-06-21 1974-09-04
DE4026978A1 (de) 1990-08-25 1992-02-27 Bayer Ag Auf traegern angebrachte ein- oder mehrlagige schichtelemente und ihre herstellung
EP0534304A1 (de) 1991-09-21 1993-03-31 Hoechst Aktiengesellschaft Cycloalkylierte Polyethyleniminderivate und ihre Verwendung als Hypolipidämika
TW387936B (en) * 1997-08-12 2000-04-21 Kanto Kagaku Washing solution
US6033993A (en) * 1997-09-23 2000-03-07 Olin Microelectronic Chemicals, Inc. Process for removing residues from a semiconductor substrate
JP2001213958A (ja) 2000-02-03 2001-08-07 Nippon Shokubai Co Ltd エチレンイミン重合体およびその製造方法
FR2819635B1 (fr) * 2001-01-18 2004-01-23 St Microelectronics Sa Procede de fabrication de reseaux d'interconnexions
JP3648480B2 (ja) 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
TWI273090B (en) 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
US20040266185A1 (en) * 2003-06-30 2004-12-30 Texas Instruments Incorporated Method for reducing integrated circuit defects
JP4447433B2 (ja) * 2004-01-15 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US20060046044A1 (en) 2004-08-24 2006-03-02 Lee Chung J Porous composite polymer dielectric film
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US20060255315A1 (en) * 2004-11-19 2006-11-16 Yellowaga Deborah L Selective removal chemistries for semiconductor applications, methods of production and uses thereof
US7922824B2 (en) 2005-10-05 2011-04-12 Advanced Technology Materials, Inc. Oxidizing aqueous cleaner for the removal of post-etch residues
US7338893B2 (en) 2005-11-23 2008-03-04 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
JP2007161784A (ja) * 2005-12-09 2007-06-28 Fujifilm Corp 絶縁膜、化合物、膜形成用組成物及び電子デバイス
JP2008010630A (ja) * 2006-06-29 2008-01-17 Sharp Corp 半導体装置およびその製造方法
JP2008047831A (ja) 2006-08-21 2008-02-28 Mitsubishi Gas Chem Co Inc ドライエッチング残渣用洗浄液および洗浄法
EP2267080A1 (en) 2008-04-02 2010-12-29 Mitsui Chemicals, Inc. Composition and method for production thereof, porous material and method for production thereof, interlayer insulating film, semiconductor material, semiconductor device, and low-refractive-index surface protection film
JP5310721B2 (ja) 2008-06-18 2013-10-09 富士通株式会社 半導体装置とその製造方法
US8304924B2 (en) * 2009-05-29 2012-11-06 Mitsui Chemicals, Inc. Composition for sealing semiconductor, semiconductor device, and process for producing semiconductor device
KR101419662B1 (ko) * 2010-09-10 2014-07-15 미쓰이 가가쿠 가부시키가이샤 반도체 장치의 제조 방법 및 린스액

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677031B (zh) * 2014-12-17 2019-11-11 日商三井化學股份有限公司 基板中間體、貫通介層窗電極基板及貫通介層窗電極形成方法
US10950532B2 (en) 2014-12-17 2021-03-16 Mitsui Chemicals, Inc. Substrate intermediary body, through-hole via electrode substrate, and through-hole via electrode formation method
TWI664677B (zh) * 2015-03-30 2019-07-01 日商三井化學股份有限公司 埋入式平坦化膜的製造方法及電子元件的製造方法

Also Published As

Publication number Publication date
EP2876675B1 (en) 2021-02-17
US9780008B2 (en) 2017-10-03
TWI602246B (zh) 2017-10-11
EP2876675A4 (en) 2016-06-15
EP2876675A1 (en) 2015-05-27
IL236569A0 (en) 2015-02-26
JP5968438B2 (ja) 2016-08-10
SG11201500194UA (en) 2015-04-29
IL236569B (en) 2018-08-30
SG10201607504UA (en) 2016-10-28
IN2015DN00369A (zh) 2015-06-12
CN104412376B (zh) 2017-02-08
CN104412376A (zh) 2015-03-11
US20150187670A1 (en) 2015-07-02
JPWO2014013956A1 (ja) 2016-06-30
KR20150020668A (ko) 2015-02-26
WO2014013956A1 (ja) 2014-01-23
KR101682836B1 (ko) 2016-12-05

Similar Documents

Publication Publication Date Title
TWI602246B (zh) 半導體裝置及其製造方法及清洗液
CN108292604B (zh) 半导体用膜组合物、半导体用膜组合物的制造方法、半导体用构件的制造方法、半导体用加工材料的制造方法以及半导体装置
TWI577714B (zh) 半導體用密封組成物、半導體裝置及其製造方法以及聚合物及其製造方法
US10020238B2 (en) Method for manufacturing composite body and composition
KR101419662B1 (ko) 반도체 장치의 제조 방법 및 린스액
CN107004599B (zh) 基板中间体、贯通通孔电极基板及贯通通孔电极形成方法
TWI660427B (zh) 密封組成物及半導體裝置的製造方法
JP2016103539A (ja) 複合体の製造方法