CN101021680B - 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件 - Google Patents

形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件 Download PDF

Info

Publication number
CN101021680B
CN101021680B CN2006101056758A CN200610105675A CN101021680B CN 101021680 B CN101021680 B CN 101021680B CN 2006101056758 A CN2006101056758 A CN 2006101056758A CN 200610105675 A CN200610105675 A CN 200610105675A CN 101021680 B CN101021680 B CN 101021680B
Authority
CN
China
Prior art keywords
exposure light
structural formula
blocking film
film
porous insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101056758A
Other languages
English (en)
Other versions
CN101021680A (zh
Inventor
尾崎史朗
中田义弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101021680A publication Critical patent/CN101021680A/zh
Application granted granted Critical
Publication of CN101021680B publication Critical patent/CN101021680B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/16—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Abstract

本发明提供一种用于形成曝光光线阻挡膜的材料，其包含由以下结构式(1)表示的硅化合物和由以下结构式(2)表示的硅化合物中的至少一种，其中R1和R2中至少之一由能够吸收曝光光线的取代基代替。
Figure 200610105675.8_AB_0
结构式(1)(其中R1和R2可以相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数)
Figure 200610105675.8_AB_1
结构式(2)(其中R1、R2和R3可以相同或不同，R1、R2和R3中的至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数)。

Description

形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
相关申请的交叉参考
本申请基于并要求在2006年2月14日申请的在先日本专利申请No.2006-037025的优先权，在此通过参考援引其全部内容。
技术领域
本发明涉及一种曝光光线阻挡膜(exposure light-blocking film)，其适用于半导体集成电路中的多层互连结构并可以有效地阻挡应用于多孔绝缘膜的曝光光线(例如紫外光)；一种形成曝光光线阻挡膜的材料，其适用于形成该曝光光线阻挡膜；一种设置有该曝光光线阻挡膜的多层互连结构及其制造方法；以及一种设置有该多层互连结构的半导体器件及其制造方法。
背景技术
随着半导体集成电路的集成度和芯片密度不断增加，尤其是对于多层半导体芯片的需求也在不断增加。在这一背景之下，相邻互连之间的间隔或互连间隔变得越来越小，导致由于互连之间的电容增加而引起互连延迟的问题。在此，互连延迟(T)由方程式T∝RC表示，该方程式表明(T)受互连电阻(R)和相邻互连之间的电容(C)的影响。介电常数(ε)和电容(C)之间的关系由方程式C＝ε0εr·S/d(其中，S是电极面积，ε0是真空介电常数，εr是绝缘膜的介电常数，以及d是互连间隔)表示。尽管电容(C)的减小可以通过减小互连厚度和电极面积来实现，然而减小互连厚度会导致互连电阻(R)的增加，从而不能实现加速。因此，减小绝缘膜的介电常数是通过最小化互连延迟(T)实现加速的有效方式。
随着近来半导体集成电路的集成度增加和芯片密度增大的趋势，在具有多层互连结构的半导体器件中，相邻互连之间的间隔变得越来越小，导致由于静电感应引起的金属互连的阻抗增加。由于这个原因，存在响应速度减小和功耗增加的较大利害关系。为了避免这个问题，必需尽可能减小层间绝缘膜的介电常数，其中该层间绝缘膜设置在半导体衬底和金属互连之间或者互连层之间。
用于常规绝缘膜的材料包括例如二氧化硅(SiO2)、氮化硅(SiN)和磷硅酸盐玻璃(PSG)的无机材料以及例如聚酰亚胺的有机材料。CVD-SiO2膜为经常用于半导体器件的一种绝缘膜，然而具有高至4的介电常数。另外，SiOF膜为研究作为低介电常数CVD膜候选的一种绝缘膜，具有小至3.3到3.5的介电常数，但具有高吸湿性；因此，SiOF膜具有介电常数随时间而增加的问题。而且，已提出一种多孔硅石基的低介电常数膜(参见日本专利申请特开(JP-A)No.2004-153147)。由于这种多孔膜的制造过程包括孔形成步骤，在该步骤中热分解成分被加热，并且蒸发或分解以形成孔，因此能够进一步减小多孔膜的介电常数。然而目前，这种多孔膜的孔尺寸大至10nm或以上。由于这个原因，为减小介电常数而增加孔隙度会导致介电常数增加和/或膜强度减小的问题，这是由于吸湿造成的。
目前，已研究下面的方法来解决这类问题：在沉积绝缘膜之后，通过用紫外光、等离子体、电子束等照射来固化(cure)绝缘膜，以增加它的膜强度。然而，紫外光和等离子体不利地到达设置在将被它们照射的绝缘膜(或曝光靶)下面的其它膜。因此，由于作为重复固化操作的结果，较低层间绝缘膜的厚度可能减小，因此存在关于利用紫外光和等离子体的利害关系。而且，由于电子束的曝光能量特别高，足以不良地损伤存在于最低层中的晶体管，因此存在关于利用电子束的利害关系。
发明内容
本发明的目的在于解决前述的问题以及实现下面描述的目的。
更具体地，本发明的目的在于提供一种曝光光线阻挡膜，其具有高曝光光线(尤其是紫外光)吸收性，有效地阻挡曝光光线到达存在于曝光靶下面的多孔绝缘膜，并且能够减小多孔绝缘膜的介电常数而不削弱它们的作用；一种用于形成曝光光线阻挡膜的材料，其适用于形成该曝光光线阻挡膜；一种相邻互连之间的寄生电容减小的多层互连结构及其有效的批量制造方法；以及一种设置有该多层互连结构的高速度、高可靠性的半导体器件及制造方法。
将用于解决前述问题的手段列在了所附的权利要求书中。具体地，本发明用于形成曝光光线阻挡膜的材料包含由以下结构式(1)表示的硅化合物和由以下结构式(2)表示的硅化合物中的至少一种，其中在结构式(1)和(2)中，R1和R2中至少之一由能够吸收曝光光线的取代基代替。
Figure S061A5675820060803D000031
结构式(1)
(其中R1和R2可以相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数)
Figure S061A5675820060803D000032
结构式(2)
(其中R1、R2和R3可以相同或不同，R1、R2和R3中的至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种，并且n是等于或大于2的整数)
因为由结构式(1)和(2)表示的硅化合物中的一些官能团由能够吸收曝光光线(例如紫外光)的取代基代替，所以这种用于形成曝光光线阻挡膜的材料具有高曝光光线(例如紫外光)吸收性。由此，利用这种材料形成的曝光光线阻挡膜显示出曝光光线阻挡作用，从而适用于多层互连结构、各种半导体器件等等，尤其适用于本发明的多层互连结构和半导体器件。
本发明的多层互连结构至少包括曝光光线阻挡膜、多孔绝缘膜和互连层，并且该曝光光线阻挡膜是利用本发明用于形成曝光光线阻挡膜的材料形成的。由于这个原因，该曝光光线阻挡膜具有良好的曝光光线(例如紫外光)吸收性并且显示出紫外光阻挡作用。例如，当在多孔绝缘膜上形成曝光光线阻挡膜时，可防止曝光光线(例如紫外光)到达该多孔绝缘膜。因此，当用曝光光线(紫外光)照射沉积在曝光光线阻挡膜上方的多孔绝缘膜以进行固化时，能够有效地防止紫外光到达设置在多孔绝缘膜(或曝光靶)下面的其它多孔绝缘膜，由此减小了由于重复固化操作引起的对它们的损伤并且防止了这些多孔绝缘膜的数量减小。而且，在使用电子束的情况下，通过这种结构可减小对最低层中的晶体管的损伤。多孔绝缘膜具有低介电常数，因此能够减小寄生电容以及获得高速信号传播。由于这些原因，本发明的多层互连结构尤其适用于需要高响应速度的高度集成的半导体集成电路，如IC和LSI。
通常，已知绝缘膜中增加的寄生电容会导致信号传播速度减小。然而，在具有等于或大于1μm的互连间距的半导体器件中，互连延迟对整个半导体器件有较小的影响。近年来，互连宽度和互连间距伴随着半导体集成电路的封装密度增加和多层互连结构的出现而变得越来越窄；尤其是，在具有等于或小于1μm的互连间距的半导体器件中，互连电阻增加和寄生电容增加的问题很突出。由于互连电阻和互连之间的寄生电容、即控制器件如半导体集成电路性能的主要因素，决定了半导体集成电路的多层互连结构中的信号传播速度，所以互连电阻增加和寄生电容增加是由于信号传播速度减小引起的、需要克服的大问题。为了提高信号传播速度，必需减小互连电阻和互连之间的寄生电容(或绝缘膜的介电常数)。尽管可以通过使互连变薄以减小它们的截面面积而减小互连之间的寄生电容，但薄互连会导致互连电阻增加。这表明获得信号传播速度增加是互连之间的寄生电容减小和互连电阻减小之间的折衷。目前，已提出涂布型多孔绝缘膜作为低介电常数绝缘膜。然而，这些绝缘膜由于是多孔的，因此在机械强度方面较差，从而需要增强。用于增加这些绝缘膜机械强度的方法实例包括通过将曝光光线(例如紫外光)施加到绝缘膜上以固化绝缘膜的方法。在这种方法中使用曝光光线阻挡膜可以减小互连之间的寄生电容和互连电阻，使得能够增加信号传播速度。
本发明用于形成多层互连结构的方法是用于形成本发明的多层互连结构的方法，该方法至少包括曝光光线阻挡膜形成步骤、多孔绝缘膜形成步骤、固化步骤和互连形成步骤。在曝光光线阻挡膜形成步骤中，利用本发明用于形成曝光光线阻挡膜的材料在工作面上形成曝光光线阻挡膜。在多孔绝缘膜形成步骤中，在曝光光线阻挡膜上形成多孔绝缘膜。在固化步骤中，通过用曝光光线照射来固化多孔绝缘膜。在互连形成步骤中，形成互连。通过重复这些步骤，有效地形成多层互连结构。上述用于制造多层互连结构的方法尤其适用于制造本发明的多层互连结构。
本发明的半导体器件至少包括本发明的多层互连结构。由于该半导体器件包括本发明的多层互连结构，所以可以减小互连之间的寄生电容和互连电阻。由于这个原因，本发明的半导体器件尤其适用于高速度、高可靠性的快闪存储器、DRAM、MOS晶体管等等。
附图说明
图1是用于说明多层互连结构的制造方法的实例中的固化步骤的工艺图，该多层互连结构具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2A是用于制造本发明的半导体器件的方法实例的第一工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2B是用于制造本发明的半导体器件的方法实例的第二工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2C是用于制造本发明的半导体器件的方法实例的第三工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2D是用于制造本发明的半导体器件的方法实例的第四工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2E是用于制造本发明的半导体器件的方法实例的第五工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2F是用于制造本发明的半导体器件的方法实例的第六工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2G是用于制造本发明的半导体器件的方法实例的第七工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2H是用于制造本发明的半导体器件的方法实例的第八工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的本发明的材料形成的曝光光线阻挡膜。
图2I是用于制造本发明的半导体器件的方法实例的第九工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2J是用于制造本发明的半导体器件的方法实例的第十工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2K是用于制造本发明的半导体器件的方法实例的第十一工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
图2L是用于制造本发明的半导体器件的方法实例的第十二工艺图，该半导体器件具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。
具体实施方式
(用于形成曝光光线阻挡膜的材料)
本发明用于形成曝光光线阻挡膜的材料包含由以下结构式(1)表示的硅化合物(下文有时称为“聚碳硅烷”)和由以下结构式(2)表示的硅化合物(下文有时称为“聚硅氮烷”)中的至少一种，并且基于所需还包括其他成分，其中聚碳硅烷和聚硅氮烷的某个官能团由能够吸收曝光光线的取代基代替。
Figure S061A5675820060803D000061
结构式(1)
(其中R1和R2可以相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种)
在此，n是等于或大于2的整数并且代表重复单元的数量；其优选为10至1,000。如果n小于10，则可能导致用于形成曝光光线阻挡膜的前述材料的涂覆性能差。如果n大于1,000，则可能导致要形成的曝光光线阻挡膜的厚度变化。
Figure S061A5675820060803D000062
结构式(2)
(其中R1、R2和R3可以相同或不同，它们中至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种)
在此，n是等于或大于2的整数并且代表重复单元的数量；n优选为足够使由结构式(2)表示的聚硅氮烷满足以下的数均分子量范围。
聚硅氮烷的数均分子量没有特别地限制，并且可以根据预期的目的适当地确定；其优选为100至50,000。
如果聚硅氮烷的数均分子量小于100，则会导致用于形成曝光光线阻挡膜的前述材料的涂覆性能差。如果聚硅氮烷的数均分子量大于50,000，则会导致要形成的曝光光线阻挡膜的厚度变化。
由结构式(1)表示的聚碳硅烷和由结构式(2)表示的聚硅氮烷需要R1和R2中至少一个由能够吸收曝光光线的取代基代替。
由能够吸收曝光光线的取代基代替由结构式(1)表示的聚碳硅烷和由结构式(2)表示的聚硅氮烷每一个中的R1和R2至少之一的方法没有特别地限制，并且可以根据预期的目的适当地确定。例如，这可以通过卤化R1和R2中的至少一个并且使它与包含相关取代基的格氏试剂起反应来获得。
曝光光线没有特别地限制并且可以根据预期的目的适当地确定；实例包括紫外光、等离子体和电子束。在这些曝光光线中，考虑到适用于固化多孔绝缘膜，优选紫外光。
当采用紫外光作为曝光光线时，通过由能够吸收紫外光的取代基代替聚碳硅烷和聚硅氮烷的某个官能团，能够为形成曝光光线阻挡膜的前述材料赋予良好的紫外光吸收性。
能够吸收紫外光的取代基没有特别地限制，并且可以根据预期的目的适当地确定；优选包含可包含杂(hetero)原子的双键、三键和芳基中至少之一的那些取代基。具体适合的实例包括乙烯基、丙烯酰(acroyl)基、苄基、苯基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基。
确定在形成曝光光线阻挡膜的材料中存在能够吸收紫外光的取代基(例如包含可包含杂原子的双键、三键和芳基中至少之一的那些取代基)的方法没有特别地限定，并且可以根据预期的目的适当地确定。例如，这些取代基的存在可以根据以下方法确定：通过用红外(IR)光谱测量取代基的吸收峰来分析取代基的结构的方法，或者通过XPS(X射线光电子光谱)测量来确定特定元素的化学键的同一性、数量和状态的方法。
即使当单一或组合地使用时，在用于曝光光线阻挡膜的材料中由结构式(1)表示的聚碳硅烷和由结构式(2)表示的聚硅氮烷的总含量也没有特别地限制，并且可以根据预期的目的适当地确定；它们的含量与总数量的质量比优选为30％至90％，更优选为40％至80％。
如果这些化合物总含量的质量比小于30％，则阻挡曝光光线的能力可能降低，而允许光到达较低层。如果这些化合物总含量的质量比大于90％，则可能导致曝光光线阻挡膜的介电常数显著增加。
其他成分没有特定地限制，只要不削弱本发明的效果即可，并且可以根据预期的目的适当地确定；实例包括溶剂和各种添加剂。
溶剂没有特别地限制并且可以根据预期的目的适当地选择；实例包括环已烷、甲基异丁基酮、丁酮、甲基溶纤剂(collosolve)、乙基溶纤剂、辛烷、癸烷、丙二醇、丙二醇一乙基醚和丙二醇一乙基醚醋酸盐。
在用于形成曝光光线阻挡膜的材料中其他成分的含量可以根据由结构式(1)和(2)表示的硅化合物的同一性和含量来确定。
本发明用于形成曝光光线阻挡膜的材料包括由结构式(1)表示的硅化合物和由结构式(2)表示的硅化合物中至少之一，并且它们的官能团中的一些由能够吸收曝光光线(例如紫外光)的取代基代替；因此，该材料提供了较高的曝光光线(例如紫外光)吸收性。由此，能够形成具有阻挡曝光光线作用的曝光光线阻挡膜，该曝光光线阻挡膜适用于以下描述的本发明的多层互连结构和半导体器件。
(曝光光线阻挡膜)
使用本发明用于形成曝光光线阻挡膜的材料来形成本发明的曝光光线阻挡膜。由此，该曝光光线阻挡膜具有阻挡曝光光线的良好作用。
当通过用曝光光线(例如紫外光)照射来固化设置于曝光光线阻挡膜上方的多孔绝缘膜时，曝光光线阻挡膜有效地防止了曝光光线到达设置在将要曝光的多孔绝缘膜(即曝光靶)下方的其它多孔绝缘膜，减小了由于重复的固化操作引起的这些较低多孔绝缘膜中的损伤积聚并且防止了它们的厚度减小。
(多层互连结构)
本发明的多层互连结构至少包括曝光光线阻挡膜、多孔绝缘膜和互连层，并且还包括基于所需适当选择的其他构件。
—曝光光线阻挡膜—
使用本发明用于形成曝光光线阻挡膜的材料来形成曝光光线阻挡膜。因此，该曝光光线阻挡膜具有阻挡曝光光线的良好作用。
当通过用曝光光线(例如紫外光)照射来固化设置于曝光光线阻挡膜上方的多孔绝缘膜时，曝光光线阻挡膜有效地防止了曝光光线到达设置于将要曝光的多孔绝缘膜(即曝光靶)下方的其它多孔绝缘膜，减小了由于重复的固化操作引起的这些较低多孔绝缘膜中的损伤积聚并且防止了它们的厚度减小。
注意用于形成曝光光线阻挡膜的上述材料的细节与本发明用于形成曝光光线阻挡膜的材料所给出的细节相同。
设置曝光光线阻挡膜的位置没有特别地限制，只要设置在将要用曝光光线照射的多孔绝缘膜(即曝光靶)下方即可，并且可以根据预期的目的适当地确定。曝光光线阻挡膜可与多孔绝缘膜直接接触。可选地，可在它们之间设置另一构件。然而，为了防止曝光光线不利地影响除了曝光靶之外的其他构件，优选曝光光线阻挡膜与多孔绝缘膜直接接触。
曝光光线阻挡膜的厚度没有特别地限制，并且可以根据预期的目的适当地确定；曝光光线阻挡膜的厚度优选为5nm至70nm，更优选为5nm至50nm。
如果曝光光线阻挡膜的厚度小于5nm，则有时不能提供阻挡曝光光线的作用，并且可能损伤设置在曝光光线阻挡膜下面的多孔绝缘膜。如果该厚度大于70nm，则可能增加净有效介电常数。
—多孔绝缘膜—
多孔绝缘膜没有特别地限制，只要其中有孔即可；实例包括通过旋涂形成的多孔硅石膜、掺碳SiO2膜、通过将热分解化合物加到掺碳SiO2膜中得到的多孔掺碳SiO2膜、和有机多孔膜。在这些多孔膜当中，优选通过旋涂形成的多孔硅石膜。
进行旋涂的条件如下：旋转速度为100rpm至10,000rpm，更优选为800rpm至5,000rpm；旋涂时间为1秒至10分钟，更优选为10至90秒。
多孔绝缘膜的组成材料、结构、厚度、介电常数等没有特别地限制，并且可以根据预期的目的适当地确定。
当使用多孔硅石膜作为多孔绝缘膜时，这种多孔硅石膜的组成材料的实例包括由水解和缩聚合反应产生的聚合物，例如四烷氧基硅烷、三烷氧基硅烷、甲基三烷氧基硅烷、乙基三烷氧基硅烷、丙基三烷氧基硅烷、苯基三烷氧基硅烷、乙烯基三烷氧基硅烷、烯丙基三烷氧基硅烷、缩水甘油基三烷氧基硅烷、二烷氧基硅烷、二甲基二烷氧基硅烷、二乙基二烷氧基硅烷、二丙基二烷氧基硅烷、二苯基二烷氧基硅烷、联乙烯二烷氧基硅烷、二烯丙基二烷氧基硅烷、二环氧甘油基二烷氧基硅烷、苯甲基二烷氧基硅烷、苯乙基二烷氧基硅烷、苯丙基三烷氧基硅烷、苯乙烯基二烷氧基硅烷、苯基烯丙基二烷氧基硅烷、苯基缩水甘油基二烷氧基硅烷、甲基乙烯基二烷氧基硅烷、乙基乙烯基二烷氧基硅烷和丙基乙烯基二烷氧基硅烷。这些聚合物可单一地或组合地使用。通过将热分解化合物等加到这些聚合物中并且加热它们来获得具有细孔的多孔绝缘膜。
热分解化合物没有特别地限制，并且可以根据预期的目的适当地选择；实例是丙烯酸树脂。
当使用掺碳SiO2膜作为多孔绝缘膜时，其组成材料没有特别地限制并且可以根据预期的目的适当地确定；适合的实例包括二氧化碳和含烷基的硅氧烷单体，如六甲基二硅氧烷。
当使用多孔掺碳SiO2膜作为多孔绝缘膜时，其组成材料没有特别地限制并且可以根据预期的目的适当地选择；适合的实例包括二氧化碳、热分解原子基团(热分解化合物)和氧化分解原子基团(氧化分解化合物)。更具体地，适合的实例为含烷基的硅氧烷单体如六甲基二硅氧烷和含苯基的硅烷化合物如二苯基甲基硅烷。
当使用有机多孔膜作为多孔绝缘膜时，其组成材料没有特别地限制并且可以根据预期的目的适当地选择；实例包括含热分解有机化合物的聚合物。
热分解有机化合物没有特别地限制，并且可以根据预期的目的适当地选择。然而，优选为在200℃至300℃热分解的热分解有机化合物；实例包括丙烯酸树脂、聚乙烯树脂、聚丙烯树脂、丙烯酸低聚物、乙烯低聚物和丙烯低聚物。用溶剂稀释包含这种热分解有机化合物的聚芳醚聚合物，并且使用所得到的溶液。在这种情况下，例如，对于该溶剂可以使用环己酮。
多孔绝缘膜的组成材料的适合实例包括在存在四元烷基胺作为催化剂的条件下形成的成簇(clustered)多孔硅石前体。在这种情况下，可以获得具有均匀小孔的多孔绝缘膜。
多孔硅石前体可以是商用的或者是适当地新近合成的。纳米聚类硅石(NCS)(由Catalysts & Chemicals Industries有限公司制造的Celamate NSC)是商用的多孔硅石前体的适合实例。
多孔绝缘膜的结构没有特别地限制，并且可以根据预期的目的适当地确定；多孔绝缘膜可具有单层结构或叠层(多层)结构。
多孔绝缘膜的厚度没有特别地限制，并且可以根据预期的目的适当地确定；在多层互连结构中多孔绝缘膜的厚度通常为10nm至1μm，优选为10nm至500nm，更优选10nm至300nm。
如果多孔绝缘膜的厚度小于10nm，则可能引起结构缺陷如针孔。如果多孔绝缘膜的厚度大于500nm，则有时难以确保抗蚀剂相对于多孔绝缘膜的适当蚀刻选择性，尤其是在干法蚀刻处理时。
多孔绝缘膜的介电常数没有特别地限制，并且可以根据预期的目的适当地确定；介电常数越低，就越优选。更具体地，多孔绝缘膜的介电常数优选为等于或小于3.0，更优选为等于或小于2.8。
例如，可通过以下的方式测量多孔绝缘膜的介电常数。在多孔绝缘膜上形成金电极，并且利用介电常数测量装置等经金电极来测量该介电常数。
—互连层—
互连层的组成材料、结构、形状、厚度等没有特别地限制，并且可以根据预期的目的适当地确定。然而，为了增加电路的集成度，互连层优选具有多层(叠层)结构。
—其他构件—
其他构件没有特别地限制并且可以根据预期的目的适当地确定。适合的实例是除了曝光光线阻挡膜和多孔绝缘膜之外、能够透射曝光光线如紫外光的层间绝缘膜。
层间绝缘膜没有特别地限制，并且可以根据预期的目的适当地确定。实例包括停止膜。更具体地，实例包括通过等离子体CVD形成的掺碳SiO2膜、SiC:H膜、SiC:N膜、SiC:O:H膜和SiO2膜，以及通过旋涂形成的有机SOG和无机SOG。当通过旋涂形成多孔绝缘膜时，优选有机SOG和无机SOG。在这种情况下，可以同时进行用于多孔绝缘膜和层间绝缘膜的形成步骤和紫外线固化步骤，由此实现了制造工艺的简化。
层间绝缘膜的组成材料、形状、结构、厚度、密度等没有特别地限制并且可以根据预期的目的适当地确定；层间绝缘膜优选为5nm至300nm厚，更优选为5nm至180nm厚。
如果层间绝缘膜的厚度小于5nm，则层间绝缘膜可能受到曝光光线的严重损伤。如果层间绝缘膜的厚度大于300nm，则固化的进展程度可能在膜的上、下侧之间不同。
另外，层间绝缘膜的密度优选为1g/cm3至3g/cm3，更优选为1g/cm3至2.5g/cm3。
如果层间绝缘膜的密度小于1g/cm3，则膜的强度可能显著地降低。如果层间绝缘膜的密度大于3g/cm3，则可能难以保持层间绝缘膜的介电常数低。
由于本发明的多层互连结构包括由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜，所以能够有效地防止曝光光线(例如紫外光)到达多孔绝缘膜以减少固化损伤积聚，以及防止膜数量减少。另外，多孔绝缘膜具有低介电常数，由此可以减小寄生电容并且还可以增加信号传播速度。由于这些原因，本发明的多层互连结构适用于需要高响应速度的高度集成的半导体集成电路，如IC和LSI。
(用于制造多层互连结构的方法)
本发明用于制造多层互连结构的方法至少包括曝光光线阻挡膜形成步骤、多孔绝缘膜形成步骤、固化步骤和互连层形成步骤。该方法优选包括层间绝缘膜形成步骤、热处理步骤等，并且基于所需还包括其他步骤。
<曝光光线阻挡膜形成步骤>
曝光光线阻挡膜形成步骤是利用本发明用于形成曝光光线阻挡膜的材料在工作面上形成曝光光线阻挡膜的步骤。
注意本发明用于形成曝光光线阻挡膜的材料的细节与以上所给出的细节相同。
工作面没有特别地限制，并且可以根据预期的目的适当地确定。例如，当在半导体器件中使用多层互连结构时，其半导体衬底的表面是一个实例。更具体地，适合的实例是衬底(例如硅晶片)、氧化膜和低介电常数膜(例如多孔绝缘膜)的表面。
用于形成曝光光线阻挡膜的方法没有特别地限制并且可以根据预期的目的适当地确定。例如，涂布是适合的实例。
应用在这种涂布工艺中的方法没有特别地限制并且可以根据预期的目的适当地确定。实例包括旋涂、浸渍涂布、搅和(kneader)涂布、幕帘式淋涂和刮板涂布。在这些实例当中，例如，鉴于涂布效率，优选旋涂。进行旋涂的条件如下：旋转速度为100rpm至10,000rpm，更优选为800rpm至5,000rpm；旋涂时间为1秒至10分钟，更优选为10至90秒。
以这种方式，利用本发明用于形成曝光光线阻挡膜的材料在工作面上形成曝光光线阻挡膜。
<多孔绝缘膜形成步骤>
多孔绝缘膜形成步骤是在前述曝光光线阻挡膜形成步骤中形成的曝光光线阻挡膜上形成多孔绝缘膜的步骤。
用于形成多孔绝缘膜的方法没有特别地限制，并且可以根据预期的目的适当地确定。例如，可以根据要形成的多孔绝缘膜的类型来使用以下方法。
首先，作为用于多孔绝缘膜的材料，将能够形成前述多孔硅石膜的聚合物和热分解化合物应用到曝光光线阻挡膜上，然后进行热处理(软烘焙)，由此使热分解化合物热分解而在所得到的膜中形成孔(细孔)，从而形成多孔绝缘膜。
注意此涂布工艺与在前述的曝光光线阻挡膜形成步骤中采用的相同。
用于热处理(软烘焙)的方法没有特别地限制，并且可以根据预期的目的适当地确定。例如，这些材料优选在热板上烘焙。由此，使热分解化合物热分解以在所得到的绝缘膜中形成直径为10nm至20nm的孔(细孔)。
进行热处理的条件(例如，温度和气氛)可以根据预期的目的确定。然而，热处理温度优选为200℃至350℃。
如果热处理温度低于200℃，热分解化合物没有充分地分解，则可能导致将要形成的孔的数量减少，并且热分解化合物的分解速率非常低，从而可能花费长时间来完成孔的形成。如果热处理温度高于350℃，则多孔绝缘膜材料很快固化，在一些情况下抑制了孔的形成。
用于形成多孔绝缘膜的方法的另一实例是使用汽相生长法的掺碳SiO2膜形成方法。
例如，这可以通过使用平行板CVD装置来实现。首先，将上面要形成多孔绝缘膜的衬底的温度设置为例如300℃至400℃。然后，利用汽化装置汽化含烷基的硅氧烷单体以制造反应气体。利用运载气体将反应气体引入到室中。这时，在极板之间施加高频电源使得从反应气体产生等离子体。在此，将沉积速率设置为相对较高的程度会导致多孔绝缘膜的形成。更具体地，多孔绝缘膜可以在以下的沉积条件下适当地制造：使用六甲基双环氧乙烷作为反应气体并且以3mg/分钟的速率提供；使用CO2作为运载气体并且以6,000sccm的流速提供；以及将施加在极板之间的高频电源的水平设置为例如13.56MHz(500W)或100kHz(500W)。由含碳的氧化硅膜形成的多孔绝缘膜可以在这些条件下制造。
用于形成多孔绝缘膜的方法的另一实例是多孔掺碳SiO2膜形成方法，其中热分解原子基团(热分解化合物)或氧化分解原子基团(氧化分解化合物)通过等离子体分解，用汽相生长法形成多孔掺碳SiO2膜。
例如，这可以通过利用平行板CVD装置来实现。首先，将上面要形成多孔绝缘膜的衬底的温度设置为例如250℃至300℃。然后，利用汽化装置汽化含烷基的硅氧烷单体以制造第一反应气体，并且同样地汽化含苯基的硅烷化合物以制造第二反应气体。在此注意苯基是在加热条件下通过氧化反应分解的原子基团(热分解和氧化分解的原子基团)。
然后，利用运载气体将第一和第二反应气体引入到室中。这时，在极板之间施加高频电源使CO2气体转换成等离子体(氧等离子体)，分解了苯基。当分解苯基时，气体沉积在衬底上而形成多孔绝缘膜。更具体地，例如，多孔绝缘膜可在以下的沉积条件下适当地制造：使用六甲基双环氧乙烷作为第一反应气体并且以1mg/分钟的速率提供；使用二苯基甲基硅烷作为第二反应气体并且以1mg/分钟的速率提供；使用CO2作为运载气体并且以3,000sccm的流速提供；以及将施加在极板之间的高频电源的水平设置为例如13.56MHz(300W)或100kHz(300W)。由含碳的氧化硅膜形成的多孔绝缘膜可以在这些条件下制造。
代替使用包含在加热条件下通过氧化分解的热和氧化分解原子基团的材料，还可以使用包含在不借助氧化的条件下可以热分解的热分解原子基团的材料、和包含在不借助加热的条件下可以氧化分解的氧化分解原子基团的材料。
用于形成多孔绝缘膜的方法的另一实例是用溶剂稀释包含热分解化合物的聚合物，并且将所得到的溶液应用到曝光光线阻挡膜上而形成有机多孔膜的方法。
更具体地，用溶剂稀释包含热分解化合物的聚合物，并且将所得到的溶液应用到曝光光线阻挡膜上，之后在100℃至400℃进行热板热处理，由此蒸发所得到的绝缘膜中的溶剂，干燥该绝缘膜。随后，在300℃至400℃对该绝缘膜进行另一热处理以分解热分解化合物，从而在绝缘膜中形成了孔。以这种方式形成了有机多孔绝缘膜。
用于形成多孔绝缘膜的方法的另一实例是将硅石簇状前体、即多孔绝缘膜材料应用到曝光光线阻挡膜上并且进行热处理以形成多孔绝缘膜的方法。
更具体地，在通过旋涂将硅石簇状前体应用到曝光光线阻挡膜上之后，对硅石簇状前体进行热板热处理(软烘焙)。在此，热处理温度例如约为200℃，并且热处理时间约为150秒。蒸发所得到的绝缘膜中的溶剂，从而形成多孔绝缘膜。使用成簇的硅石形成绝缘膜可产生孔分布很均匀的非常优良的多孔绝缘膜。
以这种方式，在曝光光线阻挡膜形成步骤中形成的曝光光线阻挡膜上形成多孔绝缘膜。
<固化步骤>
固化步骤是通过用曝光光线照射来固化在多孔绝缘膜形成步骤中形成的多孔绝缘膜的步骤。
在固化步骤中使用的固化方法没有特别地限制，只要用曝光光线照射多孔绝缘膜即可，并且可以根据预期的目的适当地确定。例如，紫外光是曝光光线的适合实例。
紫外光的波长没有特别地限制，并且可以根据预期的目的适当地确定。紫外光的波长优选为230nm至380nm。
如果紫外光的波长小于230nm，则照射能量非常高，以致多孔绝缘膜中的甲基裂开，导致介电常数增加。如果紫外光的波长大于380nm，则照射能量非常低，以致膜固化不能继续进行。
可以利用紫外灯进行紫外光的施加。这种紫外灯的实例包括高压汞灯。
施加紫外光的条件(例如气氛)可以根据预期的目的适当地确定。例如，优选在存在惰性气体如氩气或氮气的条件下进行紫外光的施加。可选地，可在真空或常压下进行紫外光的施加，然而，由于在真空下可以防止产生臭氧，所以优选在真空下进行。
在固化步骤中优选与热处理一起进行紫外光的施加。因为有助于多孔绝缘膜的固化，并且由此可以增加膜的机械强度，所以这是有利的。
热处理温度没有特别地限制并且可以根据预期的目的适当地确定。例如，热处理温度优选为50℃至470℃，更优选为50℃至450℃。
优选在一个(特定的)温度下或通过在此热处理温度范围内适当地改变温度而在不同的温度下进行曝光光线(例如紫外光)的施加。在该情况下，有助于多孔绝缘膜的固化，从而能够增加其膜强度和多孔绝缘膜与较低绝缘膜(例如曝光光线阻挡膜)之间的粘接性。
在以后将要描述的层间绝缘膜形成步骤中在多孔绝缘膜上形成层间绝缘膜之后，在固化步骤中优选通过穿过设置在多孔绝缘膜上的层间绝缘膜用曝光光线照射来固化多孔绝缘膜。在这种情况下，由于层间绝缘膜能够透射曝光光线，所以层间绝缘膜和多孔绝缘膜可以同时固化。因此，能够简化制造工艺。
以这种方式，通过用曝光光线(例如紫外光)照射来固化多孔绝缘膜。
在下文，将参照附图描述采用紫外光作为曝光光线的固化步骤的实例。
图1说明了形成铜互连6以及多孔绝缘膜1、3和5与曝光光线阻挡膜2和4的交替层的层结构，示出了用紫外光照射最上层的多孔绝缘膜5的固化步骤状态的实例。
在固化步骤中，用紫外光照射紫外光曝光靶5(将要用紫外光照射的多孔绝缘膜)以进行固化。这时，曝光光线阻挡膜4吸收紫外光，由此防止了紫外光到达设置在曝光靶5下面的多孔绝缘膜3，其中该曝光光线阻挡膜4由本发明用于形成曝光光线阻挡膜的材料形成并且设置在曝光靶5的下面。另外，设置在曝光光线阻挡膜4和多孔绝缘膜3下面的曝光光线阻挡膜2也防止了紫外光到达多孔绝缘膜1。因此，能够有效地防止由于对曝光靶5的固化操作所引起的设置在曝光靶5下面的多孔绝缘膜的厚度减小和相邻互连之间的寄生电容增加。因此，能够提供一种高性能和高可靠性的多层互连结构。
<互连形成步骤>
互连形成步骤是形成互连的步骤。
为了形成多层互连结构，互连形成步骤优选包括适当选择的其他步骤，如通路形成步骤和导体镀覆步骤。
—通路形成步骤—
通路形成步骤是形成通路的步骤，所述通路连接至在形成于工作面上的多孔绝缘膜最上层中形成的互连。
例如，可以通过为将要形成通路的部分施加适当曝光水平的激光来形成通路。
激光没有特别地限制并且可以根据预期的目的适当地确定。实例包括CO2激光器、准分子激光器和YAG激光器。
—导体镀覆步骤—
导体镀覆步骤是将导体、即互连前体应用到形成于工作面上的多孔绝缘膜整个表面上以形成导体镀层的步骤。
例如，对于导体镀覆，可以使用典型的镀覆方法，如无电镀和电镀。
可以通过蚀刻在导体镀覆步骤中已形成的导体镀层来实现互连的形成，以制造所需的互连图案。
蚀刻方法没有特别地限制，并且可以根据预期的目的从典型的蚀刻方法中适当地选择。
以这种方式形成了互连。
进行(或根据需要重复)一系列的曝光光线阻挡膜形成步骤、多孔绝缘膜形成步骤、固化步骤和互连形成步骤(包括通路形成步骤和导体镀覆步骤)。由此，形成了具有高集成电路的多层互连结构。
<层间绝缘膜形成步骤>
层间绝缘膜形成步骤是在多孔绝缘膜形成步骤之后在多孔绝缘膜上形成能够透射紫外光的层间绝缘膜的步骤。
注意层间绝缘膜的细节与本发明的多层互连结构的描述中所给出的细节相同。例如，层间绝缘膜的实例包括通过等离子体CVD形成的掺碳SiO2膜、SiC:H膜、SiC:N膜、SiC:O:H膜和SiO2膜、以及通过旋涂形成的有机SOG和无机SOG。
层间绝缘膜的组成材料、形状、结构、厚度、密度等没有特别地限制，并且可以根据预期的目的适当地确定；层间绝缘膜优选为5nm至300nm厚，更优选为5nm至180nm厚。
如果层间绝缘膜的厚度小于5nm，则层间绝缘膜可能受到曝光光线的严重损伤。如果层间绝缘膜的厚度大于300nm，则固化程度可能在膜的上、下侧不同。
另外，层间绝缘膜的密度优选为1g/cm3至3g/cm3，更优选为1g/cm3至2.5g/cm3。
如果层间绝缘膜的密度小于1g/cm3，则膜的强度可能显著降低。如果层间绝缘膜的密度大于3g/cm3，则可能难以保持层间绝缘膜的介电常数低。
<热处理步骤>
在利用本发明用于形成多层互连结构的方法将曝光光线阻挡膜、多孔绝缘膜和层间绝缘膜以此顺序叠置时，通过涂布工艺形成的每层膜优选在叠置在彼此的顶部上之前进行热处理。利用这种结构能够增加这些膜的强度。
用于热处理的方法没有特别地限制，并且可以根据预期的目的适当地确定；优选软烘焙，并且软烘焙温度优选为80℃至380℃。
优选进行热处理，以使每层膜都具有用红外(IR)光谱确定为10％至90％的交联率。
如果每层膜和相邻膜的交联率落入前述范围之内，则可以增加它们的粘接性。如果交联率小于10％，则涂布溶剂可能溶解较低的膜。如果交联率大于90％，则可能难以保持层间绝缘膜的介电常数低。
本发明用于制造多层互连结构的方法适用于各个领域。尤其是，该方法适用于制造本发明的多层互连结构。
由于本发明的多层互连结构包括由本发明用于形成曝光光线阻挡膜的材料、即具有良好紫外光吸收性的材料形成的曝光光线阻挡膜，所以在固化曝光靶时，能够有效地防止曝光光线(例如紫外光)到达设置在曝光靶(即将要曝光的多孔绝缘膜)下面的多孔绝缘膜，并且防止膜数量减小。另外，多孔绝缘膜具有低介电常数，由此可以减小寄生电容并且可以增加信号传播速度。由于这些原因，本发明的多层互连结构尤其适用于需要高响应速度的高度集成的半导体集成电路如IC和LSI，尤其是本发明的半导体器件。
(半导体器件)
本发明的半导体器件至少包括本发明的多层互连结构，并且还包括基于所需适当选择的其他构件。
半导体器件没有特别地限制，只要包括至少具有曝光光线阻挡膜、多孔绝缘膜和互连层的多层互连结构即可，并且可以根据预期的目的适当地确定。
其他构件没有特别地限制，并且可以根据预期的目的适当地选择。实例包括半导体器件中的常规组件，如栅极、漏极和源极。
用于制造本发明的半导体器件的方法没有特别地限制，并且可以根据预期的目的适当地确定；优选以后将描述的本发明用于制造半导体器件的方法。
本发明的半导体器件至少包括本发明的多层互连结构，该多层互连结构具有由本发明用于形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜。在本发明的多层互连结构中，曝光光线阻挡膜有效地防止了曝光光线(例如紫外光)到达设置在曝光光线阻挡膜下面的多孔绝缘膜，防止了膜数量减小等。另外，多孔绝缘膜具有低介电常数，由此可以减小相邻互连之间的寄生电容和互连电阻。因此，能够提供高速度、高可靠性的半导体器件。
本发明的半导体器件尤其适用于例如快闪存储器、DRAM、FRAM和MOS晶体管。
(用于制造半导体器件的方法)
本发明用于制造半导体器件的方法至少包括多层互连结构形成步骤，并且还包括基于所需适当选择的的其他步骤。
多层互连结构形成步骤是借助本发明用于形成多层互连的方法在工作面上形成多层互连结构的步骤。
用于多层互连结构的工作面和制造方法的细节与本发明的多层互连结构的以上描述中所给出的细节相同。
其他步骤没有特别地限制，并且可以根据预期的目的适当地确定。实例包括常规半导体制造方法中使用的各种步骤，如栅极形成步骤、漏极形成步骤和源极形成步骤。
利用本发明用于制造半导体器件的方法，可以减小相邻互连之间的寄生电容和互连电阻，由此能够有效地制造本发明的高速度、高可靠性的半导体器件。
在下文，将参照实例描述本发明，然而所述实例不应解释为对本发明的限制。
(实例1)
—用于形成曝光光线阻挡膜的材料的制备—
卤化由结构式(1)表示的聚碳硅烷的R1和R2中至少之一并且使其与包含乙烯基、即能够吸收紫外光的取代基的格氏试剂起反应。以这种方式制备了用于形成曝光光线阻挡膜的材料，其包含R1和R2中至少之一由乙烯基代替的结构式(1)表示的聚碳硅烷。
—多层互连结构和半导体器件的制造—
通过下面描述的方式制造本发明的多层互连结构和半导体器件。首先，如图2A所示，通过LOCOS(硅的局部氧化)方法在半导体衬底10上形成元件隔离膜12。元件隔离膜12限定了元件区14。注意对于半导体衬底10采用了硅衬底。
接下来，在元件区14上形成栅极18，栅绝缘膜16介于它们之间，并且在栅极18的侧表面上形成侧壁绝缘膜20。而且，利用侧壁绝缘20和栅极18作为掩模，将掺杂剂杂质引入到半导体衬底10中以在栅极18两侧的半导体衬底10中形成源/漏扩散层22。以这种方式形成具有栅极18和源/漏扩散层22的晶体管24。
如图2B所示，通过CVD在形成晶体管24的半导体衬底10的整个表面上形成由氧化硅膜形成的层间绝缘膜26。然后，在层间绝缘膜26上形成由通过等离子体CVD制造的、50nm厚的SiN膜形成的停止膜28。注意在以后将描述的步骤中，停止膜28用作通过CMP(化学机械抛光)抛光钨膜34等时的停止物(参见图2C)，并且用作在多孔绝缘膜38等中形成沟槽46时的蚀刻停止物(参见图2F)。随后，利用光刻形成到达源/漏扩散层22的接触孔30。
接下来，通过溅射在层间绝缘膜26的整个表面上形成由50nm厚的TiN膜形成的粘接层32。注意粘接层32可以提供以后将描述的导体插塞34和基底之间的粘接性。然后，通过CVD在粘接层32的整个表面上形成1μm厚的钨膜34，并且通过CMP(化学机械抛光)抛光钨膜34和粘接层32，直至暴露出停止膜28表面的时候。以这种方式，如图2C所示，在接触孔30中嵌入由钨制成的导体插塞34。
如图2D所示，使用用于形成曝光光线阻挡膜的前述材料在停止膜28的整个表面上形成30nm厚的曝光光线阻挡膜(第一层间绝缘膜)36。用红外(IR)光谱测量曝光光线阻挡膜36的吸收峰显示出存在双键。
随后，在曝光光线阻挡膜36的整个表面上形成由多孔硅石制成的、160nm厚的多孔绝缘膜(第二层间绝缘膜)38。通过用紫外光照射固化多孔绝缘膜38。
然后，如图2E所示，利用用于形成曝光光线阻挡膜的前述材料，在多孔绝缘膜38的整个表面上形成30nm厚的曝光光线阻挡膜40。
接下来，如图2F所示，通过旋涂在曝光光线阻挡膜40的整个表面上形成光致抗蚀剂膜42。然后，利用光刻在光致抗蚀剂膜42中形成开口44。在此，在开口44中设置第一互连(第一金属互连层，参见图2G)50，并且开口44的尺寸是互连宽度和互连间距都为100nm。
利用光致抗蚀剂膜42作为掩模，对曝光光线阻挡膜36和40以及多孔绝缘膜38进行蚀刻处理，其中使用了由CF4气体和CHF3气体产生的氟等离子体。这时，停止膜28用作蚀刻停止物。以这种方式在曝光光线阻挡膜36和40以及多孔绝缘膜38中形成沟槽46以使互连嵌入于其中。在沟槽46的底部暴露出导体插塞34的顶表面。随后剥离光致抗蚀剂膜42。
然后，通过溅射在整个表面上形成10nm厚并且由TaN制成的阻挡膜(未示出)。该阻挡膜具有防止包含在以后将描述的互连中的Cu在多孔绝缘膜38中扩散的作用。接下来，通过溅射在整个表面上形成10nm厚并且由Cu制成的籽晶膜(未示出)。当通过电镀形成由Cu制成的互连时，籽晶膜用作电极。以这种方式形成由阻挡膜和籽晶膜形成的叠层膜48，如图2G所示。
随后，通过电镀形成600nm厚的Cu膜50。
而且，通过CMP(化学机械抛光)抛光Cu膜50和叠层膜48，直至暴露出曝光光线阻挡膜40的时候。借此，在沟槽46中嵌入由Cu制成的互连50。以上描述的互连50的制造工艺是所谓的单镶嵌工艺。
然后，利用由此制备的形成曝光光线阻挡膜的前述材料，以与形成曝光光线阻挡膜36和40所使用的相同的方式形成30nm厚的曝光光线阻挡膜52。
接下来，以与形成多孔绝缘膜38所使用的相同的方式形成180nm厚的多孔绝缘膜54，如图2H所示。通过在与固化多孔绝缘膜38的条件相同的条件下通过用紫外光照射来固化多孔绝缘膜54。
利用以上制备的形成曝光光线阻挡膜的前述材料，以与形成曝光光线阻挡膜36、40和52所使用的相同的方式在多孔绝缘膜54的整个表面上形成30nm厚的曝光光线阻挡膜56。
接下来，以与形成多孔绝缘膜38所使用的相同的方式形成160nm厚的多孔绝缘膜58，如图2I所示。在与固化多孔绝缘膜38的条件相同的条件下通过用紫外光照射来固化多孔绝缘膜58。随后，利用以上制备的形成曝光光线阻挡膜的前述材料，以与形成曝光光线阻挡膜36、40和52所使用的相同的方式在多孔绝缘膜58的整个表面上形成了30nm厚的曝光光线阻挡膜60。
如图2J所示，通过旋涂在整个表面上形成光致抗蚀剂膜62。利用光刻在光致抗蚀剂膜62中形成开口64。开口64是其中形成到达第一互连(第一金属互连层)50的接触孔66的开口。利用光致抗蚀剂膜62作为掩模，对曝光光线阻挡膜52、56和60以及多孔绝缘膜54和58进行蚀刻处理，其中使用由CF4气体和CHF3气体产生的氟等离子体，并且适当地改变蚀刻气体的成分和蚀刻压力等。以这种方式形成到达互连50的接触孔66。随后，剥离光致抗蚀剂膜62。
接下来，如图2K所示，通过旋涂在整个表面上形成光致抗蚀剂膜68。然后利用光刻在光致抗蚀剂膜68中形成开口70。开口70是其中形成第二互连(第二金属互连层)76a的开口(参见图2L)。
利用光致抗蚀剂膜68作为掩模，对曝光光线阻挡膜56和60以及多孔绝缘膜58进行蚀刻处理，其中使用由CF4气体和CHF3气体产生的氟等离子体。以这种方式在曝光光线阻挡膜56和60以及多孔绝缘膜8中形成用于嵌入互连76a的沟槽72。在此，沟槽72连接至接触孔66。
然后，通过溅射在整个表面上形成10nm厚并且由TaN制成的阻挡膜(未示出)。该阻挡膜具有防止包含在以后将描述的互连76a、导体插塞76b中的Cu在多孔绝缘膜54和58中扩散的作用。接下来，通过溅射在整个表面上形成10nm厚并且由Cu制成的籽晶膜(未示出)。当通过电镀形成由Cu制成的互连76a和导体插塞76b时，籽晶膜用作电极。以这种方式形成由阻挡膜和籽晶膜形成的叠层膜74，如图2L所示。
随后，通过电镀形成1,400nm厚的Cu膜76。
而且，通过CMP(化学机械抛光)抛光Cu膜76和叠层膜74，直至暴露出曝光光线阻挡膜60表面的时候。以这种方式在接触孔66中嵌入由Cu制成的导体插塞76b，并且在沟槽72中嵌入由Cu制成的互连76a。导体插塞76b和互连76a形成为一体。导体插塞76b和互连76a形成为一体的制造方法是所谓的双镶嵌方法。
随后，利用以上制备的形成曝光光线阻挡膜的前述材料，以与形成曝光光线阻挡膜36、40和52所使用的相同的方式在整个表面上形成30nm厚的曝光光线阻挡膜78。
其后，重复地进行这些步骤以形成未示出的第三互连(第三金属互连层)，而形成半导体器件。
以这种方式形成互连和导体插塞，以使一百万个导体插塞串联地电连接，并且确定半导体器件的制造成品率为91％。另外，基于层间的电容计算的有效相对介电常数为2.6。此外，在使半导体器件保持在200℃达3,000小时之后，利用电阻测量装置(通过Agilent技术制造的HP4282A)测量互连电阻；互连电阻没有增加。
利用光谱椭偏仪(由SOPRA公司制造的GES500)确定的、设置在曝光光线阻挡膜下面的多孔绝缘膜的数量减小在厚度方面为0nm，得出没有减小每层多孔绝缘膜的数量的结论。这些结果示于图1中。
(实例2至12)
除了用于形成曝光光线阻挡膜的材料变成表1中所示的材料和曝光阻挡膜形成为第一层间绝缘膜之外，以与实例1中描述的相同的方式制造半导体器件。另外，以与实例1中描述的相同的方式测量所得到的半导体器件的有效介电常数、半导体器件制造成品率和设置在曝光光线阻挡膜下面的多孔绝缘膜数量的减小。上述结果也示于表1中。
注意在实例2、4、6、8、10和12中，在用作第二层间绝缘膜的多孔绝缘膜上形成能够透射紫外光的SiC膜作为第三层间绝缘膜，以及穿过SiC膜将紫外光施加在多孔绝缘膜上以进行固化。
(比较例1至4)
除了用于形成曝光光线阻挡膜的材料变成表1中所示的材料、即硅化合物的官能团没有被能够吸收紫外光的取代基代替的材料，以及曝光光线阻挡膜形成为第一层间绝缘膜之外，以与实例1中描述的相同的方式制造半导体器件。在使半导体器件保持在200℃达3,000小时之后，利用电阻测量装置(通过Agilent技术制造的HP4282A)测量它们的互连电阻；互连电阻增加。另外，以与实例1中描述的相同的方式测量半导体器件制造成品率、所得到的半导体器件的有效介电常数和设置在曝光光线阻挡膜下面的多孔绝缘膜数量的减小。所述结果也示于表1中。
注意在比较例2和4中，在用作第二层间绝缘膜的多孔绝缘膜上形成能够透射紫外光的SiC膜作为第三层间绝缘膜，以及穿过SiC膜将紫外光施加在多孔绝缘膜上以进行固化。
表1
从表1中所示的结果可以获知，由于实例1至12的曝光光线阻挡膜由本发明的、包含用能够吸收紫外光的取代基代替的硅化合物的材料形成，所以紫外光没有到达设置在曝光靶(将要曝光的多孔绝缘膜)下面的多孔绝缘膜，由此除了曝光靶之外的多孔绝缘膜的数量没有减小，所得到的半导体器件的有效介电常数通常较低，并且半导体器件制造成品率高。相比之下，在比较例1至4中，在曝光光线阻挡膜中使用没有用能够吸收紫外光的取代基代替的硅化合物，设置在曝光光线阻挡膜下面的多孔绝缘膜的数量减小，所得到的半导体器件的有效介电常数低，并且半导体器件制造成品率低。
根据本发明，能够解决常规的问题和提供一种曝光光线阻挡膜，该曝光光线阻挡膜具有高曝光光线(尤其是紫外光)吸收性，有效地阻挡了曝光光线到达曝光靶下面的多孔绝缘膜，且其能够减小多孔绝缘膜的介电常数而没有削弱它们的作用；一种用于形成曝光光线阻挡膜的材料，其适用于形成该曝光光线阻挡膜；一种相邻互连之间的寄生电容减小的多层互连结构及其有效的批量制造方法；以及一种设置有该多层互连结构的高速度、高可靠性的半导体器件及其制造方法。
由于本发明用于曝光光线阻挡膜的的材料在吸收曝光光线(例如紫外光)的能力方面优良，所以适用于形成本发明的具有阻挡曝光光线作用的曝光光线阻挡膜，尤其适用于制造本发明的多层互连结构和半导体器件。
通过本发明用于制造多层互连结构的方法，能够减小多孔绝缘膜的介电常数而没有削弱它们的作用，以及提高半导体器件的制造成品率。由此，本发明用于制造多层互连结构的方法适用于制造本发明的多层互连结构。
本发明的多层互连结构可以实现高速信号传播，并且尤其适用于例如需要较高响应速度的半导体集成电路。
本发明的半导体器件可以减小互连之间的寄生电容和互连电阻，并且具有高可靠性。由此，本发明的半导体器件适用于例如快闪存储器、DRAM、FRAM和MOS晶体管。

Claims (18)

1.一种用于形成曝光光线阻挡膜的材料，包含以下硅化合物中的至少一种：
由以下结构式(1)表示的硅化合物：
Figure FA20178870200610105675801C00011
结构式(1)
其中，R1和R2为相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；以及
由以下结构式(2)表示的硅化合物：
Figure FA20178870200610105675801C00012
结构式(2)
其中，R1、R2和R3为相同或不同，R1、R2和R3中的至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；
其中，在上述结构式(1)和(2)中，R1和R2中至少之一由能够吸收曝光光线的取代基代替；
其中结构式(1)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、苯基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种；
结构式(2)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种。
2.根据权利要求1所述的用于形成曝光光线阻挡膜的材料，其中该曝光光线是紫外光。
3.根据权利要求1所述的用于形成曝光光线阻挡膜的材料，其中在该结构式(1)中n为10至1,000的整数。
4.根据权利要求1所述的用于形成曝光光线阻挡膜的材料，其中由该结构式(2)表示的硅化合物具有100至50,000的数均分子量。
5.一种利用形成曝光光线阻挡膜的材料形成的曝光光线阻挡膜，
其中，该材料包含以下硅化合物中的至少一种：
由以下结构式(1)表示的硅化合物：
Figure FA20178870200610105675801C00021
结构式(1)
其中，R1和R2为相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；以及
由以下结构式(2)表示的硅化合物：
Figure FA20178870200610105675801C00022
结构式(2)
其中，R1、R2和R3为相同或不同，R1、R2和R3中的至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种，并且n是等于或大于2的整数；
其中，在上述结构式(1)和(2)中，R1和R2中至少之一由能够吸收曝光光线的取代基代替；
其中结构式(1)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、苯基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种；
结构式(2)中的能够吸收紫外光的取代基是从由丙烯酰基、苄基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种。
6.一种多层互连结构，包括：
曝光光线阻挡膜；
多孔绝缘膜；以及
互连层，
其中，该曝光光线阻挡膜是利用形成曝光光线阻挡膜的材料形成的，
其中，该材料包含以下硅化合物中的至少一种：
由以下结构式(1)表示的硅化合物：
结构式(1)
其中，R1和R2为相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；以及
由以下结构式(2)表示的硅化合物：
Figure FA20178870200610105675801C00032
结构式(2)
其中，R1、R2和R3为相同或不同，R1、R2和R3中的至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；
其中，在上述结构式(1)和(2)中，R1和R2中至少之一由能够吸收曝光光线的取代基代替；
其中结构式(1)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、苯基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种；
结构式(2)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种。
7.根据权利要求6所述的多层互连结构，其中该曝光光线阻挡膜和该多孔绝缘膜彼此接触。
8.根据权利要求6所述的多层互连结构，其中该曝光光线阻挡膜具有5nm至70nm的厚度。
9.一种用于制造多层互连结构的方法，包括以下步骤：
利用用于形成曝光光线阻挡膜的材料形成曝光光线阻挡膜；
在该曝光光线阻挡膜上形成多孔绝缘膜；
通过用曝光光线照射该多孔绝缘膜来固化该多孔绝缘膜；以及
形成互连，
其中，上述用于形成曝光光线阻挡膜的材料包含以下硅化合物中的至少一种：
由以下结构式(1)表示的硅化合物：
Figure FA20178870200610105675801C00041
结构式(1)
其中，R1和R2为相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；以及
由以下结构式(2)表示的硅化合物：
Figure FA20178870200610105675801C00042
结构式(2)
其中，R1、R2和R3为相同或不同，R1、R2和R3中的至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种，并且n是等于或大于2的整数；
其中，在上述结构式(1)和(2)中，R1和R2中至少之一由能够吸收曝光光线的取代基代替；
其中结构式(1)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、苯基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种；
结构式(2)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种；以及
其中，该多层互连结构包括该曝光光线阻挡膜、该多孔绝缘膜和该互连层。
10.根据权利要求9所述的用于制造多层互连结构的方法，还包括以下步骤：
在形成该多孔绝缘膜之后，在该多孔绝缘膜上形成能够透射该曝光光线的层间绝缘膜，
其中，在固化时，穿过该层间绝缘膜将该曝光光线施加在该多孔绝缘膜上。
11.根据权利要求10所述的用于制造多层互连结构的方法，其中该层间绝缘膜具有1g/cm3至3g/cm3的密度和5nm至300nm的厚度。
12.根据权利要求9所述的用于制造多层互连结构的方法，其中该曝光光线是紫外光。
13.根据权利要求9所述的用于制造多层互连结构的方法，其中利用用于涂布的硅石簇状前体形成该多孔绝缘膜。
14.根据权利要求9所述的用于制造多层互连结构的方法，其中在50℃至470℃的温度范围内的至少一个温度下进行固化。
15.根据权利要求10所述的用于制造多层互连结构的方法，其中在通过涂布工艺形成该曝光光线阻挡膜、该多孔绝缘膜和该层间绝缘膜之后，该曝光光线阻挡膜、该多孔绝缘膜和该层间绝缘膜在以此顺序叠置在彼此的顶部上之前进行热处理。
16.根据权利要求15所述的用于制造多层互连结构的方法，其中该热处理进行的方式为使得用红外光谱确定的每层膜的交联率为10％至90％。
17.一种半导体器件，包括：
多层互连结构，包括曝光光线阻挡膜、多孔绝缘膜和互连层，
其中，该曝光光线阻挡膜是利用形成曝光光线阻挡膜的材料形成的，
其中，该材料包含以下硅化合物中的至少一种：
由以下结构式(1)表示的硅化合物：
Figure FA20178870200610105675801C00061
结构式(1)
其中，R1和R2为相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；以及
由以下结构式(2)表示的硅化合物：
结构式(2)
其中，R1、R2和R3为相同或不同，R1、R2和R3中的至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；
其中，在上述结构式(1)和(2)中，R1和R2中至少之一由能够吸收曝光光线的取代基代替；
其中结构式(1)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、苯基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种；
结构式(2)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种。
18.一种用于制造半导体器件的方法，包括以下步骤：
利用用于制造多层互连结构的方法在工作面上形成多层互连结构，
其中，上述用于制造多层互连结构的方法包括以下步骤：
利用用于形成曝光光线阻挡膜的材料形成曝光光线阻挡膜；
在该曝光光线阻挡膜上形成多孔绝缘膜；
通过用曝光光线照射该多孔绝缘膜来固化该多孔绝缘膜；以及
形成互连，
其中，上述用于形成曝光光线阻挡膜的材料包含以下硅化合物中的至少一种：
由以下结构式(1)表示的硅化合物：
Figure FA20178870200610105675801C00071
结构式(1)
其中，R1和R2为相同或不同，并且每个都代表任选代替的氢原子、烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；以及
由以下结构式(2)表示的硅化合物：
Figure FA20178870200610105675801C00072
结构式(2)
其中，R1、R2和R3为相同或不同，R1、R2和R3中的至少一个代表氢原子并且其它的代表任选代替的烷基、烯烃基、环烷基和芳基中的任一种，n是等于或大于2的整数；
其中，在结构式(1)和(2)中，R1和R2中至少之一由能够吸收曝光光线的取代基代替；
其中结构式(1)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、苯基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种；
结构式(2)中的能够吸收曝光光线的取代基是从由丙烯酰基、苄基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯基和对-亚苯基二丙烯酸酯基组成的集合中选择的至少一种；以及
其中，该半导体器件包括该多层互连结构，该多层互连结构包括该曝光光线阻挡膜、该多孔绝缘膜和该互连层。
CN2006101056758A 2006-02-14 2006-07-17 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件 Expired - Fee Related CN101021680B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006037025 2006-02-14
JP2006037025A JP5007511B2 (ja) 2006-02-14 2006-02-14 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
JP2006-037025 2006-02-14

Publications (2)

Publication Number Publication Date
CN101021680A CN101021680A (zh) 2007-08-22
CN101021680B true CN101021680B (zh) 2010-09-29

Family

ID=38266087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101056758A Expired - Fee Related CN101021680B (zh) 2006-02-14 2006-07-17 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件

Country Status (6)

Country Link
US (2) US7728065B2 (zh)
JP (1) JP5007511B2 (zh)
KR (1) KR100743440B1 (zh)
CN (1) CN101021680B (zh)
DE (1) DE102006029334A1 (zh)
TW (1) TWI305029B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021800A (ja) 2006-07-12 2008-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP5218412B2 (ja) * 2007-09-10 2013-06-26 富士通株式会社 ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置
US20090081598A1 (en) * 2007-09-24 2009-03-26 International Business Machines Corporation Functionalized carbosilane polymers and photoresist compositions containing the same
US20090081579A1 (en) * 2007-09-24 2009-03-26 International Business Machines Corporation Functionalized carbosilane polymers and photoresist compositions containing the same
KR101123522B1 (ko) 2008-03-24 2012-03-12 후지쯔 가부시끼가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
CN105374740B (zh) * 2014-08-29 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110204730B (zh) * 2019-05-22 2022-03-08 中国科学院宁波材料技术与工程研究所 一种含高活性可交联基团的聚碳硅烷及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1446374A (zh) * 2000-08-18 2003-10-01 东京毅力科创株式会社 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086014B2 (ja) 1988-03-29 1996-01-24 三菱化学株式会社 熱可塑性ポリエステル樹脂組成物
JP2844896B2 (ja) * 1990-10-17 1999-01-13 信越化学工業株式会社 耐熱性絶縁塗料
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
JPH07202040A (ja) 1993-12-28 1995-08-04 Matsushita Electron Corp チャージアップ検出装置
JPH08287715A (ja) 1995-04-18 1996-11-01 Sumitomo Bakelite Co Ltd 紫外線遮光フィルム
JPH09213791A (ja) * 1996-02-01 1997-08-15 Sumitomo Chem Co Ltd 半導体装置の製造方法及び半導体装置
JPH10256363A (ja) 1997-03-13 1998-09-25 Sony Corp 半導体装置およびその製造方法
JP2000049154A (ja) * 1998-07-30 2000-02-18 Hitachi Chem Co Ltd シリカ系被膜の製造法及び半導体装置の製造法
TW550268B (en) * 1999-04-30 2003-09-01 Sumitomo Chemical Co A negative type resist composition
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
WO2002038648A1 (en) * 2000-11-09 2002-05-16 Avery Dennison Corporation Fluorescent polymeric articles fabricated from u.v. light absorbing polymer
JP2004018811A (ja) * 2002-06-20 2004-01-22 Teijin Chem Ltd オルガノシロキサン樹脂組成物および該樹脂で表面を保護されたポリカーボネート樹脂成形体
JP2004127606A (ja) 2002-09-30 2004-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP4225765B2 (ja) 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP3951124B2 (ja) * 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
JP4081751B2 (ja) * 2002-12-11 2008-04-30 ソニー株式会社 配線構造の製造方法
TW200505966A (en) * 2003-04-02 2005-02-16 Dow Global Technologies Inc Organosilicate resin formulation for use in microelectronic devices
KR100857967B1 (ko) * 2003-06-03 2008-09-10 신에쓰 가가꾸 고교 가부시끼가이샤 반사 방지막 재료, 이것을 이용한 반사 방지막 및 패턴형성 방법
JP2005045138A (ja) * 2003-07-25 2005-02-17 Sony Corp 樹脂膜の形成方法および半導体装置の製造方法
JP5110243B2 (ja) * 2004-01-16 2012-12-26 Ｊｓｒ株式会社 ポリマーの製造方法
WO2005071039A1 (ja) * 2004-01-26 2005-08-04 Kyocera Corporation 波長変換器、発光装置、波長変換器の製造方法および発光装置の製造方法
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
TW200621918A (en) * 2004-11-23 2006-07-01 Clariant Int Ltd Polysilazane-based coating and the use thereof for coating films, especially polymer films
DE102005008857A1 (de) * 2005-02-26 2006-09-07 Clariant International Limited Verwendung von Polysilazanen als permanente Anit-Fingerprint-Beschichtung
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1446374A (zh) * 2000-08-18 2003-10-01 东京毅力科创株式会社 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-256363A 1998.09.25

Also Published As

Publication number Publication date
US20070190461A1 (en) 2007-08-16
JP2007220750A (ja) 2007-08-30
CN101021680A (zh) 2007-08-22
TWI305029B (en) 2009-01-01
JP5007511B2 (ja) 2012-08-22
US7830012B2 (en) 2010-11-09
US20100176496A1 (en) 2010-07-15
US7728065B2 (en) 2010-06-01
DE102006029334A1 (de) 2007-08-16
TW200731461A (en) 2007-08-16
KR100743440B1 (ko) 2007-07-30

Similar Documents

Publication Publication Date Title
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
CN102569179B (zh) 形成受控的空隙的材料和方法
CN101689412B (zh) 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法
CN101045820B (zh) 形成绝缘膜的组合物以及制造半导体器件的方法
JP2008520100A (ja) 多孔性低ｋ誘電体フィルムの紫外線に補助された細孔シーリング
US6812551B2 (en) Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
CN101257003B (zh) 绝缘膜材料、多层互连结构及其制造方法和半导体器件的制造方法
US7541296B2 (en) Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device
CN101649053B (zh) 硅化合物、多层布线装置及其制造方法
CN101960582B (zh) 布线基板、半导体装置以及半导体装置的制造方法
JPWO2009034596A1 (ja) ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置
CN102047411B (zh) 半导体装置及其制造方法
JP3957154B2 (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP5267460B2 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
JP2007165914A (ja) 低誘電率膜形成用組成物
JP2007189223A (ja) 低誘電率膜の製造方法
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20180717

CF01 Termination of patent right due to non-payment of annual fee