TWI305029B - Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device - Google Patents

Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device Download PDF

Info

Publication number
TWI305029B
TWI305029B TW95122045A TW95122045A TWI305029B TW I305029 B TWI305029 B TW I305029B TW 95122045 A TW95122045 A TW 95122045A TW 95122045 A TW95122045 A TW 95122045A TW I305029 B TWI305029 B TW I305029B
Authority
TW
Taiwan
Prior art keywords
exposure light
light shielding
film
insulating film
shielding film
Prior art date
Application number
TW95122045A
Other languages
English (en)
Other versions
TW200731461A (en
Inventor
Shirou Ozaki
Yoshihiro Nakata
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200731461A publication Critical patent/TW200731461A/zh
Application granted granted Critical
Publication of TWI305029B publication Critical patent/TWI305029B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/16—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Description

1305029 九、發明說明： ι;务明所屬技<椅領域】 相關申請案之交互參照 本專利申凊案係以2006年2月14曰申請之先前曰本專 5利申請案第2006-〇37025號為基礎並主張優先權的權益，該 先前申凊案之全部内容係併入本說明書中以供參考。 發明領域 本發明係關於適用於半導體積體電路中多層互連結構 • 且可有效遮蔽應用於多孔性絕緣膜的曝光光線（例如紫外 10光）之光遮蔽膜，其適用於形成曝光光遮蔽臈；關於設置 有曝光光遮蔽膜之多層互連結構，及其製造方法；以及關 於β又置有夕層互連結構之半導體元件及其製造方法。 ί:先前技術3 發明背景 15 相關技術之說明 由於半導體積體電路之集積度的規模及晶片密度已逐 漸增加，所以對多層帛導體晶片的要求亦增加。對此背景， 鄰近互連之間的間隔’或互連間隔，已變得愈來愈小，導 致由於互連之間增加之電容所造成的互連延遲問題。在 20此，互連延遲(Τ)代表方程式Ta：RC，其意指⑺受到互 電阻(R)及鄰近互連(C)之間之電容的影響。電容率⑷ 容(c)之間的關係係由方程式c = e〇£r.s/d代表（其h 為電極面積’ ε〇為真空f容率，£▲絕緣膜之電容率，S 以及d為互連間隔）。雖然電容(c)之降低可藉由減少及連 1305029 厚度及電極面積來達成，減少互連厚度造成互連電阻(幻之 增加，使其無法達成加速。因此，降低絕緣膜之電容率為 錯由使互連延遲(τ)最小化來達到加速的有效方式。 在具有多層互連結之半導體元件中，隨著最近趨勢朝 5向半導體積體電路的集積度規模增加以及較大的晶片密 度’在鄰近互連之間的間隔已變得愈來愈小，導致由於靜 電感應之金屬互連的阻抗增加。基於此理由，非常關切反 應速度將降低及電力消耗將增加。為了避免此問題，必須 將設置於半導體基板與金屬互連之間或互連層之間的中間 10層絕緣膜的電容率降低至愈小愈好。 習用絕緣膜的材料包括無機材料，例如二氧化石夕 (Si〇2)、氮化石夕(SiN)及填石夕玻璃（phosphosilicateglass， PSG ) ’以及有機材料，例如聚酿亞胺。然而，cvD_Si〇2 膜’通常使用於半導體元件之絕緣膜，其電容率高達4。。 15此外，si〇F膜，被探究作為低電容率CVD膜之候選人的 絕緣膜，其電容率如3.3至3.5般小，但具有高度吸濕性； 因此’ Si〇F膜具有電容率隨時間增加的問題。再者，已提 出多孔性以氧化矽為主的低電容率膜（參見日本專利申請 案公開號（JP-A)第2004-153147號）。因為此多孔性膜的 20製造方法涉及孔洞形成步驟，其中加熱熱可分解性成分， 以及經蒸發或分解以形成孔洞’有可能進一步降低多孔性 膜的電容率。然而，目前此多孔性膜的孔洞尺寸係大至-1〇 nm或更大。對此理由而言，增加用於降低電容率之孔隙 度’導致由於水份吸收造成的電容率增加及/或膜強度降 1305029 低的問題。 目前’已探究下述方法以解決上述問題：於沈積絕緣 膜後’藉由紫外光、電漿、電子束或類似物照射來固化絕 緣膜’以增進膜強度。然而，紫外光及電漿不利地到達設 5置在待照射之絕緣臈（或曝光目標）下方的其它膜層，因 此’在使用紫外光及電漿上有顧慮，因為下層中間層絕緣 膜的厚度，因為重覆因化操作的結果，可能減少。再者， Φ 在使用電子束上有顧慮，因為其曝光能量量特別高，足以 非所欲地損害存在於最下層的電晶體。 10 本發明之一目的為解決前述問題，且達到下述的目的。 更明確地’本發明之目的為提供一種曝光光遮蔽膜， 其具有高曝光光線（尤其是紫外光吸光係數，其有效 地遮蔽到達位在曝光目標下方之多孔性絕緣膜的曝光光 線’以及其可在未損害多孔性絕緣膜之功能下，降低多孔 15性絕緣膜的電容率；一種形成曝光光遮蔽膜之材料，其適 % 用於曝光光遮蔽膜之形成；一種多層互連結構，其中可降 低鄰近互連之間的寄生電容’以及用於該多層互連結構的 有效大量生產方法；以及設置有多層互連結構的高速'高 可靠性半導體元件及其製造方法。 20 【發明内容】 發明概要 用於解決前述問題的方法係列示於附帶的申請專利範 圍中。尤其’本發明之用於形成曝光光遮蔽膜的材料包括 至少一由下述結構式（1)所代表之矽化合物，以及由下述結 1305029 構式(2)所代表之矽化合物，其中在結構式（1)及(2)中，R1 及R2中至少一者係由可吸收曝光光線之取代基置換：
結構式（1) (其中R1及R2可為相同或不同，以及各自代表氫原子、 視需要地經取代之烷基、烯基、環烷基及芳基中任一者， 以及η為整數2或更大） R1 結構式（2) R2 R3 (其中R1、R2及R3可為相同或不同，Ri、R2及R3中至少 一者代表氳原子，以及其它代表視需要地經取代之烷基、 10烯基、環烷基及芳基中任一者，以及η為整數2或更大）。 用於形成曝光光遮蔽膜之材料具有高曝光光線（例如 紫外光）之吸光係數，因為在藉由結構式（1)及(2)代表的矽 化合物中的部分官能基係由能夠吸收曝光光線（例如紫外 光）的取代基所置換。因此，藉由使用此材料形成的曝光 15光遮蔽膜呈現曝光光線遮蔽功能，以及因此適用於多層立 連結構，各種不同的半導體元件及類似應用，尤其適用於 本發明之多層互連結構及半導體元件。 本發明之多層互連結構包括至少一曝光光遮蔽膜、多 孔性絕緣膜，以及互連層，以及藉由使用本發明之用於形 20成曝光光遮蔽膜之材料所形成的曝光光遮蔽膜。因為此理 1305029 由’曝光光遮蔽膜具有絕佳的曝光光線（例如紫外光）吸 光係數’以及呈現紫外光遮蔽功能。舉例而言，當曝光光 遮敝膜係形成在多孔性絕緣膜上時，防止曝光光線（例如 紫外光）到達多孔性絕緣膜。因此，當利用供固化之曝光 5光線（紫外光）’照射已沈積在曝光光遮蔽膜上之多孔性絕 緣模時’有可能有效地防止紫外光到達設置在多孔性絕緣 膜（或曝光目標）下方的其它多孔性絕緣膜，藉此降低因 重覆固化插作對該專絕緣膜造成之損害，以及防止此等多 孔性絕緣膜之數量的減少。再者，在電子束的例子中，對 10隶下層中電晶體的損害’可利用此構形來降低。此多孔性 絕緣膜具有低電容率，以及可降低寄生電容以及達到高速 訊號傳播。因為此等理由，本發明之多層互連結構特別適 用於要求高反應速度的高度集積化半導體積體電路，例如 ICs 及 LSIs。 15 傳統上，已知絕緣臈中寄生電容的增加，造成訊號傳 播速度的降低。然而，在具有互連節距如般大或更高 的互連半導體元件中，互連延遲對於半導體元件整體的影 響較小。近年來，隨著半導體積體電路之包裝密度的增加， 以及隨著多層互連結構的來臨，互連寬度及互連節距變得 20愈來愈窄；尤其，在具有互連節距如l"m般小或更低的互 連半導體元件中，互連電阻的增加以及寄生電容的增加為 顯著的。因為互連之間的互連電阻及寄生電容二者—控制 例如半導體積體電路之元件的性能之主要因素一決定半導 體積體電路之多層互連結構中的訊號傳播速度，因為降低 1305029 5
10 15
訊號傳播速度之較，增加的互連電阻及增㈣寄生電容 為需要克服的大問題。對於增加 低互連（或絕_之電容率）之_互連電阻及寄生電= -者。雖然在料之_寄生電容可藉由使互連薄化以降 低其等截面積來降低，但薄化的互連造成互連電阻的增 加。此意hiti彳增加之訊號侧速度為降低之互連間的 生電容與降低之互連電阻之_利益交換。目前，已提出 塗層型多錄絕緣膜作為低電容率絕_。然而，此類絕 緣膜由於疋夕孔性，所以機械強度不良，因此需要強化。 用於增加此類絕賴之機醜度的方法之例子包括藉由應 用曝光光線（例如紫外光）至一絕緣膜來固化該絕緣膜之 方法。曝光光遮蔽膜在此類方法中的使用可降低互連之間 的寄生電容及互連電阻，使得訊號傳播速度有可能降低。 本發明之用於形成多層互連結構之方法為用於形成本 發明之多層互連結構之方法，該方法包括至少一曝光光遮 蔽膜形成步驟，多孔性絕緣臈形成步驟，固化步驟，以及 互連形成步驟。在曝光光遮蔽膜形成步驟中，曝光光遮蔽 膜係藉由使用本發明之用於形成曝光光遮蔽膜的材料，來 形成在工作表面上。在多孔性絕緣膜形成步驟中，多孔性 絕緣膜係形成在曝光光遮蔽膜上。在固化步驟中，多孔性 絕緣膜係藉由利用曝光光線照射來固化。在互連形成步驟 中’形成互連。藉由重覆此等步驟，有效率地形成多層互 連結構。用於製造多層互連結構之方法特別適用於製造本 發明之多層互連。 20 1305029 本發明之半導體元件可包括至少本發明之多層互連結 構因為此半‘體凡件包括本發明之多層互連結構，可降 低在互連之間的寄生電容及互連電阻。由於此理由，本發 月之半V體X件特別適用於高速、高可靠性快閃記憶體、 5 DRAMs、MOS電晶體及其類似物。 圖式簡單說明 第1圖為解釋說明多層互連結構之製造方法之一實施 例中的固化步驟的製程圖，該多層互連結構具有由本發明 之用於形成曝光光遮蔽膜的材料所形成的曝光光遮蔽膜； 10 第2A圖為本發明之製造半導體元件之一實施例的第 一製程圖’該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 第2B圖為本發明之製造半導體元件之一實施例的第 二製程圖’該半導體元件具有由本發明之用於形成曝光光 15遮蔽膜的材料所形成的曝光光遮蔽膜； 第2C圖為本發明之製造半導體元件之一實施例的第 三製程圖’該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 第2D圖為本發明之製造半導體元件之一實施例的第 2〇四製程圖，該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 第2E圖為本發明之製造半導體元件之一實施例的第五 製程圖，該半導體元件具有由本發明之用於形成曝光光遮 蔽膜的材料所形成的曝光光遮蔽膜； 1305029 第2F圖為本發明之製造半導體元件之一實施例的第六 製程圖，該半導體元件具有由本發明之用於形成曝光光遮 蔽膜的材料所形成的曝光光遮蔽膜； 第2G圖為本發明之製造半導體元件之一實施例的第 5 七製程圖，該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 第2H圖為本發明之製造半導體元件之一實施例的第 八製程圖，該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 10 第21圖為本發明之製造半導體元件之一實施例的第九 製程圖，該半導體元件具有由本發明之用於形成曝光光遮 蔽膜的材料所形成的曝光光遮蔽膜； 第2J圖為本發明之製造半導體元件之一實施例的第十 製程圖，該半導體元件具有由本發明之用於形成曝光光遮 15 蔽膜的材料所形成的曝光光遮蔽膜； 第2K圖為本發明之製造半導體元件之一實施例的第 十一製程圖，該半導體元件具有由本發明之用於形成曝光 光遮蔽膜的材料所形成的曝光光遮蔽膜；以及 第2L圖為本發明之製造半導體元件之一實施例的第十 20 二製程圖，該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜。 C實方包方式3 較佳具體例之說明 (用於形成曝光光遮蔽膜之材料） 12 1305029 本發明之用於形成曝光光遮蔽膜的材料包括至少一由 下述結構式（1)所代表之石夕化合物（在下文有時候稱為“聚 礙化石夕炫”），以及由下述結構式(2)所代表之石夕化合物（在 下文中有時候稱為“聚矽氮烷”），以及視需要進一步包括 一額外成分’其中聚破化石夕燒及聚石夕氮烧之一特定官能基 係由能夠吸收曝光光線之取代基置換。
(其中R1及R2可為相同或不同，以及各自代表氫原子、 視需要地經取代之烷基、烯基、環烷基及芳基中任一者）。 在此，η為整數2或更大，以及代表重覆單元的數目； 其較佳為10至1，〇〇〇。若η小於1〇，其可造成用於形成曝 光光遮蔽膜之前述材料的不良塗覆特性。若η大於〗,〇〇〇， 其可造成所形成之曝光光遮蔽膜的厚度變化。
(其中R、R及R3可為相同或不同，尺、^2及r3中至少 一者代表氫原子，以及其它代表視需要地娜代之烧基、 烯基、環烷基及芳基中任—者）。 在此，η為整數2或更大，且以及代表重覆單元的數目； η較佳為^以使藉由結構式(2)代表之聚魏炫滿足下述的 數目平均分子量範圍。 13 20 1305029 聚石夕氮烧之數目平均分子量未特別党限，且可適當地 依所欲的目的決定，較佳為100至50,000。 若聚矽氮烷之數目平均分子量小於100,其可造成用於 形成曝光光遮蔽膜之前述材料的不良塗覆特性。若聚石夕氮 5烷之數目平均分子量大於50,000,其可造成所形成之曝光 光遮蔽膜的厚度變化。 藉由結構式（1)所代表之聚碳化矽烷及藉由結構式(2) 所代表之聚石夕氮烧二者，要求Rl及R2中至少一者萨由能 夠吸收曝光光線的取代基所置換。 1〇 冑由能夠吸《光光線的取代基，置換烟藉由結構 式（1)所代表之聚碳化矽烷及藉由結構式(2)所代表之聚矽 氮烧中R1及R2中至少-者的方法無特別限制，且可依所 欲目的適當地決定。舉例而言，其可藉由鹵化“及r2中 至少-者且使其與含有所欲取代基之格利雅試劑（Grignard 15 reagent)反應來達成。 曝光光線無特別限制，且可依所欲目的適當地決定； 例子包括紫外光、電漿及電子束。在此等曝光光線中，基 於固化多孔性絕緣膜之適用性，較佳為紫外光。 當採用紫外光作為曝光光線時，藉由將聚碳化石夕烧及 20聚石夕氮烧之-特定官能基置換成能夠吸收紫外光之取代 基賦與用於形成曝光光遮蔽膜之前述材料具有絕佳紫外 光吸光係數是可能的。 月b夠吸收紫外光之取代基無特別限制，且可依所欲目 的適當地決定；此等取代基含有雙鍵、卷鍵及芳基中至少 14 1305029 -者，該綠難為含有-雜原子。特別適合的例子包括 乙稀基、丙烯基、苯甲基、苯基、縣、縣'重氮基、 疊氮基、肉桂酿基、丙醯酸酉旨基、亞肉桂基、氛基亞=桂 基、咬口南基戊二烯基及對伸苯基二丙醮酸醋基。 土 5 敎用於形成曝光光遮蔽膜之材料中存在有_吸收 紫外光之取代基-舉例而言，含有雙鍵、卷鍵及可含有雜 原子之芳基中至少-者的取代基一之方法無特別限制且 可依所欲目的適當地決定。舉例而言，此類取代基的存在 可利用下述方法測定：藉由利用紅外線（ir)光譜測量取 1〇代基之吸收波峰來分析取代基之結構的方法，或藉由xps (X射線光電子綺）測量蚊狀元素之相祕、量及 化學鍵狀態之方法。 在用於形成曝光光遮蔽膜之材料中，藉由結構式⑴所 代表之聚社頻㈣由結構式(2)所代表之妙氮烧的總 15含篁無特別限制，即使當單獨使用或组合使用時，且可依 所欲目的適田地決定；其等的含量較佳為總量的質量％ 至90質量％，較佳為4〇質量％至8〇質量％。 若此等化合物之總含量小於3〇質量％，其遮蔽曝光光 線之能力可能降低，容許光到達下層。若此等化合物的總 20 3量大於90質量％，其可造成曝光光遮蔽膜之電容率的顯 著增加。 額外成份騎㈣制，只要未損及本發明之功效即 可且可依所欲目的適當地決定；例子包括溶劑及各種不 同的添加劑。 15 溶劑無特別限制，且可依所欲 包括環己燒、甲基異丁基嗣、甲/田地選擇，例子 乙基溶_、辛烧、癸烧、丙二二、基m溶溶纖劑、 及丙二醇單乙基s旨乙酸酯。 單乙基_，以 用於形成曝絲賴狀材料 ，料成份之含量可 量來決定。夕化合物的相同性及含
10 15 f發明之驗形«絲雜歡㈣包含結構式⑴ 所代表之魏合物及結赋(2)所絲之魏合物中至少一 者以及其等之官能基中部分藉由能夠吸收曝光光線（例 如紫外光)之取代基所置換，因此，其提供高曝光光線（例 如紫外光）吸光係數。因此能师成具有賴曝光光線功 能的曝光光遮蔽膜，其可適用於下述之本發明的多層互連 結構及半導體元件。 (曝光光遮蔽膜） 本發明之曝光光遮蔽膜係藉由使用本發明之用於形成 曝光光遮蔽膜的材料所形成。因此’具有絕佳之遮蔽曝光 光線的功能。 當利用曝光光線（例如紫外光）照射，固化設置在曝 2〇光光遮蔽膜上的多孔性絕緣膜時，曝光光遮蔽膜有效地防 止曝光光線到達設置在待曝光之多孔性絕緣膜（亦即曝光 目標）下的其它多孔性絕緣膜，降低因重覆固化操作所造 成的損害累積於此等下層多孔性絕緣膜中，以及降止其等 的厚度減少。 16 1305029 (多層互連結構） 本發明之夕層互連結構包括至少一曝光光遮蔽膜，多 孔性絕緣膜’及互連層，以及進一步包括依需要適當選擇 的額外組件。 5 ''曝光光遮蔽膜一 曝光光遮蔽膜係藉由使用本發明之用於形成曝光光遮 蔽膜之材料來形成。因此，具有絕佳之遮蔽曝光光線的功 能。 當利用曝光光線（例如紫外光）照射，固化設置在曝 1〇光光遮蔽膜上的多孔性絕緣膜時，曝光光遮蔽膜有效地防 止曝光光線到達設置在待曝光之多孔性絕緣膜（亦即曝光 目標）下的其它多孔性絕緣膜’降低因重覆固化操作所造 成的損害累積於此等下層多孔性絕緣膜中，以及降止其等 的厚度減少。 15 的疋’上述用於形成曝光光遮蔽膜之材料與本 發明之用於形成曝光光遮蔽臈之材料相同。 曝光光遮蔽膜設置的位置無特別限制，只要設置在待 利用曝光光線照射之多孔性絕緣膜（亦即曝光目標）下即 可，以及可依所欲目的適當地決定。曝光光遮蔽膜可與多 20孔性絕緣膜直接接觸。或者，可在其等之間設置另一組件。 然而，較佳地，為了防止曝光光線不利地影響曝光目標以 及的組件，較佳為使曝光光遮蔽膜與多孔性絕緣膜直接接 觸。 曝光光遮蔽膜之厚度無特別限制，且可依所欲目的適 17 1305029 當地決定，·曝光光遮蔽膜之厚度較佳為& 佳為 5nm 至 50nm。 更 若曝光光遮蔽膜之厚度小於5nm，有 蔽曝光光線之功能，以及訊署户逋上上☆ /去钕供遮 麵财的多Μ 容率。 右厂子度大於7〇胞，可能增加淨有致電 —多孔性絕緣膜—
^孔性絕緣膜無特別限制，只有膜中具有孔洞即可， 例子包括藉由旋轉塗覆形成之多孔性氧化石夕膜，礙推雜之 〇吨膜’藉“加射分解性化合物至碳摻狀⑽ 獲得的多祕碳摻雜之Si_，錢有機多紐膜。在: 等多孔性膜之中，較佳為藉由旋轉塗覆形成之多孔性氣 r\ 進行旋轉塗覆之條件如下：旋轉速度為100 rpm至 15 1〇，_啊，較佳為_啊至5，_ rpm ;旋轉塗覆時間 為1秒至10分鐘，較佳為10至90秒。 夕孔性'，，巴緣膜之组成材料、結構、厚度、電容率及類 似性質無特別限制，且可依所欲目的適當地決定。 當多孔性氧化矽膜用於作為多孔性絕緣膜時，此〜多 2〇孔f生氧化石夕膜之組成材料包含得自於水解及縮合聚合反應 的聚合物，例如四燒氧基石夕烧、三燒氧基碎燒、甲基三境 氧基矽烷、乙基三烷氧基矽烷、丙基三烷氧基矽烷、笨基 二烧氧基㈣、乙縣三錄基魏、稀丙基三烧氧基砂 烷、縮水甘油基三烷氧基矽烷、二烷氧基矽烷、二甲基二 18 1305029 烷氧基矽烷、二乙基二烷氧基矽烷、二丙基二烷氧基矽烷、 二苯基二烷氧基矽烷、二乙烯基二烷氧基矽烷、二烯丙基 二烷氧基矽烷、二縮水甘油基二烷氧基矽烷、苯基甲基二 烷氧基矽烷、苯基乙基二烷氧基矽烷、苯基丙基三烷氧基 5矽烷、笨基乙烯基二烷氧基矽烷、苯基烯丙基二烷氧基矽 烷、笨基縮水甘油基二烷氧基矽烷、曱基乙烯基二烷氧基 石夕烧、乙基乙烯基二烧氧基魏，以及丙基乙稀基二烧氧 基石夕烧。此等聚合物可單獨使用或組合使用。藉由添加熱 可分解性化合物或類似物至此等聚合物中並加熱此等聚合 10物，以獲得具有微細孔洞的多孔性絕緣膜是有可能的。 熱可分解性化合物無制限制，且可依所欲目的適當 地選擇；例子為丙烯酸系樹脂。 當碳摻雜之Si〇2膜用於作為多孔性絕緣膜時’其組成 材料無特別限制，且可依所欲目的適當地決定；適當的例 15子包括二氧化碳及例如六甲基二矽氧烷之含有烷基之矽氧 烷單體。 當多孔性碳摻雜tSi〇2膜用於作為多孔性絕緣膜時， 其組成材料無特別限制，且可依所欲目的適當地選擇；適 當的例子包括二氧化碳、熱可分解性原子基團（熱可分解 20丨匕口 以及氧化可分解性原子基團（氧化可分解性化 合物）。更明確地，例如六甲基二石夕氧燒之含有烧基之石夕氧 烷單，及例如二苯基甲基石夕烧之含苯基我為適當例子。 有機纽性朗於作為多m緣膜時，其組成材 料無特別限制，且可依所欲目的適當地選擇；例子包括含 19 1305029 有熱可分解性有機化合物的聚合物。 熱可分解性有機化合物無特別限制，且可依所欲目的 適當地選擇。然而，熱可分解性有機化合物較佳為在2〇〇。〇 至3航下熱分解；例子包括丙稀酸系類、聚乙稀樹脂、 5聚丙烯樹脂'丙烯酸系寡聚物、乙烯募聚物，以及丙稀寡 聚物。含有此熱可分解性有機化合物之聚芳基鍵聚合物係 利用溶劑稀釋，以及使用所得的溶液。在此例子中，例如 可使用環己酮作為溶劑。 多孔性絕緣膜之組成材料的適當例子包括在作為催化 1〇劑之四級烧基胺存在下形成的成簽多孔性氧化㈣驅物。 在此例子中，可獲得具有小、均一孔洞之多孔性絕緣膜。 多孔性氧化石夕前驅物可為市面上販售者或可在適當情 況下新鮮合成。奈米成絲切（Ncs)(⑽赠跳， 由 Catdysts & Chemicals Ind崎ies c〇，ltd 製造），為市面 15上販售之多孔性氧化矽前驅物之一適當例子。 夕孔性絕緣膜之結構無特另ρ艮制，且可依所欲目的適 當地決定；多孔性絕緣膜可具有單層結構或層合（多層） 結構。 多孔性絕緣膜之厚度無特別限制，且可依所欲目的適 2〇當地決疋，在多層互連結構中，多孔性絕緣膜之厚度一般 為10 nm至1 ，較佳為10 nm至5〇〇 nm，更佳為1〇 nm 至 300 nm。 若多孔性絕緣膜之厚度小於10 nm，其可造成例如針孔 之結構缺陷。若多孔性絕緣膜之厚度大S5〇〇nm，有時候 20 1305029 ^ :確保光阻對多孔性絕緣膜之適當餘刻選擇性，尤其是 在乾式蝕刻處理時。 夕孔|±絕緣膜之電料無特別㈣，且可依所欲目的 、也决疋，電容率愈低愈好。更明確地，多孔性絕緣膜 之電^率較佳為3_〇或更低，更佳為2 8或更低。 今.膜之電容率可以下述方式測量；舉例而 絕緣膜上形成金電極，以及使用電容率測量 、置或類似裝置，經由金電極測量電容率。 互連層 10 互連層之組成材料、結構、形狀、厚度及類似特性無 電2制’且可依所欲目的適當地決定。然而’為了增加 結構度之規模的目的’互連層較佳具有多層（層合） 15 20 〜韻外的虹件一 定=外的組件無特別限制，且可依所欲目的適當地決 為中遮蔽膜及多孔性絕緣膜之外，-適當例子 二絕緣膜，其可容許例如紫外光之曝光光線穿透。 1==::制’且可依所欲_當地決
形成的•雜之Si〇2膜、二二’：子包括藉由電聚c VD s. 膜、SlC : N 膜、SiC : Ο : s〇G 1_’^由__成之有機s〇G及無機 有機树轉塗覆_成時，較佳為 ^S〇G及無機SOG。在此如以〃 校住马 層絕緣膜之形齡驟 ’夕孔性絕緣膜及中間 紫外先固化步驟可同時進行，藉此 21 1305029 達到簡化製造方法的目的。 中間層絕緣媒之組成材料、形狀、結構、厚度、密产
及類似特性無特別限制，且可依所欲目的適當::定J 間層絕緣膜的厚度較佳為5 nm至3〇〇 nm，厚度更佳為$ 5 至 180 nm。 若中間層絕緣膜之厚度小於5nm，中間層絕緣膜可能 受到曝光光線之嚴重損害。若中間層絕緣膜之厚度大於· nm，在膜之上側及下側之間的固化進行程度可能不同。 此外，中間層絕緣膜的密度較佳為i g/cm3至3 ， 10 更佳為 1 g/cm3 至 2.5 g/cm3。 若中間層絕緣膜之密度小於1 g/cm3，膜強度可能顯著 降低。若中間層絕緣膜之密度大於3 g/cm3，其可能難以保 持低的中間層絕緣膜之電容率。 因為本發明之多層互連結構包括由本發明之用於形成 15曝光光遮蔽膜之材料所形成的曝光光遮蔽膜，有可能有效 地防止曝光光線（例如紫外光）到達多孔性絕緣膜，以降 低固化損害累積，以及防止膜量減少。此外，多孔性絕緣 膜具有低電容率及因此可降低寄生電容及亦可增加訊號傳 播速度。基於此等理由，本發明之多層互連結構適用於高 20度集積化之半導體積體電路，例如ICs及LSIs，其要求高 反應速度。 (製造多層互連結構之方法） 本發明之用於製造多層互連結構的方法包括至少一曝 光光遮蔽膜形成步驟’多孔性絕緣膜形成步驟，固化步驟， 22 1305029 以及互連層形成步驟。方法健地包括巾間層絕緣媒形成 步驟’熱處理步驟及類似步驟，以及視需要進—步地包 一額外步驛。 <曝光光遮蔽膜形成步驟> 在工作表面上 +曝光光《膜形成步驟為_步驟，其中曝光光遮蔽膜 係藉由使財發明之於形祕光絲賴之㈣，形成 需注意的是，本發明之用於形成曝光光遮蔽膜之材料 的細節，係與上述相同。 工作表面無特別限制，且可依所欲目的適當地決定。 舉例而言，當多層互連結構係使用於半導體元件時，半導 體基板之表面為一例子。更明確地，基板（例如矽晶圓）、 氧化物膜及低電谷率膜（例如多孔性絕緣臈）之表面為適 當例子。 15 形成曝光光遮蔽膜之方法無特別限制，且可依所欲目 的適當地決定。舉例而言，塗覆為一適當例子。 應用於此一塗覆製程中的方法無特別限制，且可依所 欲目的適當地決定。例子包括旋轉塗覆、浸潰塗覆、捏和 塗覆、幕塗及刮塗。在此等方法中，基於例如旋轉塗覆之 2〇塗覆效率，較佳為旋轉塗覆。旋轉塗覆進行之條件如下： 旋轉速度為100 rpm至10,000 rpm，更佳為800 rpm至5,〇0〇 rpm;旋轉塗覆時間為1秒至1〇分鐘，更佳為1〇至9〇秒。 在此方式中，曝光光遮蔽膜係藉由使用本發明之用於 形成曝光光遮蔽膜之材料，形成在工作表面上。 23 1305029 <多孔性絕緣膜形成步驟> /多孔性絕緣膜形成步驟為—步驟，其中多孔性絕緣膜 係形成在前述曝光光遮蔽膜形成步驟中形成的曝光光遮蔽 膜上。 5 多孔性絕緣狀方法錢脈制，且可依所 欲目的適當地決定。舉例而言，根據待形成之多孔性絕緣 臈之形式，可使用下述方法。 • '先，將作為多孔性絕緣膜之材料的能夠形成前述多 孔性氧化石夕膜之聚合物及熱可分解性化合物，施用在曝光 10光魏n及接著接受祕理（軟烘烤），藉此熱分解 該熱可分解性化合物’以在所得膜中形成孔洞（微細孔 洞），導致形成多孔性絕緣膜。 需注意的是，塗覆方法與前述曝光光遮蔽膜形成步驟 採用者類似。 15 肖於減理（軟烘烤）之方法無_限制，且可依所 • 欲目的適當地決定。舉例而言，此等材料較佳在加熱板上 烘烤。藉此，熱可分解性化合物被熱分解，以供在所得絕 緣膜中形成直徑10 nm至20 nm之孔洞（微細孔洞）。 進行熱處理（例如溫度及氣體環境）可依所欲目的決 20 定。然而’熱處理溫度較佳為2O0°C至35〇。(：。 若熱處理溫度低於20(TC，熱可分解性化合物未完全分 解’其可導致所形成之孔洞數目減少，以及熱可分解性化 合物被分解的速率可能低至可能花費長時間來完成孔洞之 形成。若熱處理溫度大於350t，多孔性絕緣膜材料固化非 24 1305029 系快速’在一些情況中抑制孔洞的形成。 形成多孔性絕緣膜之方法的另一例子為碳摻雜之s i 〇 2 膜形成，其使用汽相生長方法。 舉例而言，此可藉由使用平行板CVD裝置來達成。首 5先’將待形成多孔性絕緣膜之基板的溫度設定在例如3〇(rc 至40(TC。接著使用蒸發裝置，蒸發含烷基之矽氧烷單體 以產生反應氣體。將。使用載體氣體，將反應氣體引入反 應室中。在板式電極之間施用高頻功率，在此時自反應氣 體產生電漿。在此，設定沈積速率為相當高的程度，導致 1〇夕孔性絕緣膜之形成。更明確地，多孔性絕緣膜可下述沈 積條件下適當地產生：六甲基二石夕氧烧作用於作為反應氣 體且供應速率為3 mg/min;c〇2係用於作為載體氣體以及 供應流速為6,00〇sccm;以及供應至板式電極之間的高頻 功率程度係設定為例如13·;56ΜΗζ (500W)或i〇〇kHz 15 (5〇〇W)。在此等條件下可製造由含碳氧化矽膜所形成的 多孔性絕緣膜。 形成多孔性絕緣膜之方法的其它例子為多孔性碳摻雜 之Si〇2膜形成方法，其中藉由電漿分解熱可分解性原子基 團（熱可分解性化合物）或氧化可解性原子基團（氧化可 20解性化合物），利用汽相生長方法形成多孔性碳摻雜之Si02 膜。 此可藉由使用例如平行板CVD裝置來完成。首先，將 待形成多孔性絕緣膜之基板的溫度設定在例如25〇。(：至 300 C。接著使用蒸發裝置，蒸發含烧基之石夕氧烧單體，以 25 1305029 形成第一反應氣體，以及同樣地蒸發含苯基矽烷化合物， 以產生第二反應氣體。需注意的是，苯基為原子基團（熱 玎分解性及氣化可分解性原子基團），其在加熱時可藉由氧 化反應被熱分解。 5 接著使用載體氣體將第一及第二反應氣體引入反應室 中。在板式電極之間施與高頻功率，在此時將c〇2氣體轉 形為電漿（氧氣電漿），分解苯基。雖然苯基正被分解，氣 體沈積在基板上以形成多孔性絕緣膜。更明確地，例如多 # 孔性絕緣膜可適當地在下述條件下製造：六曱基二矽氧烷 1〇係用於作為第一反應氣體及供應速率為1 mg/min ;二苯 基甲基矽烷係用於作為第二反應氣體及供應速率為丨mg/ mm ; C〇2係用於作為載體氣體及供應流速為3,〇〇〇sccm ; 以及供應至板式電極之間的高頻功率程度係設定為例如 13.56 MHz (300W)或 l〇〇kHz ( 300W)。在此等條件了可製 15造由含碳氧化矽膜所形成的多孔性絕緣膜。 • 除了使用在加熱下藉由氧化作用分解之含有熱及氧化 可分解的原子基團的材料之外，也可使用含有在無加熱幫 助之下可氧化分解的氧化可分解原子基團的材料。 2〇 形成多孔性絕緣膜之方法的另一例子為一方法，其中 2〇 =用溶劑稀釋含有熱可分解性化合物之聚合物，以及將所 件的溶液施覆在曝光光遮蔽膜上以形成有機多孔性臈。 入更明確地，利用溶劑稀釋含有熱可分解性化合物之聚 二物’以及將所得的溶液施覆在曝光光賴膜上，接著進 行100C至4GGC之加熱板熱處理，藉此蒸發所得之絕緣膜 26 1305029 中的溶劑，乾燥絕緣膜。接著，使絕緣膜在30〇°C至4O0°C 下，接受額外的熱處理，以分解熱可分解性化合物，形成 絕緣膜中的孔洞。在此方式中，形成有機多孔性絕緣膜。 用於形成多孔性絕緣膜之方法的其它例子為一方法， 其中氧化石夕成簇前驅物，多孔性絕緣膜，係施用在曝光光 遮蔽膜上，且接受熱處理’以形成多孔性絕緣膜。 更明確地，在藉由旋轉塗覆將氧化矽成簇前驅物施用 • 在曝光光遮蔽膜上後，使氧化矽成簇前驅物接受加熱板熱 處理（軟烘烤）。在此處，熱處理溫度為例如約2〇〇t以及 1〇熱處理時間為約150秒。蒸發所得絕緣膜中的溶劑，形成 多孔性絕緣膜。使用成簇氧化矽以供形成絕緣膜，導致具 有非常均一之孔洞分佈的高度優異多孔性絕緣膜。 在此方式中，多孔性絕緣膜係形成在於曝光光遮蔽膜 形成步驟中形成的曝光光遮蔽膜上。 15 <固化步驟> • 固化步驟為一步驟，其中形成在多孔性絕緣膜形成步 驟中的多孔性絕緣膜係藉由利用曝光光線照射來固化。 使用於固化步驟中的固化方法無特別限制，只要利用 曝光光線照射多孔性絕緣膜即可，且可依所欲目的適當地 决疋。舉例而言，曝光光線之適當例子為紫外光。 ^臬外光之波長無特別限制，且可依所欲目的適當地決 疋I外光之波長較佳為230 nm至380 nm。 夕若糸外光之波長小於23〇 nm，則照射能量高至可切斷 夕孔性絕緣膜中的甲基，造成電容率增加。若紫外光之波 27 1305029 長大於380 mn，照射能量係低至膜固化可能益法進行。 紫外光之施用可使用紫外光燈來進行。此一紫外光燈 的例子包括高壓汞燈^ 在施用紫外光的條件下（例如大氣壓），可依所欲目的 適當地決定。舉例而言，紫外伞 〇 卜蚊麵㈣係在惰性氣體 f下:行’例如氯氣或氮氣。或者，紫外光之施用可在 防止臭氧的產生。㈣土係在真空下進行，因為可 10 15 20 在固化步驟中，較佳為隨著埶 用。這是有利的，因為促進多孔订紫外光之施 增加膜的賴強度。 、錄歡㈣且因此可 熱處理溫度無特別限制，B 7 ^ ^ ^ 所欲目的適當地決 疋。舉例減奴騎料5 50〇C 至 45(TC。 U 叉1土馬 曝光光線（例如紫外光）之施用，較 溫度下或在不同溫度下，藉由在 錄（特疋） 改變溫度來進行。在此例子巾^，•度範圍内適當地 使得增加多孔性絕緣膜之強度及^=刚之固化， 媒(例如曝光光遮蔽膜)之間的黏著性二者=:絕緣 於務後描述之中間層絕緣膜形成步驟中=多^生絕 緣膜上形成中間層絕緣膜後 S多孔性、、邑 利用曝光緣，透觀積在多 =^步射，藉由 膜，照射多孔性絕緣膜。在此例子^上的中間層絕緣 絕緣膜，4曝光光線可穿 同 膜及多孔性絕緣膜二者可 28 1305029
時固化。因此，簡化製造方法是有可能的D 在此方式中，多孔性絕緣膜係利用曝光光線（例如紫 外光）照射來固化。 在下文中，將參考圖式說明固化步驟之—例子，其中 5 採用紫外光作為曝光光線。 第1圖解釋說明一層結構，其中形成鋼互連6及多孔 性絕緣膜1、3及5以及曝光光遮蔽膜2及4交替層，顯示 的利用紫外光照射最上層之多孔性絕緣骐5之固化步驟狀 態的一例子。 10 在固化步驟中，紫外光曝光目標5(待利用紫外光照射 之多孔性絕緣膜），係利用紫外光照射來固化。在此時，曝 光光遮蔽膜4’其係由本發明之用於形成曝光光遮蔽膜之 材料形成’以及係設置在曝光目標5下，吸收紫外光，藉 此防止紫外光到達設置在曝光目標5之下的多孔性絕緣膜 I5 3此外，sx置在曝光光遮蔽膜4及多孔性絕緣膜3之下的 曝光光遮蔽膜2亦防止紫外光到達多孔性絕緣膜丨。因此， 有可龅有效率地防止設置在曝光目標5之下的多孔性絕緣 膜之厚度減少，且防止因曝光目標5之固化步驟所產生之 鄰近互連之間的寄生電容增加。因此，有可能提供高性能 20且高可靠性之多層互連結構。 <互連形成步驟> 互連形成步驟為一步驟，其中形成互連。 對於多層互連結構之形成，互連形成步驟較佳地包括 適當地選擇的额外步驟，例如貫通孔形成步驟及導體電鍍 29 1305029 步驟。 —貫通孔形成步驟_ 作表步驟，其中形成連接至形成於工 _ 、邑緣膜的最上層中之互連的貫通孔。 貝通孔可藉由施用適當曝光程度的電射光 至待形成貫通孔之部分來形成。 射光 以及YAG雷射
電射光無特別限制，且可依所欲目的適當地決定。例 子包括c〇2電射、準分子雷射， —導體電鍍步驟〜 導體電錢步驟為一步驟，其中導體，互連前驅物，係 &覆在形成在工作表面上之多孔性絕緣膜的整個表面上， 以形成導體電鍍層。 舉例而§ ’例如無電電鏟及電鐘之典型電鍍方法可用 於導體電鍍。 互連之形成可藉由蝕刻導體電鍍層來達成’以產生所 欲的互連圖案。 飿刻方法無特別限制，且<適當地選自於根據所欲目 的典型蚀刻方法。 在此方法，形成互連。 進行（或視需要重覆）一系列的曝光光遮蔽琪形成步 驟、多孔性絕緣膜形成步驟、固化步驟，以及互連形成步 驟（包括貫通孔形成步驟及導髏電鍍步驟。因此，形成具 有高度積體電路的多層互連結構。 <中間層絕緣膜形成步驟> 30 1305029 中間層絕緣膜形成步驟為一步驟，其中在多孔性絕緣 膜形成步驟後，在多孔性絕緣膜上形成紫外光能夠穿透的 中間層絕緣膜。 需注意的是，中間層絕緣膜之細節與本發明之多層互 5 連結構的描述相同。舉例而言，中間層絕緣膜的例子包括 碳摻雜之Si02膜、SiC : Η膜、SiC : N膜、SiC : Ο : Η膜 及Si02膜，其等係藉由電漿CVD形成，以及有機SOG及 無機SOG，其等係藉由旋轉塗覆形成。 中間層絕緣膜之組成材料、形狀、結構、厚度、密度 10 及類似性質無特別限制，且可依所欲目的適當地決定；中 間層絕緣膜的厚度較佳為5 nm至300 nm，厚度更佳為5 nm 至 180 nm。 若中間層絕緣膜之厚度小於5 nm，中間層絕緣膜可能 因曝光光線嚴重受損。若中間層絕緣膜的厚度大於300 15 nm，在膜之上侧及下側之間的固化進行程度可能不同。 此外，中間層絕緣膜之密度較佳為1 g/cm3至3 g/cm3， 更佳為 1 g/cm3 至 2.5 g/cm3。 若中間層絕緣膜之密度小於1 g/cm3，膜強度可能顯著 降低。若中間層絕緣膜之密度大於3 g/cm3，其可能難以保 20 持低的中間層絕緣膜之電容率。 <熱處理步驟> 當使用本發明之用於形成多層互連結構方法，依序層 合曝光光遮蔽膜、多孔性絕緣膜及中間層絕緣膜時，經由 塗覆方法形成之每一膜較佳在層合至彼此頂部前，接受熱 31 1305029 處理。利用此構形，增加此等膜之強度是有可能的。 用於加熱處理之方法無特別限制，且可依所欲目的適 當地決定；較佳為軟烘烤，以及軟烘烤溫度較佳為80°C至 380°C。 5 較佳為進行熱處理，以致於每一膜的交聯比例，利用 紅外線(IR)光譜測定為10%至90%。 每一膜與鄰近膜的黏附力可增加，若其等之交聯比例 落於前述範圍内。若交聯比例小於10%，塗覆溶劑可溶解 下層膜。若交聯比例大於90%，可能難以保持低的中間層 10 絕緣膜之電容率。 本發明之用於製造多層互連結構之方法可適用於不同 領域。尤其，此方法可適用於製造本發明之多層互連結構。 因為本發明之多層互連結構包括由本發明之用於形成 曝光光遮蔽膜之材料所形成的曝光光遮蔽膜一具有絕佳紫 15 外光吸光係數的材料一在固化曝光目標時，可有效地防止 曝光光線（例如紫外光）到達設置於曝光目標（亦即待曝 光之多孔性絕緣膜）下之多孔性絕緣膜，以及降止膜量減 少。此外，多孔性絕緣膜具有低電容率及因此寄生電容可 降低，以及訊號傳播速度可增加。基於此等理由，本發明 20 之多層互連結構特別適用於高度集積化半導體積體電路， 例如Ics及LSIs，其等要求高反應速度，尤其是本發明之 半導體元件。 (半導體元件） 本發明之半導體元件包括至少一本發明之多層互連結 32 1305029 構’以及依需要進一步包括已適當選 半導體元件無特別限制，只要包括至少具有^件。 蔽媒、多祕絕緣觀料層〇層料結構可先= 可依所欲目的適當地決定。 μ及 5 額外之組件無特別限制 擇。例子包括半導體元件之 源極。 且可依所欲目的適當地選 般組件’例如閘極、沒極及 所欲目的_…較 10 造半導體元件的方法 本發明之半導體元件包括至少本發明之多層互連結 構’其具有由本發明之用於形成曝光光遮蔽膜之材料 的曝光光遮蔽膜。在本發明多層互連結構中，曝光光遮蔽 膜有效地防止曝光光線（例如紫外光）到達設置在曝光光 15遮蔽膜之下的多孔性絕緣膜，防止膜量減少及類以功能。 再者’夕孔性絕緣蹲具有低電容率及可降低鄰近互連之間 的寄生電谷及互連電阻。因此，提供高速、高可靠性半導 體元件是可能的。 本發明之半導體元件特別適用於例如快閃記憶體、 20 DRAMs、FRAMs，及 M〇s 電晶體。 (製造半導體元件之方法） 本發明之用於製造半_的方法包括至少 一多層互連 結構形成步驟，以及視需要运一步包括已適當選擇之額外 步驟。 33 1305029 多層立連結構形成步驟為一步驟，其中多層互連結構 係藉由本發明之用於形成多層互連的方法，形成在工作表 面上。 工作表面及多層互連結構之製造方法的細節係與本發 5 明之多層五連結構的前述說明相同。 額外步驟無特別限制且可適當地依所欲的目的決定。 例子包括使用於一般半導體製造方法的各種不同步驟，例 如間極形成步驟、汲·極形成步驟’及源極形成步驟。 利用本發明之用於製造半導體元件的方法’可降低鄰 10 近互連之間的寄生電容及互連電阻’以及因此有可能有效 率地製造本發明之高速、高可靠性半導體元件。 在下文中，將參考實施例說明本發明’然而’不應以 本發明限制於實施例的方式來解釋該實施例。 (實施例1) 15 — 用於形成曝光光遮蔽膜之材料之製備一 鲁由結構式（1)所代表之聚碳化矽烷中，R1及R2中至少一 者經卣化以及與含有乙烯基一能夠吸收紫外光之取代基的 格利雅試劑（Grignardreagent)反應β在此方式中，製備 20 ® ^藉由結構式（1)表示之聚礙化石夕烧的用於形成曝光光遮 ,、之材料，該、结構式⑴中之R1及R2巾至少一者伟藉由 乙烯基取代。 考係精由 多層互連結構及半導體元件之製造一
造。首Γ月之r層互連結構及半導體元件皆以下述方式製 如第2Α圖所示’元件隔離膜12係利用LOCOS 34 1305029 (石夕之局部氧化） 離膜12界定元件 導體基板10。 方法，形成在半導體基板10上。元件隔 區域14〇需注意的是，採用矽基板作為半 接下來，閘極18係形成在元件區域14上，其等之間 1 夾置有難>%軸1ό，以及觀絕賴Μ卿成在間極 的侧表面上。再者，使用二侧壁絕緣膜2G及閘極18作 為光罩，將摻雜劑雜質引入半導體基板10内，以供在半導 Φ -基板10中的閉極18三側，形成源極/汲極擴散層22。 在此方式中，形成具有閘極18及源極/没極擴散層22二 10 者之電晶體24。 首如第2Β圖所示，藉由CVD，在形成有電晶體以之半 ‘體基板10的整個表面上，形成由氧化石夕所形成之中間層 、邑緣膜26。藉由電聚CVD所產生之由SiN膜所形成之厚 ^ nm的擒止臈28，係接著形成在中間層絕膜26上。 而〜的&在稍後描述的步驟中，當鎢膜34或類似物藉 • ^ CMP (化學機械抛光）來拋光時，擋止膜28係供作為 擋止件（參見第2C圖），以及當溝渠46形成在多孔性絕緣 、或類似物中時，作為钱刻擋止件（參見第2F圖）。接 下來利用微景績形成到達源極/没極擴散層Μ的接觸孔 20 30 ° ，接下來藉由濺鍛，在中間層絕緣膜之整個表面上 形^由ΤιΝ膜形成之厚度知啦的黏著層办需注意的是， 黏者層32可提供稍後描述之導體插塞％與基底之間的黏 著作用。接著藉由CVD，在黏著層Μ之整個表面上形成 35 1305029 厚度l/zm之鎢膜34，以及藉由CMp (化學機械抛光）來 抱光鶴膜34及黏著層32二者，直至暴露出播止㈣時為 止。在此方式中，如帛2C圖所示，由鶴製成的導體插塞 34係包埋在接觸孔3〇中。 5 如第2D®所示’藉由使时述之用於形絲光光遮蔽 膜之材料，在播止膜28之整個表面上形成厚度3〇肺之曝 光光遮蔽膜（第-中間層絕緣膜）36。曝光光遮蔽膜％在 紅外線(IR)光譜中的吸收波峰測量顯示雙鍵的存在。 接下來，在曝光光遮蔽膜36 t整個表面上，形成由多 1〇孔性氧化梦製成的多孔性絕緣膜（第二中間層絕緣模作， 至厚度為160 rnn。多孔性絕緣膜38係藉由照射紫外光來 固化。 如第2E圖所示’使用前述之用於形成曝光絲蔽膜之 材料’在多孔性絕緣膜38的整個表面上，形成曝光光遮蔽 15 膜40至厚度為30 nm。 接下來，如帛2F圖所示，藉由旋轉塗覆，在曝光光遮 蔽膜40之整個表面上形成光阻膜42。接著制微影術，在 光阻膜42中形成開口 44。在此，於開口 44中，設置有第 一互連（第—金屬互連層；參見第2〇圖）5〇,以及開口 20 44之尺寸係使互連寬度及互連節距皆為l00nm。 使用光阻膜42作為光罩，使曝光光遮蔽膜36及4〇與 多孔性絕緣膜38接受蝕刻處理，其中使用衍生自C&氣體 及CHFs的氯電漿。在此時，擋止膜28係作為蝕刻擋止件。 在此方式中，溝渠46係形成於曝光光遮蔽膜36及4〇與多 36 1305029 孔性絕緣膜38中，於其中包 暴露導俨插窒W 互連。在溝渠46的底部 導體插塞34之頂部表面。接下來，撕除光阻膜42。 接者藉由濺鍍，在整個表面上 製成的阻障膜（未顯干）。㈣士从度I"且由祕 互、鱼击、，"）卩障膜的功料防止難描述的 ，連中所包含的Cu擴散人多孔性絕緣膜％卜接下來，
15
Γ機錄，在整個表面上形成厚度^及由Cu製成之晶 曰膜（未顯示）。當由Cu製成的互連係藉由電鑛形成時， =膜係作為電極。在此方式中，形成由轉膜及晶種膜 形成之層合膜48，如第2G圖所示。 接下來，藉由電鍍形成厚度6〇〇11111之（：11膜5〇。 人*再者，藉由CMP (化學機械拋光）拋光Cu膜5〇及層 合膜48,直至暴露曝光光遮蔽膜4〇之表面為止。藉此，在 溝渠46中包埋Cu製成的互連5〇。上述互連5〇之3製造方 法為所謂的單鑲嵌製程。 ^使用前述所製備之用於形成曝光光遮蔽膜之材料，接 著以類似曝光光遮蔽膜36及40形成的方式，形成厚度3〇 nm之曝光光遮蔽膜52。 接下來，以類似使用於多孔性絕緣膜38形成的方 式，形成厚度180 nm之多孔性絕緣膜54,如第2Ιί圖所示 2〇在類似於固化多孔性絕緣膜38的條件下，藉由照射紫外 光’固化多孔性絕緣膜54。 使用前述製備之用於形成曝光光遮蔽膜之材料，以類 似使用於曝光光遮蔽膜36、40及52形成的方式，在多孔 性絕緣膜54之整個表面上，形成厚度3〇nm之曝光光遮蔽 37 1305029 膜56。
接下來，以類似使用於多孔性絕緣膜38形成之方 式’形成厚度160 nm的多孔性絕緣膜58，如第21圖所示。 在類似用於固化多孔性絕緣膜38的條件下，利用紫外光照 射，固化多孔性絕緣膜58。接下來，使用前述製備之用於 形成曝光光遮蔽膜之材料，以類似使用於曝光光遮蔽膜 36、40及52形成之方式，在多孔性絕緣膜58的整個表面 上，形成厚度30 nm的曝光光遮蔽膜60。 如第2J圖所示，藉由旋轉塗覆，在整個表面上形成光 1〇阻膜62。使用微影術，在光阻膜62中形成開口 64。開口 64中形成有接觸孔66,該接觸孔到達第一互連（第一金屬 互連層）50。使手光阻膜62作為光罩，使曝光光遮蔽膜52、 56及60與多孔性絕緣膜54及％接受敍刻處理，其中使用 仿生自CF4氣體及CIIF1氣體之氯電漿，以及適當改變姓刻 15氣體之組成及_壓力及類似條件。在此方式中，形成到 達互連5G之接觸孔66。接下來，撕除光阻膜62。 ，接下來如第2K圖所示，藉由旋轉塗覆’在整個表面 7成光阻膜68。接著使用微影術，在光阻膜68中形成開 口 7〇°開口 ％中形成有第二互連（第二金屬互連層）76a 使用光阻模68作為光罩，使曝光光遮蔽膜56及60與 多孔I·生、邑緣膜58接⑽刻處理，其中使用衍生自⑶氣體 38 1 氣體之氯電漿°在此方式中’在曝光光遮蔽膜56 及與多孔性絕_58中，形細於包埋互連 76a之溝 1305029 渠72。在此，溝渠72連接至接觸孔66。 接著藉由錢鍵，在整個表面上形成厚度1〇nm且由TaN 製成的阻P早膜（未顯示）。阻障膜的功能為防止梢後描述的 互連76a及導體插塞76b中所包含的（^擴散入多孔性絕緣 5膜54及58中。接下來，藉由濺鍍，在整個表面上形成厚 度10mn及由Cu製成之晶種膜（未顯示）。當由Cu製成 的互連76a及導體插塞76b係藉由電鍍形成時，晶種膜係 作為電極。在此方式中’形成由阻障膜及晶種膜形成之層 合膜74 ’如第2G圖所示。 •ΐυ 15 按卜來，藉由電鍍形成厚度 ^ / u ° 再者，藉由CMP (化學機械拋光）拋光Cum76及層 合膜74二者，直至暴露曝光光遮蔽膜60之表面為止。在 此方式中，由〇!製成之導體插塞76b係包埋在接觸孔的 中，以及由由Cu製成之互連76a係包埋在溝渠乃中。導 體插塞76b及互連7如係形成單一物件的形式。導體插塞 鳩及互連76a係形成單一物件的形式之製造方 的雙鑲嵌方法。 、所§胃 接下來，使用前述之如上述製備之用於形成曝 蔽膜的材料’以類似用於曝光光遮蔽膜36、4()及： 2〇的方式，在整個表面上形成厚度3〇啲之曝光光遮毅與爪 一接下來f覆進行此等步驟，以开)成未例示說明之 —互連（第二金屬互連層）’形成半導體元件。 β在此方式t，形纽連及導餘基以致於串聯 一 百萬個導體插塞，以及所測定之半導體元件製造產率為91 39 1305029 %。此外’以層間電容為基礎來計算之有致4目對電容率為 2.6。再者’於容許半導體元件在2〇〇χ：下維持3,麵小時 後，使用電阻測量裝| (AgilentTechn〇1〇gies製造之 HP4282A)測s互連電阻，互連電阻未增加。 5 使用光譜橢圓儀（SQpRAIne.製造之GES5GG)，測定 設置在曝光光遮蔽膜下之多孔性絕緣膜量的減少（以摩度 表示）為Onm，導弓丨出每一多孔性絕緣膜之量未減少的结 論。此等結果如表1所示。 (實施例2至12) 10 料體元件係以類似描述於實施例1之方式來製造， 除了如表1所示改變用於形成曝光光遮蔽膜之材料，以及 曝光光遮蔽膜係形成作為第_中間層絕緣膜。此外，所得 之半導體元件之有效電容率、半導體元件製造產率，及多 孔性絕緣膜之量的減少係描述於下文中，以類似實施例i 15所述方法測量曝光光遮蔽膜。結果亦顯示於表！中。 需注意的是，在實施例2、4、6、8、1〇及12中，在 供作為第二中間層絕緣膜之多孔性絕緣膜上，形成作為第 三中間層絕緣膜之sic膜，紫外光能夠穿透該Sic膜，以 及紫外光係經由SiC膜施用在多孔性絕緣膜，以供固化。 2〇 (比較例1至4) 半導體元件係以類似描述於實施例！之方式來製造， 除了如表1所示改變用於形成曝光光遮蔽臈之材料，其中 矽氧烷化合物之官能基未被能夠吸收紫外光的取代基置 換，以及形成曝光光遮蔽膜作為第一中間層絕緣膜。於容 40 1305029 許半導體元件在200°C下維持3,〇〇〇小時後，使用電阻測量 裝置（Agilent Technologies製造之HP4282A)測量互連電 阻，互連電阻增加。此外，半導體元件產率、所得半導體 元件之有效電容率，以及設置於曝光光遮蔽膜下方的多孔 性絕緣膜之量的減少，係以類似實施例丨所述之方式測量。 結果亦顯示於表1中。
需注意的是，在比較例2及4中，作為第三中間層絕 緣膜之SiC膜係形成在作為第二中間層絕緣膜之多孔性絕 緣膜上，紫外光能夠穿透該Sic膜，以及紫外光係經由沉 10膜施用在多孔性絕緣膜，以供固化。 表1
41 1305029 由表1不的結果可學習到，因為實施例】至 ^遮蔽膜係由本㈣之材料職，其含有經 = =:取一物，紫外光未到達設置心 *，“之夕孔性絕緣膜）之下的多孔性絕緣膜 =因此除了曝光目標之外的多孔性絕緣膜的量未減少 得半導體元件的有效電㈣大致上是低的，以及半導體_ 件製造產率高。相對地，在錄例1至4中，在曝光光^ 蔽膜中使用未經㈣吸«外光之取代細取代之魏合 10 物’設置在曝光光遮蔽膜之下的多孔性絕緣_量減少， 所得半導航件的有效電容修，卩及半導料件製造 率低。 根據本發明，有可能解決習知技術的問題，以及有可 能提供曝光光遮蔽膜，其具有高曝光光線（尤其是紫外光） 吸光係數，其有效地遮蔽到達曝光目標下之多孔性絕緣膜 15的曝光光線，以及其能夠在未損及多孔性絕緣膜之功能之 下，降低多孔性絕緣膜的電容率；提供用於形成曝光光遮 蔽膜之材料，其適用於形成曝光光遮蔽膜；提供多層互連 結構，其中可降低鄰近互連之間的寄生電容以及用於多層 互連結構之有效大量生產方法；以及設置有多層互連纟士構 20之高速、高可靠性半導體元件及其製造方法。 因為本發明之用於曝光光遮蔽膜的材料在吸收曝光光 線（例如紫外光）上的能力是優異的，其可適合使用於本 發明之曝光光遮蔽膜的形成，該曝光光遮蔽臈具有遮蔽曝 光光線的功能，尤其是適合使用於本發明之多層互連、结構 42 1305029 及半導體元件之製造。 利用本發明之用於製造多層互連結構之方法，有可能 在未損害多孔性絕緣膜之功能下，降低多孔性絕緣膜之電 容率以及改良半導體元件之製造產率。因此，本發明之用 5於製造多層互連結構之方法可適合使用於本發明之多層互 連結構的製造。 本發明之多層互連結構可達到高速單一訊號傳播且尤 其適用於例如要求較高反應速度的半導體積體電路。 本發明之半導體元件可降低互連之間的寄生電容及互 10連電阻’且具有高可靠性。因此’本發明之半導體元件係 適用於例如快閃記憶體、DRAMs、FRAMs及MOS電晶體。 【圖式簡說^明】 第1圖為解釋說明多層互連結構之製造方法之一實施 例中的固化步驟的製程圖，該多層互連結構具有由本發明 15之用於形成曝光光遮蔽膜的材料所形成的曝光光遮蔽膜； 第2A圖為本發明之製造半導體元件之一實施例的第 一製程圖’該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 第2B圖為本發明之製造半導體元件之一實施例的第 20二製程圖，該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 第2C圖為本發明之製造半導體元件之一實施例的第 二製程圖，該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 43 1305029 第2D圖為本發明之製造半導體元件之一實施例的第 四製程圖，該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜； 第2E圖為本發明之製造半導體元件之一實施例的第五 5製程圖，該半導體元件具有由本發明之用於形成曝光光遮 蔽膜的材料所形成的曝光光遮蔽膜； 第2F圖為本發明之製造半導體元件之一實施例的第六 製程圖，該半導體元件具有由本發明之用於形成曝光光遮 蔽臈的材料所形成的曝光光遮蔽膜； 10 第2G圖為本發明之製造半導體元件之一實施例的第 七製程圖，該半導艨元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜， 第2H圖為本發明之製造半導體元件之一實施例的第 八製程圖，該半導醴元件具有由本發明之用於形成曝光光 η 遮蔽膜的材料所形成的曝光光遮蔽膑， 第21圖為本發明之製造半導體元件之一實施例的第九 製程圖，該半導體元件具有由本發明之用於形成曝光光遮 蔽媒的材料所形成的曝光光遮蔽膜； 第2J圖為本發明之製造半導體元件之—實施例的第十 20製程圖，該半導體元件具有由本發明之用於形成曝光光遮 蔽膜的材料所形成的曝光光遮蔽膜； 第2K圖為本發明之製造半導體元件之—實施例的第 十一製程圖，該半導體元件具有由本發明之用於形成曝光 光遮蔽膜的材料所形成的曝光光遮蔽膜；以及 44 1305029 第2L圖為本發明之製造半導體元件之一實施例的第十 二製程圖，該半導體元件具有由本發明之用於形成曝光光 遮蔽膜的材料所形成的曝光光遮蔽膜。 【主要元件符號說明】
1 多孔性絕緣膜 42 光阻膜 2 曝光光遮蔽膜 44 開口 3 多孔性絕緣膜 46 溝渠 4 曝光光遮蔽膜 48 層合膜 5 多孔性絕緣膜 50 第一互連 6 銅互連 52 曝光光遮蔽膜 10 半導體基板 54 多孔性絕緣膜 12 元件隔離膜 56 曝光光遮蔽膜 14 元件區域 58 多孔性絕緣膜 16 閘極絕緣膜 60 曝光光遮蔽膜 18 閘極 62 光阻膜 20 側壁絕緣膜 64 開口 22 源極/汲極才緣層 66 接觸孔 24 電晶體 68 光阻膜 26 中間層絕緣膜 70 開口 28 擋止膜 72 溝渠 30 接觸孔 74 層合膜 32 黏著層 76 Cu膜 34 鎢膜，導體插塞 76a 第二互連 36 曝光光遮蔽膜 76b 導體插塞 38 多孔性絕緣膜 78 曝光光遮蔽膜 40 曝光光遮蔽膜 45

Claims (1)

1305029 十、申請專利範圍： 1. 一種用於形成曝光光遮蔽膜之材料，包含至少一下述物 下述結構式（1)所代表之矽化合物；以及 下述結構式(2)所代表之矽化合物， 其中在結構式（1)及(2)中，R1及R2中至少一者係由可吸 收曝光光線之取代基置換：
(其中R1及R2可為相同或不同，以及各自代表氳原 子、視需要地經取代之烷基、烯基、環烷基及芳基中任 一者，以及η為整數2或更大） R1 士 結構式（2) R2 R3 (其中R1、R2及R3可為相同或不同，R1、R2及R3中 至少一者代表氫原子，以及其它代表視需要地經取代之 烷基、烯基、環烷基及芳基中任一者，以及η為整數2 或更大）。 2. 如申請專利範圍第1項之用於形成曝光光遮蔽膜之材 料，其中該曝光光線為紫外光。 3. 如申請專利範圍第2項之用於形成曝光光遮蔽膜之材 料，其中該能夠吸收紫外光之取代基包含雙鍵、叁鍵及 46 1305029 可含有雜原子之芳基中至少—者。 4.如申請專利第3項之用於形成曝光光遮蔽臈之材 料，其中該能夠吸收紫外光之取代基為至少-選自於乙 烯基、丙縣、苯甲基、笨基、赫、絲、重氮基、 疊氮基、肉桂醯基、丙醯_旨基、亞肉桂基、氰基亞肉 桂基、咬_基戊二烯基及對伸笨基二丙醯酸自旨基所组成 之組群的基團。 如申晴專利範圍第1項之用於形成曝光光遮蔽臈之材 料’其中在結構式⑴中的n為整數1〇至1〇〇〇。 6’ ^申請專利範圍第丨項之用於形成曝光光遮蔽膜之材 料/、中結構式(2)所代表之石夕化合物的數目平均分子量 為 100 至 50,000。 種曝光光遮蔽膜，其係藉由使用用於形成曝光光遮蔽 膜之材料所形成， 其中該材料包含至少一下述物質： 下述結構式（1)所代表之矽化合物；以及 下述結構式(2)所代表之矽化合物， 其中在結構式（1)及(2)中，“及尺2中至少一者係由可吸 收曝光光線之取代基置換：
結構式（1) (其中R1及R2可為相同或不同，以及各自代表氫原 子、視需要地經取代之烷基、烯基、環烷基及芳基中任 47 20 1305029
一者，以及η為整數2或更大） R1 “七結構式⑺ R2 R3 (其中R1、R2及R3可為相同或不同，R1、R2及R3中 至少一者代表氫原子，以及其它代表視需要地經取代之 烷基、烯基、環烷基及芳基中任一者，以及η為整數2 或更大）。 一種多層互連結構，包含： 曝光光遮蔽膜； 多孔性絕緣膜；以及 互連層， 其中該曝光光遮蔽膜係藉由使用用於形成曝光光遮蔽 膜之材料所形成， 其中該材料包含至少一下述物質： 下述結構式（1)所代表之矽化合物；以及 下述結構式(2)所代表之矽化合物， 其中在結構式（1)及(2)中，R1及R2中至少一者係由可吸 收曝光光線之取代基置換：
(其中R1及R2可為相同或不同，以及各自代表氫原 子、視需要地經取代之烷基、烯基、環烷基及芳基中任 48 1305029 一者，以及η為整數2或更大） R1 士結構式⑺ R2 R3 (其中R1、R2及R3可為相同或不同，R1、R2及R3中 至少一者代表氫原子，以及其它代表視需要地經取代之 5 烷基、稀基、環烷基及芳基中任一者，以及η為整數2 或更大）。 9. 如申請專利範圍第8項之多層互連結構，其中該曝光光 遮蔽膜及該多孔性絕緣膜係彼此接觸。 10. 如申請專利範圍第8項之多層互連結構，其中該曝光光 10 遮蔽膜的厚度為5 nm至70 nm。 11. 一種製造多層互連結構之方法，包含： 藉由使用用於形成曝光光遮蔽膜之材料，形成曝光 光遮蔽膜； 在該曝光光遮蔽膜上形成多孔性絕緣膜； 15 藉由利用曝光光線照射該多孔性絕緣膜，固化該多 孔性絕緣膜；以及 形成互連， 其中該用於形成曝光光遮蔽膜之材料包含至少一下述 物質： 20 下述結構式（1)所代表之矽化合物；以及 下述結構式(2)所代表之矽化合物， 其中在結構式（1)及(2)中，R1及R2中至少一者係由可吸 49 1305029 收曝光光線之取代基置換；以及 其中該多層互連結構包含該曝光光遮蔽膜、該多孔性絕 緣膜，以及互連層：
結構式（1) 5 (其中R1及R2可為相同或不同，以及各自代表氫原 子、視需要地經取代之烷基、烯基、環烷基及芳基中任 一者，以及η為整數2或更大） R1 結構式⑺ R2 R3 (其中R1、R2及R3可為相同或不同，R1、R2及R3中 10 至少一者代表氫原子，以及其它代表視需要地經取代之 烷基、烯基、環烷基及芳基中任一者，以及η為整數2 或更大）。 12. 如申請專利範圍第11項之製造多層互連結構之方法， 進一步包含： 15 於形成該多孔性絕緣膜後，在該多孔性絕緣膜上， 形成曝光光線能夠穿透的中間層絕緣膜， 其中固化時，該曝光光線係經由該中間層絕緣膜施 用至該多孔性絕緣膜。 13. 如申請專利範圍第12項之製造多層互連結構之方法， 20 其中該中間層絕緣膜的密度為1 g/cm3至3 g/cm3以及厚 50 1305029 度為5 nm至300 nm。 14. 如申請專利範圍第11項之製造多層互連結構之方法， 其中該曝光光線為紫外光。 15. 如申請專利範圍第11項之製造多層互連結構之方法， 5 其中該多孔性絕緣膜係藉由使用用於塗覆之氧化矽成 簇前驅物所形成。 16. 如申請專利範圍第11項之製造多層互連結構之方法， 其中該固化係在50°C至470°C之溫度範圍内的至少一 溫度下進行。 10 17.如申請專利範圍第12項之製造多層互連結構之方法， 其中在經由塗覆方法形成該曝光光遮蔽膜、該多孔性絕 緣膜及該中間層絕緣膜後，在依序層合此等膜於彼此頂 部前，使該曝光光遮蔽膜、該多孔性絕緣膜及該中間層 絕緣膜接受熱處理。 15 18.如申請專利範圍第17項之製造多層互連結構之方法， 其中進行該熱處理以使得每一膜的交聯比例，利用紅外 線測定為10%至90%。 19. 一種半導體元件，包含： 多層互連結構，其包含曝光光遮蔽膜、多孔性絕緣 20 膜，及互連層， 其中該曝光光遮蔽膜係藉由使用用於形成曝光光 遮蔽膜之材料所形成， 其中該材料包含至少一下述物質： 下述結構式（1)所代表之矽化合物；以及 51 1305029 下述結構式(2)所代表之矽化合物， 其中在結構式〇)及(2)中，R1以中至少一者係由可吸 收曝光光線之取代基置換：
10
15
結構式（1 ) (其中R1及R2可為相同或不同’以及各自代表氯原 子、視需要地經取代之料、烯基、魏基及芳基中任 一者，以及η為整數2或更大） R1 (I 十結構式（2) (/、中R 'R及R3可為相同或不同，r1、r2&V 至少-者代表氫軒，以及其它絲視需钱經取 烧基、稀基、魏基及芳基中任_者，以及 或更大）。 〜12 20. —種製造半導體元件之方法，包含·· 使用一種製造多層互連結構之方法 上形成多層互連結構， 在—工作表面 其中該製造多層互連結構之方法包含： 藉由使用用於形成曝光光遮蔽膜之材料 光遮蔽膜； 形成曝光 在該曝光光遮蔽膜上形成多孔性絕緣犋. 藉由利用曝光光線照射該多孔性絕 豕螟，固化該多 52 1305029 孔性絕緣膜；以及 形成互連’ —下述 其中該用於形成曝光光遮蔽臈之材料包含至少 物質： 下述結構式（1)所代表之矽化合物；以及 下述結構式(2)所代表之矽化合物，
收曝光光線之取代基置換；以及
其中該半導體元件包含該多層互連結構，該多層互連結 構包含該曝光光遮蔽膜、該多孔性絕緣膜，以及互連層.
(其中R1及R2可為相同或不同，以及各自代表氯原 子、視需要地經取代之烷基、烯基、環烷基及芳基中任 一者，以及η為整數2或更大） R1 —— 結構式（2) i2 R3 (其中R1、R2及R3可為相同或不同，R1、R2及R3中 至少一者代表氫原子，以及其它代表視需要地經取代之 烷基、烯基、環烷基及芳基中任一者，以及η為整數2 或更大）。 53 20
TW95122045A 2006-02-14 2006-06-20 Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device TWI305029B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006037025A JP5007511B2 (ja) 2006-02-14 2006-02-14 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置

Publications (2)

Publication Number Publication Date
TW200731461A TW200731461A (en) 2007-08-16
TWI305029B true TWI305029B (en) 2009-01-01

Family

ID=38266087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95122045A TWI305029B (en) 2006-02-14 2006-06-20 Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device

Country Status (6)

Country Link
US (2) US7728065B2 (zh)
JP (1) JP5007511B2 (zh)
KR (1) KR100743440B1 (zh)
CN (1) CN101021680B (zh)
DE (1) DE102006029334A1 (zh)
TW (1) TWI305029B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021800A (ja) * 2006-07-12 2008-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
KR101130504B1 (ko) * 2007-09-10 2012-03-28 후지쯔 가부시끼가이샤 규소 함유 피막의 제조방법, 규소 함유 피막 및 반도체 장치
US20090081598A1 (en) * 2007-09-24 2009-03-26 International Business Machines Corporation Functionalized carbosilane polymers and photoresist compositions containing the same
US20090081579A1 (en) * 2007-09-24 2009-03-26 International Business Machines Corporation Functionalized carbosilane polymers and photoresist compositions containing the same
JP5267552B2 (ja) * 2008-03-24 2013-08-21 富士通株式会社 配線基板、半導体装置及び半導体装置の製造方法
CN105374740B (zh) * 2014-08-29 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110204730B (zh) * 2019-05-22 2022-03-08 中国科学院宁波材料技术与工程研究所 一种含高活性可交联基团的聚碳硅烷及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086014B2 (ja) 1988-03-29 1996-01-24 三菱化学株式会社 熱可塑性ポリエステル樹脂組成物
JP2844896B2 (ja) 1990-10-17 1999-01-13 信越化学工業株式会社 耐熱性絶縁塗料
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
JPH07202040A (ja) 1993-12-28 1995-08-04 Matsushita Electron Corp チャージアップ検出装置
JPH08287715A (ja) 1995-04-18 1996-11-01 Sumitomo Bakelite Co Ltd 紫外線遮光フィルム
JPH09213791A (ja) * 1996-02-01 1997-08-15 Sumitomo Chem Co Ltd 半導体装置の製造方法及び半導体装置
JPH10256363A (ja) 1997-03-13 1998-09-25 Sony Corp 半導体装置およびその製造方法
JP2000049154A (ja) * 1998-07-30 2000-02-18 Hitachi Chem Co Ltd シリカ系被膜の製造法及び半導体装置の製造法
KR100672221B1 (ko) * 1999-04-30 2007-01-23 스미또모 가가꾸 가부시키가이샤 네거티브형 내식막 조성물
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
AU2001278749A1 (en) * 2000-08-18 2002-03-04 Tokyo Electron Limited Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
ATE388979T1 (de) * 2000-11-09 2008-03-15 Avery Dennison Corp Aus uv-licht absorbierendem polymer hergestellte fluoreszente polymergegenstände
JP2004018811A (ja) * 2002-06-20 2004-01-22 Teijin Chem Ltd オルガノシロキサン樹脂組成物および該樹脂で表面を保護されたポリカーボネート樹脂成形体
JP2004127606A (ja) 2002-09-30 2004-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP4225765B2 (ja) 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP3951124B2 (ja) * 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
JP4081751B2 (ja) * 2002-12-11 2008-04-30 ソニー株式会社 配線構造の製造方法
TW200505966A (en) * 2003-04-02 2005-02-16 Dow Global Technologies Inc Organosilicate resin formulation for use in microelectronic devices
KR100857967B1 (ko) * 2003-06-03 2008-09-10 신에쓰 가가꾸 고교 가부시끼가이샤 반사 방지막 재료, 이것을 이용한 반사 방지막 및 패턴형성 방법
JP2005045138A (ja) * 2003-07-25 2005-02-17 Sony Corp 樹脂膜の形成方法および半導体装置の製造方法
JP5110243B2 (ja) * 2004-01-16 2012-12-26 Ｊｓｒ株式会社 ポリマーの製造方法
WO2005071039A1 (ja) * 2004-01-26 2005-08-04 Kyocera Corporation 波長変換器、発光装置、波長変換器の製造方法および発光装置の製造方法
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
TW200621918A (en) * 2004-11-23 2006-07-01 Clariant Int Ltd Polysilazane-based coating and the use thereof for coating films, especially polymer films
DE102005008857A1 (de) * 2005-02-26 2006-09-07 Clariant International Limited Verwendung von Polysilazanen als permanente Anit-Fingerprint-Beschichtung
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20100176496A1 (en) 2010-07-15
CN101021680A (zh) 2007-08-22
US7728065B2 (en) 2010-06-01
DE102006029334A1 (de) 2007-08-16
US7830012B2 (en) 2010-11-09
KR100743440B1 (ko) 2007-07-30
JP2007220750A (ja) 2007-08-30
TW200731461A (en) 2007-08-16
JP5007511B2 (ja) 2012-08-22
CN101021680B (zh) 2010-09-29
US20070190461A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
TWI305029B (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
TWI277158B (en) Multilayered cap barrier in microelectronic interconnect structures
TWI275145B (en) Semiconductor device fabrication method
US8952539B2 (en) Methods for fabrication of an air gap-containing interconnect structure
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
TWI269373B (en) Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
CN1165986C (zh) 用于自调准Cu扩散阻挡层的集成电路制造方法
KR101051276B1 (ko) 이중 다마신 배선의 패터닝을 위한 3층 마스킹 구조물
TWI358105B (en) Method for fabricating semiconductor device
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
TWI324805B (en) Uv curing of low-k porous dielectrics
US7732927B2 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
CN101689412B (zh) 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法
TWI311349B (en) Solder bump and method of fabricating the same
TWI309443B (en) Method of manufacturing semiconductor device
TWI311784B (en) Composition for forming insulating film and method for fabricating semiconductor device
TW201207995A (en) Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication
TW200818397A (en) Semiconductor device manufacturing method
JP2001223269A (ja) 半導体装置およびその製造方法
TWI743199B (zh) 半導體裝置的形成方法
US8431464B2 (en) Process for producing silicic coating, silicic coating and semiconductor device
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP2003252982A (ja) 有機絶縁膜材料、その製造方法、有機絶縁膜の形成方法、及び、有機絶縁膜を設けた半導体装置
JP2002170882A (ja) 配線構造の製造方法
KR101350020B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees