JPH10256363A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10256363A JPH10256363A JP5941397A JP5941397A JPH10256363A JP H10256363 A JPH10256363 A JP H10256363A JP 5941397 A JP5941397 A JP 5941397A JP 5941397 A JP5941397 A JP 5941397A JP H10256363 A JPH10256363 A JP H10256363A
- Authority
- JP
- Japan
- Prior art keywords
- film
- porous
- semiconductor device
- dielectric film
- porous dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多孔質誘電体膜に溝やビアホールを形成する
際に、多孔質誘電体膜へのガスの吸着を防止することが
できる半導体装置の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法で
は、まず、シリコン酸化膜２の上に、多孔質誘電体膜４
を形成する。次に、多孔質誘電体膜４の上に絶縁膜７を
形成する。次に、絶縁膜７の上からのレーザビーム、ま
たは電子ビームを照射することによって、多孔質誘電体
膜４に、配線パターンと同一のパターンを有する空洞部
を形成する。このとき、凝縮層６が形成される。次に、
絶縁膜７に、多孔質誘電体膜４の空洞部のパターンと同
一のパターンを有する開口部９を形成して、配線パター
ンと同一のパターンを有する配線溝１０を形成する。最
後に、配線溝１０に金属を埋め込み、金属配線８を形成
する。ここで、多孔質誘電体膜は、多孔質のシリコーン
樹脂、または多孔質のポリフルオロエチレン系樹脂から
なる。また、絶縁膜７はシリコン酸化膜、シリコン窒化
膜、または有機系低誘電率膜からなる。
際に、多孔質誘電体膜へのガスの吸着を防止することが
できる半導体装置の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法で
は、まず、シリコン酸化膜２の上に、多孔質誘電体膜４
を形成する。次に、多孔質誘電体膜４の上に絶縁膜７を
形成する。次に、絶縁膜７の上からのレーザビーム、ま
たは電子ビームを照射することによって、多孔質誘電体
膜４に、配線パターンと同一のパターンを有する空洞部
を形成する。このとき、凝縮層６が形成される。次に、
絶縁膜７に、多孔質誘電体膜４の空洞部のパターンと同
一のパターンを有する開口部９を形成して、配線パター
ンと同一のパターンを有する配線溝１０を形成する。最
後に、配線溝１０に金属を埋め込み、金属配線８を形成
する。ここで、多孔質誘電体膜は、多孔質のシリコーン
樹脂、または多孔質のポリフルオロエチレン系樹脂から
なる。また、絶縁膜７はシリコン酸化膜、シリコン窒化
膜、または有機系低誘電率膜からなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関するものである。特に、０．２５ｍｍ
ルール以下のデバイスプロセスに用いられる多層配線形
成技術に関するものである。
その製造方法に関するものである。特に、０．２５ｍｍ
ルール以下のデバイスプロセスに用いられる多層配線形
成技術に関するものである。
【０００２】
【従来の技術】半導体装置の微細化、低消費電力化およ
び高速化などの要求に伴い、それらを実現するための手
段の１つとして層間絶縁膜の低誘電率化が検討されてい
る。
び高速化などの要求に伴い、それらを実現するための手
段の１つとして層間絶縁膜の低誘電率化が検討されてい
る。
【０００３】現在市販あるいは開発されている一般の低
誘電体材料は、炭素原子およびフッ素原子を含有するこ
とで誘電率を下げている。現在のところ、誘電率１．５
〜２．５程度のものが実現している。
誘電体材料は、炭素原子およびフッ素原子を含有するこ
とで誘電率を下げている。現在のところ、誘電率１．５
〜２．５程度のものが実現している。
【０００４】炭素原子を含む低誘電体材料では、有機Ｓ
ＯＧ、ポリイミド、ポリパラキシリレン（商品名：パリ
レン、日本パリレン社製）などが有名である。これらの
材料は、炭素原子いわゆるアルキル基を含むことで、材
料の密度を下げること、および、分子自身の分極率を低
くすることで、低誘電率になっているものと言われて
る。
ＯＧ、ポリイミド、ポリパラキシリレン（商品名：パリ
レン、日本パリレン社製）などが有名である。これらの
材料は、炭素原子いわゆるアルキル基を含むことで、材
料の密度を下げること、および、分子自身の分極率を低
くすることで、低誘電率になっているものと言われて
る。
【０００５】また、これらの材料は、単に、誘電率が低
いだけでなく、半導体装置の材料として不可欠の耐熱性
を有している。有機ＳＯＧは、シロキサン構造を持つこ
とで、ポリイミドは、イミド結合を有することで、ポリ
パラキシリレンは、ベンゼン環のポリマーとなること
で、それぞれ耐熱性を有している。
いだけでなく、半導体装置の材料として不可欠の耐熱性
を有している。有機ＳＯＧは、シロキサン構造を持つこ
とで、ポリイミドは、イミド結合を有することで、ポリ
パラキシリレンは、ベンゼン環のポリマーとなること
で、それぞれ耐熱性を有している。
【０００６】フッ素原子を含む低誘電体は、ＳｉＯＦが
有名である。この材料は、Ｓｉ−Ｏ−ＳｉボンドをＦ原
子により終端することで、密度を下げること、Ｆ原子自
身の分極率が低いことなどが原因で誘電率を下げてい
る。もちろん、この材料は、耐熱性にも優れている。半
導体装置の微細化に伴って、配線の微細化、配線ピッチ
の縮小化が必要となっている。
有名である。この材料は、Ｓｉ−Ｏ−ＳｉボンドをＦ原
子により終端することで、密度を下げること、Ｆ原子自
身の分極率が低いことなどが原因で誘電率を下げてい
る。もちろん、この材料は、耐熱性にも優れている。半
導体装置の微細化に伴って、配線の微細化、配線ピッチ
の縮小化が必要となっている。
【０００７】また、同時に、低消費電力化および高速化
などの要求に伴い、層間絶縁膜の低誘電率化が必要にな
ってきた。特にロジック系のデバイスでは、微細配線に
よる抵抗上昇、配線容量の増加がデバイスのスピード劣
化につながるため、微細でかつ低誘電率膜を層間絶縁膜
とした多層配線が必要となっている。
などの要求に伴い、層間絶縁膜の低誘電率化が必要にな
ってきた。特にロジック系のデバイスでは、微細配線に
よる抵抗上昇、配線容量の増加がデバイスのスピード劣
化につながるため、微細でかつ低誘電率膜を層間絶縁膜
とした多層配線が必要となっている。
【０００８】一方、密度を下げることで誘電率を下げる
方法も検討されている。すなわち、膜（シリコン酸化膜
など）中に気泡（空隙）を含むことで、単位体積当たり
の密度を下げ、誘電率を下げるというものである。気泡
は、比誘電率が１であり、空隙率を上げることによっ
て、誘電率を下げられる。その結果、比誘電率１．５程
度のものが実現できている。
方法も検討されている。すなわち、膜（シリコン酸化膜
など）中に気泡（空隙）を含むことで、単位体積当たり
の密度を下げ、誘電率を下げるというものである。気泡
は、比誘電率が１であり、空隙率を上げることによっ
て、誘電率を下げられる。その結果、比誘電率１．５程
度のものが実現できている。
【０００９】また、半導体装置の配線幅の微細化、ピッ
チの縮小化は、配線自身の縦横比を大きくするだけでな
く、配線間のスペースのアスペクト比を大きくし、結果
として、縦に細長い微細配線を形成する技術、微細な配
線間を層間膜で埋め込む技術などに負担がかかり、プロ
セスを複雑にすると同時に、プロセス数の増大を招いて
いる。
チの縮小化は、配線自身の縦横比を大きくするだけでな
く、配線間のスペースのアスペクト比を大きくし、結果
として、縦に細長い微細配線を形成する技術、微細な配
線間を層間膜で埋め込む技術などに負担がかかり、プロ
セスを複雑にすると同時に、プロセス数の増大を招いて
いる。
【００１０】ビアと配線溝をＡｌリフロースパッタで同
時に埋め込み、ＣＭＰにより表面のＡｌを研磨するダマ
シンプロセスでは、高アスペクト比のＡｌ配線をエッチ
ングで形成することも、配線間の狭隙を層間膜で埋め込
む必要もなく、大幅にプロセス数を減らすことが可能で
ある。このプロセスは、配線アスペクト比が高くなるほ
ど、配線総数が増大するほど、トータルコストの削減に
大きく寄与するようになる。
時に埋め込み、ＣＭＰにより表面のＡｌを研磨するダマ
シンプロセスでは、高アスペクト比のＡｌ配線をエッチ
ングで形成することも、配線間の狭隙を層間膜で埋め込
む必要もなく、大幅にプロセス数を減らすことが可能で
ある。このプロセスは、配線アスペクト比が高くなるほ
ど、配線総数が増大するほど、トータルコストの削減に
大きく寄与するようになる。
【００１１】一方、層間絶縁膜の低誘電率化は、配線間
の容量を低減するが、０．１８μｍルール以下のデバイ
スに適用される、比誘電率２．５以下の膜は、従来のデ
バイスに用いられている、シリコン酸化膜と膜質が大き
く異なり、そのプロセス技術が求められている。
の容量を低減するが、０．１８μｍルール以下のデバイ
スに適用される、比誘電率２．５以下の膜は、従来のデ
バイスに用いられている、シリコン酸化膜と膜質が大き
く異なり、そのプロセス技術が求められている。
【００１２】
【発明が解決しようとする課題】本発明で用いる多孔質
誘電体膜（ナノポーラスフィルム：気泡の径が数十ナノ
以下ものもをいう）は、シリカゲルに代表されるよう
に、大気中の水分などの不純物を非常に吸着しやすい。
吸着した不純物は、２００℃程度の温度で脱離する。
誘電体膜（ナノポーラスフィルム：気泡の径が数十ナノ
以下ものもをいう）は、シリカゲルに代表されるよう
に、大気中の水分などの不純物を非常に吸着しやすい。
吸着した不純物は、２００℃程度の温度で脱離する。
【００１３】そのため、多孔質誘電体膜に溝やビアホー
ルを形成後、配線を形成する際、脱離ガスによって、ポ
イズンドビア等の不良を生じるという問題があった。
ルを形成後、配線を形成する際、脱離ガスによって、ポ
イズンドビア等の不良を生じるという問題があった。
【００１４】本発明はこのような課題に鑑みてなされた
ものであり、多孔質誘電体膜に溝やビアホールを形成す
る際に、多孔質誘電体膜へのガスの吸着を防止すること
ができる半導体装置およびその製造方法を提供すること
を目的とする。
ものであり、多孔質誘電体膜に溝やビアホールを形成す
る際に、多孔質誘電体膜へのガスの吸着を防止すること
ができる半導体装置およびその製造方法を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
基板または第１の絶縁膜の上に、多孔質誘電体膜を形成
し、多孔質誘電体膜の上に第２の絶縁膜を形成し、第２
の絶縁膜および多孔質誘電体膜を貫通し、配線パターン
と同一のパターンを有する配線溝を形成し、配線溝に金
属配線を形成し、金属配線と多孔質誘電体膜との間に、
凝縮膜を形成する構成を有するものである。
基板または第１の絶縁膜の上に、多孔質誘電体膜を形成
し、多孔質誘電体膜の上に第２の絶縁膜を形成し、第２
の絶縁膜および多孔質誘電体膜を貫通し、配線パターン
と同一のパターンを有する配線溝を形成し、配線溝に金
属配線を形成し、金属配線と多孔質誘電体膜との間に、
凝縮膜を形成する構成を有するものである。
【００１６】また、本発明の半導体装置の製造方法は、
基板または第１の絶縁膜の上に、多孔質誘電体膜を形成
する工程と、多孔質誘電体膜の上に第２の絶縁膜を形成
する工程と、第２の絶縁膜の上からの局所的な加熱方法
によって、多孔質誘電体膜に、配線パターンと同一のパ
ターンを有する空洞部を形成する工程と、第２の絶縁膜
に、多孔質誘電体膜の空洞部のパターンと同一のパター
ンを有する開口部を形成して、配線パターンと同一のパ
ターンを有する配線溝を形成する工程と、配線溝に金属
を埋め込み、金属配線を形成する工程とを有するもので
ある。
基板または第１の絶縁膜の上に、多孔質誘電体膜を形成
する工程と、多孔質誘電体膜の上に第２の絶縁膜を形成
する工程と、第２の絶縁膜の上からの局所的な加熱方法
によって、多孔質誘電体膜に、配線パターンと同一のパ
ターンを有する空洞部を形成する工程と、第２の絶縁膜
に、多孔質誘電体膜の空洞部のパターンと同一のパター
ンを有する開口部を形成して、配線パターンと同一のパ
ターンを有する配線溝を形成する工程と、配線溝に金属
を埋め込み、金属配線を形成する工程とを有するもので
ある。
【００１７】なお、半導体デバイスに適用可能な比誘電
率２．０以下の低誘電率膜として最も有望視されている
材料の１つとして多孔質誘電体膜（ナノポーラスフィル
ム）が挙げられる。多孔質誘電体膜は、シリコン酸化膜
と比較して、耐熱性、耐湿性、硬度などの特性が悪い。
率２．０以下の低誘電率膜として最も有望視されている
材料の１つとして多孔質誘電体膜（ナノポーラスフィル
ム）が挙げられる。多孔質誘電体膜は、シリコン酸化膜
と比較して、耐熱性、耐湿性、硬度などの特性が悪い。
【００１８】特に比誘電率が２を下回る多孔質誘電体膜
の場合、空隙率が６０％以上で、空隙が貫通している状
態である。従って、周辺の気体が容易に内部に入り込
み、表面積が増大したのと同様の効果を得ることがで
き、吸着量が増大する。例えば、シリカゲルなどは、吸
着性が高いので、乾燥剤に使われている。
の場合、空隙率が６０％以上で、空隙が貫通している状
態である。従って、周辺の気体が容易に内部に入り込
み、表面積が増大したのと同様の効果を得ることがで
き、吸着量が増大する。例えば、シリカゲルなどは、吸
着性が高いので、乾燥剤に使われている。
【００１９】このような膜を半導体プロセスで使いこな
すには、周辺の気体が多孔質誘電体膜の内部に入らない
ようなプロセスを用いる必要がある。
すには、周辺の気体が多孔質誘電体膜の内部に入らない
ようなプロセスを用いる必要がある。
【００２０】そのために、本発明では、多孔質誘電体膜
の上下にシリコン酸化膜などの従来用いられている膜で
カバーし、配線の溝や、ビアホールなどの側壁には、保
護膜を熱処理によって形成するという方法を用いた。
の上下にシリコン酸化膜などの従来用いられている膜で
カバーし、配線の溝や、ビアホールなどの側壁には、保
護膜を熱処理によって形成するという方法を用いた。
【００２１】多孔質誘電体膜に局所的に熱エネルギーを
加えて、ガラス転移温度を超えると、表面張力により、
多孔質誘電体膜が凝縮して、保護膜になる。こうするこ
とで、多孔質誘電体膜中に外気を接触させることがな
く、前述の吸着量の増大を防ぐことができる。
加えて、ガラス転移温度を超えると、表面張力により、
多孔質誘電体膜が凝縮して、保護膜になる。こうするこ
とで、多孔質誘電体膜中に外気を接触させることがな
く、前述の吸着量の増大を防ぐことができる。
【００２２】
【発明の実施の形態】以下、本発明半導体装置およびそ
の製造方法の実施例について説明する。
の製造方法の実施例について説明する。
【００２３】実施例１ ここでは、本発明に係る半導体装置の製造方法について
図１，２を参照しながら説明する。
図１，２を参照しながら説明する。
【００２４】まず、図１Ａに示すように、シリコン基板
１上に絶縁膜、すなわちシリコン酸化膜２を５００ｎｍ
製膜し、その後、一般的な方法でコンタクトホールのパ
ターンを形成し、溝にメタルプラグをダマシン法で形成
する。このときの製膜方法は一般的なＳｉＨ4 ，Ｏ2 ガ
スを用いたＣＶＤである。あるいは、ＴＥＯＳとＯ2ガ
スを用いたプラズマＣＶＤ法で形成してもかまわない。
また、メタル配線の材質は、何であってもかまわない。
本実施例の場合、Ａｌ−Ｃｕを用いた。
１上に絶縁膜、すなわちシリコン酸化膜２を５００ｎｍ
製膜し、その後、一般的な方法でコンタクトホールのパ
ターンを形成し、溝にメタルプラグをダマシン法で形成
する。このときの製膜方法は一般的なＳｉＨ4 ，Ｏ2 ガ
スを用いたＣＶＤである。あるいは、ＴＥＯＳとＯ2ガ
スを用いたプラズマＣＶＤ法で形成してもかまわない。
また、メタル配線の材質は、何であってもかまわない。
本実施例の場合、Ａｌ−Ｃｕを用いた。
【００２５】次に、図１Ｂに示すように、上述したシリ
コン酸化膜上に、多孔質誘電体膜４を８００ｎｍ形成し
た。この多孔質誘電体膜４は、多孔質のシリコーン樹脂
からなるものである。
コン酸化膜上に、多孔質誘電体膜４を８００ｎｍ形成し
た。この多孔質誘電体膜４は、多孔質のシリコーン樹脂
からなるものである。
【００２６】すなわち、多孔質誘電体膜４は、原料にシ
リコーン樹脂と、発泡剤としてトリフェニルシランを混
合したものを用いた。発泡剤としては、ほかに、一般式
ＳｉＨＲ3 （ここで、Ｒ：アルキル基（Ｃ2 Ｈ5 ，Ｃ3
Ｈ7 など））を用いることができる。原料は、スピンコ
ーターで基板上へ成膜し、ベーク２００℃、キュア４０
０℃という条件で、気泡を発生し、硬化させた。
リコーン樹脂と、発泡剤としてトリフェニルシランを混
合したものを用いた。発泡剤としては、ほかに、一般式
ＳｉＨＲ3 （ここで、Ｒ：アルキル基（Ｃ2 Ｈ5 ，Ｃ3
Ｈ7 など））を用いることができる。原料は、スピンコ
ーターで基板上へ成膜し、ベーク２００℃、キュア４０
０℃という条件で、気泡を発生し、硬化させた。
【００２７】その後、直ちに、図１Ｂに示すように、多
孔質誘電体膜４の上に絶縁膜（以下、「キャップレー
ヤ」という）として、シリコン酸化膜を形成した。ここ
で、シリコン酸化膜の誘電率は４．０である。
孔質誘電体膜４の上に絶縁膜（以下、「キャップレー
ヤ」という）として、シリコン酸化膜を形成した。ここ
で、シリコン酸化膜の誘電率は４．０である。
【００２８】キャップレーヤは、シリコン窒化膜、有機
系低誘電率膜（アリールエーテル、フッ素環状樹脂（商
品名：サイトップ、旭硝子社製）、（フッ化）ポリイミ
ド、ＢＣＢ、（フッ化）ポリパラキシリレン、ポリテト
ラフルオロエチレンなど）でもかまわない。
系低誘電率膜（アリールエーテル、フッ素環状樹脂（商
品名：サイトップ、旭硝子社製）、（フッ化）ポリイミ
ド、ＢＣＢ、（フッ化）ポリパラキシリレン、ポリテト
ラフルオロエチレンなど）でもかまわない。
【００２９】ここで、キャップレーヤとしてのシリコン
窒化膜は、シリコン酸化膜に比較して、誘電率は高いが
膜自体の機械的強度は大きい。また、キャップレーヤと
しての有機系低誘電率膜は、シリコン酸化膜に比較し
て、機械的強度は小さいが、誘電率は３以下であり低い
値を示している。
窒化膜は、シリコン酸化膜に比較して、誘電率は高いが
膜自体の機械的強度は大きい。また、キャップレーヤと
しての有機系低誘電率膜は、シリコン酸化膜に比較し
て、機械的強度は小さいが、誘電率は３以下であり低い
値を示している。
【００３０】次に、図１Ｃに示すように、キャップレー
ヤの上からの局所的な加熱方法によって、多孔質誘電体
膜４に、配線パターンと同一のパターンを有する空洞部
５を形成する。本実施例では、キャップレーヤの上から
の局所的な加熱方法としては、レーザビームを照射する
方法を採用した。
ヤの上からの局所的な加熱方法によって、多孔質誘電体
膜４に、配線パターンと同一のパターンを有する空洞部
５を形成する。本実施例では、キャップレーヤの上から
の局所的な加熱方法としては、レーザビームを照射する
方法を採用した。
【００３１】すなわち、キャップレーヤの上から、エキ
シマレーザ（ＫｒＦ、ＡｒＦなどの波長が２００ｎｍ以
下のレーザが好ましい）を照射することによって、多孔
質誘電体膜４に、この多孔質誘電体膜４の厚さを貫通
し、配線パターンと同一のパターンを有する空洞部を形
成する。
シマレーザ（ＫｒＦ、ＡｒＦなどの波長が２００ｎｍ以
下のレーザが好ましい）を照射することによって、多孔
質誘電体膜４に、この多孔質誘電体膜４の厚さを貫通
し、配線パターンと同一のパターンを有する空洞部を形
成する。
【００３２】この時、レーザビームのエネルギーは１０
０ｍＪ程度に保った。このエネルギー値は、半導体基板
の状況によって条件を適宜変えなければならない。レー
ザビーム照射により、多孔質誘電体膜４は、局所的にガ
ラス転移温度を超え、図１Ｃに示したように、多孔質誘
電体膜４が凝縮した膜（以下、「凝縮膜」という）が形
成される。この結果、配線パターンと同一のパターンを
有する空洞部が形成される。
０ｍＪ程度に保った。このエネルギー値は、半導体基板
の状況によって条件を適宜変えなければならない。レー
ザビーム照射により、多孔質誘電体膜４は、局所的にガ
ラス転移温度を超え、図１Ｃに示したように、多孔質誘
電体膜４が凝縮した膜（以下、「凝縮膜」という）が形
成される。この結果、配線パターンと同一のパターンを
有する空洞部が形成される。
【００３３】凝縮は、多孔質誘電体膜４の原料であるシ
リコーン樹脂の表面張力によって起こる。このことは、
発泡スチロールを加工するとき、熱線（ヒーター）を用
い、その熱エネルギーによって、スチロールが凝集さ
せ、自由な形を形成する方法と同じである。
リコーン樹脂の表面張力によって起こる。このことは、
発泡スチロールを加工するとき、熱線（ヒーター）を用
い、その熱エネルギーによって、スチロールが凝集さ
せ、自由な形を形成する方法と同じである。
【００３４】次に、図２Ａに示すように、従来用いられ
ている、リソグラフィーおよびドライエッチングを用い
て、キャップレーヤ７に、キャップレーヤ７の下の多孔
質誘電体膜４の空洞部のパターンと同一のパターン、す
なわち配線パターンと同一のパターンを有する開口部を
形成する。
ている、リソグラフィーおよびドライエッチングを用い
て、キャップレーヤ７に、キャップレーヤ７の下の多孔
質誘電体膜４の空洞部のパターンと同一のパターン、す
なわち配線パターンと同一のパターンを有する開口部を
形成する。
【００３５】これにより、多孔質誘電体膜４の空洞部と
キャップレーヤの開口部は一致する。その結果、キャッ
プレーヤおよび多孔質誘電体膜４を貫通し、配線パター
ンと同一のパターンを有する配線溝１０を形成すること
ができる。
キャップレーヤの開口部は一致する。その結果、キャッ
プレーヤおよび多孔質誘電体膜４を貫通し、配線パター
ンと同一のパターンを有する配線溝１０を形成すること
ができる。
【００３６】最後に、図２Ｂに示すように、ダマシン法
を用いて、多孔質誘電体膜４およびキャップレーヤ７に
形成した配線パターンと同一のパターンを有する配線溝
に金属を埋め込み、金属配線８を形成する。
を用いて、多孔質誘電体膜４およびキャップレーヤ７に
形成した配線パターンと同一のパターンを有する配線溝
に金属を埋め込み、金属配線８を形成する。
【００３７】図２Ｂからわかるように、本実施例により
作製された半導体装置の特徴は、金属配線と多孔質誘電
体膜４との間に、凝縮膜が形成されていることである。
作製された半導体装置の特徴は、金属配線と多孔質誘電
体膜４との間に、凝縮膜が形成されていることである。
【００３８】以上のようにして、金属配線を形成するこ
とにより、多孔質誘電体膜４にガスを吸着することな
く、配線埋め込みの際のポイズンドビア不良もなく、半
導体装置を形成することができる。
とにより、多孔質誘電体膜４にガスを吸着することな
く、配線埋め込みの際のポイズンドビア不良もなく、半
導体装置を形成することができる。
【００３９】なお、実施例１においては、シリコン酸化
膜上に多孔質誘電体膜４を形成した例を説明したが、こ
のシリコン酸化膜に限らず、基板などの上に多孔質誘電
体膜４を形成することもできる。
膜上に多孔質誘電体膜４を形成した例を説明したが、こ
のシリコン酸化膜に限らず、基板などの上に多孔質誘電
体膜４を形成することもできる。
【００４０】実施例２ 本実施例は、実施例１と比較して、多孔質誘電体膜４の
成膜方法のみが異なるのみで、他の点については実施例
１と同じである。
成膜方法のみが異なるのみで、他の点については実施例
１と同じである。
【００４１】ここで、多孔質誘電体膜４の成膜方法につ
いて説明する。本実施例で用いた多孔質誘電体膜４は、
多孔質のポリフルオロエチレン系樹脂からなるものであ
る。すなわち、アモルファステフロンTM（商品名：テフ
ロンＡＦ、デュポンエレクトロニクス社製）を成膜し
た。この材料は、以下の化学構造式で表せられる材料で
ある。従って、「テフロンＡＦ」に限らず、以下の構造
を有するものは、何でもよい。尚、本発明で用いた材料
のガラス転移温度は、１６０℃である。
いて説明する。本実施例で用いた多孔質誘電体膜４は、
多孔質のポリフルオロエチレン系樹脂からなるものであ
る。すなわち、アモルファステフロンTM（商品名：テフ
ロンＡＦ、デュポンエレクトロニクス社製）を成膜し
た。この材料は、以下の化学構造式で表せられる材料で
ある。従って、「テフロンＡＦ」に限らず、以下の構造
を有するものは、何でもよい。尚、本発明で用いた材料
のガラス転移温度は、１６０℃である。
【００４２】
【化１】
【００４３】この材料をフロロカーボン系の溶媒（商品
名：フロリナート、三井化学社製）に溶かした。それ
を、スピンコーターで基板上に塗布し、５００ｎｍの薄
膜が形成できた。このときの回転数は、３０００ｒｐｍ
とした。その後、真空中（１０Ｐａ）で、２００℃でベ
ーキングを５分間行った。さらに、真空中で４００℃３
０分のアニールを行った。
名：フロリナート、三井化学社製）に溶かした。それ
を、スピンコーターで基板上に塗布し、５００ｎｍの薄
膜が形成できた。このときの回転数は、３０００ｒｐｍ
とした。その後、真空中（１０Ｐａ）で、２００℃でベ
ーキングを５分間行った。さらに、真空中で４００℃３
０分のアニールを行った。
【００４４】このようにすることで、ポリフルオロエチ
レン系樹脂の多孔質誘電体膜４が形成できる。
レン系樹脂の多孔質誘電体膜４が形成できる。
【００４５】実施例３ 本実施例は、実施例１と比較して、多孔質誘電体膜４に
配線パターンを形成する方法のみが異なるのみで、他の
点については実施例１と同じである。
配線パターンを形成する方法のみが異なるのみで、他の
点については実施例１と同じである。
【００４６】ここで、多孔質誘電体膜４に配線パターン
を形成方法について説明する。本実施例では、レーザビ
ームを照射する方法の変わりに、ＥＢ装置などで使用さ
れている電子ビームを照射する方法によって、配線パタ
ーンを描いた。この時、電子ビームのエネルギーは５０
ｍＪ程度に保った。このエネルギー値は、半導体基板の
状況によって条件を適宜変えなければならない。
を形成方法について説明する。本実施例では、レーザビ
ームを照射する方法の変わりに、ＥＢ装置などで使用さ
れている電子ビームを照射する方法によって、配線パタ
ーンを描いた。この時、電子ビームのエネルギーは５０
ｍＪ程度に保った。このエネルギー値は、半導体基板の
状況によって条件を適宜変えなければならない。
【００４７】電子ビーム照射により、多孔質誘電体膜４
の材料が部分的に分解し、かつ、その時の反応熱によっ
て、図１Ｃに示したように、凝縮して凝縮膜６ができ、
配線パターンが形成される。凝縮は、多孔質誘電体膜４
の原料であるシリコーン樹脂の表面張力によって起こ
る。
の材料が部分的に分解し、かつ、その時の反応熱によっ
て、図１Ｃに示したように、凝縮して凝縮膜６ができ、
配線パターンが形成される。凝縮は、多孔質誘電体膜４
の原料であるシリコーン樹脂の表面張力によって起こ
る。
【００４８】レーザビーム照射を使う場合と異なり、本
方法は、直描装置として使われている装置を流用できる
という点で、優れている。
方法は、直描装置として使われている装置を流用できる
という点で、優れている。
【００４９】なお、上述の実施例においては、レーザビ
ームと電子ビームにより配線パターンを描く例を説明し
たが、このレーザビームまたは電子ビームに限るわけで
はなく、例えば陽子（Ｈ+ ）、α線などを利用すること
ができることはもちろんである。
ームと電子ビームにより配線パターンを描く例を説明し
たが、このレーザビームまたは電子ビームに限るわけで
はなく、例えば陽子（Ｈ+ ）、α線などを利用すること
ができることはもちろんである。
【００５０】以上のことから、本例によれば、多孔質誘
電体膜４にガスを吸着させることなく、配線にポイズン
ドビア不良を生じることなく、配線を形成することがで
きる。
電体膜４にガスを吸着させることなく、配線にポイズン
ドビア不良を生じることなく、配線を形成することがで
きる。
【００５１】なお、本発明は上述の実施例に限らず本発
明の要旨を逸脱することなくその他種々の構成を採り得
ることはもちろんである。
明の要旨を逸脱することなくその他種々の構成を採り得
ることはもちろんである。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
金属配線を形成することにより、多孔質誘電体膜にガス
を吸着することなく、配線埋め込みの際のポイズンドビ
ア不良もなく、半導体装置を形成することができる。
金属配線を形成することにより、多孔質誘電体膜にガス
を吸着することなく、配線埋め込みの際のポイズンドビ
ア不良もなく、半導体装置を形成することができる。
【図１】本発明に係る半導体装置の製造工程を示す断面
図である（その１）。
図である（その１）。
【図２】本発明に係る半導体装置の製造工程を示す断面
図である（その２）。
図である（その２）。
１ 基板、２ シリコン酸化膜、３ メタルプラグ（コ
ンタクトプラグ）、４ 多孔質誘電体膜、５ 空洞部、
６ 凝縮膜、７ キャップレーヤ、８ 金属配線、９
開口部、１０ 配線溝
ンタクトプラグ）、４ 多孔質誘電体膜、５ 空洞部、
６ 凝縮膜、７ キャップレーヤ、８ 金属配線、９
開口部、１０ 配線溝
Claims (28)
- 【請求項１】 基板または第１の絶縁膜の上に、多孔質
誘電体膜を形成し、 上記多孔質誘電体膜の上に第２の絶縁膜を形成し、 上記第２の絶縁膜および上記多孔質誘電体膜を貫通し、
配線パターンと同一のパターンを有する配線溝を形成
し、 上記配線溝に金属配線を形成し、 上記金属配線と上記多孔質誘電体膜との間に、凝縮膜を
形成する構成を有することを特徴とする半導体装置。 - 【請求項２】 多孔質誘電体膜は、多孔質のシリコーン
樹脂からなることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 多孔質誘電体膜は、多孔質のシリコーン
樹脂からなり、 第２の絶縁膜は、シリコン酸化膜であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項４】 多孔質誘電体膜は、多孔質のシリコーン
樹脂からなり、 第２の絶縁膜は、シリコン窒化膜であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項５】 多孔質誘電体膜は、多孔質のシリコーン
樹脂からなり、 第２の絶縁膜は、有機系低誘電率膜であることを特徴と
する請求項１記載の半導体装置。 - 【請求項６】 多孔質誘電体膜は、多孔質のポリフルオ
ロエチレン系樹脂からなることを特徴とする請求項１記
載の半導体装置。 - 【請求項７】 多孔質誘電体膜は、多孔質のポリフルオ
ロエチレン系樹脂からなり、 第２の絶縁膜は、シリコン酸化膜であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項８】 多孔質誘電体膜は、多孔質のポリフルオ
ロエチレン系樹脂からなり、 第２の絶縁膜は、シリコン窒化膜であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項９】 多孔質誘電体膜は、多孔質のポリフルオ
ロエチレン系樹脂からなり、 第２の絶縁膜は、有機系低誘電率膜であることを特徴と
する請求項１記載の半導体装置。 - 【請求項１０】 基板または第１の絶縁膜の上に、多孔
質誘電体膜を形成する工程と、 上記多孔質誘電体膜の上に第２の絶縁膜を形成する工程
と、 上記第２の絶縁膜の上からの局所的な加熱方法によっ
て、上記多孔質誘電体膜に、配線パターンと同一のパタ
ーンを有する空洞部を形成する工程と、 上記第２の絶縁膜に、上記多孔質誘電体膜の空洞部のパ
ターンと同一のパターンを有する開口部を形成して、配
線パターンと同一のパターンを有する配線溝を形成する
工程と、 上記配線溝に金属を埋め込み、金属配線を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項１１】 局所的な加熱方法は、レーザビームを
照射する方法であることを特徴とする請求項１０記載の
半導体装置の製造方法。 - 【請求項１２】 局所的な加熱方法は、レーザビームを
照射する方法であり、 多孔質誘電体膜は、多孔質のシリコーン樹脂からなるこ
とを特徴とする請求項１０記載の半導体装置の製造方
法。 - 【請求項１３】 局所的な加熱方法は、レーザビームを
照射する方法であり、 多孔質誘電体膜は、多孔質のシリコーン樹脂からなり、 第２の絶縁膜は、シリコン酸化膜であることを特徴とす
る請求項１０記載の半導体装置の製造方法。 - 【請求項１４】 局所的な加熱方法は、レーザビームを
照射する方法であり、 多孔質誘電体膜は、多孔質のシリコーン樹脂からなり、 第２の絶縁膜は、シリコン窒化膜であることを特徴とす
る請求項１０記載の半導体装置の製造方法。 - 【請求項１５】 局所的な加熱方法は、レーザビームを
照射する方法であり、 多孔質誘電体膜は、多孔質のシリコーン樹脂からなり、 第２の絶縁膜は、有機系低誘電率膜であることを特徴と
する請求項１０記載の半導体装置の製造方法。 - 【請求項１６】 局所的な加熱方法は、レーザビームを
照射する方法であり、 多孔質誘電体膜は、多孔質のポリフルオロエチレン系樹
脂からなることを特徴とする請求項１０記載の半導体装
置の製造方法。 - 【請求項１７】 局所的な加熱方法は、レーザビームを
照射する方法であり、 多孔質誘電体膜は、多孔質のポリフルオロエチレン系樹
脂からなり、 第２の絶縁膜は、シリコン酸化膜であることを特徴とす
る請求項１０記載の半導体装置の製造方法。 - 【請求項１８】 局所的な加熱方法は、レーザビームを
照射する方法であり、 多孔質誘電体膜は、多孔質のポリフルオロエチレン系樹
脂からなり、 第２の絶縁膜は、シリコン窒化膜であることを特徴とす
る請求項１０記載の半導体装置の製造方法。 - 【請求項１９】 局所的な加熱方法は、レーザビームを
照射する方法であり、 多孔質誘電体膜は、多孔質のポリフルオロエチレン系樹
脂からなり、 第２の絶縁膜は、有機系低誘電率膜であることを特徴と
する請求項１０記載の半導体装置の製造方法。 - 【請求項２０】 局所的な加熱方法は、電子ビームを照
射する方法であることを特徴とする請求項１０記載の半
導体装置の製造方法。 - 【請求項２１】 局所的な加熱方法は、電子ビームを照
射する方法であり、 多孔質誘電体膜は、多孔質のシリコーン樹脂からなるこ
とを特徴とする請求項１０記載の半導体装置の製造方
法。 - 【請求項２２】 局所的な加熱方法は、電子ビームを照
射する方法であり、 多孔質誘電体膜は、多孔質のシリコーン樹脂からなり、 第２の絶縁膜は、シリコン酸化膜であることを特徴とす
る請求項１０記載の半導体装置の製造方法。 - 【請求項２３】 局所的な加熱方法は、電子ビームを照
射する方法であり、 多孔質誘電体膜は、多孔質のシリコーン樹脂からなり、 第２の絶縁膜は、シリコン窒化膜であることを特徴とす
る請求項１０記載の半導体装置の製造方法。 - 【請求項２４】 局所的な加熱方法は、電子ビームを照
射する方法であり、 多孔質誘電体膜は、多孔質のシリコーン樹脂からなり、 第２の絶縁膜は、有機系低誘電率膜であることを特徴と
する請求項１０記載の半導体装置の製造方法。 - 【請求項２５】 局所的な加熱方法は、電子ビームを照
射する方法であり、 多孔質誘電体膜は、多孔質のポリフルオロエチレン系樹
脂からなることを特徴とする請求項１０記載の半導体装
置の製造方法。 - 【請求項２６】 局所的な加熱方法は、電子ビームを照
射する方法であり、 多孔質誘電体膜は、多孔質のポリフルオロエチレン系樹
脂からなり、 第２の絶縁膜は、シリコン酸化膜であることを特徴とす
る請求項１０記載の半導体装置の製造方法。 - 【請求項２７】 局所的な加熱方法は、電子ビームを照
射する方法であり、 多孔質誘電体膜は、多孔質のポリフルオロエチレン系樹
脂からなり、 第２の絶縁膜は、シリコン窒化膜であることを特徴とす
る請求項１０記載の半導体装置の製造方法。 - 【請求項２８】 局所的な加熱方法は、電子ビームを照
射する方法であり、 多孔質誘電体膜は、多孔質のポリフルオロエチレン系樹
脂からなり、 第２の絶縁膜は、有機系低誘電率膜であることを特徴と
する請求項１０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5941397A JPH10256363A (ja) | 1997-03-13 | 1997-03-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5941397A JPH10256363A (ja) | 1997-03-13 | 1997-03-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256363A true JPH10256363A (ja) | 1998-09-25 |
Family
ID=13112574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5941397A Pending JPH10256363A (ja) | 1997-03-13 | 1997-03-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256363A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000196099A (ja) * | 1998-12-28 | 2000-07-14 | Matsushita Electronics Industry Corp | 薄膜トランジスタおよびその製造方法 |
| US6514855B1 (en) | 2000-02-07 | 2003-02-04 | Canon Sales Co., Inc. | Semiconductor device manufacturing method having a porous insulating film |
| JP2006507677A (ja) * | 2002-11-22 | 2006-03-02 | エーエスエム インターナショナル エヌ．ヴェー． | シーリング多孔質構造 |
| KR100580775B1 (ko) | 2004-06-25 | 2006-05-15 | 매그나칩 반도체 유한회사 | 반도체 소자의 층간 절연막 형성 방법 |
| US7060638B2 (en) * | 2004-03-23 | 2006-06-13 | Applied Materials | Method of forming low dielectric constant porous films |
| JP2006190962A (ja) * | 2004-12-09 | 2006-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100796751B1 (ko) * | 2001-06-07 | 2008-01-22 | 삼성전자주식회사 | 광소자용 절연막 및 그 제조 방법, 이를 이용한 액정 표시장치 및 그 제조 방법 |
| JP2008258488A (ja) * | 2007-04-06 | 2008-10-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7608470B2 (en) | 2005-06-28 | 2009-10-27 | Intel Corporation | Interconnection device including one or more embedded vias and method of producing the same |
| US7728065B2 (en) | 2006-02-14 | 2010-06-01 | Fujitsu Limited | Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device |
| JP4521992B2 (ja) * | 1998-04-01 | 2010-08-11 | 旭化成株式会社 | 配線構造体の製造方法 |
| WO2015076988A1 (en) * | 2013-11-19 | 2015-05-28 | Applied Materials, Inc. | Methods for forming an interconnect pattern on a substrate |
-
1997
- 1997-03-13 JP JP5941397A patent/JPH10256363A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4521992B2 (ja) * | 1998-04-01 | 2010-08-11 | 旭化成株式会社 | 配線構造体の製造方法 |
| JP2000196099A (ja) * | 1998-12-28 | 2000-07-14 | Matsushita Electronics Industry Corp | 薄膜トランジスタおよびその製造方法 |
| US6514855B1 (en) | 2000-02-07 | 2003-02-04 | Canon Sales Co., Inc. | Semiconductor device manufacturing method having a porous insulating film |
| KR100369511B1 (ko) * | 2000-02-07 | 2003-02-05 | 가부시끼가이샤 한도따이 프로세스 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR100796751B1 (ko) * | 2001-06-07 | 2008-01-22 | 삼성전자주식회사 | 광소자용 절연막 및 그 제조 방법, 이를 이용한 액정 표시장치 및 그 제조 방법 |
| JP2006507677A (ja) * | 2002-11-22 | 2006-03-02 | エーエスエム インターナショナル エヌ．ヴェー． | シーリング多孔質構造 |
| US7060638B2 (en) * | 2004-03-23 | 2006-06-13 | Applied Materials | Method of forming low dielectric constant porous films |
| KR100580775B1 (ko) | 2004-06-25 | 2006-05-15 | 매그나칩 반도체 유한회사 | 반도체 소자의 층간 절연막 형성 방법 |
| JP2006190962A (ja) * | 2004-12-09 | 2006-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7608470B2 (en) | 2005-06-28 | 2009-10-27 | Intel Corporation | Interconnection device including one or more embedded vias and method of producing the same |
| US7728065B2 (en) | 2006-02-14 | 2010-06-01 | Fujitsu Limited | Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device |
| US7830012B2 (en) | 2006-02-14 | 2010-11-09 | Fujitsu Limited | Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device |
| JP2008258488A (ja) * | 2007-04-06 | 2008-10-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| WO2015076988A1 (en) * | 2013-11-19 | 2015-05-28 | Applied Materials, Inc. | Methods for forming an interconnect pattern on a substrate |
| US9437479B2 (en) | 2013-11-19 | 2016-09-06 | Applied Materials, Inc. | Methods for forming an interconnect pattern on a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7238604B2 (en) | Forming thin hard mask over air gap or porous dielectric | |
| US7704872B2 (en) | Ultraviolet assisted pore sealing of porous low k dielectric films | |
| US7485582B2 (en) | Hardmask for improved reliability of silicon based dielectrics | |
| US6358804B2 (en) | Semiconductor device and method for the fabrication thereof | |
| JP4667165B2 (ja) | 半導体装置の製造方法 | |
| JP5548332B2 (ja) | 半導体デバイスの製造方法 | |
| JP3436221B2 (ja) | 半導体装置の製造方法 | |
| US7064060B2 (en) | Method for manufacturing semiconductor device | |
| JPH11340321A (ja) | 半導体装置およびその製造方法 | |
| JPH10256363A (ja) | 半導体装置およびその製造方法 | |
| JP2009147096A (ja) | 半導体装置及びその製造方法 | |
| US20100301495A1 (en) | Semiconductor device and method for manufacturing same | |
| US8592990B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7541296B2 (en) | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device | |
| US6281113B1 (en) | Method for forming an interplayer insulating film and semiconductor device | |
| JP4408816B2 (ja) | 半導体装置の製造方法 | |
| JP5470687B2 (ja) | シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置 | |
| JP5396837B2 (ja) | 半導体装置の製造方法 | |
| JP2000150646A (ja) | 半導体装置およびその製造方法 | |
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| JP2009076855A (ja) | 半導体装置の製造方法 | |
| JPWO2009153857A1 (ja) | 半導体装置及びその製造方法 | |
| JP3210601B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000058541A (ja) | 半導体装置の製造方法 |