JP5470687B2 - シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置 - Google Patents

シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置 Download PDF

Info

Publication number
JP5470687B2
JP5470687B2 JP2007209505A JP2007209505A JP5470687B2 JP 5470687 B2 JP5470687 B2 JP 5470687B2 JP 2007209505 A JP2007209505 A JP 2007209505A JP 2007209505 A JP2007209505 A JP 2007209505A JP 5470687 B2 JP5470687 B2 JP 5470687B2
Authority
JP
Japan
Prior art keywords
group
silicon compound
insulating film
ultraviolet
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007209505A
Other languages
English (en)
Other versions
JP2009044057A (ja
Inventor
史朗 尾崎
義弘 中田
映 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007209505A priority Critical patent/JP5470687B2/ja
Priority to EP08161631.0A priority patent/EP2028215B1/en
Priority to US12/185,367 priority patent/US8207059B2/en
Priority to KR1020080076965A priority patent/KR101053960B1/ko
Priority to CN2008101297310A priority patent/CN101649053B/zh
Publication of JP2009044057A publication Critical patent/JP2009044057A/ja
Application granted granted Critical
Publication of JP5470687B2 publication Critical patent/JP5470687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62—Nitrogen atoms
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/16—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Description

本発明は多層配線装置およびその絶縁膜構造に関するものである。
従来から、絶縁膜の寄生容量増大による信号伝播速度の低下が知られていたが、半導体デバイスの配線間隔が１μｍを超える世代では配線遅延のデバイス全体への影響は少なかった。
しかし、配線間隔が１μｍ以下ではデバイス速度への影響が大きくなり、特に今後０．１μｍ以下の配線間隔で回路を形成すると、配線間の寄生容量がデバイス速度に大きく影響を及ぼすようになってくる。
具体的には、半導体集積回路の集積度の増加および素子密度の向上に伴い、特に半導体素子の多層化への要求が高まって来るにつれ、高集積化に伴い配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。配線遅延（Ｔ）は、配線抵抗（Ｒ）と配線間の容量（Ｃ）により影響を受け、下記の式（３）で示される。
Ｔ∝ＣＲ・・・・・・・・（３）
なお、式（１）において、ε（誘電率）とＣの関係を式（４）に示す。
Ｃ＝ε０εｒＳ／ｄ・・・・・・・（４）
（Ｓは電極面積、ε０は真空の誘電率、εｒは絶縁膜の誘電率、ｄは配線間隔。）
したがって、配線遅延を小さくするためには、絶縁膜の低誘電率化が有効な手段となる。
現在、半導体装置等の多層配線装置の多層配線構造における絶縁膜としては、低誘電率塗布型絶縁膜、プラズマＣＶＤにより形成されたエッチングストッパ層および拡散バリア絶縁膜が主要なものである。
従来、これらの絶縁材料としては、二酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）、燐珪酸ガラス（ＰＳＧ）等の無機膜または、ポリイミド等の有機系高分子が用いられてきた。しかし、半導体デバイスで最も頻繁に用いられているＣＶＤ−ＳｉＯ2膜では比誘電率が約４程度と高い。また、低誘電率ＣＶＤ膜として検討されているＳｉＯＦ膜は比誘電率が約３．３〜３．５であるが、吸湿性が高く、誘電率が上昇するという問題がある。更に、近年、低誘電率被膜として加熱により蒸発または分解する有機樹脂等を低誘電率被膜形成用材料に添加して、成膜時の加熱により多孔質化する多孔質被膜があるが、多孔質のため一般的に機械的強度が小さい。また、現状では空孔サイズが１０ｎｍ以上と大きいことから、誘電率を低減するために空隙率を高くすると、吸湿による誘電率上昇や膜強度の低下が生じ易い。
この課題に対し、成膜後に紫外線やプラズマ、電子線により絶縁膜を硬化し、高強度化する手法が検討されているが、いずれの手法においても有機基（主にＣＨ3基）の脱離として観察されるＳｉ−Ｃ結合の切断による絶縁膜の誘電率上昇および膜減りが生じることから、十分な課題の解決には至っていない。多孔質絶縁膜では誘電率を低減するために空隙率を高くすると、吸湿性が上がり、Ｓｉ−Ｃ結合の切断による絶縁膜の誘電率上昇がより目立つようになる傾向が生じる。
また、これらのダメージを抑制し、低誘電率を維持したまま膜強度を向上させる試み（特許文献１，２参照。）として多孔質絶縁膜上に高密度絶縁膜を形成し、その上から紫外線，プラズマ，電子線を照射する手法も検討され、効果が確認されているが、デバイス適用に向けては更なる高強度化が必要とされている。
特願２００４−３５６６１８号（請求の範囲） 特願２００５−２３５８５０号（請求の範囲）
本発明は、前記に示したいくつかの問題点を解消して、低誘電率で信頼性の高い積層絶縁膜構造体を形成することにある。更に具体的には、従来の多孔質絶縁膜形成方法に比べ、半導体装置等の多層配線装置の信頼性や誘電率に影響を及ぼすことなく高強度化が可能であり、高速で信頼性の高い半導体装置等を提供することにある。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、下記式１で示されるポリカルボシランまたは下記式２で示されるポリシラザンまたはそれらの混合物からなるシリコン化合物のＲ１〜Ｒ３の少なくとも一部が他の基で置換された構造を有し、当該非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高いシリコン化合物が提供される。
Figure 0005470687
Figure 0005470687
（式１において、Ｒ１、Ｒ２は、互いに同一もしくは異なっていてもよく、それぞれ、水素原子を表すか、もしくは置換もしくは非置換の、アルキル基、アルケニル基、シクロアルキル基またはアリール基を表し、ｎは１０〜１０００である。また、式２において、Ｒ１、Ｒ２およびＲ３は、互いに同一もしくは異なっていてもよく、それぞれ、水素原子を表すかもしくは置換もしくは非置換の、アルキル基、アルケニル基、シクロアルキル基またはアリール基を表し、但し、置換基Ｒ１、Ｒ２およびＲ３のうちの少なくとも１個は水素原子であり、そしてｎは、当該シラザン型重合体が１００〜５０，０００の数平均分子量を有するのに必要な繰り返し単位の数である。なお、式１と式２との記号は互いに独立している。）
非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高いこの特定のシリコン化合物は、１８０〜２１０ｎｍの間にある紫外線ピークについての前記シリコン化合物の紫外線吸収率１と、２１０〜３５０ｎｍの間にある紫外線ピークについての前記シリコン化合物の紫外線吸収率２との比が、（紫外線吸収率１）／（紫外線吸収率２）≧２．５であることが好ましい。
本発明おける他の基としては、ベンジル基、カルボニル基、カルボキシル基、アクロイル基、ジアゾ基、アジド基、シンナモイル基、アクリレート基、シンナミリデン基、シアノシンナミリデン基、フリルペンタジエン基、ｐ−フェニレンジアクリレート基からなる群から選ばれたものが好ましい。
本発明の他の一態様によれば、上記の非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高い特定シリコン化合物を含んでなる紫外線吸収体が提供される。
本発明の更に他の一態様によれば、多層配線装置の製造方法において、基板上に多孔質絶縁膜前駆体の層を形成し、上記の非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高いシリコン化合物の層を形成し、必要に応じて当該シリコン化合物の層をプリキュアし、当該シリコン化合物の層またはプリキュア層を介して当該多孔質絶縁膜前駆体に紫外線を照射することを含む、多層配線装置の製造方法が提供される。
この場合、前記多孔質絶縁膜前駆体が塗布型のシリカクラスター前駆体を用いて形成されることが好ましく、前記塗布型のシリカクラスター前駆体が４級アルキルアミンにより加水分解して形成したものであることが特に好ましい。
紫外線の光源としては、２００〜８００ｎｍの範囲の波長を有する光源であることが好ましく、より具体的には、前記２００〜８００ｎｍの範囲の波長を有する光源が、高圧水銀ランプ，オゾンレス高圧水銀ランプ，メタルハライドランプ，キセノンランプ，重水素ランプのいずれかであることが好ましい。
紫外線照射の条件としては、分光放射照度計を使用した場合における、ウエハ面における２５４ｎｍの紫外線照度が１ｍＷ／ｃｍ２以上であることや、５０〜４７０℃の間の温度で加熱しつつ紫外線を照射することが好ましい。この場合の分光放射照度計としては、ウシオ電機社製のＵＳＲ−４０Ｄが好ましい。
本発明の更に他の一態様によれば、上記製造方法を用いて作製された多層配線装置が提供される。
本発明によれば、低誘電率で信頼性の高い積層絶縁膜構造体および多層配線を得ることができる。また、この多層配線により、特に半導体装置等の応答速度の高速化に寄与することができる。
以下に、本発明の実施の形態を図、表、実施例等を使用して説明する。なお、これらの図、表、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。
半導体装置等の多層配線装置における絶縁膜は、通常、成膜後に紫外線によりキュアされ、高強度化される。しかしながら、使用する紫外線による、Ｓｉ−Ｃ結合の切断による誘電率上昇が懸念されている。これを抑制するため紫外線フィルタを使用して特定波長域の紫外線を使用しようとすると、照度が低下し機械的強度が向上しないという問題が生ずる。特に、多孔質絶縁膜は低誘電率を与える点で注目されているが、多孔質である分機械的強度が低くなるのでこの問題の影響が大きい。
なお、Ｓｉ−Ｃ結合の切断は、具体的には、Ｓｉに結合した有機基（主にＣＨ３基）の切断として観察される。
この問題に対し、本発明で示す紫外線キュア手法では、多孔質絶縁膜前駆体上のフィルターとして、２１０ｎｍ以下の紫外線を吸収する特定のシリコン化合物を使用することで、紫外線源と多孔質絶縁膜前駆体の膜との間にこのシリコン化合物の層または、必要に応じてこのシリコン化合物の層をプリキュアした層を設ければ、多孔質絶縁膜前駆体に２１０ｎｍよりも長波長の紫外線を選択的に到達させることで、Ｓｉ−Ｃ結合の切断を抑制し、また、吸湿によって誘電率を上昇させる原因になるシラノールの脱水縮合を促進させることが可能となる。
更に、この特定のシリコン化合物の層がキュアされれば、多孔質絶縁膜への湿気の侵入も抑制できる。従って、これらにより、低誘電率を維持したまま膜強度を向上させることが可能となり、信頼性の高い高速回路基板の形成が可能となる。本発明に係る特定のシリコン化合物の層またはそれをプリキュアした層は、２１０ｎｍ以下の紫外線を効率的に吸収し、かつ２１０ｎｍよりも長波長の紫外線を無駄に吸収しないため、従来の紫外線用フィルターに比し、照度の低下がなく、あるいは照度の低下を小さく抑えることができる。
上記特定のシリコン化合物は、具体的には、下記式１で示されるポリカルボシランまたは下記式２で示されるポリシラザンまたはそれらの混合物からなるシリコン化合物のＲ１〜Ｒ３の少なくとも一部が他の基で置換された構造を有し、当該非置換シリコン化合物に比して、２１０ｎｍ以下の紫外線の吸収率が高いシリコン化合物である。以下、この特定のシリコン化合物を「置換シリコン化合物」と呼称する。
Figure 0005470687
Figure 0005470687
式１において、Ｒ１、Ｒ２は、互いに同一もしくは異なっていてもよく、それぞれ、水素原子を表すか、もしくは置換もしくは非置換の、アルキル基、アルケニル基、シクロアルキル基またはアリール基を表し、ｎは１０〜１０００である。また、式２において、Ｒ１、Ｒ２およびＲ３は、互いに同一もしくは異なっていてもよく、それぞれ、水素原子を表すかもしくは置換もしくは非置換の、アルキル基、アルケニル基、シクロアルキル基またはアリール基を表し、但し、置換基Ｒ１、Ｒ２およびＲ３のうちの少なくとも１個は水素原子であり、そしてｎは、当該シラザン型重合体が１００〜５０，０００の数平均分子量を有するのに必要な繰り返し単位の数である。なお、式１と式２との記号は互いに独立している。
非置換シリコン化合物、すなわち、「本発明に係る式１または２で表される、他の基で置換されていないシリコン化合物」、に比して、２１０ｎｍ以下の紫外線の吸収率が高いシリコン化合物である条件は、ある紫外線を照射した場合における、２１０ｎｍ以下の全波長成分の吸収率を比較することによって決めることができる。また、あるピーク波長の吸収率のみを比較する方法によってもよい場合も多い。本発明においてはそのいずれか一方の方法を満足すれば十分である場合が多いが、特に前者を満足することが好ましく、両者を満足することがより好ましい。
更により具体的な判断方法としては、１８０〜２１０ｎｍの間にある紫外線ピークについての前記シリコン化合物の紫外線吸収率１と、２１０〜３５０ｎｍの間にある紫外線ピークについての前記シリコン化合物の紫外線吸収率２との比が、（紫外線吸収率１）／（紫外線吸収率２）≧２．５であることが好ましい。このようにすると本発明に係る置換シリコン化合物の効果を客観的に評価でき、種々の化合物の中から適切な置換シリコン化合物を容易に選択できるようになる。なお、上記の判断基準について使用する紫外線の種類は任意的に定めることができるが、使用する紫外線によって数値的に若干の相違が生じる場合もあり得るので、種々の化合物を比較評価する場合には同一の紫外線源を使用した方がよい。この紫外線源としては、本発明において使用するのに適したものとして後述する種類のものをそのまま使用することができる。
上記で、非置換シリコン化合物は、２１０ｎｍ以下の紫外線をほとんど吸収しないので、２１０ｎｍ以下の紫外線の吸収率の増大は、２１０ｎｍ以下の紫外線の吸収の発現と言いかえて差し支えない場合が多い。すなわち、「非置換シリコン化合物に比して、２１０ｎｍ以下の紫外線の吸収率が高いシリコン化合物」は、非置換シリコン化合物と異なり、２１０ｎｍ以下の紫外線を吸収し得るシリコン化合物と言いかえてもよい場合が多い。
本置換シリコン化合物の層またはそのプリキュア層を紫外線源と多孔質絶縁膜前駆体の層との間に設ければ、２１０ｎｍよりも長波長の紫外線を選択的に多孔質絶縁膜前駆体に到達させることで、そのＳｉ−Ｃ結合の切断を抑制でき、また、Ｓｉ−Ｃ結合の切断を心配せずにシラノールの脱水縮合を促進させることが可能になることが見出された。これにより、低誘電率を維持したまま膜強度を向上させることが可能となり、信頼性の高い高速回路基板の形成が可能となる。本置換シリコン化合物をキュアした層は、水分の侵入を防止できるので、その点でも多孔質絶縁膜の保護に役立つ。
なお、上記において「プリキュア」とは、置換シリコン化合物の層の膜状態として安定性を向上させるために、必要に応じて、たとえば加熱により、共存する溶媒を逃散させたり、架橋構造を導入したりすることを意味する。このような操作は一般にはキュアと呼ばれるが、本発明ではこの後に紫外線照射によるキュアが行われるので、それと区別するためにプリキュア（すなわち事前キュア）と表現したものである。本発明においては、差し支えなければ置換シリコン化合物の層をプリキュアせずに、紫外線を照射してもよいが、取り扱い上不便である等の理由があればプリキュア層を造ってから紫外線を照射してもよい。上記における「必要に応じて」とはその謂である。
上記において、「Ｒ１〜Ｒ３の少なくとも一部が他の基で置換された」とは、式１で示されるポリカルボシランのみを使用する場合には、式１のＲ１とＲ２との少なくとも一部が他の基で置換されたことを意味し、式２で示されるポリシラザンのみを使用する場合には、式２のＲ１〜Ｒ３の少なくとも一部が他の基で置換されたことを意味し、式１で示されるポリカルボシランと式２で示されるポリシラザンとの混合物を使用する場合には、式１のＲ１とＲ２と式２のＲ１〜Ｒ３との少なくとも一部が他の基で置換されたことを意味する。置換すべき他の基は一種である必要はなく、複数種使用してもよい。「少なくとも一部」とは、Ｒ１〜Ｒ３の内の一つの基（すなわちＲ１またはＲ２またはＲ３）の全てを置換することを意味してもよいが、必ずしもそうである必要はない。どの程度置換するかは、所望の２１０ｎｍ以下の紫外線吸収率に応じて適宜選択し得る。
非置換シリコン化合物、すなわち、本発明に係る他の基で置換されていないシリコン化合物、における上記制限（式１におけるＲ１，Ｒ２，ｎ、式２におけるＲ１〜Ｒ３，ｎ）は入手の容易性や取扱いの容易性によって決まる性質のものである。たとえば、ｎの下限を外れると粘度が低すぎ、上限を外れると粘度が高すぎるため膜形成が困難になりやすい。
本発明における「他の基」は、上記置換の結果、置換シリコン化合物の２１０ｎｍ以下の紫外線の吸収率が非置換シリコン化合物の２１０ｎｍ以下の紫外線の吸収率に比して増大することになるものであればどのようなものでもよく、試行錯誤で見出すことが可能である。
「他の基」としては、特に、ベンジル基、カルボニル基、カルボキシル基、アクロイル基、ジアゾ基、アジド基、シンナモイル基、アクリレート基、シンナミリデン基、シアノシンナミリデン基、フリルペンタジエン基、ｐ−フェニレンジアクリレート基からなる群から選ばれたものが好ましいことが判明した。
これらの基の置換方法については特に制限はなく、公知の方法を使用できる。非置換シリコン化合物を一旦作製し、その置換基を本発明に係る「他の置換基」で置換してもよく、原料または反応の中間段階で本発明に係る「他の置換基」を導入できるようにしてもよい。前者としては、後述するようなグリニヤール試薬による方法を挙げることができる。
本発明に係る置換シリコン化合物からなる層を作製する場合には、置換シリコン化合物そのものが十分な流動性を有している場合には、そのまま膜化してもよい。流動性がないか不足している場合には溶媒を使用し、その後溶媒を加熱等により適宜逃散させてもよい。膜化には塗布等の公知の任意の方法を使用し得る。この膜は通常多孔質ではない。
本発明において使用される紫外線の種類については特に制限はない。２１０ｎｍ以下の波長成分の吸収を実現するものであるという本発明の効果を十分発揮させるという観点からは、２００〜８００ｎｍの間にブロードな波長を有する紫外線源を使用することができる。このような紫外線源はブロード波長を有する光源と呼ばれることもある。このような２００〜８００ｎｍの範囲の波長を有する光源としては、具体的には、高圧水銀ランプ，オゾンレス高圧水銀ランプ，メタルハライドランプ，キセノンランプ，重水素ランプを挙げることができる。これらの光源は、Ｘｅエキシマレーザ等に比べ照度が高いというメリットを有する。また、２１０ｎｍ以下の波長成分も少ないというメリットも有する。
紫外線照射処理における照射条件には特に制限はなく、実情に応じて適宜定めてもよい。照射環境は真空下または減圧下または常圧下で紫外線照射を行えば特に限定されないが、照射効率上は真空中にて照射することが好ましい。なお、紫外線照射の際、圧力調整や改質のために窒素、アルゴン等の不活性ガスを流してもよい。
紫外線照度については、照射面における２５４ｎｍの紫外線照度が１ｍＷ／ｃｍ２以上であることが、キュアを素早く完了でき、かつ、Ｓｉ−Ｃ結合の切断を抑制したまま、吸湿によって誘電率を上昇させる原因になるシラノールの脱水縮合を促進させることが可能となるため好ましい。この場合の照度は使用する照度計によって若干変わり得る。本発明では、分光放射照度計（ＵＳＲ−４０Ｄ，ウシオ電機）を使用した。
環境温度については、上記紫外線照射において、５０〜４７０℃の間の温度で加熱しつつ紫外線を照射することも有用である。このことによりキュアを促進し、膜強度の向上が図れるとともに、下地絶縁膜との密着性が強化されるためである。また、残存する溶媒を更に除去することも容易になる。
この場合の温度は単一である必要はなく、直線状または曲線状または段階状に変えることが好ましい場合もある。なお、この温度は本発明に係る置換シリコン化合物の層またはそのプリキュア層の表面温度として決めることができる。
本発明に係る置換シリコン化合物は、基板上に多孔質絶縁膜前駆体の層を形成し、本発明に係る置換シリコン化合物の層を形成し、必要であれば当該シリコン化合物の層をプリキュアし、この置換シリコン化合物の層またはプリキュア層を介して多孔質絶縁膜前駆体に紫外線を照射することで、多層配線装置の製造方法に適用することができる。ここで、本発明における多孔質絶縁膜前駆体とは、本発明に係る紫外線照射によってキュアされる前の状態のものであることを意味している。多孔質絶縁膜前駆体は、この段階で既に多孔質であることが一般的であるが、この段階で多孔質でないものも本発明から排除されているわけではない。
多孔質絶縁膜前駆体の層の形成と置換シリコン化合物層の形成とは、いずれが先であってもよく、場合によってはその間に他の層が介在してもよい。また、紫外線の照射は紫外線が直接置換シリコン化合物層に当たるようにすることが好ましい場合が多いが、紫外線源と置換シリコン化合物層との間に他の層が介在する場合を排除するものではない。
より具体的には、基板上に多孔質絶縁膜前駆体の層を形成し、その上に本発明に係る置換シリコン化合物の層を形成し、必要であれば当該シリコン化合物の層をプリキュアし、その後この置換シリコン化合物の層またはプリキュア層を介して多孔質絶縁膜前駆体に紫外線を照射するやり方を挙げることができる。この場合、多孔質絶縁膜前駆体と置換シリコン化合物とが直接接触することになるので、互いが混じり合わないように、多孔質絶縁膜前駆体がある程度固化したものであることが必要である。この固化にはどのような方法が採用されてもよいが、加熱が実用的であり好ましい。この固化もプリキュアと呼ぶことができる。
本発明において、絶縁膜は、多層配線装置で使用される絶縁性の膜または層を意味し、その名称の如何に左右されるものではない。絶縁目的で使用される場合が多いがその他の主目的または副次的目的を有する場合もある。これらは、絶縁膜、絶縁層、層間膜、層間絶縁膜、層間絶縁層等と呼ばれることが多い。
本発明に係る多孔質絶縁膜は、上記の内多孔質のものを意味する。本発明において多孔質絶縁膜に限定されるのは、多孔質絶縁膜が低誘電率を与える点で有利である一方、多孔質である分機械的強度が低くなるので、本発明の効果が特に好ましく発揮されるからである。
本発明に係る多孔質絶縁膜前駆体の紫外線照射処理後に得られる多孔質絶縁膜は、膜内部に空孔を有していれば特に限定されない。このような膜としては気相成長法により形成されたＣａｒｂｏｎ Ｄｏｐｅｄ ＳｉＯ２膜や前記Ｃａｒｂｏｎ Ｄｏｐｅｄ ＳｉＯ２膜に熱分解性化合物を添加して多孔を形成したＰｏｒｏｕｓ Ｃａｒｂｏｎ Ｄｏｐｅｄ ＳｉＯ２膜、スピンコート法により形成された多孔質シリカ、有機多孔質膜が挙げられる。なお、前記の内、多孔の制御や密度制御の観点から、スピンコート法で形成された多孔質シリカが好ましい。
このようなスピンコート法で形成された多孔質シリカとしては、例えば、テトラアルコキシシラン，トリアルコキキシシラン，メチルトリアルコキシシラン，エチルトリアルコキシシラン，プロピルトリアルコキシシラン，フェニルトリアルコキシシラン，ビニルトリアルコキシシラン，アリルトリアルコキシシラン，グリシジルトリアルコキシシラン，ジアルコキキシシラン，ジメチルジアルコキシシラン，ジエチルジアルコキシシラン，ジプロピルジアルコキシシラン，ジフェニルジアルコキシシラン，ジビニルジアルコキシシラン，ジアリルジアルコキシシラン，ジグリシジルジアルコキシシラン，フェニルメチルジアルコキシシラン，フェニルエチルジアルコキシシラン，フェニルプロピルトリアルコキシシラン，フェニルビニルジアルコキシシラン，フェニルアリルジアルコキシシラン，フェニルグリシジルジアルコキシシラン，メチルビニルジアルコキシシラン，エチルビニルジアルコキシシラン，プロピルビニルジアルコキシシラン等の加水分解／縮重合で形成したポリマに熱分解性の有機化合物等を添加して加熱により細孔を形成したものがある。
また、塗布型のシリカクラスター前駆体(クラスタ状のシリカを含む絶縁膜材料)を用いて形成される多孔質シリカも好ましい。これは、空孔サイズが小さく、均一な空孔を有しているためである。塗布型のシリカクラスター前駆体とは、例えば、触媒化成工業株式会社製のナノクラスタリングシリカ(ＮＣＳ)であり、これを対象物に塗布後加熱、もしくは加熱しながら紫外線を照射することにより、比誘電率が２．２５程度の多孔質シリカを得ることができる。なお、シリカクラスター前駆体の形成にあたっては、4級アルキルアミンを触媒として用いることが好ましい。
なお、本発明に係る多孔質絶縁膜を作製する際には溶媒が使用される場合もある。この溶媒は、多孔質絶縁膜前駆体を作成する段階で加熱等によって逃散により除去するのが一般的である。
本発明における置換シリコン化合物の層またはそのプリキュア層に紫外線を照射して得られる層は、本発明の紫外線を吸収するという目的にのみ設けてもよい。この意味からは本発明における置換シリコン化合物を、一般的な意味で紫外線を吸収する物体である紫外線吸収体として使用することができる。
また、絶縁性を有することや硬い表面を実現することができることから、他の用途を合わせ持ってもよい。具体的には上記絶縁膜として、あるいはエッチングストッパ膜等のストッパ膜としても使用できる場合が多い。このようにストッパ膜としても使用できる点から本発明に係る置換シリコン化合物の層またはそのプリキュア層をハードマスクと呼ぶこともできる。
このようにして作製された多層配線装置は、低誘電率で信頼性の高いものとなり、特に半導体装置等の応答速度の高速化に寄与することができる。
次に本発明の実施例および比較例を詳述するが、本発明はこれらによって限定されるものではない。
［実施例１〜６］
（１）本発明における実施例を図１〜８を用いて説明する。
なお、本発明においては、置換または非置換シリコン化合物層、そのプリキュア層、多孔質前駆体層といった定義がなされているが、以下の説明では、簡略化のため、そのような言葉は使用せず、「層間絶縁膜」に、置換または非置換シリコン化合物層やそのプリキュア層の状態のものを含め、「多孔質層絶縁膜」に多孔質前駆体層の状態のものを含めてある。以下においては、プリキュア層や多孔質前駆体層の形成方法については記載を省略してある。
以下において、紫外線照射の条件は次のようにした。
（紫外線照射条件）
図９に示す発光スペクトルを有する高圧水銀ランプ（ＵＶＬ−７０００Ｈ４−Ｎ、ウシオ電機）を用いて紫外線硬化を行った。なお、紫外線の照度、スペクトル分布は分光放射照度計（ＵＳＲ−４０Ｄ，ウシオ電機）にて測定した。
分光放射照度計（ＵＳＲ−４０Ｄ，ウシオ電機）にて測定した、２５４ｎｍの紫外線照度は２．８ｍＷ／ｃｍ２であった。紫外線を照射したときの本発明に係るシリコン化合物の膜および対応する比較例のシリコン化合物の表面温度は３５０〜４００℃であった。
なお、実施例で使用した全てのシリコン化合物が比較例で使用した全てのシリコン化合物より２１０ｎｍ以下の紫外線の吸収率が高いこと、および、実施例で使用した全てのシリコン化合物について（紫外線吸収率１）／（紫外線吸収率２）≧２．５であることを別途確認した（実施例７，表２参照）。
なお、１８０〜２１０ｎｍの間にある紫外線ピークや２１０〜３５０ｎｍの間にある紫外線ピークは複数ある場合もある。その場合は、それらのピークの全体についての吸収率について比を求めた。
（２）まず、図１に示すように、半導体基板１０に、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により素子分離膜１２を形成した。素子分離膜１２により、素子領域１４が画定される。半導体基板１０としては、シリコン基板を用いた。
（３）次に、素子領域１４上に、ゲート絶縁膜１６を介してゲート電極１８を形成した。次に、ゲート電極１８の側面に、サイドウォール絶縁膜２０を形成した。次に、サイドウォール絶縁膜２０およびゲート電極１８をマスクとして半導体基板１０内にドーパント不純物を導入することにより、ゲート電極１８の両側の半導体基板１０内にソース／ドレイン拡散層２２を形成した。こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２４が形成された（図１（ａ）参照）。
（４）次に、全面にＣＶＤ法により、テトラエトキシシラン（ＴＥＯＳ）を用いてシリコン酸化膜よりなる層間絶縁膜２６を形成した。
（５）次に、層間絶縁膜２６上に、膜厚５０ｎｍのストッパ膜２８を形成した。ストッパ膜２８の材料としては、プラズマＣＶＤ法により形成したＳｉＮ膜を用いた。ストッパ膜２８は、後述する工程においてＣＭＰ法によりタングステン膜３４等を研磨する際にストッパとして機能する。また、ストッパ膜２８は、後述する工程において層間絶縁膜３８等に溝４６を形成する際に、エッチングストッパとしても機能する。
（６）次に、フォトリソグラフィ技術を用い、ソース／ドレイン拡散層２２に達するコンタクトホール３０を形成した（図１（ｂ）参照）。
（７）次に、全面にスパッタ法により、膜厚５０ｎｍのＴｉＮ膜よりなる密着層３２を形成した。密着層３２は、後述する導体プラグの下地に対する密着性を確保するためのものである。
（８）次に、全面に、ＣＶＤ法により膜厚１μｍのタングステン膜３４を形成した。
（９）次に、ＣＭＰ法によりストッパ膜２８の表面が露出するまで、密着層３２およびタングステン膜３４を研磨した。こうして、コンタクトホール内に、タングステンよりなる導体プラグ３４が埋め込まれた（図１（ｃ）参照）。
（１０）次に、図２（ａ）に示すように、ＣＶＤ法により膜厚３０ｎｍの層間絶縁膜３６｛ＳｉＣ：Ｏ：Ｈ膜（ＳｉＣ以外にＯ，Ｈを含む膜）｝を形成した。
（１１）次に、図２（ａ）に示すように、全面に多孔質層間絶縁膜３８（本発明に係る多孔質層絶縁膜）を形成した。多孔質層間絶縁膜３８としては、多孔質シリカよりなる層間絶縁膜（多孔質シリカ膜）を形成した。多孔質層間絶縁膜３８の膜厚は１６０ｎｍとした。
（１２）次に、図２（ｂ）に示すように、多孔質層間絶縁膜３８が形成された半導体基板１０上の全面に、表１に示す条件で置換基を付与したシリコン化合物（本発明に係る置換シリコン化合物）を塗布し層間絶縁膜４０を形成した（図２（ｂ）参照）。なお、膜厚は３０ｎｍとした。
（１３）次に、層間絶縁膜４０上から紫外線を照射し、多孔質層間絶縁膜のキュアを行った。
（１４）次に、全面にスピンコート法により、フォトレジスト膜４２を形成した。
（１５）次に、フォトリソグラフィ技術を用い、フォトレジスト膜４２に開口部４４を形成した。開口部４４は、第１層目の配線（第１金属配線層）５０を形成するためのものである。配線幅が１００ｎｍ、配線間隔が１００ｎｍとなるように、開口部４４をフォトレジスト膜４２に形成した。
（１６）次に、フォトレジスト膜４２をマスクとして、絶縁膜４０、層間絶縁膜３８および絶縁膜３６をエッチングした。エッチングを行う際には、ＣＦ４ガスおよびＣＨＦ３ガスを原料としたフッ素プラズマを用いてエッチングを行った。この際、ストッパ膜２８が、エッチングストッパとして機能した。こうして、絶縁膜４０、層間絶縁膜３８および絶縁膜３６に、配線を埋め込むための溝（トレンチ）４６が形成された（図３（ａ）参照）。導体プラグ３４の上面は、溝内４６に露出した状態となる。この後、フォトレジスト膜４２を剥離した。
（１７）次に、全面に、スパッタ法により膜厚１０ｎｍのＴａＮよりなるバリア膜（図示せず）を形成した。バリア膜は、後述する配線中のＣｕが絶縁膜中に拡散するのを防止するためのものである。次に、全面に、スパッタ法により膜厚１０ｎｍのＣｕよりなるシード膜（図示せず）を形成した。シード膜は、電気めっき法によりＣｕよりなる配線を形成する際に、電極として機能するものである。こうして、バリア膜とシード膜とからなる積層膜４８が形成された。
（１８）次に、電気めっき法により膜厚６００ｎｍのＣｕ膜５０を形成した。
（１９）次に、ＣＭＰ法により絶縁膜の表面が露出するまで、Ｃｕ膜５０および積層膜４８を研磨した。こうして、溝内にＣｕよりなる配線５０が埋め込まれた。このような配線５０の製造プロセスは、シングルダマシン法と称される。
（２０）次に、図３（ｂ）に示すように、ＣＶＤ法により膜厚３０ｎｍの層間絶縁膜５２（ＳｉＣ：Ｏ：Ｈ膜）を形成した。
（２１）次に、図４（ａ）に示すように、全面に多孔質層間絶縁膜５４（本発明に係る多孔質層絶縁膜）を形成した。多孔質層間絶縁膜５４の形成方法は、上述した多孔質層間絶縁膜３８の形成方法と同様とした。多孔質層間絶縁膜５４の膜厚は１８０ｎｍとした。
（２２）次に、図４（ｂ）に示すように、多孔質層間絶縁膜５４が形成された半導体基板１０上の全面に、表１に示す条件で置換基を付与したシリコン化合物（本発明に係る置換シリコン化合物）を塗布し層間絶縁膜５６を形成した。層間絶縁膜５６の形成方法は、上述した層間絶縁膜４０の形成方法と同様とした。なお、膜厚は３０ｎｍとした。
（２３）次に、層間絶縁膜５６上から紫外線を照射し、多孔質層間絶縁膜のキュアを行った。
（２４）次に、図５（ａ）に示すように、多孔質層間絶縁膜５８（本発明に係る多孔質層絶縁膜）を形成した。多孔質層間絶縁膜５８の形成方法は、上述した多孔質層間絶縁膜３８の形成方法と同様とした。層間絶縁膜５８の膜厚は１６０ｎｍとした。
（２５）次に、図５（ｂ）に示すように多孔質層間絶縁膜５８が形成された半導体基板１０上の全面に、表１に示す条件で置換基を付与したシリコン化合物（本発明に係る置換シリコン化合物）を塗布し層間絶縁膜６０を形成した。層間絶縁膜６０の形成方法は、上述した層間絶縁膜４０の形成方法と同様とした。なお、膜厚は３０ｎｍとした。
（２６）次に、層間絶縁膜６０上から紫外線を照射し、多孔質層間絶縁膜のキュアを行った。
（２７）次に、全面にスピンコート法によりフォトレジスト膜６２を形成した。
（２８）次に、図６に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜６２に開口部６４を形成した。開口部６４は、配線５０に達するコンタクトホール６４を形成するためのものである。
（２９）次に、フォトレジスト膜６２をマスクとして、絶縁膜６０、層間絶縁膜５８、絶縁膜５６、層間絶縁膜５４および絶縁膜５２をエッチングした。エッチングを行う際には、ＣＦ４ガスおよびＣＨＦ３ガスを原料としたフッ素プラズマを用いてエッチングを行った。エッチングガスの組成比やエッチングの際の圧力等を適宜変化させることにより、絶縁膜６０、層間絶縁膜５８、絶縁膜５６、層間絶縁膜５４および絶縁膜５２をエッチングすることが可能である。こうして、配線５０に達するコンタクトホール６６が形成された。この後、フォトレジスト膜６２を剥離した。
（３０）次に、全面にスピンコート法により、フォトレジスト膜６８を形成した。
（３１）次に、図７に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜６８に開口部７０を形成した。この開口部７０は、第２層目の配線（第２金属配線層）７６ａを形成するためのものである。
（３２）次に、フォトレジスト膜６８をマスクとして、絶縁膜６０、層間絶縁膜５８および絶縁膜５６をエッチングした。エッチングを行う際には、ＣＦ４ガスおよびＣＨＦ３ガスを原料としたフッ素プラズマを用いてエッチングを行った。こうして、絶縁膜６０、層間絶縁膜５８および絶縁膜５６に、配線７６ａを埋め込むための溝７２が形成された。溝７２は、コンタクトホール６６と繋がった状態となる。
（３３）次に、全面に、スパッタ法により、膜厚１０ｎｍのＴａＮよりなるバリア膜（図示せず）を形成した。バリア膜は、後述する配線７６ａおよび導体プラグ７６ｂ中のＣｕが拡散するのを防止するためのものである。次に、全面にスパッタ法により、膜厚１０ｎｍのＣｕよりなるシード膜（図示せず）を形成した。シード膜は、電気めっき法によりＣｕよりなる配線７６ａおよび導体プラグ７６ｂを形成する際に、電極として機能するものである。こうして、バリア膜とシード膜とからなる積層膜７４が形成された。
（３４）次に、電気めっき法により、膜厚１４００ｎｍのＣｕ膜７６を形成した。
（３５）次に、ＣＭＰ法により、絶縁膜６０の表面が露出するまで、Ｃｕ膜７６および積層膜７４を研磨した。こうして、コンタクトホール６６内にＣｕよりなる導体プラグ７６ｂが埋め込まれるとともに、溝７２内にＣｕよりなる配線７６ａが埋め込まれた。導体プラグ７６ｂと配線７６ａとは一体に形成される。このように導体プラグ７６ｂと配線７６ａとを一括して形成する製造プロセスは、デュアルダマシン法と称される。
（３６）次に、図８に示すようにＣＶＤ法により膜厚３０ｎｍの層間絶縁膜７８を形成した。
（３７）この後、上記と同様の工程を適宜繰り返すことにより、図示しない第３層目の配線（第３金属配線層）が形成された。
（３８）このようにして、実施例１〜６のそれぞれについて表１の置換シリコン化合物をそれぞれ使用して半導体装置を形成し、形成された半導体装置について、１００万個の導体プラグが電気的に直列に接続されるように配線および導体プラグを形成し、歩留り測定等の評価を行った。結果を表１，２に示す。歩留りは８９．５〜９３．１％であった。
（３９）また、配線間の実効的な比誘電率を算出したところ、２．６〜２．７であった。なお、実効的な比誘電率とは、配線の周囲に、多孔質層間絶縁膜のみならず、他の絶縁膜も存在している状態において測定される比誘電率のことである。比誘電率の低い多孔質層間絶縁膜のみならず、比誘電率が比較的高い絶縁膜も配線の周囲に存在している状態で測定されるため、実効的な比誘電率は、多孔質層間絶縁膜の比誘電率より大きい値となる。
（４０）また、２００℃で３０００時間放置した後に配線の抵抗を測定したところ、抵抗の上昇は確認されなかった。
（４１）また、紫外線照射後の多孔質絶縁膜のＣ濃度をX線光電子分光法（ＸＰＳ：X-ray Photoelectron Spectroscopy）により測定したところ、いずれも１１〜１２原子％と紫外線照射前と同等であり、Ｃ濃度の減少は見られなかった。
（４２）表１には膜強度についてのデータも示されている。表１より、低い比誘電率にもかかわらず良好な膜強度が得られていることが理解される。これに比して、従来技術であればこのような低い比誘電率を得ようとすると膜強度が大幅に低下してしまう。
［比較例１，２］
本発明に係る置換シリコン化合物に代えて表１に示す非置換シリコン化合物を使用した以外は実施例１〜６と同様にした。
このようにして、比較例１，２のそれぞれについて表１の非置換シリコン化合物をそれぞれ使用して半導体装置を形成し、形成された半導体装置について、１００万個の導体プラグが電気的に直列に接続されるように配線および導体プラグを形成し、歩留りを測定したところ、歩留りは５９．２〜６３．２％であり、配線間の実効的な比誘電率を算出したところ、３．１〜３．２であった。また、２００℃で３０００時間放置した後に配線の抵抗を測定したところ、抵抗の上昇が確認された。これらに比べて実施例１がいずれもよい結果を与えたのは、本発明に係る置換シリコン化合物の使用により２１０ｎｍ以下の紫外線をカットできた効果と考えることができる。これは２１０ｎｍ以下の紫外線をカットすることにより多孔質絶縁膜のＳｉ−Ｃ結合切断による吸湿を抑制できたためであろう。
また、多孔質絶縁膜のＣ濃度をＸＰＳにより測定したところ、６〜７原子％でありＣ濃度の減少が確認された。これに対し、実施例１においてＣ濃度の減少が観察されなかったのは、Ｓｉ−Ｃ結合の切断によりメチル基等の逃散が実質的になかったことを意味するものと考えられる。
Figure 0005470687
Figure 0005470687
なお、表１中、非置換シリコン化合物（ポリカルボシラン）におけるＲ１，Ｒ２はＨであり、ｎは２１３であった。また、非置換シリコン化合物（ポリシラザン）におけるＲ１〜Ｒ３はＨであり、ｎは２６４であった（式の定義に合う記載をお願いします。
また、上記Ｒ１，Ｒ２またはＲ１〜Ｒ３の水素の数に対して、実施例１，４のベンジル基は２７％、実施例２，５のカルボニル基は１５％、実施例３，６のカルボキシル基は２１％であった。
「実施例７］
石英基板上に本発明に係るシリコン化合物の膜あるいは比較用の膜を成膜し真空紫外分光器（ＳＧＶ−１５７、島津製作所）にて１８０〜３５０ｎｍの紫外線吸収スペクトルを測定することで、本発明に係るシリコン化合物の膜については、１８０〜２１０ｎｍの間にある紫外線ピークについての前記シリコン化合物の紫外線吸収率１と、２１０〜３５０ｎｍの間にある紫外線ピークについての前記シリコン化合物の紫外線吸収率２との比が、（紫外線吸収率１）／（紫外線吸収率２）≧２．５であることを確認した。結果は表２に示されている。同様にして２１０ｎｍ以下の紫外線の吸収率も測定した。
「実施例８］
下記式１で示されるＲ1及びＲ2がＨであるポリカルボシランのR1もしくはＲ２をハロゲン化し、ベンジル基を含むGrignard試薬と反応させることにより当該非置換ポリカルボシランに比して２１０ｎｍ以下の紫外線の吸収率が高いベンジル基を有するポリカルボしランを作製することができる。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
（付記１） 下記式１で示されるポリカルボシランまたは下記式２で示されるポリシラザンまたはそれらの混合物からなるシリコン化合物のＲ１〜Ｒ３の少なくとも一部が他の基で置換された構造を有し、当該非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高いシリコン化合物。
Figure 0005470687
Figure 0005470687
（式１において、Ｒ１、Ｒ２は、互いに同一もしくは異なっていてもよく、それぞれ、水素原子を表すか、もしくは置換もしくは非置換の、アルキル基、アルケニル基、シクロアルキル基またはアリール基を表し、ｎは１０〜１０００である。また、式２において、Ｒ１、Ｒ２およびＲ３は、互いに同一もしくは異なっていてもよく、それぞれ、水素原子を表すかもしくは置換もしくは非置換の、アルキル基、アルケニル基、シクロアルキル基またはアリール基を表し、但し、置換基Ｒ１、Ｒ２およびＲ３のうちの少なくとも１個は水素原子であり、そしてｎは、当該シラザン型重合体が１００〜５０，０００の数平均分子量を有するのに必要な繰り返し単位の数である。なお、式１と式２との記号は互いに独立している。）
（付記２） １８０〜２１０ｎｍの間にある紫外線ピークについての前記シリコン化合物の紫外線吸収率１と、２１０〜３５０ｎｍの間にある紫外線ピークについての前記シリコン化合物の紫外線吸収率２との比が、（紫外線吸収率１）／（紫外線吸収率２）≧２．５である、付記１に記載のシリコン化合物。
（付記３） 前記他の基が、ベンジル基、カルボニル基、カルボキシル基、アクロイル基、ジアゾ基、アジド基、シンナモイル基、アクリレート基、シンナミリデン基、シアノシンナミリデン基、フリルペンタジエン基、ｐ−フェニレンジアクリレート基からなる群から選ばれたものである、付記１または２に記載のシリコン化合物。
（付記４） 多層配線装置の製造方法において、
基板上方に多孔質絶縁膜前駆体層を形成し、
付記１〜３のいずれかに記載の非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高いシリコン化合物層を形成し、
当該シリコン化合物層を介して当該多孔質絶縁膜前駆体に紫外線を照射する
ことを含む、多層配線装置の製造方法。
（付記５） 前記多孔質絶縁膜前駆体層が塗布型のシリカクラスター前駆体を用いて形成される、付記４に記載の多層配線装置の製造方法。
（付記６） 前記塗布型のシリカクラスター前駆体が４級アルキルアミンにより加水分解して形成したものである、付記５に記載の多層配線装置の製造方法。
（付記７） 前記紫外線の光源が２００〜８００ｎｍの範囲の波長を有する光源である、付記４〜６のいずれかに記載の多層配線装置の製造方法。
（付記８） 前記２００〜８００ｎｍの範囲の波長を有する光源が、高圧水銀ランプ，オゾンレス高圧水銀ランプ，メタルハライドランプ，キセノンランプ，重水素ランプのいずれかである、付記７に記載の多層配線装置の製造方法。
（付記９） 前記紫外線照射において、分光放射照度計を使用した場合における、ウエハ面における２５４ｎｍの紫外線照度が１ｍＷ／ｃｍ２以上である、付記４〜８のいずれかに記載の多層配線装置の製造方法。
（付記１0） 前記紫外線照射において、５０〜４７０℃の間の温度で加熱しつつ紫外線を照射する、付記４〜９のいずれかに記載の多層配線装置の製造方法。
（付記１１） 付記に記載の製造方法を用いて作製された多層配線装置。
（付記１２） 多層配線装置の製造方法において、基板上方に多孔質絶縁膜前駆体層を形成し、
付記１〜３のいずれかに記載の非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高いシリコン化合物層を形成し、
当該シリコン化合物層を介して当該多孔質絶縁膜前駆体に紫外線を照射する
ことを含む、多層配線装置の製造方法。
半導体装置の製造過程を示す模式図である。 半導体装置の製造過程を示す模式図である。 半導体装置の製造過程を示す模式図である。 半導体装置の製造過程を示す模式図である。 半導体装置の製造過程を示す模式図である。 半導体装置の製造過程を示す模式図である。 半導体装置の製造過程を示す模式図である。 半導体装置の製造過程を示す模式図である。 高圧水銀ランプ（ＵＶＬ−７０００Ｈ４−Ｎ、ウシオ電機）の発光スペクトルを示す図である。
符号の説明
１０ 半導体基板 １２ 素子分離膜
１４ 素子領域 １６ ゲート絶縁膜
１８ ゲート電極 ２０ サイドウォール絶縁膜
２２ ソース／ドレイン拡散層 ２４ トランジスタ
２６ 層間絶縁膜 ２８ ストッパ膜
３０ コンタクトホール ３２ 密着層
３４ 導体プラグ ３６ 層間絶縁膜
３８ 多孔質層間絶縁膜 ４０ 層間絶縁膜
４２ フォトレジスト膜 ４４ 開口部
４６ 溝 ４８ 積層膜
５０ Ｃｕ膜 ５２ 層間絶縁膜
５４ 多孔質層間絶縁膜 ５６ 層間絶縁膜
５８ 多孔質層間絶縁膜 ６０ 層間絶縁膜
６２ フォトレジスト膜 ６４ 開口部
６６ コンタクトホール ６８ フォトレジスト膜
７０ 開口部 ７２ 溝
７４ 積層膜 ７６ａ 配線
７６ｂ 導体プラグ

Claims (9)

  1. 非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高い、当該非置換シリコン化合物を置換基で置換した、置換シリコン化合物を含んでなるフィルターにおいて、
    下記式１で示されるポリカルボシランまたは下記式２で示されるポリシラザンまたはそれらの混合物からなるシリコン化合物のＲ１〜Ｒ３の少なくとも一部が他の基で置換された構造を有し、当該非置換シリコン化合物に比して２１０ｎｍ以下の紫外線の吸収率が高い、前記置換シリコン化合物
    を含んでなるフィルター。
    Figure 0005470687
    Figure 0005470687
    （式１において、Ｒ１、Ｒ２は、互いに同一もしくは異なっていてもよく、それぞれ、水素原子を表すか、もしくは置換もしくは非置換の、アルキル基、アルケニル基、シクロアルキル基またはアリール基を表し、ｎは１０〜１０００である。また、式２において、Ｒ１、Ｒ２およびＲ３は、互いに同一もしくは異なっていてもよく、それぞれ、水素原子を表すかもしくは置換もしくは非置換の、アルキル基、アルケニル基、シクロアルキル基またはアリール基を表し、但し、置換基Ｒ１、Ｒ２およびＲ３のうちの少なくとも１個は水素原子であり、そしてｎは、当該シラザン型重合体が１００〜５０，０００の数平均分子量を有するのに必要な繰り返し単位の数である。なお、式１と式２との記号は互いに独立している。）
  2. １８０〜２１０ｎｍの間にある紫外線ピークについての前記置換シリコン化合物の紫外線吸収率１と、２１０〜３５０ｎｍの間にある紫外線ピークについての前記置換シリコン化合物の紫外線吸収率２との比が、（紫外線吸収率１）／（紫外線吸収率２）≧２．５である、請求項１に記載のフィルター。
  3. 前記他の基が、ベンジル基、カルボニル基、カルボキシル基、アクロイル基、ジアゾ基、アジド基、シンナモイル基、アクリレート基、シンナミリデン基、シアノシンナミリデン基、フリルペンタジエン基、ｐ−フェニレンジアクリレート基からなる群から選ばれたものである、請求項１または２に記載のフィルター。
  4. 多層配線装置の製造方法において、
    基板上に多孔質絶縁膜前駆体の層を形成し、
    請求項１〜３のいずれかに記載の置換シリコン化合物を含んでなるフィルターの層を形成し、
    必要に応じて当該フィルターの層をプリキュアし、
    次に、下記のいずれかの処理を行うことを含む、多層配線装置の製造方法。
    （１）フィルターの層をプリキュアし、次いで、当該プリキュア層を介して当該多孔質絶縁膜前駆体に紫外線を照射する。
    （２）フィルターの層をプリキュアせずに、当該フィルターの層を介して当該多孔質絶縁膜前駆体に紫外線を照射する。
  5. 前記多孔質絶縁膜前駆体が塗布型のシリカクラスター前駆体を用いて形成される、請求項４に記載の製造方法。
  6. 前記紫外線の光源が２００〜８００ｎｍの範囲の波長を有する光源である、請求項４または５に記載の製造方法。
  7. 前記紫外線照射において、分光放射照度計を使用した場合における、ウエハ面における２５４ｎｍの紫外線照度が１ｍＷ／ｃｍ２以上である、請求項４〜６のいずれかに記載の製造方法。
  8. 前記紫外線照射において、５０〜４７０℃の間の温度で加熱しつつ紫外線を照射する、請求項４〜７のいずれか１項に記載の製造方法。
  9. 請求項４〜８のいずれか１項に記載の製造方法を用いて作製された多層配線装置。
JP2007209505A 2007-08-10 2007-08-10 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置 Active JP5470687B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007209505A JP5470687B2 (ja) 2007-08-10 2007-08-10 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
EP08161631.0A EP2028215B1 (en) 2007-08-10 2008-08-01 Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
US12/185,367 US8207059B2 (en) 2007-08-10 2008-08-04 Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
KR1020080076965A KR101053960B1 (ko) 2007-08-10 2008-08-06 실리콘 화합물, 자외선 흡수체, 다층 배선 장치의 제조방법 및 다층 배선 장치
CN2008101297310A CN101649053B (zh) 2007-08-10 2008-08-11 硅化合物、多层布线装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007209505A JP5470687B2 (ja) 2007-08-10 2007-08-10 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置

Publications (2)

Publication Number Publication Date
JP2009044057A JP2009044057A (ja) 2009-02-26
JP5470687B2 true JP5470687B2 (ja) 2014-04-16

Family

ID=39870592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007209505A Active JP5470687B2 (ja) 2007-08-10 2007-08-10 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置

Country Status (5)

Country Link
US (1) US8207059B2 (ja)
EP (1) EP2028215B1 (ja)
JP (1) JP5470687B2 (ja)
KR (1) KR101053960B1 (ja)
CN (1) CN101649053B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101687049B1 (ko) * 2009-07-17 2016-12-15 미쓰이 가가쿠 가부시키가이샤 적층체 및 그 제조 방법
CN102805857B (zh) * 2012-08-27 2014-07-02 北京紫萌同达科技有限公司 一种复方氨基酸(15)双肽(2)注射液的制备方法
CN105045451B (zh) * 2015-08-14 2019-03-26 昆山国显光电有限公司 触控显示面板及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761458A (en) * 1987-08-17 1988-08-02 Dow Corning Corporation Preceramic polycarbosilane derivatives
US4824529A (en) * 1987-11-27 1989-04-25 Allied-Signal Inc. Lipid membrane-based device
DE3841348A1 (de) * 1988-12-08 1990-06-13 Kali Chemie Ag Verfahren zur herstellung von polycarbosilanen und neue polycarbosilane
DE3917838A1 (de) 1989-06-01 1990-12-06 Kali Chemie Ag Halogenierte polycarbosilane und verfahren zu deren herstellung
DE4214045A1 (de) * 1992-04-29 1993-11-04 Solvay Deutschland Verfahren zur herstellung von am silicium selektiv mit wasserstoff substituierten polycarbosilanen
DE4434495A1 (de) * 1993-09-27 1995-03-30 Shiseido Co Ltd Verfahren und Vorrichtung zur Messung der Wirksamkeit von Ultraviolettschutz
JPH11105186A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
US6824879B2 (en) * 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
JP2001044474A (ja) * 1999-08-04 2001-02-16 Tdk Corp 太陽電池モジュール
JP2001093824A (ja) * 1999-09-27 2001-04-06 Shin Etsu Chem Co Ltd レジスト下層用組成物及びパターン形成方法
JP2002170883A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置における配線構造の製造方法
JP3886779B2 (ja) 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
JP3951124B2 (ja) 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
TW200505966A (en) * 2003-04-02 2005-02-16 Dow Global Technologies Inc Organosilicate resin formulation for use in microelectronic devices
US7785948B2 (en) * 2004-08-20 2010-08-31 National Institute Of Advanced Industrial Science And Technology Semiconductor element and process for producing the same
US7354852B2 (en) * 2004-12-09 2008-04-08 Asm Japan K.K. Method of forming interconnection in semiconductor device
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US20060128166A1 (en) 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
US20070093587A1 (en) * 2005-10-25 2007-04-26 Starfire Systems Silicon carbide precursors and uses thereof
JP5007511B2 (ja) 2006-02-14 2012-08-22 富士通株式会社 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN101649053B (zh) 2013-07-10
EP2028215B1 (en) 2018-08-01
KR20090016400A (ko) 2009-02-13
CN101649053A (zh) 2010-02-17
US8207059B2 (en) 2012-06-26
EP2028215A1 (en) 2009-02-25
JP2009044057A (ja) 2009-02-26
US20090038833A1 (en) 2009-02-12
KR101053960B1 (ko) 2011-08-04

Similar Documents

Publication Publication Date Title
KR100875692B1 (ko) 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치
JP4667165B2 (ja) 半導体装置の製造方法
US20080122121A1 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
US20050161763A1 (en) Porogen material
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
JP5007511B2 (ja) 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
JP5470687B2 (ja) シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP2010278121A (ja) 半導体装置およびその製造方法
JP5218412B2 (ja) ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置
JP4408816B2 (ja) 半導体装置の製造方法
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
KR101443999B1 (ko) 반도체 장치의 제조 방법
JP5304033B2 (ja) 半導体装置の製造方法
JP2003031566A (ja) 低誘電率絶縁膜形成用組成物、これを用いる絶縁膜形成方法、及びそれにより得られた絶縁膜を有する電子部品
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5470687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150