CN101045820B - 形成绝缘膜的组合物以及制造半导体器件的方法 - Google Patents

形成绝缘膜的组合物以及制造半导体器件的方法 Download PDF

Info

Publication number
CN101045820B
CN101045820B CN2006101060043A CN200610106004A CN101045820B CN 101045820 B CN101045820 B CN 101045820B CN 2006101060043 A CN2006101060043 A CN 2006101060043A CN 200610106004 A CN200610106004 A CN 200610106004A CN 101045820 B CN101045820 B CN 101045820B
Authority
CN
China
Prior art keywords
insulating film
film
binding substances
producing
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101060043A
Other languages
English (en)
Other versions
CN101045820A (zh
Inventor
尾崎史朗
中田义弘
矢野映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101045820A publication Critical patent/CN101045820A/zh
Application granted granted Critical
Publication of CN101045820B publication Critical patent/CN101045820B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass

Abstract

一种形成绝缘膜的组合物以及制造半导体器件的方法，其中该方法包括以下步骤：在衬底(10)上形成多孔材料的第一绝缘膜(38)；在第一绝缘膜(38)上形成第二绝缘膜(40)，该第二绝缘膜(40)包含，该硅化合物含30-90％的Si-CH3结合物；向形成在第一绝缘膜(38)上的第二绝缘膜(40)照射紫外线，以固化第一绝缘膜(38)。因此，具有消除CH3基的波长的紫外线被第二绝缘膜充分吸收，从而第一绝缘膜通过紫外线固化被优先高度强化，并且第一绝缘膜在不增加介电常数的情况下可使膜密度增加。

Description

形成绝缘膜的组合物以及制造半导体器件的方法
技术领域
本发明涉及形成绝缘膜的组合物以及一种制造半导体器件的方法，更具体地讲，关于一种用于制造包括多孔绝缘膜的半导体器件的方法，以及用于形成多孔绝缘膜的组合物。
背景技术
随着半导体集成电路的集成度和密集度的增加，需要半导体器件具有更多级的结构。另一方面，随着逐渐增加的集成度，互连的间距变得更小，并且由于互连间逐渐增加的电容而引起的互连延迟成为一个问题。
互连延迟受互连电阻和互连间电容的影响。当互连电阻由R表示，互连之间的电容由C表示时，互连延迟可表示如下：
                           T∝CR。
在此表达式中，当互连间距为d，电极面积(相对互连侧面面积)为S，介电常数εr，真空介电常数为ε0时，互连间的电容表达式如下：
                        C＝ε0εrS/d。
因此，为了减少互连延迟，降低绝缘膜的介电常数是有效的方式。
传统上，使用二氧化硅(SiO2)、氮化硅(SiN)、磷硅玻璃(PSG)等无机膜和如聚酰亚胺等的有机聚合物作为绝缘材料。然而，在半导体器件中最常用的CVD-SiO2膜的介电常数约为4。虽然研究显示SiOF膜为低介电常数CVD膜，其介电常数约为3.3-3.5，但是SiOF膜具有很强的吸湿性，其吸收湿气导致介电常数增大。
近来，多孔绝缘膜被认为是具有更低介电常数的绝缘材料。通过将经蒸发或分解的有机树脂等添加到用于形成低介电常数膜的材料中，然后通过加热来蒸发或分解该有机树脂以形成该膜的过程，由此将多孔绝缘膜制成多孔。
例如参考文献1(日本专利申请待审公布第2000-340557号)和参考文献2(日本专利申请待审公布第2004-247695号)中公开了相关现有技术。
然而，目前多孔绝缘膜的孔大小不小于10nm，当孔增大使介电常数减少时，由于吸收湿气会导致介电常数增大而膜强度降低。因此，在绝缘膜中常常产生裂缝，并且绝缘膜常在接合过程中断开。
发明内容
本发明的目的在于提供一种用于制造包括低介电常数和高机械强度的多孔绝缘膜的半导体器件的方法，以及用于形成绝缘膜的组合物，该绝缘膜适用于形成多孔绝缘膜。
根据本发明的一个方案，提供一种用于形成绝缘膜的组合物，包括：含30-90％的Si-CH3结合物的硅化合物；和用于溶解硅化合物的有机溶剂。
根据本发明的另一方案，提供一种用于制造半导体器件的方法，包括以下步骤：在衬底上形成由多孔材料制成的第一绝缘膜；在该第一绝缘膜上形成第二绝缘膜，该第二绝缘膜包含硅化合物，该硅化合物含30-90％的Si-CH3结合物；向形成在该第一绝缘膜上的该第二绝缘膜照射紫外线，以固化该第一绝缘膜。
根据本发明，在多孔绝缘膜上形成包含硅化合物的绝缘膜，该硅化合物含30-90％的Si-CH3结合物，经由该绝缘膜照射紫外线以固化该多孔绝缘膜，从而具有消除CH3基的波长的紫外线被上部绝缘膜充分吸收，从而多孔绝缘膜通过紫外线固化优先被高度强化，并且多孔绝缘膜在不增加介电常数的情况下可增加膜密度。与下部膜的粘合度也可增加。当照射紫外线时，上部绝缘膜的CH3基被消除，并且膜密度被增加，从而膜强度被增加，而且上部绝缘膜可被用作蚀刻停止膜。因此，可制造具有更高可靠性的高速电路衬底。
附图说明
图1是根据本发明一个实施例的半导体器件的示意截面图，显示了该半导体器件结构。
图2A-2C、3A-3C、4A-4B、5A-5B、6、7和8是在制造根据本发明实施例的半导体器件的方法步骤中该半导体器件的截面图。
具体实施方式
以下将参照图1至图8来解释根据本发明一个实施例的用于形成绝缘膜的组合物、半导体器件以及用于制造所述半导体器件的方法。
图1是根据本实施例的半导体器件的示意截面图，该图显示了其结构。图2A至图8是在制造根据本发明半导体器件的方法步骤中该半导体器件的截面图。
首先解释根据本发明的用于形成绝缘膜的组合物。
根据本实施例的用于形成绝缘膜的组合物具有如下特点：该组合物包括硅化合物，该硅化合物含30-90％的Si-CH3结合物。此处，含30-90％的Si-CH3结合物意为当在化合物中所有Si的结合物为100％时，Si-CH3结合物的含量比是30-90％。结合物的含量比可通过分离由，例如XPS测量方法，给出的Si-2p波形来确定。本发明的发明者用Kratos Analytical Limited的“Axis-Hsi”型XPS设备来确定Si-CH3结合物的含量比。
只要用于形成组合物(该组合物用于形成绝缘膜)的硅化合物含30-90％的Si-CH3结合物，就不严格限制硅化合物的含量比。此种硅化合物可为由以下通式表示的聚碳硅烷中R1和R2部分被CH3取代的化合物，从而将Si-CH3结合物的含量比控制在上述范围内，该通式为：
Figure A20061010600400061
(其中，R1和R2可以彼此相等，或者彼此不同，并且分别表示氢原子、取代或未取代的烷基、烯基、环烷基或芳基。)
或者由以下通式表示的聚硅氮烷中R1、R2和R3部分被CH3取代的化合物被用作硅化合物，从而将Si-CH3结合物的含量比控制在上述范围内，该通式为：
(其中，R1、R2和R3可以彼此相等，或者彼此不同，并且分别表示氢原子、取代或未取代的烷基、烯基、环烷基或芳基。)
根据本实施例的用于形成绝缘膜的组合物可被用于形成旨在高度强化多孔绝缘膜的绝缘膜。具体地，通过在多孔绝缘膜上使用根据本实施例的用于形成绝缘膜的组合物来形成绝缘膜，并且通过紫外线固化使多孔绝缘膜高度强化。
借由在多孔绝缘膜上由根据本实施例的用于形成绝缘膜的组合物所形成的绝缘膜，进行紫外线固化，从而，对去除CH3基有效的波长范围的紫外线可被上部绝缘膜充分吸收，因此保留的下部多孔绝缘膜具有低介电常数，同时可通过形成硅氧烷结合物来优先进行多孔绝缘膜的强化。CH3基在上部绝缘膜中被有意地去除，从而进一步将硅化合物致密，并且上部绝缘膜可用作蚀刻停止层。
Si-CH3结合物的含量比不少于30％，因为当含量比少于30％时，在紫外线固化中上部绝缘膜的紫外线吸收不足，由此难以抑制多孔绝缘膜的介电常数的增加。Si-CH3结合物的含量比不超过90％，因为当Si-CH3结合物的含量比超过90％时，则在紫外线固化中紫外线吸收过多而不能进行多孔绝缘膜的固化，所以多孔绝缘膜不能达到膜强度的目标值。
Si-CH3结合物的含量比设置在30-90％的范围中，优选地在40-70％的范围中，更优选地在50-60％的范围中。这是因为，随着Si-CH3结合物的含量比升高，可增强多孔绝缘膜的介电常数的降低效果并增强对多孔绝缘膜的蚀刻选择性的增加效果，但是Si-CH3结合物的含量比越高，越难制备材料。
由CH3基来取代在上述结构式表示的聚碳硅烷和在上述结构式表示的聚碳硅烷的R1-R3中至少一个的过程不受特别限制。例如，可将R1-R3中至少一个被卤化并与含有CH3基的格氏试剂反应来进行取代。
只要本发明的效果不被削弱，除了含30-90％Si-CH3结合物的硅化合物之外的用于形成绝缘膜的组合物成分不受特别限制，并可对应目的适当选择。例如，可选择溶剂和各种公知的添加剂。
溶剂不受特别限制，并且可对应目的适当选择。例如，溶剂可以是乙醇(ethanol)、环己烷(cyclohexane)、甲基异丁基酮(methyl isobutyl ketone)、甲乙酮(methyl ethyl ketone)、甲氧基乙醇(methyl cellosolve)、乙二醇乙醚(ethyl cellosolve)、辛烷(octane)、癸烷(decane)、丙二醇(propyleneglycol)、聚丙二醇(propylene glycol monopropyl ether)、丙二醇甲醚(propyleneglycol monomethyl ether)、丙二醇甲醚醋酸酯(propylene glycol monomethylether acetate)等。制备后包含在涂覆溶液中的溶剂的含量是约1-50wt％。
以下将参照图1解释使用用于形成绝缘膜的组合物的半导体器件的一个示例。
在半导体衬底10上形成用于限定器件区域14的器件隔离膜12。在器件区域14中，形成MOS晶体管24，该MOS晶体管24包括栅极18以及源极/漏极区22，该栅极18形成于半导体衬底10上同时在栅极18和半导体衬底10间插有栅极绝缘膜16，该源极/漏极区22形成于栅极18两侧的半导体衬底10中。
在上面形成有MOS晶体管24的半导体衬底10上，形成层间绝缘膜26和停止膜28。在层间绝缘膜26和停止膜28中，埋入与源极/漏极区22相连的接触塞35。
在埋有接触塞35的停止膜28上，形成绝缘膜36、层间绝缘膜38和绝缘膜40。层间绝缘膜38由低介电常数的多孔材料形成。在绝缘膜36、层间绝缘膜38和绝缘膜40中，埋入阻挡金属48和铜膜50的互连51。
在埋有互连51的绝缘膜40上，形成绝缘膜52、层间绝缘膜54、绝缘膜56、层间绝缘膜58和绝缘膜60。层间绝缘膜54、58由低介电常数的多孔材料形成。在绝缘膜52和层间绝缘膜54之间形成下至互连51的通孔66。在绝缘膜56、层间绝缘膜58和绝缘膜60中，形成与通孔88相连的互连沟槽72。在通孔66中，埋入阻挡金属74和铜膜76的接触塞77a。在互连沟槽72中，埋入阻挡金属74和铜膜76的互连77b。接触塞77a和互连77b相互整合为一体。
在埋有互连77b的绝缘膜60上，形成绝缘膜78。
在如图1所示的本实施例的半导体器件中，在由多孔材料制成的层间绝缘膜38、54、58上形成的绝缘膜40、56、60由用于形成绝缘膜的上述组合物形成。
以下将参照图2A至图8解释使用用于形成绝缘膜的上述组合物来制造半导体器件的方法。
首先，在例如硅衬底的半导体衬底10上，通过例如LOCOS(硅的局部氧化)方法形成用于限定器件区域14的器件隔离膜12。器件隔离膜12可通过STI(浅沟槽隔离)形成。
然后，在器件区中，以与常用MOS晶体管制造方法相同的方法，形成MOS晶体管24，该MOS晶体管24包括栅极18和源极/漏极区22，该栅极18形成于半导体衬底10上并在栅极18和半导体衬底10间插入栅极绝缘膜16，该源极/漏极区22形成于栅极18两侧的半导体衬底10中(图2A)。
接着，在上面形成有MOS晶体管24的半导体衬底10上，通过例如CVD方法形成二氧化硅膜(SiO2)。
然后，通过例如CMP(化学机械抛光)方法对二氧化硅膜的表面进行抛光使其平整，以形成表面平坦化的二氧化硅膜的层间绝缘膜26。
接着，通过例如等离子体CVD方法，在层间绝缘膜26上沉积，如50nm厚的，氮化硅(SiN)膜，以形成氮化硅膜的停止膜28。在后续步骤中，停止膜28用作CMP过程中的抛光停止层以及在层间绝缘膜38中形成的互连沟槽46过程中的蚀刻停止层等。
除了氮化硅膜之外，停止膜28可为SiC氢化膜(SiC:H膜)、SiC氢化氧化膜(SiC:O:H膜)、SiC氮化膜(SiC:N膜)或其它。SiC:H膜是其中具有氢(H)的SiC膜。SiC:O:H膜是其中具有氧(O)和H(氢)的SiC膜。SiC:N膜是其中具有N(氮)的SiC膜。
然后，通过光刻技术和干式蚀刻法在停止膜28和层间绝缘膜26中形成下至源极/漏极区域22的接触孔30(图2B)。
接着，通过例如溅射方法，在整个表面上沉积如50nm厚的氮化钛(TiN)膜，以形成TiN膜的阻挡金属32。
接着，通过例如CVD方法，在阻挡金属32上形成如1μm厚的钨(W)膜34。
接着，通过例如CMP方法，抛光钨膜34和阻挡金属32，直到露出停止膜28的表面，以形成埋入接触孔30中的阻挡金属32和钨膜34的接触塞35。
接着，通过例如等离子体CVD方法，在埋有接触塞35的停止膜28上沉积例如SiC氢化氧化物(SiC:O:H)，以形成SiC氢化氧化膜构成的绝缘膜36。SiC氢化氧化膜是其中具有氧(O)和H(氢)的高密集膜，其用作防止水扩散等的阻挡膜。
然后，在绝缘膜36上形成如160nm厚的由如多孔硅石的多孔材料制成的层间绝缘膜38(图3A)。只要材料具有孔，形成层间绝缘膜38的多孔材料不受特别限定。多孔材料可为通过气相生长方法形成的加碳二氧化硅膜，加碳多孔二氧化硅膜，该加碳多孔二氧化硅膜具有通过将可热分解化合物添加到加碳二氧化硅膜中而形成的孔，通过旋转涂布法形成的多孔硅石，有机孔膜等。在控制孔和密度方面，通过旋转涂布法形成的多孔硅石是最优选的。
按下述示例方法形成多孔硅石的层间绝缘膜38。首先，通过例如旋转涂布法将用于形成多孔层间绝缘膜38的成分液体涂覆到绝缘膜36，以形成用于形成绝缘膜的组合物的涂覆膜。涂覆的条件是，例如3000rpm和30秒。接着，在热分解包含在用于形成绝缘膜的组合物中的可热分解化合物以形成孔的同时，进行热处理(软烘烤)以半固化涂覆膜。由此，形成多孔硅石的层间绝缘膜38。
在软烘烤过程中，优选地控制处理温度和处理时段，使通过红外光谱术测量的交联度是10-90％。当交联度大于90％时，则将在后续步骤中通过紫外线固化进行的光化学反应无法顺利进行。当交联度小于10％时，则产生下面的绝缘膜被涂覆溶剂溶解的不利情况。
用于形成多孔硅石的成分可通过将可热分解有机化合物添加到聚合体形成，该聚合体是通过水解反应或缩聚反应使用如下原材料制得的，所述原材料例如为：四烷氧硅烷(tetraalkoxysilane)、三烷氧硅烷(trialkoxysilane)、甲基三烷氧硅烷(methyl trialkoxysilane)、乙基三烷氧硅烷(ethyltrialkoxysilane)、丙基三烷氧硅烷(propyl trialkoxysilane)、苯基三烷氧硅烷(phenyl trialkoxysilane)、乙烯基三烷氧硅烷(vinyl trialkoxysilane)、烯丙基三烷氧硅烷(allyl trialkoxysilane)、缩水甘油基三烷氧硅烷(glycidyltrialkoxysilane)、二烷氧硅烷(dialkoxysilane)、二甲基二烷氧硅烷(dimethyldialkoxysilane)、二乙基二烷氧硅烷(diethyl dialkoxysilane)、二丙基二烷氧硅烷(dipropyl dialkoxysilane)、联苯二烷氧硅烷(diaphenyl dialkoxysilane)、联乙烯二烷氧硅烷(divinyl dialkoxysilane)、二烯丙基二烷氧硅烷(diallyldialkoxysilane)、二缩水甘油基二烷氧硅烷(diglycidyl dialkoxysilane)、苯基甲基二烷氧硅烷(phenyl methyl dialkoxysilane)、苯基乙基二烷氧硅烷(phenyl ethyl dialkoxysilane)、苯基丙基二烷氧硅烷(phenyl propyldialkoxysilane)、苯基乙烯基二烷氧硅烷(phenyl vinyl dialkoxysilane)、苯基烯丙基二烷氧硅烷(phenyl allyl dialkoxysilane)、苯基缩水甘油基二烷氧硅烷(phenyl glycidyl dialkoxysilane)、甲基乙烯基二烷氧硅烷(methyl vinyldialkoxysilane)、乙烷基乙烯基二烷氧硅烷(ethyl vinyl dialkoxysilane)、丙基乙烯基二烷氧硅烷(propyl vinyl dialkoxysilane)等。优选地，用于形成绝缘膜的组合物是由四烷基胺形成的簇多孔硅石(cluster porous silica)。这是因为，小尺寸的孔可均匀形成。用于热分解的有机化合物可例如为丙烯醛基树脂等。
然后，在层间绝缘膜38上，形成由含30-90％的Si-CH3结合物的硅化合物制成的绝缘膜40(图3B)。此处，含30-90％的Si-CH3结合物意为，当在化合物中所有Si的结合物为100％时，Si-CH3结合物的含量比是30-90％。结合物的含量比可通过分离由，例如XPS测量方法，给出的Si-2p波形来确定。本发明的发明者用Kratos Analytical Limited的“Axis-Hsi”型XPS设备来确定Si-CH3结合物的含量比。
只要用于形成组合物(该组合物用于形成绝缘膜)的硅化合物含30-90％的Si-CH3结合物，就不严格限制硅化合物的含量比。此种硅化合物可为以下通式表示的聚碳硅烷中R1和R2部分被CH3取代的化合物，从而将Si-CH3结合物的含量比控制在上述范围内，该通式为：
Figure A20061010600400111
(其中，R1和R2可以彼此相等，或者彼此不同，并且分别表示氢原子、取代或未取代的烷基、烯基、环烷基或芳基。)
或者可为以下通式表示的聚硅氮烷中R1、R2和R3部分被CH3取代的化合物被用作硅化合物，从而将Si-CH3结合物的含量比控制在上述范围内，该通式为：
Figure A20061010600400112
(其中，R1、R2和R3可以彼此相等，或者彼此不同，并且分别表示氢原子、取代或未取代的烷基、烯基、环烷基或芳基。)
Si-CH3结合物的含量比不少于30％，因为当含量比少于30％时，在下述步骤中进行的紫外线固化中绝缘膜40的紫外线将吸收不足，由此难以抑制多孔绝缘膜38的介电常数的增加。Si-CH3结合物的含量比不超过90％，因为当Si-CH3结合物的含量比超过90％时，则在紫外线固化中紫外线吸收相对过多而不能进行多孔绝缘膜的固化，所以多孔绝缘膜不能达到膜强度的目标值。
按以下示例形成绝缘膜40。首先，通过，例如旋转涂布法，将用于形成绝缘膜40的组合物的液体涂覆到绝缘膜36上，以形成用于形成绝缘膜的组合物的涂覆膜。然后，进行热处理(软烘烤)来半固化涂覆膜，从而形成绝缘膜40。
然后，经由绝缘膜40对层间绝缘膜38照射紫外线，以对层间绝缘膜38进行紫外线固化(图3C)。紫外线固化可在真空中或者在常压下进行，但优选地在真空中进行紫外线固化。对于在真空中进行的紫外线固化，可引入诸如氮、氩等的惰性气体用于压力调节和重整。在照射紫外线过程中，优选地在50-470℃下加热并同时施加紫外线。这是因为多孔层间绝缘膜38的固化被加速，所以可增加膜强度以及与下部绝缘膜(停止膜28)的粘合度。热处理的温度可为常数或者可在多个步骤中改变。
在紫外线固化中，由于在层间绝缘膜38上形成的由含30-90％的Si-CH3结合物的硅化合物制成的绝缘膜40，因此具有消除CH3基的波长范围的部分紫外线被绝缘膜40吸收，仅允许将层间绝缘膜38中剩余的硅烷醇基进行脱水和浓缩所必需的紫外线到达层间绝缘膜38。因此，CH3基的消除抑制了介电常数的增加，同时可增加层间绝缘膜38的膜强度。
紫外线固化可消除在绝缘膜40中的CH3基，结果导致绝缘膜40高度密集。因此，绝缘膜40可用作蚀刻停止层。测量在紫外线固化后的绝缘膜40中Si-CH3结合物的含量比，所有样本值均不超过10％。
然后，通过光刻技术在绝缘膜40上形成光刻胶膜42，该光刻胶膜42具有开口44，该开口44露出一个用于形成第一层互连的区域。
然后，通过使用例如CF4气体和CHF3气体的干式蚀刻法，将光刻胶膜42作为掩模并将停止膜28作为停止层，对绝缘膜40、层间绝缘膜38和绝缘膜36依次进行蚀刻，以在绝缘膜40、层间绝缘膜38和绝缘膜36中形成用于埋入互连52的互连沟槽46(图4A)。接触塞35的上表面在互连沟槽46中露出。
接着，通过，如灰化处理，去除光刻胶膜42。
接着，通过，例如溅射方法，在整个表面沉积如10nm厚的氮化钽(TaN)膜，以形成TaN膜的阻挡金属48。阻挡金属48是用来防止铜从后续步骤中将形成的铜互连扩散进入绝缘膜。
接着，通过，如溅射方法，在阻挡金属48上沉积如10nm厚的铜膜，以形成铜膜的籽晶膜(未显示)。
接着，通过，如以籽晶膜作为籽晶的电镀方法，沉积铜膜以形成包括籽晶层厚度的600nm厚的铜膜50。
接着，通过CMP方法去除绝缘膜40上的铜膜50和阻挡金属48，以形成埋入互连沟槽46中的阻挡金属48和铜膜50的互连51。用于形成互连51的工艺被称为单镶嵌方法。
然后，通过，如CVD方法，在整个表面沉积如30nm厚的SiC氢化氧化膜，以形成SiC氢化氧化膜的绝缘膜52(图4B)。绝缘膜52用作阻挡膜，用于防止水扩散和铜从铜互连扩散。
接着，在绝缘膜52上形成多孔层间绝缘膜54。该多孔层间绝缘膜54通过用于形成例如上述层间绝缘膜38的相同过程而形成。层间绝缘膜54的膜厚度例如为180nm。
接着，在层间绝缘膜54上，形成由含30-90％的Si-CH3结合物的硅化合物制成的绝缘膜56(图5A)。该绝缘膜56通过用于形成上述绝缘膜40的相同过程而形成。绝缘膜56的膜厚度例如为30nm。
接着，经由绝缘膜56对层间绝缘膜54照射紫外线，以对层间绝缘膜54进行紫外线固化。该紫外线固化用于增加多孔层间绝缘膜54的膜强度，以及增加绝缘膜56的膜密度，并且该紫外线固化以与上述用于形成层间绝缘膜38的紫外线固化相同的方式进行。
然后，在绝缘膜56上形成多孔层间绝缘膜58。该多孔层间绝缘膜58通过用于形成如上述层间绝缘膜38相同的过程形成。层间绝缘膜58的膜厚度例如为160nm。
然后，在层间绝缘膜58上，形成由含30-90％的Si-CH3结合物的硅化合物制成的绝缘膜60(图5B)。绝缘膜60通过与用于形成上述绝缘膜40相同的过程而形成。绝缘膜60的厚度例如为30nm。
接着，经由绝缘膜60对层间绝缘膜58施加紫外线，以对层间绝缘膜58进行紫外线固化。该紫外线固化用于增加多孔层间绝缘膜58的膜强度，以及增加绝缘膜60的膜密度。该紫外线固化以与对上述层间绝缘膜38进行紫外线固化相同的方式进行。
接着，通过光刻技术在绝缘膜60上形成光刻胶膜62，该光刻胶膜62具有开口64，该开口64露出用于形成下至互连52的通孔的区域。
接着，通过使用例如CF4气体和CHF3气体的干式蚀刻法，并将光刻胶膜62作为掩模，对绝缘膜60、层间绝缘膜58、绝缘膜56、层间绝缘膜54和绝缘膜52依次进行蚀刻，以形成下至绝缘膜60、层间绝缘膜58、绝缘膜56、层间绝缘膜54和绝缘膜52的通孔66(图6)。可通过变化用于蚀刻的蚀刻气体的组合物比率以及压力等对各绝缘膜依次进行蚀刻。
接着，通过，如灰化处理，去除光刻胶膜62。
接着，通过光刻技术，在其中形成有通孔66的绝缘膜60上形成光刻胶膜68，该光刻胶膜68具有开口64，该开口64露出用于形成第二层互连77b的区域。
接着，通过使用例如CF4气体和CHF3气体的干式蚀刻法，并将光刻胶膜68作为掩模，对绝缘膜60、层间绝缘膜58和绝缘膜56依次进行蚀刻，以在绝缘膜60、层间绝缘膜58和绝缘膜56中形成用于埋入互连77b的互连沟槽72(图7)。互连沟槽72与通孔66相连。
然后，通过，如灰化处理，去除光刻胶膜68。
接下来，通过，如溅射方法，在整个表面上沉积如10nm厚的TaN，以形成TaN膜的阻挡金属74。所述阻挡金属74是用来防止铜从后续步骤中将形成的铜互连扩散进入绝缘膜中。
接着，通过，如溅射方法，在阻挡金属74上沉积如10nm厚的铜膜，以形成铜膜的籽晶膜(未显示)。
然后，通过，如以籽晶膜作为籽晶的电镀处理，沉积铜膜以形成包括籽晶膜的厚度的例如1400nm厚的铜膜76。
然后，通过CMP方法研磨掉在绝缘膜60上的铜膜76和阻挡金属74，以使由阻挡金属74和铜膜76形成的埋入在通孔66中的接触塞77a与由阻挡金属74和铜膜76形成的埋入在互连沟槽72中的互连77b立即相互整合为一体。因此，用于将接触塞77a和互连77b立即相互整合的过程被称为双镶嵌方法。
然后，如30nm厚的SiC氢化氧化膜通过如CVD方法沉积在整个表面，以形成SiC氢化氧化膜的绝缘膜78(图8)。绝缘膜78用作阻挡膜，用于防止水扩散和铜从互连的铜扩散。
然后，根据需要适当重复上述步骤，以形成第三层互连(未显示)等，并完成根据本实施例的半导体器件。
如上所述，根据本实施例，在多孔绝缘膜上形成含30-90％的Si-CH3结合物的硅化合物的绝缘膜，经由该绝缘膜向多孔绝缘膜照射紫外线，以固化多孔绝缘膜，从而具有消除CH3基的波长的紫外线可被充分吸收，并且多孔绝缘膜的强度可通过紫外线固化被优先提高。结果，在不增加多孔绝缘膜的介电常数的情况下，膜密度可被增加。对下部膜的粘合度也可被增加。在紫外线照射过程中，上部绝缘膜中的CH3基被消除，而且膜密度得到增加，从而膜强度得到增加，同时上部绝缘膜可被用作蚀刻停止膜。因此，可制造出更高可靠性和高速的电路衬底。
本发明不限于上述实施例，并且可包括其它各种修改。
本发明不限于根据上述实施例的半导体器件的结构以及用于制造该半导体器件的方法，并可广泛适用于包括多孔绝缘膜的半导体器件的制造。膜厚度以及用于形成半导体器件的各层的材料可被适当改变。
[示例]
通过旋转涂布法将用于形成多孔硅石的绝缘膜的组合物涂覆到衬底，并形成涂覆膜。涂覆条件例如为3000rpm和30秒。然后，在对用于形成绝缘膜的组合物中包含的可热分解化合物进行热分解以形成孔的同时，进行软烘烤以固化涂覆膜。
由此，形成多孔硅石的多孔绝缘膜。通过红外光谱术来测量由此形成的多孔绝缘膜的交联度。所述交联度是10-90％。通过XPS测量给出在多孔绝缘膜中的Si-CH3结合物的含量，且含量比是3-60％。
接着，在由此形成的多孔绝缘膜上，通过旋转涂布法形成由指定Si-CH3结合物含量比的硅化合物制成的绝缘膜。改变Si-CH3结合物的含量比以制备下述的11种样本。Si-CH3结合物的含量比可通过Kratos Analytical Limited的“Axis-Hsi”型XPS设备来确定。
[示例1]形成具有30％Si-CH3结合物的含量比的绝缘膜。
[示例2]形成具有40％Si-CH3结合物的含量比的绝缘膜。
[示例3]形成具有50％Si-CH3结合物的含量比的绝缘膜。
[示例4]形成具有60％Si-CH3结合物的含量比的绝缘膜。
[示例5]形成具有70％Si-CH3结合物的含量比的绝缘膜。
[示例6]形成具有80％Si-CH3结合物的含量比的绝缘膜。
[示例7]形成具有90％Si-CH3结合物的含量比的绝缘膜。
[对照例1]形成具有0％Si-CH3结合物的含量比的绝缘膜。
[对照例2]形成具有10％Si-CH3结合物的含量比的绝缘膜。
[对照例3]形成具有20％Si-CH3结合物的含量比的绝缘膜。
[对照例4]形成具有93％Si-CH3结合物的含量比的绝缘膜。
接着，通过绝缘膜对多孔绝缘膜照射紫外线，从而对多孔绝缘膜进行紫外线固化，并且制备将被测量的样本。
在如此制备的样本上测量多孔绝缘膜的介电常数、多孔绝缘膜的强度以及对多孔绝缘膜的绝缘膜的蚀刻选择性。
通过根据以上所述的实施例的制造方法，互连和导电塞被制成电串联1,000,000个接触塞，并且进行电连接的生产测试。测量在互连之间的有效介电常数。
有效介电常数是用多孔绝缘膜以及出现在互连周围的其它绝缘膜来测量的介电常数。在这种情况下，有效介电常数用相对低介电常数的多孔绝缘膜以及互连周围相对高介电常数的绝缘膜来测量，并且有效介电常数的值大于多孔绝缘膜的介电常数。
对上述的11种样本进行的测量的结果汇总于表1和表2。
                                   表1
Figure G061A6004320060731D000141
                           表2
Figure G061A6004320060731D000142
  示例5   70   2.6   96.1
  示例6   80   2.7   94.7
  示例7   90   2.6   94.7
  对照例1   0   3.2   51.1
  示例5   70   2.6   96.1
  对照例2   10   3.2   57.6
  对照例3   20   3.1   57.6
  对照例4   93   2.6   71.1
如表1所示，绝缘膜的Si-CH3结合物的含量比被设置不小于30％(包括30％)，则多孔绝缘膜的介电常数减少。这是因为，上部绝缘膜的Si-CH3结合物的含量比被设置为不小于30％，从而在紫外线固化中，具有消除CH3基的波长的紫外线被上部绝缘膜充分吸收，仅允许将多孔绝缘膜中剩余的硅烷醇基进行脱水和浓缩所必需的紫外线可到达多孔绝缘膜。
另一方面，随着消除的CH3基的比率减少，膜强度少量减少。然而，由于Si-CH3基的含量是30-90％，所以减少量很小。基于在绝缘膜的Si-CH3结合物含量比不在30-90％的情况下多孔绝缘膜的膜强度是10.0GPa，则可发现提高膜强度的效果也处于30-90％的Si-CH3结合物含量比范围中。
随着绝缘膜的Si-CH3结合物含量比增加，对多孔绝缘膜的蚀刻选择性可增加。由于Si-CH3结合物的含量不小于30％，则对于多孔绝缘膜的蚀刻选择性不小于1.5，并且可实现实际值。
如表2所示，基于电接触的合格率的结果，其Si-CH3结合物含量是30-90％的样本可具有94.7-100％的高合格率，而其Si-CH3结合物含量小于30％或大于90％的样本只具有51.1％-71.1％的低合格率。
在处于200℃下3000小时之后测量互连的电阻。可确定示例1至7的样本的电阻值不增加，但是可确定对照例1至4的样本的电阻值增加。

Claims (10)

1.一种用于形成绝缘膜的组合物，其包括：
含30-90％的Si-CH3结合物的硅化合物；和
用于溶解硅化合物的有机溶剂；
其中
该硅化合物为由以下通式表示的聚硅氮烷中R1、R2和R3部分被CH3取代的化合物，从而将Si-CH3结合物的含量比控制在上述范围内，该通式为：
Figure FSB00000097209100011
其中，R1、R2和R3可以彼此相等，或者彼此不同，并且分别表示氢原子、取代或未取代的烷基、烯基、环烷基或芳基。
2.一种用于制造半导体器件的方法，包括以下步骤：
在衬底上形成由多孔材料制成的第一绝缘膜；
在该第一绝缘膜上形成第二绝缘膜，该第二绝缘膜包含硅化合物，该硅化合物为由以下通式表示的聚硅氮烷中R1、R2和R3部分被CH3取代的化合物，从而将Si-CH3结合物的含量比控制在30-90％的范围内，该通式为：
其中，R1、R2和R3可以彼此相等，或者彼此不同，并且分别表示氢原子、取代或未取代的烷基、烯基、环烷基或芳基；
向形成在该第一绝缘膜上的该第二绝缘膜照射紫外线，以固化该第一绝缘膜。
3.根据权利要求2所述的用于制造半导体器件的方法，其中
在所述固化第一绝缘膜的步骤中，通过紫外线照射来消除在该第二绝缘膜中的CH3基团，以增加该第二绝缘膜的膜密度。
4.根据权利要求2所述的用于制造半导体器件的方法，其中
在所述形成第一绝缘膜的步骤中，形成含3-60％的Si-CH3结合物的第一绝缘膜。
5.根据权利要求2所述的用于制造半导体器件的方法，其中
在所述固化第一绝缘膜的步骤中，在50-470℃下加热同时照射紫外线。
6.根据权利要求2所述的用于制造半导体器件的方法，其中
所述形成第一绝缘膜的步骤包括涂覆用于形成该第一绝缘膜的组合物以形成涂覆膜的步骤，和通过热处理半固化该涂覆膜的步骤。
7.根据权利要求6所述的用于制造半导体器件的方法，其中
在所述半固化涂覆膜的步骤中，将热处理的条件设置为使该涂覆膜中的交联度是10-90％。
8.根据权利要求2所述的用于制造半导体器件的方法，其中
所述形成第二绝缘膜的步骤包括涂覆用于形成该第二绝缘膜的组合物以形成涂覆膜的步骤，和通过热处理半固化该涂覆膜的步骤。
9.根据权利要求8所述的用于制造半导体器件的方法，其中
在所述半固化涂覆膜的步骤中，将热处理的条件设置为使该涂覆膜中的交联度是10-90％。
10.根据权利要求2所述的用于制造半导体器件的方法，其中
在所述形成第一绝缘膜的步骤中，该第一绝缘膜由多孔硅石形成。
CN2006101060043A 2006-03-30 2006-07-19 形成绝缘膜的组合物以及制造半导体器件的方法 Expired - Fee Related CN101045820B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006093438 2006-03-30
JP2006-093438 2006-03-30
JP2006093438A JP2007273494A (ja) 2006-03-30 2006-03-30 絶縁膜形成用組成物及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101045820A CN101045820A (zh) 2007-10-03
CN101045820B true CN101045820B (zh) 2010-10-13

Family

ID=38460372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101060043A Expired - Fee Related CN101045820B (zh) 2006-03-30 2006-07-19 形成绝缘膜的组合物以及制造半导体器件的方法

Country Status (6)

Country Link
US (2) US7476970B2 (zh)
JP (1) JP2007273494A (zh)
KR (1) KR100785727B1 (zh)
CN (1) CN101045820B (zh)
DE (1) DE102006029335A1 (zh)
TW (1) TWI311784B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP2011082308A (ja) * 2009-10-06 2011-04-21 Panasonic Corp 半導体装置の製造方法
JP2012004401A (ja) 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US10138381B2 (en) 2012-05-10 2018-11-27 Burning Bush Group, Llc High performance silicon based thermal coating compositions
WO2014008443A2 (en) 2012-07-03 2014-01-09 Burning Bush Group, Llc High performance silicon based coating compositions
US8748317B2 (en) * 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
CN104078415A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN104658967B (zh) * 2013-11-21 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP6668288B2 (ja) * 2017-04-04 2020-03-18 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 膜形成組成物
CN115926508B (zh) * 2022-12-12 2023-09-19 浙江双金粉末涂料有限公司 一种降低热量传递且成膜致密的粉末涂料及成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360559A (zh) * 1999-07-13 2002-07-24 东燃杰纳尔石油株式会社 具有低介电常数的多孔硅石涂层、半导体设备和涂料组合物
CN1416158A (zh) * 2001-11-02 2003-05-07 富士通株式会社 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3418458B2 (ja) * 1993-08-31 2003-06-23 富士通株式会社 半導体装置の製造方法
JP3318408B2 (ja) * 1993-10-06 2002-08-26 東レ・ダウコーニング・シリコーン株式会社 粉状シリコーン硬化物およびその製造方法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5789325A (en) * 1996-04-29 1998-08-04 Dow Corning Corporation Coating electronic substrates with silica derived from polycarbosilane
JP3529953B2 (ja) * 1996-09-03 2004-05-24 株式会社東芝 絶縁膜パターンの形成方法および感光性組成物
JP3489946B2 (ja) * 1996-11-08 2004-01-26 富士通株式会社 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH1154498A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd 低誘電率絶縁膜とその形成方法、及びそれを用いた半導体装置
JP3729226B2 (ja) * 1997-09-17 2005-12-21 富士通株式会社 半導体集積回路装置及びその製造方法
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
JP2000277511A (ja) 1999-03-26 2000-10-06 Fujitsu Ltd 絶縁膜の形成材料及び半導体装置の製造方法
JP3483500B2 (ja) 1999-05-28 2004-01-06 富士通株式会社 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
JP4839505B2 (ja) 2000-10-16 2011-12-21 日立化成工業株式会社 接着フィルム、その製造法及び接着フィルム付き半導体装置
JP2003273100A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP4471564B2 (ja) * 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP4311947B2 (ja) 2003-02-17 2009-08-12 東京エレクトロン株式会社 半導体装置
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP4737361B2 (ja) * 2003-12-19 2011-07-27 Ｊｓｒ株式会社 絶縁膜およびその形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
CN1954412A (zh) * 2004-06-04 2007-04-25 国际商业机器公司 互连结构的制造
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360559A (zh) * 1999-07-13 2002-07-24 东燃杰纳尔石油株式会社 具有低介电常数的多孔硅石涂层、半导体设备和涂料组合物
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
CN1416158A (zh) * 2001-11-02 2003-05-07 富士通株式会社 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2003-243384A 2003.08.29
JP特开2004-158606A 2004.06.03
JP特开2006-54487A 2006.02.23
JP特许3604007B2 2004.12.22
同上.
说明书第3页第1行至第5页第20行.

Also Published As

Publication number Publication date
US7476970B2 (en) 2009-01-13
DE102006029335A1 (de) 2007-10-04
US20090163039A1 (en) 2009-06-25
US7985700B2 (en) 2011-07-26
JP2007273494A (ja) 2007-10-18
US20070232058A1 (en) 2007-10-04
TW200737348A (en) 2007-10-01
KR100785727B1 (ko) 2007-12-18
KR20070098401A (ko) 2007-10-05
CN101045820A (zh) 2007-10-03
TWI311784B (en) 2009-07-01

Similar Documents

Publication Publication Date Title
CN101045820B (zh) 形成绝缘膜的组合物以及制造半导体器件的方法
CN100477106C (zh) 半导体器件制造方法
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
CN101689412B (zh) 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法
US6693046B2 (en) Method of manufacturing semiconductor device having multilevel wiring
US7655576B2 (en) Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device
US20060220251A1 (en) Reducing internal film stress in dielectric film
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US20090258487A1 (en) Method for Improving the Reliability of Low-k Dielectric Materials
US6846755B2 (en) Bonding a metal component to a low-k dielectric material
KR100489456B1 (ko) 반도체장치및그제조방법
US7557035B1 (en) Method of forming semiconductor devices by microwave curing of low-k dielectric films
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
US20070232046A1 (en) Damascene interconnection having porous low K layer with improved mechanical properties
US7541296B2 (en) Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP4408816B2 (ja) 半導体装置の製造方法
CN102047411B (zh) 半导体装置及其制造方法
CN101960582B (zh) 布线基板、半导体装置以及半导体装置的制造方法
EP2028215B1 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
KR101350020B1 (ko) 반도체 장치의 제조방법
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013