TWI311784B - Composition for forming insulating film and method for fabricating semiconductor device - Google Patents

Composition for forming insulating film and method for fabricating semiconductor device Download PDF

Info

Publication number
TWI311784B
TWI311784B TW095122095A TW95122095A TWI311784B TW I311784 B TWI311784 B TW I311784B TW 095122095 A TW095122095 A TW 095122095A TW 95122095 A TW95122095 A TW 95122095A TW I311784 B TWI311784 B TW I311784B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
forming
semiconductor device
porous
Prior art date
Application number
TW095122095A
Other languages
English (en)
Other versions
TW200737348A (en
Inventor
Shirou Ozaki
Yoshihiro Nakata
Ei Yano
Original Assignee
Fujitsu Limite
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limite filed Critical Fujitsu Limite
Publication of TW200737348A publication Critical patent/TW200737348A/zh
Application granted granted Critical
Publication of TWI311784B publication Critical patent/TWI311784B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)

Description

1311784 九、發明說明： t發明所屬之技術領域3 發明領域 本發明係關於一用於形成一絕緣薄膜之組成物及一用 5 於製備一半導體裝置之方法，更特定地，一用於製備一包 括一多孔性絕緣薄膜之半導體裝置之方法，以及一用於形 成一多孔性絕緣薄膜之組成物。 【先前技術3 10 發明背景 基於半導體積體電路之整合及密度的增加，該半導體 裝置係必需具有更多之多層級結構。另一方面來說，伴隨 著增加之整合，該連接間距變得較小，且由在該等連接之 間增加之電容所造成之連接延遲則成為一個問題。 15 連接延遲係受一連接電阻及一在連接之間的電容所影 響。該連接延遲係表示為：T (X CR，當該連接電阻係以R 表示而連接之間的電容係以C表示。在此示中，當一連接 間距為d，一電極面積（該等相對之連接之側表面的面積） 為S，一介電常數匕，一真空介電常數ε〇時，一在該等連 20 接之間的電容C係以C = s〇srS/d表示。 因此，為了減少連接延遲，有效的方法是降低該絕緣 薄膜的介電常數。 照慣例來說，對於絕緣材料，已使用如同二氧化矽 (Si02)、氮化矽（SiN)、磷酸-矽酸鹽玻璃（PSG)等之無機薄膜 5 1311784 以及如聚醯苯胺等之有機聚合物。然而，最常使用在半導 體裝置之CVD-Si02薄膜的介電常數係約4。SiOF薄膜， 現正被研究為一低介電常數CVD薄膜，具有一介電常數為 約3.3-3.5，但其係易潮溼的以致於其吸收了溼氣而增加了 5 介電常數。 近來，多孔性絕緣薄膜被發現可作為一具更低介電常 數之絕緣材料。該多孔性絕緣薄膜係藉由添加可經蒸發或 分解為一用以形成一具有低介電常數之薄膜的材料的有機 樹脂等，以及藉由用以形成該薄膜之熱而蒸發或分解該有 10 機樹脂而被製為具多孔性的。 該等相關之技術係揭露於如參考文獻1(日本公開之未 審查專利申請案No. 2000-340557)及參考文獻2(曰本公開 之未審查專利申請案No. 2004-247695)之中。 . 然而，該多孔性絕緣薄膜目前具有非小於10奈米大小 15 之孔尺寸，且當增加該等孔俾使減少該介電常數時，因溼 度吸收而發生該介電常數增加及該薄膜強度降低。因而， 在該絕緣薄膜中常發生破裂，且該絕緣薄膜常在彎曲期間 破損。 20 【發明内容】 發明概要 如本發明之一目的係提供一用以製造一包括一具低介 電常數及高機械強度之多孔性絕緣薄膜的半導體裝置，以 及一用以形成一適於形成該多孔性絕緣薄膜之絕緣薄膜的 丄784 組成物。 依據本發明之— 之組成物，觀緣薄心人’、健供—綠形成絕緣薄膜 化合物及一田认、匕3 —含有30-90% Si-CH3鍵結的矽 二:用於溶解該魏合物之有機溶劑。 體裝置之方法，二的’其係提供—餘製造一半導 為多孔性材料之第含以下步驟：在—基材上形成一 成—第二絕緣_，^輕；在該第—絕緣薄膜之上形 Κη3鍵結的^ —絕緣薄膜包含一含有30_90% 10 15 絕緣_成形_;及UV鋪照射該具有該第二 化該第-絕緣薄膜。薄膜之上的第一絕緣薄膜以固 依據本發明，— 入仏 匕3 一含有30-90% Si-CH3鍵結的矽化 絕緣薄膜係成形於-多孔性絕緣薄膜之上，簡 有1排陝Λ、邑緣薄臈以固化該多孔性絕緣薄膜，藉此，具 祺戶排除甲基之波長的υν輻射係充份地被上層之絕緣薄 化斤吸收藉此該多孔性絕緣薄膜被該UV固化優先高度強 八且5亥多孔性絕緣薄臈可具有增加之薄膜密度而不使該 1電系數增加。也可增強黏附至該下層薄膜。當該UV輕射 ’、、、射時’該上層絕緣薄膜之CH3基被消除，而該薄膜密度增 力Π ’精此增加該薄膜強度，且該上層絕緣薄膜可被使用為 餘刻終止層薄膜。因此，可製造出—具高信賴性之高速電 路基材。 圖式簡單說明 20 1311784 第1圖係依據本發明之一實施例之半導體裝置的橫切 面輸廓圖，其係顯示該半導體裝置之結構。 第 2A-2C、3A-3C、4A-4B、5A-5B、6、7及8圖係依據 本發明實施例之半導體裝置以用於製造該半導體裝置之方 5 法步驟的橫切面圖。 C實施方式3 較佳實施例之詳細說明 將參考第1至8圖進行解釋依據本發明之一實施例的 10 用於形成一絕緣薄膜之組成物、一半導體裝置及用於製造 該半導體裝置之方法。 第1圖係依據本實施例之半導體裝置的橫切面輸廓 圖，其係顯示該半導體裝置之結構。第2A至8圖係依據本 實施例之半導體裝置以用於製造該半導體裝置之方法步驟 15 的橫切面圖。 首先，將解說依據本實施例之用於形成該絕緣薄膜的 組成物。 依據本實施例之用於形成該絕緣薄膜的組成物，其特 徵在於該組成物包括一含有30-90% Si-CH3鍵結的矽化合 20 物。含有30-90% Si-CH3鍵結在此處代表的是當在該化合物 中所有Si鍵結是100%時，該Si-CH3鍵結的比例是 30-90%。該鍵結之比例可藉由如XPS測量所給予之個別 Si-2p波形而確定。本案之發明人以一 XPS設備確認該 Si-CH3鍵結的比例，該”Axis-Hsi”XPS設備係來自Kratos 8 1311784
Analytical Limited 〇 只要形成該用於形成該絕緣薄膜之組成物的矽化合物 含有30-90%之Si-CH3鍵結，該石夕化合物之比例並不用嚴格 地限制。此矽化合物可為具有R1及R2部份之聚碳矽烷化 5 合物，該聚碳矽烷係以以下通式表示：
(其中R1及R2可為彼此相同的或彼此相異的’且分別代表 為一氫原子、一經取代或一未經取代的烷基、烯基、環烷 基或芳香基）。 10 該聚碳矽烧以ch3取代以藉此控制Si-CH3鍵結之比例 在上述之範圍内；或是此矽化合物可為具有r1、尺2及R3 部份之聚矽氮烷化合物，該聚矽氮烷係以以下通式表示：
(其中R1、R2及R3可為彼此相同的或彼此相異的，且分別 15 代表為一氫原子、一經取代或一未經取代的烷基、烯基、 環烧基或芳香基）。 該聚矽氮烷以CH3取代以藉此控制Si-CH3鍵結之比例 在上述之範圍内。 依據本實施例之用於形成該絕緣薄膜的組成物可被使 9 1311784 .帛於形成絕緣薄膜於高強化多孔性絕緣薄膜之目的。 -=地’藉由_依據本實施狀料顯舰緣薄膜之 •、组物在:多孔性絕緣薄膜之上形成-絕緣薄膜 ，且該多 孔) 生.、邑緣薄膜係藉由uv固化而被高度強化地製造。 ”有X依據本實施例之用於形成該絕緣薄膜的組成 所形狀絕緣薄膜在一多孔性絕緣薄膜之上，使其經UV 固化藉此，皮長1&圍在有效於切割該CH3基團之UV輻 ❿ 料被虹層絕緣薄財效地吸收，藉此，具有該經保持 下曰夕孔n絕緣薄膜的低介電常數，藉由形射烧鍵結 10之该多孔性絕緣薄膜的強度可被優先地加強。 該CH3基團在該上層絕緣薄膜係經故意地切割，藉此 該石夕化合物可經進一步地稍化，且該上層絕緣薄膜可作為 一餘刻終止層薄膜。 該ShCHg鍵結的比财少於雇，因為當該比例少於 5 30/〇f在UV固化中該上層、絕緣薄膜的uv吸收則不足， 且其則難於抑制該多孔性絕緣薄膜之介電常數的增加。當 §亥S卜CH3鍵結之比例多於9〇%時，相反地在uv固化以加 強該多孔性絕緣薄膜之固化中的UV吸收則太高，且該多 孔性絕緣薄膜不能具有薄膜強度的目標值。 20 該Sl-CH3鍵結的比例係設在30-90%的範圍中，較佳地 係在40-70%的範圍中，更佳地係在5〇_6〇%的範圍中。這 疋因為s β亥S卜CH3鍵結的比例較高時，減低該多孔性絕緣 薄膜之介電常數的效果以及增加該多孔性絕緣薄膜之蝕刻 選擇性的效果可被加強，但是，當該Si-CH3鍵結的比例較 1311784 高時，該等材料係比較難以製備。 用於以ch3基團取代上述結構式所表示之聚碳矽烷以 及上述結構式所表示之聚矽氮烷之R1 -R3中之至少一者的 方法並非被特定地限制。例如，F^-R3之至少一者係經鹵 5 化而和一含有用於取代之CH3基團的試劑反應。 用於形成該絕緣薄膜的組成物中除了含有30-90%之 S i - C Η 3鍵結的矽化合物之外的其它成份係並非被特定地限 制，只要本發明之效果並不會被影響且該等成份係對應於 該等目的而經適當地選擇的。例如，可選擇溶劑及多種已 10 知之添加劑。 該溶劑係未被特定地限制且可對應於該等目的而適當 地選擇。例如，該溶劑可為乙醇、環己烷、甲基異丁基酮、 甲基乙基酮、甲基溶纖劑（曱基-2-乙氧基乙醇）、乙基溶纖 劑、辛烷、癸烷、丙二醇、丙二醇單丙基醚、丙二醇單甲 15 基醚、丙二醇單曱基醚醋酸化物等等。包含在該申請之溶 液中之該溶劑的成份在製備後係約1-50 wt%。 接著，將參考第1圖而詳細解說使用該上述用於形成 該絕緣薄膜之組成物的半導體裝置。 一用於界定裝置區域14之裝置隔離薄膜12係成形於 20 一半導體基材10之上。在該裝置區域14中，形成一 MOS 電晶體24，該MOS電晶體24包含一成形在該半導體基材 10之上的閘極電極18且具有一閘極絕緣薄膜16插置於其 間，以及成形在該半導體基材10中在該閘極電極14之兩 側上的源極/汲極區域22。 11 1311784 在具有該MOS電晶體24成形於其上之半導體基材10 之上，形成一層間絕緣薄膜26及一終止層薄膜28。在該層 間絕緣薄膜26及該終止層薄膜28中，係包埋一連接至該 源極/汲極區域22之接觸插塞35。 5 在該具有該接觸插塞35包埋於其中之終止層薄膜28 之上，係形成一絕緣薄膜36、一層間絕緣薄膜38及一絕緣 薄膜40。該層間絕緣薄膜38係以具低界電常數之多孔性材 料所形成。在該絕緣薄膜36、該層間絕緣薄膜38及該絕緣 薄膜40中，係包埋有一障蔽金屬48及一 Cu薄膜50之連 10 接5卜 在該具有該連接51包埋於其中之絕緣薄膜40之上， 形成一絕緣薄膜52、一層間絕緣薄膜54、一絕緣薄膜56、 一層間絕緣薄膜58及一絕緣薄膜60。該層間絕緣薄膜54、 58係以具低界電常數之多孔性材料所形成。一通孔66係成 15 形在該絕緣薄膜52及該層間絕緣薄膜54向下至該連接 51。在該絕緣薄膜56，該層間絕緣薄膜58及該絕緣薄膜 60中，形成一連接至該通孔88之連接溝槽72。在該通孔 66中，一由障蔽金屬74構成之接觸插塞77a及一銅薄膜 76係包埋在其中。在該連接溝槽72中，一由障蔽金屬74 20 構成之連接77b及一銅薄膜76係包埋在其中。該接觸插塞 77a及該連接77b係相互整體成形。 在包埋有一連接77b於其中之該絕緣薄膜60之上，形 成有一絕緣薄膜78。 在第1圖中所示依據本實施例之半導體裝置中，該成 12 1311784 形在該多孔性材料之層間絕緣薄膜38、54、58之上的絕緣 薄膜40、56 ' 6〇係由上述用以形成該絕緣薄膜之組成物所 形成。 接著’使用該上述用以形成該絕緣薄膜之組成物以製 5造該半導體裝置之方法將參考第2A至8圖做解釋。 首先’在如矽基材之該半導體基材10上，該用於界定 該裝置區域14之裝置隔離薄膜12係由如L〇COS(矽的局 部氧化）方法而形成。該裝置隔離薄膜12可由STI(Shall〇w Trench Isolation)形成。 10 接著’在該裝置區域，以如同該通常M〇s電晶體製造 方法相同之方式，該MOS電晶體24包括該成形在該半導 體基材10之上且具有該閘極絕緣薄膜16插置於其間的閘 極電極18,且形成該成形在該半導體基材1Q中該閘極電極 18之二側上之源極/汲極區域22(第2A圖）。 15 ---叹叹7|夕W丹!茨平
20 導體基材1G之上，係藉由如CVD的方法形成—二氧化 薄膜（Si02)。 接著，該二氧切薄膜之表面係藉由如CMP(化學機械 拋先）方法精拋光磨平以形成具有平坦表面之由二氧化 矽薄膜構成之該層間絕緣薄膜26。 接下來，在該層間絕緣薄祺26 _ 氮化石夕(siN)薄膜係藉由如㈣ ’—如5Gnm厚的 氮化石夕賴構狀料止層薄 *"咖场成由該 後的步驟_ C Μ P之拋鱗止層H止層_8在之 曰且作為韻刻終止層薄 13 1311784
膜以形成該層間絕緣薄膜38之中的連接溝槽46 D ' 該終止層薄膜烈可係，除了氮化矽薄膜之外，碳化矽 氫化薄膜(SiC.’H薄膜）、碳切氫化氧化薄膜(Sic:〇:H薄 膜）碳化石夕氮化薄膜(SlC:N冑膜)或其它。該碳化石夕氯化 5薄膜係具有氫存在於其中之碳化石夕薄膜。該碳化石夕氯化氧 ，薄膜係具有氧及氫存在於其巾之碳切薄膜。該碳化石夕 氮化薄膜係具有氮存在於其中之碳化矽薄膜。 接著，一接觸孔30係成形在該終止層薄膜28及該層 間絕緣薄膜26中向下直至該源極/沒極區域22藉由光钱刻 10 法及乾蝕刻法（第2B圖）。 接下來，一如5〇nm厚的氮化鈦(TiN)薄膜係藉由如機 錢方法沉積在該整個表面上以形成該為氮化鈦薄膜之障蔽 金屬。 接下來，在該障蔽金屬32之上，—如i微米厚的鷄 15薄唭34係藉由如CVD方法形成。 接下來，該鎢膜34及該障蔽金屬32係藉由如CMp方 法而拋光至到該終止層薄膜28之表面露出來為止以形成由 該包埋於該接觸孔30内之障蔽金屬32和該鎢薄膜％所構 成之該接觸插塞35。 2〇 接下來，在該具有該接觸插塞35包埋於其中之該終止 層薄膜28上’一如碳化矽氧化氫化薄膜係藉由如電漿cvd 方法沉積以形成由該碳化矽氧化氫化薄膜所組成之絕緣薄 « 36。該碳化縣化氫化薄膜係-具有氧及氫存在於其中 之高密度薄膜且作用為一用於預防水擴散等現象之障蔽薄 14 13 Π 784 m 10 15 20 才妾著，在該絕緣薄膜36上，該由-如多孔性二氣 =夕孔性物質所構成之具如16〇nm厚的層間絕緣薄腺夕 '、成形（第3AU)。形成該層間絕緣薄膜抑之 料並非是特定限制的，只要該材料具有孔洞即可。^材 :材料賴由汽相生成方法所形成之添加碳之氣； /具有糟由添加―可熱分解化合物至縣加碳之氡 2而形成之孔洞的添加碳之多孔性氧化㈣膜，= 〜塗覆方絲成之多孔性二氧化々，有機多孔性薄龙 示般二Γ生之層間絕緣薄膜38係如以下所例 版成物液體係如Γ形成鮮孔性相絕緣薄膜38之 以形成-由_轉塗覆方法被施用至軸緣薄膜36 薄興。該施用 成該絕緣薄膜之組成物所構成之應用 行熱程序㈣烤=如删啊及3〇秒。接下來，進 該用以形成該Π該細之薄膜半固化，“被包含在 行「敎分解」^薄膜之組成物中的可熱分解化合物係進 之層間絕緣薄生孔洞。因此，形成該多孔性二氧化石夕 在該軟烘烤φ ± 期間之時間俾使^ 是，控制該程序溫度及該程序 !〇,〇/之門/4紅外線光譜所測量之交聯程度在 進行===交聯謝之上時，在·步驟將 的光化學反應並不會平顺地進行。當該 15 1311784 交聯程度在10%以下時，非所欲地，因此該絕緣薄膜係被 該施用溶劑所溶解。 用於形成該多孔性二氧化矽之組成物可藉由添加一可 熱分解之有機化合物至一聚合物而形成，該聚合物係由使 5用如以下之原始材料經水解反應或縮合聚合化反應而製 成，如：四烷氧基矽烷、三烷氧基矽烷、曱基三烷氧基矽 炫、乙基二烷氧基矽烧、丙基三烧氧基矽烧、苯基三烧氧 基矽烷、乙烯基三烷氧基矽烷、烯丙基三烷氧基矽烷、縮 水甘油基三烷氧基矽烷、二烷氧基矽烷、二甲基二烷氧基 10矽烷、二乙基二烷氧基矽烷、二丙基二烷氧基矽烷、二苯 基二烷氧基矽烷、二乙烯基二烷氧基矽烷、二烯丙基二烷 氧基矽烷、二縮水甘油基二烷氧基矽烷、苯基甲基二烷氧 基矽炫•、苯基乙基二烷氧基矽烷、苯基丙基三烷氧基矽烷、 苯基乙烯基二烷氧基矽烷、苯基烯丙基二烷氧基矽烷、二 15 烯丙基二烷氧基矽烷、苯基縮水甘油基二烷氧基矽烷、甲 基乙烯基二烷氧基矽烷、乙基乙烯基二烷氧基矽烷、丙基 乙烯基二烷氧基矽烷或其它。較佳地，用於形成該絕緣薄 臈之組成物係由四級烷基胺所形成之叢生多孔性二氧化 妙。這是因為可均勻地形成小尺寸之孔洞。用於熱分解之 20 有機化合物可例如為丙烯酸樹脂或其它。 接著，在該層間絕緣薄膜38上，由含有30-90% Si-CH3 鍵結之矽化合物形成一絕緣薄膜40(第3B圖）。於此，含有 3〇_9〇% Si-CH3鍵結表示在該化合物中所有連至Si的鍵結 為100% ’ Si-CH3鍵結的成份為30-90%。該鍵結之比例可 16 1311784 藉由如XPS測量所給予之個別si-2p波形而確定。本案之 發明人以一 XPS設備確認該Si-CH3鍵結的比例’該 ”Axis-Hsi" XPS 設備係來自 Kratos Analytical Limited。 只要構成該用於形成該絕緣薄膜之組成物的矽化合物 5 含有30-90% Si-CH3鍵結，該矽化合物之成份比例並不用嚴 格地限制。如此矽化合物可為具有R1及R2部份之聚碳矽 烷化合物之化合物，該聚破矽烷係以以下通式表示：
(其中R1及R2可為彼此相同的或彼此相異的’且分別 10 代表為一氫原子、一經取代或一未經取代的烷基、烯基、 環烷基或芳香基）。 該聚碳矽烷以CH3取代以藉此控制Si-CH3鍵結之比例 在上述之範圍内，或是此矽化合物可為具有R1、R2及R3 部份之聚矽氮烷化合物，該聚矽氮烷係以以下通式表示：
15 (其中R\r2及R3可為彼此相同的或彼此相異的’且分別 代表為一氧原子、一經取代或一未經取代的炫基、歸基、 環烷基或芳香基）。 該聚矽氮烷以CH3取代以藉此控制Si-CH3鍵結之比例 2〇 在上述之範圍内。 該Si-CH3鍵結的比例不少於30%，因為當該比例少於 17 1311784 30%時’在之後將敘述之步驟將進行的u u化中該絕緣後 膜40的UV吸收則不足，且其則難於抑制該多孔.= 膜38之介電常數的增加。當該Si_CH3鍵結 、、，巴緣涛 時，相反地在uv @化以加強該多孔性料=之多於：。 二V吸收則太高，且該多孔性絕緣薄膜不能具二 度的目標值。 力蹲暝強 該絕緣薄膜40係如下所示般形成。首先^ 10 該絕緣薄膜40之組祕液體係藉由如旋轉 _以形成 該絕緣薄膜36而形成-由㈣形成該絕緣薄=方法施用至 成之經施與之薄膜。接著，進行妖 / 、之組成物構 之薄膜半咖形成該絕緣薄膜Γ㈣以使該施用 接著，使UV韓射照射至該層間絕緣薄腺 絕緣薄膜40,俾使該層間絕緣薄膜第，穿過該 UV固化可在真空中或在 b(幻c圖）。該 15 空:進行则化。《㈣行較佳地是在真 如鼠、氬或其它之惰性氣體用以調 可導入種
輕射照射中，較佳係在加熱至5/_4；；。=壓力。在UV 這是因為會加速該多孔性層間絕㈣/時施用UV輻射。 20 該膜之強度以及可增加該模芦邑：的固化，可增加 薄膜叫之雜。軸程序之溫度可^緣/膜(該終止層 中改變。 又』马固又的或在多數步驟 在UV固化中，因為該由含 化合物所氣之__ 4QSi碼鍵結之石夕 上，部份具有可消除CH3基團/、由該層間絕緣薄膜38之 土團之波長較圍的UV輻射係被 18 1311784 該絕緣薄膜40吸收俾只允許必要於使餘留於該層 胳Ί Ο丄 9 0緣 寻 5 10 15 、<sllano1基脫水及縮合tuv輻射達至該層間絶緣 薄膜31因此，CH3基團之消除抑制了介電常數的增加、， 然而在増加了該層間絕緣薄膜之膜強度的同時。 uv固化消除在該絕緣薄膜4〇巾之叫基圏結果使p 該絕緣薄膜40成為高度密錢。因此，該絕緣薄膜奶二 作用為钱刻終止層薄膜。在uv固化之後該絕緣薄膜仙可中 之s卜c Η 3鍵結比例經測量，而所有之樣品具有不超過1 〇。 之數值。 "" ^ 接著’ 一具有_開口 44之光阻薄膜42係藉 法成形在魏緣_4G之上，_口44輕露—用於^ 成該第一層連接之區域。 ；/ 接著’藉由使用CF4氣體或CHF3氣體之乾餘刻法，兮 絶緣缚膜40、該層間絕緣薄膜38及該絕緣薄膜36係: =薄膜42作為光罩及以該終止層薄膜以作為終止層而依 被钱刻，為了形成一用於將該連接Μ包埋於該絕緣薄膜 4〇、該層間絕緣薄膜38及該絕緣薄膜36之中的連接溝槽 (第圖）4接觸插塞35之上表面係被曝露在該連接 溝槽46之中。 下步，藉由如灰化而移除該光阻薄臈42。 、下步如1〇-nm厚之氮化鈕薄膜係藉由如濺鍍法 被/儿積在騎體表面之上，以形成由該氮化輯構成之障 蔽金屬48°雜蔽金屬48係用於肋銅由之後步驟將形成 之一銅連接而擴散入該絕緣薄膜。 19 下-步，-如10-nm厚之銅薄膜係藉 在該障蔽金屬48之上，以形成由該 ：决被沉 溥棋(未顯示）。 ㈣㈣成之種晶 下一步’藉由使用該種晶薄膜作為晶 沉稽—細法Μ 里< 電鍍方法， 積銅薄膜以形成一為_nm-厚之銅薄膜5 去 括該種晶層之厚度。 、邊厚度包 下一步，在該絕緣薄膜4〇上之該銅薄 金屬48传囍由ΓΜΡ七土、+ 、 及自亥障蔽 鋼薄膜si 除以形成該障蔽金屬奶及該 10 之被包埋在該連接溝槽#中的連㈣。形成今 1之過程係稱為單鑲嵌方法(singiedamascene method) 〇 =，該如3Gnm_厚之碳切氫化氧化薄膜係藉由如 化㈣ ㈣在職㈣碳切氫化氧 15 相所構成之絕緣薄膜（第犯圖）。該絕緣薄膜52作用 ^ ，防自該銅連接而來的水分擴散及銅擴散的障蔽 溥膜。 下—步，形成該多紐相絕緣薄膜 54在該絕緣薄膜 20 之上。該多孔性層間絕緣薄膜54係藉由如同上述形成該 層間絕緣薄膜38之方法所形成。該__膜54之薄 膜厚度係如18〇nm。 下—步，在該層間絕緣薄膜54之上，形成由含有 购W3鍵結之石夕化合物構成的絕緣薄膜％ (第5a 圖）。該絕緣薄膜56係利用和上述形成該絕緣薄膜40相同 之方法形成。祕緣薄膜56之薄輯度係如30 nm。 20 1311784 下一步，使UV輻射照射至該層間絕緣薄膜54，穿過 該絕緣薄膜56，俾使該層間絕緣薄膜54固化。該UV固化 係為了增加該多孔性層間絕緣薄膜54的薄膜強度且增加該 絕緣薄膜56的薄膜密度，且係以上述用以形成該層間絕緣 5 薄膜38之UV固化相同的方式所製成。 接著，該多孔性層間絕緣薄膜58係成形在該絕緣薄膜 56上。該多孔性層間絕緣薄膜58係藉由如同上述形成該層 間絕緣薄膜38之方法所形成。該層間絕緣薄膜58之薄膜 厚度係如160 nm。 10 接著，在該層間絕緣薄膜58上形成一由含有30-90%
Si-CH3鍵結之矽化合物構成的絕緣薄膜60 (第5B圖）。該 絕緣薄膜60係藉由如同上述形成該絕緣薄膜40之方法所 形成。該絕緣薄膜60之薄膜厚度係如30 nm。 下一步，使UV輻射照射至該層間絕緣薄膜58，穿過 15 該絕緣薄膜60，俾使該層間絕緣薄膜58固化。該UV固化 係為了增加該多孔性層間絕緣薄膜58的薄膜強度且增加該 絕緣薄膜60的薄膜密度。該UV固化係以上述用以UV固 化該層間絕緣薄膜38相同的方式所製成。 接著，具有一開口 64之光阻薄膜62係藉由光蝕刻法 20 成形在該絕緣薄膜60之上，該開口 64係曝露一用於下接 將要形成該連接52之通孔(via hole)之區域。 接著，藉由使用如CF4氣體或CHF3氣體之乾蝕刻法， 且以該光阻薄膜62作為罩膜，該絕緣薄膜60、該層間絕緣 薄膜58、該絕緣薄膜56、該層間絕緣薄膜54及該絕緣薄 21 1311784 膜52係依序被钮刻以形成下接至該絕緣薄膜6〇、該層間絕 ' 緣薄臈58、該絕緣薄膜56、該層間絕緣薄膜54及該絕緣 ' _ 52之該通孔66 (第6圖）。該各別絕緣薄膜可藉由用於 蝕刻之蝕刻氣體的組成物比例以及壓力而依序被蝕刻。 5 下一步，藉由如灰化之步驟將該光阻薄膜62移除。 下-步’作為光罩及以該終止層薄膜28作為終止層 而，為了形成-用於將該連接52包埋於該絕緣薄膜4〇、該 • I間絕緣薄膜38及該絕緣薄膜36之中的連接溝槽46 (第 4A圖）。該接觸插塞35之上表面係被曝露在該連接 10 之中。 下一步，藉由如灰化而移除該光阻薄膜42。 接下來，在該具有通孔66形成於其中的絕緣薄膜60 上，藉由光钱刻法形成-具有開口 70的光阻薄_68’該開 口係曝露用於該第二層之連接77b的區域。 15
20 接下來，藉由使用如CF4氣體或卿氣體之乾蚀刻 ㈣Ϊ以該光阻薄膜68作為罩膜，該絕緣薄膜6G、該層間 伽/膜58及魏緣_56係依序被形成該連接 緩^用於將該連接爪包埋於該絕緣薄義、該層間絕 58及該絕緣薄膜56中（第7圖）。該連接溝槽72 係連接至該通孔66。 ,，糟由如灰化而移除該光阻 付狀D5 =來’-如10儒厚之遞薄膜係藉由如賤鑛法沉 、以正體表面上以形成由蘭薄膜所構成之障蔽金屬 74°該障蔽金屬74係、用於預防銅由之後步驟將形成之一銅 22 1311784 連接而擴散入該絕緣薄膜。 • …接下來’在該障蔽金屬74上，一如10,厚之銅薄膜 '係藉由如賤鍍法沉積以形成一由該銅薄膜所構成之種晶薄 膜（未顯示）。 5 接下來，藉由使用該種晶薄膜作為晶種之電梦方φ, 沉積一銅薄膜以形成一為如1400nm_厚之銅薄膜7又6，該厚 度包括該種晶層之厚度。 接著，在該絕緣薄膜60上之該銅薄膜7〇及該障蔽金 屬74係藉由CMP方法被拋光去除以和該接觸插塞π及 1〇該連接77b立即形成一整體，其中該接觸插塞77&係包埋 在該通孔66中且由該障蔽金屬74及該銅薄膜冗所構成； 該連接77b係被包埋在該連接溝槽72中且由該障蔽金屬74 及該銅薄膜76所構成。因此而使該接觸插塞77a及該連接 77b立即相互形成一整體之方法稱為雙鑲嵌方法(d〇uble 15 damascene method)。 接著，一如30mn-厚之碳化矽氫化氧化薄膜係藉由如 CVD方法而被沉積在整個表面上以形成由該碳化矽氫化氧 化薄膜所構成之絕緣薄膜78 (第8圖）。該絕緣薄膜78作用 為一用於預防自s亥銅連接而來的水分擴散及銅擴散的障蔽 20 薄膜。 接著，上述之步驟係適於依所需而重覆以形成該第三 層的連接(未顯示）專荨，而依據本實施例之半導體裝置遂完 成。 如上述’依據本實施例’在該多孔性絕緣薄膜上，由 23 1311784 含有30-90%Si-CH3鍵結之矽，人 匕合物形成之絕緣薄膜，以及 UV輕射係穿過該絕緣薄膜照射_多孔性膜 化該多孔性絕緣薄膜，藉此，复士 ^ u /、有一排除甲基之波長的uv 輻射可充份地被吸收，且該多別 ， 夕孔性絕緣薄膜之強度可優先 地被該UV固化所加強。結果， 不兩增加該多孔性絕緣薄 膜的介電常數’即可增加該薄膜密度。也可增加黏附至下 的薄膜。在UV補的照射中，在上層絕緣薄膜中的CH3 基被清除，而㈣賴密度增加，藉此，該薄膜強度增加， 而《亥上層絕緣薄膜可使用為該餘刻終止層薄膜。因此，可 10 製出一具較高可信度及高速度的電路板基材。 本發明並不被侷限於上述之實施例而可涵蓋其它不同 的變化。 本發明並不被侷限於依據上述實施例所製之半導體裝 置的結構及用以製造該半導體裝置之方法，且本發明係廣 15泛地適用於包括多孔性絕緣薄膜之半導體裝置的製造。形 成該半導體裝置之該各層之薄膜厚度及材料可適時地更 改。 [範例] 用以形成該多孔性氧化矽所構成之絕緣薄膜的組成物 20係藉由旋轉塗覆方法施用於一基材上，而形成一經施用之 薄膜。該施用條件舉例為：3000 η3Πΐ以及30秒。接著，經 由軟烘烤而固化該經實用之薄膜，同時熱分解該包含在該 用於形成該絕緣薄膜之組成物中的可熱分解化合物以形成 孔洞。 24 1311784 因此，形成該由多孔性氧化矽所構成之多孔性絕緣薄 膜。由此而形成之多孔性絕緣薄膜的交聯程度係藉由紅外 線光譜測量。該交聯程度係在10-90%之間。該多孔性絕緣 薄膜中之Si-CH3鍵結之比例係藉由XPS測量而得，且該 5 Si-CH3鍵結比例係30-90%。 接著，在由此而形成之多孔性絕緣薄膜上，藉由旋轉 塗覆方法形成一由含有所指定比例之Si-CH3鍵結之矽化 合物所構成的絕緣薄膜。該Si-CH3鍵結之比例係被改變以 準備下述之11種樣品。該Si-CH3鍵結之比例係藉由一來 10 自 Kratos Analytical Limited 之"Axis-Hsi" XPS 設備所確認。 [範例1 ]該絕緣薄膜係以始於30 %之Si-CH3鍵結比例 所形成。 [範例2]該絕緣薄膜係以始於40 %之Si-CH3鍵結比例 所形成。 15 [範例3]該絕緣薄膜係以始於50 %之Si-CH3鍵結比例 所形成。 [範例4]該絕緣薄膜係以始於60 %之Si-CH3鍵結比例 所形成。 [範例5]該絕緣薄膜係以始於70 %之Si-CH3鍵結比例 20 所形成。 [範例6]該絕緣薄膜係以始於80 %之Si-CH3鍵結比例 所形成。 [範例7]該絕緣薄膜係以始於90 %之Si-CH3鍵結比例 所形成。 25 1311784 [控制組1]該絕緣薄膜係以始於Ο %之Si-CH3鍵結比 例所形成。 [控制組2]該絕緣薄膜係以始於10 %之Si-CH3鍵結比 例所形成。 5 [控制組3]該絕緣薄膜係以始於20 %之Si-CH3鍵結比 例所形成。 [控制組4]該絕緣薄膜係以始於93 %之Si-CH3鍵結比 例所形成。
接著，UV輻射係穿過該絕緣薄膜照射該多孔性絕緣薄 10 膜以UV固化該多孔性絕緣薄膜，而要被測量之樣品即準 備完成。 對於由此而製備之樣品，係測量其多孔性絕緣薄膜之 介電常數、多孔性絕緣薄膜之強度以及絕緣薄膜相對於該 多孔性絕緣薄膜之蝕刻選擇性。 15 藉由依據上述實施例之製備方法，係形成該等連接以 及該等傳導插塞以電性串列連接1,〇〇〇,〇〇〇接觸插塞，且進 行該電連接之屈強測試。測量該等連接之間的實際介電常 數。 該實際介電常數係一由該多孔性絕緣薄膜以及其它在 20 該連接附近出現之絕緣薄膜所測得之介電常數。在此實例 中，該實際介電常數係由該具相對較低介電常數之多孔性 絕緣薄膜以及其它在該連接附近之具相對較高介電常數之 絕緣薄膜所測得，且該實際介電常數之數值係比該多孔性 絕緣薄膜之介電常數為大。 26 1311784 上述11種樣品之測試結果係總結在第1表及第2表中。 第1表
Si-CH3 鍵結比例 [%] 固體薄膜測試 介電常數 強度 [GPa] 相對於多孔 性絕緣薄膜 之蝕刻選擇 性 範例1 30 2.25 15.2 1.50 範例2 40 2.23 14.7 1.52 範例3 50 2.30 15.1 1.53 範例4 60 2.26 15.5 1.53 範例5 70 2.31 14.7 1.60 範例6 80 2.27 15.0 1.70 範例7 90 2.22 15.0 1.82 控制組1 0 3.00 18.2 1.22 控制組2 10 2.90 18.0 1.38 控制組3 20 2.90 17.5 1.43 控制組4 93 2.27 10.0 1.88 5 第2表
Si-CH3 鍵結比例 [%] 連接測試 實際介電常 數 屈強 Γ%1 範例1 30 2.6 100 範例2 40 2.7 98.7 範例3 50 2.6 94.7 範例4 60 2.6 96.1 範例5 70 2.6 96.1 27 1311784 範例6 80 2.7 94.7 範例7 90 2.6 94.7 控制組1 0 3.2 51.1 控制組2 10 3.2 57.6 控制組3 20 3.1 57.6 控制組4 93 2.6 71.1 如第1表所示，該絕緣薄膜之Si-CH3鍵結成份比例係 設定在不少於30%，包括30%，藉此該多孔性絕緣薄膜之 介電常數減少。這是因為該上絕緣薄膜之Si-CH3鍵結成份 5 比例係設定在不少於30%，藉此在UV固化中，具有一排 除甲基之波長的UV輻射係充份地被上層之絕緣薄膜所吸 收，而只有必需於進行水解或縮合剩餘在該多孔性絕緣薄 膜中之矽烷醇的UV輻射可達到該多孔性絕緣薄膜。 另一方面，當該被去除之甲基比例減少時，該膜強度 10 係些微地減少。然而，Si-CH3鍵結成份比例在30-90%之範 圍中，該減少係少量的。藉此該多孔性絕緣薄膜被該UV固 化優先高度強化，且該多孔性絕緣薄膜可具有增加之薄膜 密度而不使該介電常數增加。 以不帶有含有30-90% Si-CH3鍵結之絕緣薄膜之多孔性 15 絕緣薄膜的薄膜強度為10.0 Gpa的基礎，改善該薄膜強度效果 也可在30-90% Si-CH3鍵結成份比例的範圍中發現。 當該絕絕緣薄膜之Si-CH3鍵結的比例增加時，對於該多 孔性絕緣薄膜之蝕刻選擇性則增加。具有Si-CH3鍵結比例不 少於30%時，對於該多孔性絕緣薄膜之蝕刻選擇性則不會少 28 1311784 於1.5，則可實現其實用價值。 如弟2表所不’以該電接觸之屈強的結果為基礎，具有 Si-CH3鍵結比例為30-90%之樣品可具有94.7-100%之高屈 強，然而具有Si-CH3鍵結比例少於30%或多於90%之樣品則 5 具有低至51.1-71.1%之屈強。 該連接之電阻則在置於200T、3000小時後測量。確 定的是，範例1至7之樣品的電阻值沒有增加，但是，控制 組1至4之樣品的電阻值則確定為有增加。 10 【圖式簡單說明】 第1圖係依據本發明之一實施例之半導體裝置的橫切 面輸廓圖，其係顯示該半導體裝置之結構。 第 2A-2C、3A-3C、4A-4B、5A-5B、6、7及8圖係依據 本發明實施例之半導體裝置以用於製造該半導體裝置之方 15 法步驟的橫切面圖。
【主要元件符號說明】 10…半導體基材 12…裝置隔離薄膜 14…裝置區域 16...閘極絕緣薄膜 18…閘極電極 22…源極Λ及區域 24…MOS電晶體 26…層間絕緣薄膜 28…終止層薄膜 30…接觸孔 32…障蔽金屬 34…鶴薄膜 29 1311784 35…接觸插塞 36…絕緣薄膜 38…層間絕緣薄膜 40…絕緣薄膜 42…光阻薄膜 44…開口 46…連接溝槽 48…障蔽金屬 50…Cu薄膜 51…連接 52…絕緣薄膜 54···層間絕緣薄膜 56…絕緣薄膜 58…層間絕緣薄膜 60…絕緣薄膜 62…光阻薄膜 64…開口 66…通孔 68…光阻薄膜 70…開口 72…連接溝槽 74…障蔽金屬 76…銅薄膜 77a…接觸插塞 77b"·連接 78…絕緣薄膜 88..·通孔 30

Claims (1)

1311784- 第095122095號專利申請案申請專利範圍修正本 修正曰期：98年2月气日 十、申請專利範圍：
1、 一種用於形成一絕緣薄膜之組成物，其包含： 一含有30-90% Si-CH3鍵結的矽化合物；以及 一用於溶解該矽化合物之有機溶劑，其中 該矽化合物可為具有R1、R2及R3部份之聚矽氮烷化 合物，該聚矽氮烷係以下通式表示：
其中R1、R2及R3可為彼此相同的或彼此相異的，且 分別代表為一氫原子、一經取代或一未經取代的烷基、浠 基、環烷基或芳香基； 該聚矽氮烷以CH3取代以藉此控制Si-CH3鍵結之含量比 例在上述之範圍内。 2、 一種用於製造一半導體裝置之方法，該方法包含以下 步驟： 在一基材之上形成一為多孔性材料之第一絕緣薄膜； 在該第一絕緣薄膜之上形成一第二絕緣薄膜，該第二絕 緣薄膜包含一含有30-90% Si-CH3鍵結的矽化合物；以及 以U V輻射照射該具有該第二絕緣薄膜成形於該第一絕 緣薄膜上者以固化該第一絕緣薄膜。 3、 如申請專利範圍第2項之用於製造一半導體裝置之方 法，其中 31 1311784 在固化該第一絕緣薄膜之步驟中’在該第 之曱基係、被該uv_射照射而去除以增加該 之薄膜密度。 Λ 二絕緣薄膜中 第二絕緣薄膜
10 15
4、 如申請專利範圍第2項之用於製造_半導體裝置之方 法，其中 在形成該第-絕緣薄膜之步驟中，係形成—含有3·⑽ S1-CH3鍵結於其中之第一絕緣薄膜。 5、 如申請專利範圍第2項之用於製造—半導體裝置之方 法，其中 在固化該第-絕緣薄膜之步驛中，係在加熱至外梢 °c時進行UV輻射照射。 6、 如申請專利範圍第2項之用於製造—半導體裝置之方 法，其中 該形成第-絕緣薄膜之步驟包括施用一用於形成該第 -絕緣薄膜之組成物以形成_經施用之薄膜的步驟，以及 藉由熱程序而半固化該經施用之薄膜的步驟。 7、 如申請專利範圍第6項之用於製造一半導體裝置之方 法，其中 ' 在半固化該經施用之薄膜的步驟中，用於該熱程序之條 件係經設定俾使在該薄財之交聯程度為1G_9G%。 ^ 8、如申請專利範圍第2項之用於製造一半導體裝置之方 法，其中 該形成第二絕緣薄膜之步驟包括施用一用於形成該第 —絕緣薄膜之組成物以形成一經施用之薄膜的步驟，以及 32 13 Π 784
藉由熱程序而半固化該經施用之薄膜的步驟。 9、 如申請專利範圍第8項之用於製造一半導體農置之方 法，其中 在半固化該經施用之薄膜的步驟中，用於該熱程序之條 件係經設定俾使在該薄膜中之交聯程度為10_90〇/〇。 10、 如申請專利範圍第2項之用於製造一半導體裝置之方 法，其中 係使用一具有R1及R2鄯份之聚碳矽烷化合物作為該 矽化合物，該聚碳矽烷係以卞通式表示·
其中R1及R2可為彼此相同的或彼此相異的’且分別 代表為一氫原子、一經取代或一未經取代的烷基、烯基、 ί哀烧基或芳香基； 該聚碳矽烷以CH3取代以藉此控制Si-CHs鍵結之含量比 例在上述之範圍内。 11、如申請專利範圍第2項之用於製造一半導體裂置之方 法，其中 係使用一具有R1、R2及R3部份之聚矽氮烷化合物作 為矽化合物，該聚矽氮烷係以下通式表示： 33 1311784
其中R1、R2及R3可為彼此相同的或彼此相異的，且 分別代表為一氫原子、一經取代或一未經取代的烷基、烯 基、環烷基或芳香基； 5 該聚矽氮烷以CH3取代以藉此控制Si-CH3鍵結之含量比 例在上述之範圍内。 12、如申請專利範圍第2項之用於製造一半導體裝置之方 法，其中 在形成該第一絕緣薄膜之步驟中，該第一絕緣薄膜係由 10 多孔性氧化矽所構成。 34 1311784 多孔性氧化石夕所構成。
TW095122095A 2006-03-30 2006-06-20 Composition for forming insulating film and method for fabricating semiconductor device TWI311784B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006093438A JP2007273494A (ja) 2006-03-30 2006-03-30 絶縁膜形成用組成物及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200737348A TW200737348A (en) 2007-10-01
TWI311784B true TWI311784B (en) 2009-07-01

Family

ID=38460372

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095122095A TWI311784B (en) 2006-03-30 2006-06-20 Composition for forming insulating film and method for fabricating semiconductor device

Country Status (6)

Country Link
US (2) US7476970B2 (zh)
JP (1) JP2007273494A (zh)
KR (1) KR100785727B1 (zh)
CN (1) CN101045820B (zh)
DE (1) DE102006029335A1 (zh)
TW (1) TWI311784B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP2011082308A (ja) * 2009-10-06 2011-04-21 Panasonic Corp 半導体装置の製造方法
JP2012004401A (ja) 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2013170124A1 (en) 2012-05-10 2013-11-14 Burning Bush Group High performance silicon based thermal coating compositions
EP2869977B1 (en) 2012-07-03 2020-04-22 Burning Bush Group, LLC High performance silicon based coating compositions
US8748317B2 (en) * 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
CN104078415A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN104658967B (zh) * 2013-11-21 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP6668288B2 (ja) * 2017-04-04 2020-03-18 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 膜形成組成物
CN115926508B (zh) * 2022-12-12 2023-09-19 浙江双金粉末涂料有限公司 一种降低热量传递且成膜致密的粉末涂料及成膜方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3418458B2 (ja) * 1993-08-31 2003-06-23 富士通株式会社 半導体装置の製造方法
JP3318408B2 (ja) * 1993-10-06 2002-08-26 東レ・ダウコーニング・シリコーン株式会社 粉状シリコーン硬化物およびその製造方法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5789325A (en) * 1996-04-29 1998-08-04 Dow Corning Corporation Coating electronic substrates with silica derived from polycarbosilane
JP3529953B2 (ja) * 1996-09-03 2004-05-24 株式会社東芝 絶縁膜パターンの形成方法および感光性組成物
JP3489946B2 (ja) * 1996-11-08 2004-01-26 富士通株式会社 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH1154498A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd 低誘電率絶縁膜とその形成方法、及びそれを用いた半導体装置
JP3729226B2 (ja) * 1997-09-17 2005-12-21 富士通株式会社 半導体集積回路装置及びその製造方法
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
JP2000277511A (ja) 1999-03-26 2000-10-06 Fujitsu Ltd 絶縁膜の形成材料及び半導体装置の製造方法
JP3483500B2 (ja) 1999-05-28 2004-01-06 富士通株式会社 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP4408994B2 (ja) * 1999-07-13 2010-02-03 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
JP4839505B2 (ja) 2000-10-16 2011-12-21 日立化成工業株式会社 接着フィルム、その製造法及び接着フィルム付き半導体装置
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
JP2003273100A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP4471564B2 (ja) * 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP4311947B2 (ja) 2003-02-17 2009-08-12 東京エレクトロン株式会社 半導体装置
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP4737361B2 (ja) * 2003-12-19 2011-07-27 Ｊｓｒ株式会社 絶縁膜およびその形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
WO2005122195A2 (en) * 2004-06-04 2005-12-22 International Business Machines Corporation Fabrication of interconnect structures
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法

Also Published As

Publication number Publication date
US7985700B2 (en) 2011-07-26
US20070232058A1 (en) 2007-10-04
KR100785727B1 (ko) 2007-12-18
TW200737348A (en) 2007-10-01
CN101045820A (zh) 2007-10-03
CN101045820B (zh) 2010-10-13
US7476970B2 (en) 2009-01-13
KR20070098401A (ko) 2007-10-05
DE102006029335A1 (de) 2007-10-04
JP2007273494A (ja) 2007-10-18
US20090163039A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
TWI311784B (en) Composition for forming insulating film and method for fabricating semiconductor device
US6080526A (en) Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
TWI339417B (en) Method of improving interlayer adhesion
JP4667165B2 (ja) 半導体装置の製造方法
TW584916B (en) Method of manufacturing semiconductor device having multilevel wiring
TWI362702B (en) Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device
TWI310224B (en) Low-k dielectric layer formed from aluminosilicate precursors
JP2005522053A (ja) デュアルダマシン配線をパターン形成する三層マスキングアーキテクチャ
JP2002284998A (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
CN1838382A (zh) 制造半导体器件的方法
TWI305029B (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JP2010278121A (ja) 半導体装置およびその製造方法
JP4408816B2 (ja) 半導体装置の製造方法
JP2003273100A (ja) 半導体装置及びその製造方法
CN102047411B (zh) 半导体装置及其制造方法
JP5304033B2 (ja) 半導体装置の製造方法
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
JP4459096B2 (ja) 半導体装置の製造方法
CN1194393C (zh) 半导体器件制造工艺
TW409283B (en) Integration of LOW-K polymers into interlevel dielectrics using controlled electron-beam radiation
JP4269696B2 (ja) 絶縁膜形成方法とそれを用いた半導体装置
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees