JP4311947B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4311947B2 JP4311947B2 JP2003038791A JP2003038791A JP4311947B2 JP 4311947 B2 JP4311947 B2 JP 4311947B2 JP 2003038791 A JP2003038791 A JP 2003038791A JP 2003038791 A JP2003038791 A JP 2003038791A JP 4311947 B2 JP4311947 B2 JP 4311947B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- interlayer insulating
- hard mask
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
本発明は、積層された絶縁膜を備える半導体装置に関する。
【0002】
【従来の技術】
近年、半導体装置の高集積化や高速化の要求に応じるため、配線構造は微細化及び多層化の方向に進んでいる。上記要求を実現するための1つの手段として、層間絶縁膜として、比誘電率の低い絶縁膜を用いる技術が提案されている。
【0003】
低誘電率絶縁膜は、比誘電率がシリコン酸化膜のそれよりも低い膜をいい、無機または有機シロキサン系膜、有機膜等が開発されている。層間絶縁膜に、このような低誘電率絶縁膜を用いることにより、配線間容量が低減され、信号遅延の向上が可能となる。
【0004】
また、高速化を実現するため、抵抗率が低く、かつ、エレクトロマイグレーション耐性に優れた銅を、配線材料として用いる手法が開発されている。銅はドライエッチングが困難であるため、その配線構造は、ダマシン法と呼ばれる技術によって形成される。
【0005】
以下、ダマシン法について、図8(a)〜(f)を参照して説明する。まず、基板又は下層配線層上に、低誘電率絶縁膜等から構成される層間絶縁膜100と、セラミック等から構成されるハードマスク101と、を順に形成する(図8(a))。次いで、ハードマスク101上に、フォトリソグラフィ法等を用いて、レジストマスク102を形成する(図8(b))。次いで、レジストマスク102を用いたドライエッチングにより、ハードマスク101に開口101aを形成する(図8(c))。エッチングの後、レジストマスク102は、アッシングして除去する。
【0006】
続いて、ハードマスク101をマスクとして異方性エッチングを行い、層間絶縁膜100に、開口101aにつながるホール100aを形成する(図8(d))。次いで、表面全体にチタン/窒素層等のバリアメタル層103をスパッタリングによって形成した後、その上に銅等の配線金属104をメッキ等によって形成する(図8(e))。
【0007】
最後に、化学的機械的研磨(Chemical Mechanical Polishing:CMP)により、ハードマスク101が露出するまで表面を研磨する。これにより、不用なバリアメタル膜103及び配線金属104が除去されるとともに、表面が平坦化される(図8(f))。以上のような工程によって、1層の配線層が形成され、この工程を繰り返すことにより、多層の配線層を形成することができる。
【0008】
【発明が解決しようとする課題】
上記ダマシン法においては、層間絶縁膜上にハードマスクを設け、ハードマスクをマスクとして層間絶縁膜をエッチングする。低誘電率絶縁膜、特に、有機系膜は、レジスト(有機樹脂)に類似する組成を有し、層間絶縁膜上に直接レジストを設けてエッチングした場合には、エッチング選択比が十分に確保されない場合があるからである。
【0009】
ハードマスクには、層間絶縁膜に対する十分なエッチング選択比を有することの他、層間絶縁膜と高い密着性(接着性)を有すること、が求められる。上記ダマシン法は、ハードマスクの表面までCMPを行う工程を含み、密着性が低いとCMP工程で剥離等が発生する場合がある。
【0010】
ハードマスクと層間絶縁膜との密着性は、基本的には、用いる材料同士の性質(表面極性、収縮率等)の違いに依存する。例えば、層間絶縁膜を、低誘電率絶縁膜の1つであるMSQ(methyl silsesquioxane;SiO3/2(CH3)n)から構成し、ハードマスクをシリコンカーバイド(SiC)から構成した場合には、両層の特性(極性等)が異なるため、高い密着性が得られにくい。
【0011】
このことは、さらなる低誘電率化のために多孔質化された層間絶縁膜を用いる場合に、より顕著となる。多孔質化により、層間絶縁膜の表面に、微小な凹凸が発生するためである。
【0012】
ハードマスクと層間絶縁膜との密着性を向上させる方法として、層間絶縁膜の形成の後、紫外線およびオゾンを曝露してその表面を改質した後、ハードマスクを形成する手法が考えられている(下記特許文献1参照)。この手法によれば、層間絶縁膜(MSQ膜)の表面近傍の酸素(O)の割合が増加し、表面エネルギーが増大するため、両層の密着性の向上が図れる。
【0013】
【特許文献1】
特開2002−370059号公報
【0014】
しかし、上記手法は、層間絶縁膜を改質するものであり、低誘電率性等の本来の膜特性が失われるおそれがある。微細化の進行に従って、層間絶縁膜を薄く形成する場合には、改質の割合が大きくなると考えられる。また、この手法は、工程数を実質的に増大させる。
【0015】
同様の問題は、層間絶縁膜とハードマスクとに限らず、特性の異なる他の絶縁膜を積層する場合にも発生する。
【0016】
上記事情を鑑みて、本発明は、良好な密着性で、互いに特性の異なる積層された絶縁層を備える、信頼性の高い半導体装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体装置は、
プリベーク状態で積層された第1の絶縁層と、
プリベーク状態で前記第1の絶縁層上に設けられた第2の絶縁層と、
前記第1の絶縁層と前記第2の絶縁層とをキュアすることで、前記第1の絶縁層と前記第2の絶縁層との間に設けられた、密着層としての第3の結合層と、を備え、
前記第2の絶縁層は、前記第1の絶縁層と同一の基本骨格を有し、側鎖官能基が異なり、前記第1の絶縁層に対してエッチング選択性を有する有機シロキサン系材料から形成され、
前記第1の絶縁層は層間絶縁膜として機能し、前記第2の絶縁層はハードマスクとして機能することを特徴とする。
【0024】
【発明の実施の形態】
(第1の実施の形態)
本発明の第1の実施の形態にかかる半導体装置およびその製造方法について、以下図面を参照して説明する。
図1に、第1の実施の形態に係る半導体装置11の部分断面構成を示す。半導体装置11は、図示しない能動素子を備えた集積回路を構成し、半導体基板12上に多層の配線層を有する。図1に示す部分は、シリコン基板上の最下層の配線層の構成を示す。
【0025】
半導体基板12は、シリコン半導体基板から構成されている。半導体基板12の表面領域およびその近傍等には、図示しない能動素子等が形成されている。
【0026】
半導体基板12上には、層間絶縁膜13が設けられている。層間絶縁膜13は、いわゆる低誘電率絶縁膜の1種である、多孔質化された有機シロキサン系膜から構成される。有機シロキサン系膜とは、シリコン(Si)、酸素(O)および炭素(C)を主成分として含む膜(以下、SiOC系膜)から構成され、MSQ(methyl silsesquioxane)等が挙げられる。以下に示す例では、層間絶縁膜13を、MSQの塗布膜から構成する場合について説明する。
【0027】
層間絶縁膜13上には、ハードマスク14が設けられている。ハードマスク14は、後述するように、層間絶縁膜13のドライエッチングにおける、いわゆるエッチングストッパとして機能する。ハードマスク14の上には、上層の配線層を構成する層間絶縁膜15が設けられている。上層の層間絶縁膜15は、層間絶縁膜13と同一の材料から構成される。
【0028】
層間絶縁膜13とハードマスク14とには、これらを貫通する、配線溝16が形成されている。配線溝16の内壁には、チタン(Ti)/窒化チタン(TiN)等から構成されるバリアメタル層17が設けられている。また、配線溝16の内部には、銅やアルミニウム等の配線金属18が埋め込まれている。
【0029】
ハードマスク14は、表面層14aと、中間層14bと、から構成される。
【0030】
表面層14aは、ハードマスク14の一面を構成し、その表面において上層の層間絶縁膜15と接する。表面層14aは、シリコンカーバイド(SiC)から構成される。SiCから構成される表面層14aは、SiOC系膜から構成される層間絶縁膜13に対して、十分なエッチング選択性を有し、層間絶縁膜13のエッチングにおけるエッチングストッパ面を構成する。表面層14aの厚さは、エッチングストッパとして十分に機能する厚さに設定される。
【0031】
中間層14bは、ハードマスク14の他面を構成し、その表面において層間絶縁膜13と接する。中間層14bは、シリコンカーバイド中に酸素(O)を含んで構成される、Siと、Cと、Oと、を主成分とするSiOC系膜から構成される。また、中間層14bにおいて、酸素の含有の程度は、その表面から逓減するように構成されている。
【0032】
中間層14bは、表面層14aとの界面付近において酸素を実質的に含まない。後述するように、表面層14aおよび中間層14bは、ハードマスク14として同一のプラズマCVD工程によって形成された実質的に連続した層であり、表面層14aと中間層14bとの境界は明確なものではない。従って、表面層14aと中間層14bとは、例えば、酸素を実質的に含まない領域と、含む領域と、定義することができる。
【0033】
中間層14bはSiOC系膜から構成され、形成方法は異なるものの、層間絶縁膜13と類似する特性(極性、熱収縮性等)を有する。このため、これらの接触界面における歪み等は低減され、両層の良好な密着性は示す。ハードマスク14の全体としての厚さは薄い方が好ましく、中間層14bの厚さは、良好な密着性を実現可能な最低限の厚さに設定される。
【0034】
このように、ハードマスク14がその下面に接着層としての中間層14bを有し、層間絶縁膜13に良好に密着する。これにより、後述するCMP工程における、界面の歪み、ハードマスク14の剥離等は抑制され、信頼性の高い半導体装置11の製造が可能となる。
【0035】
以下、上記構成の半導体装置11の製造方法について、以下、図面を参照して説明する。図2(a)〜(c)、図3(d)〜(f)、および、図4(g)、(h)に、第1の実施の形態に係る半導体装置11の製造方法における製造工程図を示す。
【0036】
まず、その表面等に図示しない素子構造が形成された半導体基板12を用意する。次いで、用意した半導体基板12上に、図2(a)に示すように、MSQから構成される層間絶縁膜13を塗布形成する。MSQ膜は、例えば、溶媒に溶解させたMSQ材料を半導体基板12上にスピン塗布し、次いで、ベーク、キュア等の熱処理を施すことによって形成することができる。
【0037】
続いて、層間絶縁膜13上に、ハードマスク14を形成する。ハードマスク14の形成は、有機シリコン化合物と、酸化剤と、不活性ガスと、を用いたプラズマCVD(chemical vapor deposition)によって行われる。
【0038】
酸化剤としては、酸素(O2)、オゾン(O3)、一酸化二窒素(N2O)、一酸化炭素(CO)、二酸化炭素(CO2)、水(H2O)、又はこれらの組み合わせなどを使用することができる。
不活性ガスは、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)、クリプトン(Kr)等を用いることができる。
【0039】
以下では、有機シリコン化合物としてトリメチルシラン(TMS)を、酸化剤としてN2Oを、不活性ガスとしてArを用いてハードマスク14を形成する場合を例として説明する。
プラズマCVDによるハードマスク14の形成工程における、原料ガスの供給のレシピを、図5に示す。
【0040】
図5に示すように、CVD工程の初期においては、TMSとN2OとArとが供給される。ここで、例えば、処理ガスの流量は、TMS/N2O/Ar=100/5/100とされる。また、プロセス圧力は500Pa程度、RFパワーは200乃至400W程度とされる。
【0041】
TMSとN2Oとを出発原料とするCVDにより、図2(b)に示すように、層間絶縁膜13上には、有機シロキサン系膜(SiOC系膜)が堆積されていく。この有機シロキサン系膜は、ハードマスク14の中間層14bを構成する。
【0042】
このCVD工程において、図5に示すように、有機シリコン化合物(TMS)の流量はほぼ一定に保たれる一方、酸化剤(N2O)の流量は、所定期間かけて逓減されるように供給され、最終的に供給は停止される。また、Arガスは、N2Oの減少分を補償し、所定のプロセス圧が保持されるように供給される。
【0043】
このように、酸化剤の供給量を逓減させることにより、堆積膜にはその厚さ方向に酸素(O)含有量に関するグラデーション(濃度勾配)が形成される。すなわち、ハードマスク14の下面(層間絶縁膜13(MSQ膜)との接触界面)から、その上方に向かうにつれて、SiOC系膜におけるOの含有量は、次第に減少する。このような、酸化剤を含むプロセスガスを用いるCVDを所定期間行うことにより、所定厚さの中間層14b(SiOC系膜)が形成される。
【0044】
さらに、酸化剤の供給が停止された後には、TMSとArとを出発原料とするプラズマCVDが進行する。この、酸化剤を含まないCVDにより、SiOC系膜から構成される中間層14b上には、図2(c)に示すように、連続的にSiC系膜が堆積していく。この、酸化剤を含まないプロセスガスを用いるCVDを所定期間行うことにより、所定厚さの表面層14a(SiC系膜)が形成される。
ここで、プラズマCVDのプロセス条件は、エッチングストッパとしての特性を有するSiC系膜が形成される条件に適宜設定される。
【0045】
上記のように、ハードマスク14を構成する中間層14bと表面層14aとは、同一の工程において酸化剤の供給量を変化させることにより形成される。従って、中間層14bと表面層14aとの間には明確な界面は存在せず、両層はあるいは不均一に、非平面的に融合している。
【0046】
次いで、上記のように形成されたハードマスク14の上にレジスト20を塗布し、これを露光・現像して、図3(d)に示すように、レジスト開口20aを形成する。
続いて、レジスト20をマスクとして、図3(e)に示すように、ハードマスク14にレジスト開口20aに通じる開口21を形成する。レジスト20は、その後、アッシングにより除去する。
次いで、ハードマスク14をマスク(エッチングストッパ)として、図4(f)に示すように、層間絶縁膜13に配線溝16を形成する。
【0047】
その後、配線溝16の内部を含む、半導体基板12の表面上に、スパッタリングによって、Ti/TiNから構成されるバリアメタル層17を形成する。その後、銅のシード層を形成した後、メッキ処理によって、半導体基板12の表面全体に銅等の配線金属18を形成し、これを配線溝16内にも埋め込む(図4(g)参照)。
【0048】
最後に、半導体基板12の表面に、CMP(chemical mechanical polishing)によりハードマスク14が露出するまで研磨し、表面の不要な銅層およびバリアメタル層17を除去するとともに表面を平坦化する。
このとき、ハードマスク14の中間層14bと、層間絶縁膜13と、は、良好に密着しており、CMPの際に、両層の界面における歪みの発生、ハードマスク14の剥離等は防がれる。
【0049】
以上の工程により、半導体基板12上に1層の配線層が形成される。上記と同様の手法を用いる、いわゆるダマシン法を用いることにより、さらに多層の配線層を形成することができる。
【0050】
以上説明したように、本発明の第1の実施の形態では、ハードマスク14は、SiOC系膜から構成される層間絶縁膜13との密着層として機能する、同様にSiOC系膜から構成される中間層14bを備える。
【0051】
例えば、SiOC系膜上に直接、エッチングストッパ膜として有効に機能するSiC膜を形成した場合には、特に、酸素原子の存在により、その極性が異なるなど、良好な密着性が得られない。しかし、上記のようにハードマスク14に、層間絶縁膜13と同様の材質から構成され、類似する特性(極性等)を有する膜を有することにより、層間絶縁膜13に対する密着性を向上させることができる。
特に、層間絶縁膜13は多孔質化されており、その表面は粗面化している場合があり、中間層14bによる密着性の向上は、非常に重要である。
【0052】
層間絶縁膜13の表面に改質処理を施す場合には、層間絶縁膜13の比誘電率等の特性を劣化させるおそれがあるのに対し、ハードマスク14に密着層(中間層14b)を設ける構成によれば、そのようなことは発生する可能性は存在しない。よって、層間絶縁膜13の所望の特性を保持して、信頼性の高い配線層の形成が可能となる。
【0053】
さらに、このような密着層(中間層14b)と、エッチングストッパ層(表面層14a)と、を備えたハードマスク14は、同一のプラズマCVD工程において、酸化剤の供給量を変化させることにより形成される。よって、層間絶縁膜13の表面に改質処理を施す場合のように、実質的な工程数の増大を伴うことなく、効率的に、信頼性の高い配線構造を形成することができる。
【0054】
上記第1の実施の形態では、半導体基板12上に層間絶縁膜13を、いわゆるダマシン法により形成する場合について説明したが、勿論、多層配線層中の配線層を形成するようにしてもよく、また、いわゆるデュアルダマシン法を用いる場合に適用してもよい。
【0055】
上記第1の実施の形態では、層間絶縁膜13は、有機シロキサン系膜、特に、MSQの塗布膜から構成され、ハードマスク14は、基本的にSiC系の堆積膜から構成されるものとした。しかし、膜の形成方法、構成材料等は、上記例に限られない。
【0056】
例えば、層間絶縁膜13は、一般的に低誘電率絶縁膜として用いられる他の塗布膜、特に、酸素を主成分として含む材料から構成されてもよい。適用可能な膜としては、MSQの堆積膜、HSQ(hydrogen silsesquioxane)の塗布膜または堆積膜、SiOF等の堆積膜、PAE(poly aryl ether)等の塗布膜等が挙げられる。勿論、これらの材料を多孔質化したものであってもよい。
【0057】
上記第1の実施の形態において、ハードマスク14は、TMSを出発原料とするCVDによって形成するものとした。しかし、ハードマスク14は、他の構造を有するよう形成されてもよい。
【0058】
例えば、有機シリコン化合物としては、TMSの代わりに、ジメチルシラン((CH3)2−SiH2)、トリメチルシラン((CH3)3−SiH)、テトラメチルシラン((CH3)4−Si)、エチルシラン(CH3−CH2−SiH3)、フェニルシラン(C6H5−SiH3)、ジフェニルシラン((C6H5)2−SiH2)、メチルフェニルシラン(C6H5−SiH2−CH3)、ジシラノメタン(SiH3−CH2−SiH3)、ビス(メチルシラノ)メタン(CH3−SiH2−CH2−SiH2−CH3)、1,2−ジシラノエタン(SiH3−CH2−CH2−SiH3)、1,2−ビス(メチルシラノ)エタン(CH3−SiH2−CH2−CH2−SiH2−CH3)、2,2−ジシラノプロパン(SiH3−C(CH3)2−SiH3)及びこれらのフッ素化誘導体などを使用することができる。
【0059】
ハードマスク14の基本構造は、上に挙げた各種膜に対して、十分なエッチング選択性を有するものが選択され、SiCの代わりに、SiN、SiCN等の通常用いられる膜を適宜選択して用いることができる。
SiN等の他のハードマスク14を形成する場合にも、上記例と同様に、CVD工程において酸化剤の供給量を変化させることにより、例えば、SiONといった密着層を形成することができる。
【0060】
また、側鎖の官能基等に基づく、膜特性(極性等)の違いに応じて、酸化剤の供給量を変化させるようにしてもよい。
【0061】
また、逆に、層間絶縁膜13をBCB(benzo cyclobutene)膜等の酸素を含まない膜から構成し、ハードマスク14をSiOC系膜等の堆積膜から構成する場合にも上記と同様の手法を用いることができる。すなわち、例えば、TMS等の有機シリコン化合物と不活性ガスとを出発原料とするプラズマCVDを所定期間行って、所定厚さのSiC系膜を形成した後、N2O等の酸化剤ガスの供給を開始し、連続的にSiOC系膜を形成する。このようにして、上記例とは逆の、酸素を含まない中間層14bと、酸素を含む表面層14aと、を形成することができる。
【0062】
(第2の実施の形態)
以下、本発明の第2の実施の形態に係る半導体装置11およびその製造方法について、図面を参照して説明する。
図6に、第2の実施の形態に係る半導体装置11の断面構成を示す。なお、理解を容易なものとするため、図1と同一の構成には、同一の符号を付し、説明を省略する。
【0063】
図6に示す構成において、層間絶縁膜13は、第1の実施の形態と同様に、いわゆる低誘電率絶縁材料の塗布膜から構成される。層間絶縁膜13は、有機シロキサン系(SiOC系)材料から構成される。
【0064】
ハードマスク14は、層間絶縁膜13と実質的に同一の基本骨格を有する、有機シロキサン系(SiOC系)材料から構成される。ここで、ハードマスク14を構成する有機シロキサン系膜は、層間絶縁膜13を構成するものとは側鎖官能基等が異なり、層間絶縁膜13に対して十分なエッチング選択性が確保される材料から構成される。
例えば、ハードマスク14を構成する有機シロキサン系膜は、層間絶縁膜13のそれと比較して、相対的に大きな分子サイズを有するものが用いられている。
【0065】
層間絶縁膜13とハードマスク14との間には、2つの層が互いに結合して形成された結合層30が形成されている。結合層30は、後述するように、ともにプリベークされた状態の層間絶縁膜13とハードマスク14とを同時にキュアすることにより、両層が互いに溶け合って、硬化することにより形成される。従って、結合層30は、キュアにより2層が硬化結合した領域であり、その境界は明確なものではない。
【0066】
層間絶縁膜13とハードマスク14とが溶け合って形成される結合層30はこれら2層の密着層として機能する。層間絶縁膜13と、ハードマスク14と、を、個別にキュアして積層した場合、2層間にはその表面の特性(極性、分子間力等)だけが、密着力に寄与する。これに対し、2層を同時にキュアした場合には、互いの界面およびその近傍領域において硬化して、互いに結合される。
【0067】
また、溶融の程度によって、厚さ方向には濃度勾配が形成され、互いに結合や構造歪みが緩やかに変化するので、安定に、かつ、高い密着性で2層は接着される。
【0068】
以下、図7(a)〜(c)を参照して、上記構成の半導体装置11の製造方法について説明する。
【0069】
まず、その表面等に図示しない素子構造が形成された半導体基板12を用意する。次いで、用意した半導体基板12上に、層間絶縁膜13を構成するSiOC系材料の溶液をスピン塗布する。このスピン塗布膜を、100〜200℃程度の温度でのプリベークを1回または複数回行うことにより、図7(a)に示すような、第1のプリベーク層31が形成される。
【0070】
続いて、第1のプリベーク層31の上に、ハードマスク14を構成するSiOC系材料の溶液をスピン塗布する。次いで、100℃〜200℃の温度でのプリベークを1回または複数回行うことにより、図7(b)に示すような第2のプリベーク層32が形成される。
【0071】
続いて、積層された第1および第2のプリベーク層31、32をキュアする。キュアは、400℃程度での熱処理、あるいは、g線、i線等の熱線の照射によって行われる。なお、キュアの前に、例えば、350℃程度の温度でのベークを行ってもよい。キュアにより、層間絶縁膜13と、その上のハードマスク14と、が形成される。
【0072】
このように、2つのプリベーク層31、32を同時にキュアすることにより、2つのプリベーク層31、32は、界面およびその近傍において、互いに溶融し、硬化、結合する。これにより、図7(c)に示すように、層間絶縁膜13と、ハードマスク14と、の間には、結合層30が形成される。
【0073】
結合層30は、層間絶縁膜13とハードマスク14との間の密着性を向上させる膜として機能する。上述したように、結合層30の形成は、層間絶縁膜13を構成する第1のプリベーク層31と、ハードマスク14を構成する第2のプリベーク層32と、を同時にキュアすることによって行われる。従って、結合層30の形成において、工程数は増加することなく、逆に、キュア工程を一回減らすことができる。このように、より効率的な配線層の形成が可能となる。
【0074】
以下、第1の実施の形態で説明したのと同様に、層間絶縁膜13およびハードマスク14に配線溝16を形成し、次いで、銅等の配線金属18を埋め込む。続いて、CMPにより、ハードマスク14が露出するまで表面を研磨し、不要な銅等を除去するとともに表面を平坦化する。こうして、1層の配線層が完成する。このようにして得られた配線層上に多層に配線層を形成することにより、図6に示すような半導体装置11が得られる。
【0075】
以上説明したように、第2の実施の形態では、ともに塗布膜から構成され、プリベーク状態で積層された層間絶縁膜13とハードマスク14とを、同時にキュアする。キュアにより、2層はその界面およびその近傍領域において溶融し、互いに硬化、結合した結合層30が形成される。このように、結合層30が形成されることにより、層間絶縁膜13とハードマスク14とは、良好な密着性を示し、CMP工程における剥離等の発生は低減される。
【0076】
また、上記のように、同時に2層をキュアする方法によれば、工程数の低減が可能であり、スループットの向上が図れる。
【0077】
上記第2の実施の形態では、層間絶縁膜13およびハードマスク14を、それぞれ特性の異なるSiOC系膜から構成するものとした。しかし、各膜を構成する材料は、上記例に限らず、どのような塗布材料を用いてもよい。例えば、BCB膜、PAE膜、CF等を用いることができる。
【0078】
各層における構成材料の選択条件としては、十分なエッチング選択性が得られること、適度な溶融性が得られること、などが挙げられる。溶融性が低い場合には、十分な密着性が得られず、逆に、溶融性が高過ぎる場合には、層間絶縁膜13としての膜特性が劣化することが考えられる。
【0079】
上記第1および第2の実施の形態では、層間絶縁膜13上にハードマスク14を形成する場合について説明した。しかし、本発明は、他の用途、機能を有する絶縁膜の形成にも当然に適用することができる。
【0080】
上記第1および第2の実施の形態では、シリコン半導体基板を用いる場合について説明した。しかし、基板として、Si−Ge等の化合物半導体基板、SOI(silicon on insulator)基板等の他の基板を用いてもよい。
また、本発明は、半導体装置11の製造に限らず、液晶表示装置の製造等にも勿論適用可能である。
【0081】
【発明の効果】
以上説明したように、本発明によれば、良好な密着性で、互いに特性の異なる積層された絶縁層を備える、信頼性の高い半導体装置が提供される。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の断面構成を示す図である。
【図2】図1に示す半導体装置の製造工程を示す図である。
【図3】図1に示す半導体装置の製造工程を示す図である。
【図4】図1に示す半導体装置の製造工程を示す図である。
【図5】酸化剤の供給レシピを示す図である。
【図6】本発明の第2の実施の形態に係る半導体装置の断面構成を示す図である。
【図7】図7に示す半導体装置の製造工程を示す図である。
【図8】従来のダマシン法を用いた半導体装置の製造工程を示す図である。
【符号の説明】
11 半導体装置
12 半導体基板
13 層間絶縁膜
14 ハードマスク
14a 表面層
14b 中間層
30 結合層
31 第1のプリベーク層
32 第2のプリベーク層
Claims (1)
- プリベーク状態で積層された第1の絶縁層と、
プリベーク状態で前記第1の絶縁層上に設けられた第2の絶縁層と、
前記第1の絶縁層と前記第2の絶縁層とをキュアすることで、前記第1の絶縁層と前記第2の絶縁層との間に設けられた、密着層としての第3の結合層と、を備え、
前記第2の絶縁層は、前記第1の絶縁層と同一の基本骨格を有し、側鎖官能基が異なり、前記第1の絶縁層に対してエッチング選択性を有する有機シロキサン系材料から形成され、
前記第1の絶縁層は層間絶縁膜として機能し、前記第2の絶縁層はハードマスクとして機能することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003038791A JP4311947B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003038791A JP4311947B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004247695A JP2004247695A (ja) | 2004-09-02 |
JP4311947B2 true JP4311947B2 (ja) | 2009-08-12 |
Family
ID=33023215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003038791A Expired - Fee Related JP4311947B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4311947B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4676694B2 (ja) * | 2003-12-15 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 積層構造体並びに半導体装置及びその製造方法 |
JP2007273494A (ja) | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 絶縁膜形成用組成物及び半導体装置の製造方法 |
JP5267552B2 (ja) * | 2008-03-24 | 2013-08-21 | 富士通株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
-
2003
- 2003-02-17 JP JP2003038791A patent/JP4311947B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004247695A (ja) | 2004-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI234231B (en) | Reliable low-k interconnect structure with hybrid dielectric | |
US6479391B2 (en) | Method for making a dual damascene interconnect using a multilayer hard mask | |
KR101093915B1 (ko) | 반도체 장치의 제조 방법 | |
KR100670966B1 (ko) | 반도체 장치의 제조 방법 | |
TW544845B (en) | Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics | |
US6737747B2 (en) | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof | |
JP3305251B2 (ja) | 配線構造体の形成方法 | |
US6677680B2 (en) | Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials | |
JP2008502142A (ja) | 相互接続構造の製造方法 | |
JP3615205B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000174123A (ja) | 半導体装置及びその製造方法 | |
TW200401339A (en) | Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof | |
JPH10189716A (ja) | 半導体装置およびその製造方法 | |
US20050158982A1 (en) | Semiconductor device manufacturing method | |
JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2005294525A (ja) | 半導体装置の製造方法 | |
US7300868B2 (en) | Damascene interconnection having porous low k layer with a hard mask reduced in thickness | |
JP5400355B2 (ja) | 半導体装置 | |
US20070222076A1 (en) | Single or dual damascene structure reducing or eliminating the formation of micro-trenches arising from lithographic misalignment | |
JP2009182000A (ja) | 半導体装置およびその製造方法 | |
JP2004055781A (ja) | 半導体装置の製造方法 | |
JP4571880B2 (ja) | 半導体装置の製造方法 | |
US20070232047A1 (en) | Damage recovery method for low K layer in a damascene interconnection | |
JP4311947B2 (ja) | 半導体装置 | |
JP2005223195A (ja) | 層間絶縁膜の形成方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090512 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150522 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |