JP2005294525A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005294525A
JP2005294525A JP2004107340A JP2004107340A JP2005294525A JP 2005294525 A JP2005294525 A JP 2005294525A JP 2004107340 A JP2004107340 A JP 2004107340A JP 2004107340 A JP2004107340 A JP 2004107340A JP 2005294525 A JP2005294525 A JP 2005294525A
Authority
JP
Japan
Prior art keywords
insulating film
film
dielectric constant
backfill
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004107340A
Other languages
English (en)
Inventor
Hideshi Miyajima
秀史 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004107340A priority Critical patent/JP2005294525A/ja
Priority to TW094106676A priority patent/TWI260684B/zh
Priority to US11/072,294 priority patent/US7329601B2/en
Priority to CNB2005100564876A priority patent/CN1311540C/zh
Publication of JP2005294525A publication Critical patent/JP2005294525A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 高い配線信頼性を有し、高速で動作可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に、多孔質構造を有する低誘電率絶縁膜を形成する工程と、
前記低誘電率絶縁膜に凹部を形成する工程と、前記凹部が形成された前記低誘電率絶縁膜の上および前記凹部内に、埋め戻し絶縁膜を配置する工程と、前記凹部内に配置された前記埋め戻し絶縁膜を除去して、前記凹部を再び開口する工程と、前記凹部に導電性材料を埋め込んで導電部を形成する工程とを具備することを特徴とする。
【選択図】 なし

Description

本発明は、半導体装置の製造方法に係り、特に、多層配線構造を有する半導体装置の製造方法に関する。
近年、半導体装置の高速化を図るために、低誘電率膜を層間絶縁膜として用いた埋め込みＣｕ配線が広く用いられている。微細な空孔を有する多孔質絶縁膜は、２．０程度と低い比誘電率が確保できる点で有利であるものの、十分に高い配線信頼性を得ることが困難である。
具体的には、多孔質絶縁膜からなる層間絶縁膜は、凹部を形成する際、あるいはその上に堆積された膜の加工や除去の際にダメージを受けやすい。その結果、比誘電率の増大、配線間耐圧の不良、はがれ、クラック、金属原子の拡散といった問題が発生する。こうした問題を回避するため、多孔質絶縁膜に生じたダメージ層をヘキサメチルジシラザン（ＨＭＤＳ）処理により修復、あるいはフッ化水素等により溶解除去することが提案されている（例えば、特許文献１参照）。
ダメージ層を除去することによって、ヴィアや配線溝といった凹部の寸法は拡大してしまうので、ヴィアや配線溝を所望の寸法で形成することが困難となる。また、ＨＭＤＳ処理によりダメージ層を修復した場合には、ダメージ層における炭素元素の濃度は回復するものの、緻密化という効果は十分に得られない。このため、金属配線形成時に金属が多孔質膜中に拡散して、配線信頼性が劣化するといった問題が生じるおそれがある。このように、ダメージ層を修復あるいは除去したところで、新たな問題が引き起こされる。何等不都合を伴なうことなく、多孔質絶縁膜に生じたダメージ層の影響を回避する方法は、未だ得られていないのが現状である。
International technology Roadmap of Semiconductor (ITRS)のテクノロジー・ノードによれば、９０ｎｍ世代以降では、最小配線間距離は０．１μｍ以下になるため、層間絶縁膜中に浸入した金属が微少電流リークの原因となる。その結果、金属配線の信頼性は低下してしまう。テクノロジー・ノード６５ｎｍ以降の世代では、配線間距離の微細化はさらに進むため、金属原子の拡散に起因した問題はよりいっそう顕著となる。
特開２００２−３５３３０８号公報
本発明は、高い配線信頼性を有し、高速で動作可能な半導体装置の製造方法を提供することを目的とする。
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に、多孔質構造を有する低誘電率絶縁膜を形成する工程と、前記低誘電率絶縁膜に凹部を形成する工程と、前記凹部が形成された前記低誘電率絶縁膜の上および前記凹部内に、埋め戻し絶縁膜を配置する工程と、前記凹部内に配置された前記埋め戻し絶縁膜を除去して、前記凹部を再び開口する工程と、前記凹部に導電性材料を埋め込んで導電部を形成する工程とを具備することを特徴とする。
本発明の一態様によれば、高い配線信頼性を有し、高速で動作可能な半導体装置の製造方法が提供される。
以下、図面を参照して、本発明の実施形態を説明する。
(実施形態１)
図１乃至図７に、本実施形態にかかる半導体装置の製造方法を表わす断面図を示す。
まず、図１に示すように半導体基板（図示せず）上に形成された絶縁膜１内に、下層Ｃｕ配線２を常法により埋め込み形成した。さらに、図２に示すようにエッチングストッパ膜３(膜厚５０ｎｍ)および多孔質低誘電率絶縁膜４（膜厚３５０ｎｍ）を順次堆積して、フォトリソグラフィー法によりレジストパターン５を形成した。
エッチングストッパ膜３としては、有機シラン（アルキルシラン）とＮＨ3とを用いたプラズマＣＶＤ法により、ＳｉＣＮ：Ｈ膜を形成した。ＳｉＣ：Ｈ膜やＳｉＣＯ：Ｈ膜、ＳｉＮ膜、あるいはＳｉＮ：Ｈ膜などのようなＣｕの拡散を抑制する絶縁膜を、エッチングストッパ膜３として形成することもできる。
多孔質低誘電率絶縁膜４としては、塗布法によりポーラスＭＳＱ（メチルシルセスキオキサン）膜を形成した。ポーラスＭＳＱ膜の比誘電率は２．２程度と小さく、これは、膜中に存在する微細な空孔に起因するものである。この程度の比誘電率を有する絶縁膜としては、ＭＳＱ膜以外にも、例えば、フロロカーボン膜、ポリアリーレン膜、ＳｉＣＯ：Ｈ膜等が挙げられ、塗布法のみならずＣＶＤ法により形成することができる。
多孔質低誘電率絶縁膜は、他の絶縁膜との積層構造として層間絶縁膜を形成することも可能である。この場合には、例えば、ポリアリーレン膜とＭＳＱ膜、フロロカーボン膜とＳｉＣＯ：Ｈ膜、ＳｉＯ2膜とＭＳＱ膜といった絶縁膜を積層した構造を、任意の方法により形成すればよい。
レジストパターン５をマスクとして用いて、多孔質低誘電率絶縁膜４をＲＩＥ法により加工し、凹部としてのヴィアホール６を形成した。その後、放電したＯ2ガスによりレジストパターン５を剥離して、図３に示す構造を得た。図示していないが、このとき、放電したＯ2により−ＣＨ3基が酸化されて−ＯＨ基が生じ、ヴィアホール６の側面、および絶縁膜４の上面にはダメージ層が形成される。なお、レジストパターン５を剥離する際、Ｏ2でなく低誘電率膜を酸化させないＮＨ3などを用いた場合でも、少なくともヴィアホール６の側面には凹部加工時のフルオロカーボン系のガスによってダメージ層が生じる。
ヴィアホール６が形成された多孔質絶縁膜４上には、図４に示すように埋め戻し絶縁膜７を形成する。埋め戻し絶縁膜７の形成には、例えば、メチルシロキサンを溶媒に溶解してなるワニスを用いることができる。溶媒としては、プロピレングリコールモノプロピルエーテル（ＰＧＰＥ）と、プロピレングリコールモノエチルエーテル（ＰＧＥＥ）との混合液を用いることができる。こうしたワニスをスピンコート法により塗布して塗膜を形成し、加熱することによって図４に示すような埋め戻し絶縁膜７が形成される。加熱は、段階的に行なうことが好ましい。例えば、５０〜１５０℃で０．５〜５．０分、１５０〜３００℃で０．５〜５．０分加熱した後、３５０〜４５０℃で３０〜１２０分間焼成する。本実施形態においては、１５０℃で１分、２００℃で１分熱処理を行ない、さらに、３５０℃で３０分間焼成することによって、図４に示すような埋め戻し絶縁膜７が形成される。埋め戻し絶縁膜７の表面は、必ずしも十分に平坦でなくともよい。また、埋め込み中にボイドが膜中に発生しても特に問題は生じない。
用いるメチルシロキサンの分子量は、５００〜１００００程度であることが好ましい。５００未満の場合には、メチルシロキサンが膜中に必要以上に深く拡散して、膜全体の比誘電率を増大させてしまうおそれがある。一方、１００００を越えると、膜中にメチルシロキサンが良好に拡散せず、十分な効果が得られないおそれがある。また、溶媒としては、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、シクロヘキサノン（ＣＨＮ）、ガンマブチロラクトン（ＧＢＬ）、乳酸エチル（ＥＬ）、３−エトキシプロピオン酸エチル（ＥＥＰ）、ジエチルケトン（ＤＥＫ）、イソプロピルアルコール（ＩＰＡ）等を用いることもできる。さらに、焼成によりフロロカーボン膜やポリアリーレン膜を形成する有機モノマーや、有機アロマティック構造を有するモノマー材料等を用いてもよい。具体的には、ＰＴＦＥ（ポリテトラフロロエチレン）膜、ＰＣＳ（ポリカルボシラン）膜、ＰＡＲ（ポリアリーレン）膜、ＰＡＥ（ポリアリーレンエーテル）膜などが、こうしたモノマーを利用した材料に該当する。この場合も、前述と同様の理由から、用いる化合物の分子量は、５００〜１００００程度とすることが望まれる。同様の溶媒に溶解してワニスを調製し、埋め戻し絶縁膜７を形成することができる。
これらの材料は、層間絶縁膜４中に残留することになる。したがって、半導体装置の性能に悪影響を及ぼさないために、十分な耐熱性を有するとともに比誘電率が低い材料であることが求められる。こうした理由から、埋め戻し絶縁膜７としては、有機膜またはＳｉＣＯＨ膜を用いることが好ましい。
埋め戻し絶縁膜７を多孔質低誘電率絶縁膜４上に形成することによって、ヴィアホール６側面に生じたダメージ層は補強され、ダメージ層は緻密化層８に変化する。本実施形態においてはメチルシロキサンベースのワニスを塗布して、埋め戻し絶縁膜７を形成しているので、このワニスは、ヴィアホール６の側壁から多孔質絶縁膜４中に良好に拡散して含浸される。引き続いて行なわれる熱処理によりワニス中の溶媒が除去され、このときダメージ層の水分も同時に除去される。さらに、多孔質絶縁膜４中に拡散したメチルシロキサンは、空孔内で多孔質絶縁膜４の母材と一体化される。その結果、多孔質絶縁膜４のヴィアホール６側面は補強・緻密化されて、緻密化層８が形成される。ダメージ層は、多孔質絶縁膜４の上面にも生じており、この部分も同様のメカニズムにより補強・緻密化されて、緻密化層８が形成される。
緻密化層８は、必ずしもダメージ層の全領域に形成される必要はない。引き続いてヴィアホール６’を開口した際、その側面に緻密化層８の部分が露出し、金属原子が多孔質絶縁膜４中に拡散するのを防止できればよい。
さらに、レジストパターン９を埋め戻し絶縁膜７上に形成し、これをマスクとして用いて再度ＲＩＥ法により埋め戻し絶縁膜７を加工することによって、図５に示すようにヴィアホール６’を開口する。緻密化層８以外の領域にヴィアホール６’が形成された場合には、多孔質低誘電率絶縁膜４に新たなダメージ層が再び形成されてしまう。こうした不都合を避けるために、ここで開口されるヴィアホール６’は、先に形成されたヴィアホール６と同一箇所に設けることが最も好ましいが、２０ｎｍ程度であれば、ヴィアホール６’の開口領域がずれても特に問題は生じない。
放電したＯ2ガスを用いて、図６に示すようにレジストパターン９を剥離すると、多孔質低誘電率絶縁膜４上に残された埋め戻し絶縁膜７は、ＳｉＯＣＨ膜からなるキャップ層１０に変化する。多孔質低誘電率絶縁膜４上に残された埋め戻し絶縁膜７は、３５０℃で３０分間の熱処理を施して焼成することによって緻密化するので、キャップ層として用いることが可能となる。
これ以降は、常法により配線溝を形成し、ヴィアホール６’底部のエッチングストッパ膜３を除去した後、凹部内にバリアメタル層（図示せず）を介して導電部としてのＣｕ配線１１を埋め込むことによって、図７に示すような多層配線構造が得られる。
得られた半導体装置について、信頼性を評価した。具体的には、２２５℃の常圧窒素雰囲気で加熱し、配線抵抗の上昇度合いを目安として配線の断線不良の発生頻度を測定した。その結果、本実施形態にかかる方法で製造した半導体装置は、１０００時間後においても不良率は０．２％であった。比較のため、従来法により製造した半導体装置についても、同様にして信頼性を強化した。不良率は６９％にも達しており、本実施形態にかかる方法により、配線信頼性が向上することが確認された。
実施形態においては、所定の材料からなる埋め戻し絶縁膜を用いることによって、多孔質絶縁膜のヴィアホール表面に生じたダメージ層を緻密化しているので、金属原子の拡散を十分に防止することができた。しかも、設計どおりの寸法でヴィアホールを開口して、所望の位置にヴィアを形成することが可能である。また、従来の修復処理では十分に得られなかった緻密化の効果により、バリアメタル形成の際の多孔質材料中への金属の拡散による配線信頼性の低下といった不都合も、本実施形態では回避される。
（実施形態２）
図８乃至図１４に、本実施形態にかかる半導体装置の製造方法を表わす断面図を示す。
まず、図８に示すように半導体基板（図示せず）上に形成された絶縁膜１内に、下層Ｃｕ配線２を常法により埋め込み形成した。さらに、図９に示すように、エッチングストッパ膜３(膜厚５０ｎｍ)、多孔質低誘電率絶縁膜４（膜厚３５０ｎｍ）、およびキャップ絶縁膜１３を順次堆積し、フォトリソグラフィー法によりレジストパターン１４を形成した。
エッチングストッパ膜３および多孔質低誘電率絶縁膜４は、前述の実施形態１と同様の手法により形成した。キャップ絶縁膜１３としては、ＳｉＨ4およびＮ2Ｏガスを用いたプラズマＣＶＤ法により、ＳｉＯ2膜を形成した。
レジストパターン１４をマスクとして用いて、キャップ層１３および多孔質低誘電率絶縁膜４を、ＣＨＦ3／ＣＦ4混合ガスを用いたＲＩＥ法により加工して、図１０に示すように凹部としての配線溝１５を形成した。ＲＩＥ中には、このガスからＨやＦが生成され、また、多孔質低誘電率絶縁膜４を構成しているＭＳＱからＯが発生する。こうしたＨやＦ、およびＯなどのラジカル成分によって膜中のＣ成分、特に−ＣＨ3基が酸化されて−ＯＨ基が生成する。その結果、図示していないが、配線溝１５の底面および側面にはダメージ層が形成される。
配線溝１５が形成された多孔質低誘電率絶縁膜４上には、キャップ層１３およびレジストパターン１４が残されたままで、図１１に示すように埋め戻し絶縁膜１６を形成する。本実施形態においては、埋め戻し絶縁膜１６の堆積は２００℃以下の低温で行なわれるので、レジストパターン１４を除去しなくてもよい。具体的には、ＳｉＨ4およびＮ2Ｏガスを原料としたＣＶＤ法によって、ＳｉＯ2からなる埋め戻し絶縁膜１６が、図１１に示すように得られた。
レジストパターン１４の耐熱性が低いことから、成膜時の温度は２００℃以下に制御することが望まれる。この場合、膜中のＯＨ基および水分を十分に除去して配線信頼性を高めるために、金属配線形成の前工程として３５０℃以上での熱処理を行なうことが好ましい。
なお、ポリアリーレンやポリイミドといった耐熱材料をレジストマスクとして利用した場合には、２００℃以上の高温でＳｉＯ2膜を堆積して、埋め戻し絶縁膜１６を形成することが可能である。しかしながら、こうした耐熱材料は一般的には感光性を有しないため、いわゆるハードマスクを用いて予めパターンを転写しておく必要性がある。
種々のガスを原料として用いて、ＣＶＤ法により埋め戻し絶縁膜１６を形成することができる。例えば、有機シランを原料としたＣＶＤ法によるＳｉＯ2，ＳｉＯＣＨ，ＳｉＣＨ，ＳｉＣＮＨ，ＳｉＮ膜や、少なくともＣを含むガスを原料としたＣＶＤ法によるＣＨ，ＣＨＯ，ＣＨＮ，ＣＨＮＯ，ＣＨＦ，ＣＦ膜などが挙げられる。
図１１に示されるように、配線溝１５の側面および底面には多孔質絶縁膜低誘電率４が露出しており、埋め戻し絶縁膜１６を形成することによって、この露出した領域に緻密化層８が形成される。ＳｉＨ4およびＮ2Ｏガスを原料ガスとしてプラズマＣＶＤ法により埋め戻し絶縁膜１６を形成しているので、これらの原料ガスは、配線溝１５の露出面から多孔質絶縁膜４中に良好に拡散して含浸される。さらに、ＳｉＨ4およびＮ2Ｏガスは放電により励起され、ダメージ層に存在するＳｉ−ＯＨ基と選択的に反応して、ダメージ層を緻密化する。このため、低分子量のガスであっても、膜中に拡散して悪影響を及ぼすことがない。ＣＶＤを３００〜４００℃程度の高温で行なう場合には、膜中のＯＨ基および水分も同時に除去される。さらに、多孔質絶縁膜４中に拡散したシランは、空孔内で多孔質絶縁膜４の母材と一体化される。その結果、多孔質絶縁膜４の配線溝表面は補強・緻密化されて、緻密化層８が形成される。
その後、ＣＨＦ3／ＣＦ4混合ガスを用いたＲＩＥにより加工して埋め戻し絶縁膜１６を除去し、図１２に示すように配線溝１５’を開口する。実施形態１におけるヴィアホール６’の場合と同様、配線溝１５’は、先の配線溝１５と同一箇所に設けられることが望まれる。本実施形態においては、埋め戻し絶縁膜１６を除去する際、この下に残存させたレジストパターン１４が再びレジストマスクとして機能する。このため、面方向での位置ズレなしに配線溝１５’を再開口することが可能である。配線溝１５’において、側面のみならず底面にも緻密化層を露出させる観点から、底面における緻密化層８の厚さは、２０ｎｍ以上であることが好ましい。配線溝１５’の加工精度を、被加工体であるシリコン基板の面内での均一性として考慮した場合、現状深さ方向には２０ｎｍ程度のばらつきがみられる。したがって、底面に存在する緻密化層８の厚さが２０ｎｍ以上であれば、配線溝深さの加工ばらつきが生じても上述したような配線溝１５’を再開口することができる。
続いて、放電したＯ2ガスを用いてレジストパターン１４を剥離し、図１３に示すようにキャップ層１３の表面を露出する。配線溝１５’の表面はすでに緻密化されているため、放電したＯ2の作用によって、配線溝近傍が酸化されて再びダメージ層が形成されることはない。
これ以降は、常法によりバリアメタルおよび銅の下地層をスパッタ法により形成し、さらに、メッキ法によりＣｕ配線１１を埋め込んで、図１４に示すような多層配線構造が得られる。
得られた半導体装置について、信頼性を評価した。具体的には、２２５℃の常圧窒素雰囲気で加熱し、配線抵抗の上昇度合いを目安として配線の断線不良の発生頻度を測定した。その結果、本実施形態にかかる方法で製造した半導体装置は、１０００時間後においても不良率は０．２％であった。比較のため、従来法により製造した半導体装置についても、同様にして信頼性を強化した。不良率は７５％にも達しており、本実施形態にかかる方法により、配線信頼性が向上することが確認された。
実施形態１および実施形態２において説明した方法は、組み合わせて用いてデュアルダマシン配線を形成することができる。この場合には、ヴィアおよび配線といった導電性層に接する絶縁膜は全て緻密化されるので、信頼性はよりいっそう高められることが期待される。
本発明の一実施形態にかかる半導体装置の製造方法における工程を示す断面図。 図１に続く工程を示す断面図。 図２に続く工程を示す断面図。 図３に続く工程を示す断面図。 図４に続く工程を示す断面図。 図５に続く工程を示す断面図。 本発明の実施形態にかかる方法により製造された半導体装置を示す断面図。 本発明の他の実施形態にかかる半導体装置の製造方法における工程を示す断面図。 図８に続く工程を示す断面図。 図９に続く工程を示す断面図。 図１０に続く工程を示す断面図。 図１１に続く工程を示す断面図。 図１２に続く工程を示す断面図。 本発明の他の実施形態にかかる方法により製造された半導体装置を示す断面図。
符号の説明
１…層間絶縁膜； ２…下層配線； ３…エッチングストッパ膜
４…多孔質低誘電率絶縁膜； ５…レジストパターン； ６，６’…ヴィアホール
７…埋め戻し絶縁膜； ８…緻密化層； ９，１４…レジストパターン
１０，１３…キャップ層； １１…上層配線； １５，１５’…配線溝
１６…埋め戻し絶縁膜。

Claims (5)

  1. 半導体基板上に、多孔質構造を有する低誘電率絶縁膜を形成する工程と、
    前記低誘電率絶縁膜に凹部を形成する工程と、
    前記凹部が形成された前記低誘電率絶縁膜の上および前記凹部内に、埋め戻し絶縁膜を配置する工程と、
    前記凹部内に配置された前記埋め戻し絶縁膜を除去して、前記凹部を再び開口する工程と、
    前記凹部に導電性材料を埋め込んで導電部を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記凹部の再開口は、前記低誘電率絶縁膜上に配置された前記埋め戻し絶縁膜を残して行なうことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記埋め戻し絶縁膜は、塗布法により形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記埋め戻し絶縁膜は、ＣＶＤ法により形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  5. 前記埋め戻し絶縁膜は、有機膜またはＳｉＣＯＨ膜であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
JP2004107340A 2004-03-31 2004-03-31 半導体装置の製造方法 Pending JP2005294525A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004107340A JP2005294525A (ja) 2004-03-31 2004-03-31 半導体装置の製造方法
TW094106676A TWI260684B (en) 2004-03-31 2005-03-04 Method of manufacturing semiconductor device
US11/072,294 US7329601B2 (en) 2004-03-31 2005-03-07 Method of manufacturing semiconductor device
CNB2005100564876A CN1311540C (zh) 2004-03-31 2005-03-22 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004107340A JP2005294525A (ja) 2004-03-31 2004-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005294525A true JP2005294525A (ja) 2005-10-20

Family

ID=35050053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004107340A Pending JP2005294525A (ja) 2004-03-31 2004-03-31 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7329601B2 (ja)
JP (1) JP2005294525A (ja)
CN (1) CN1311540C (ja)
TW (1) TWI260684B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279588C (zh) * 2000-06-23 2006-10-11 霍尼韦尔国际公司 恢复电介质膜及电介质材料中疏水性的方法
US7709371B2 (en) * 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
EP1588411A4 (en) * 2003-01-25 2008-10-01 Honeywell Int Inc REPAIR AND RESTORATION OF DAMAGED DIELECTRIC MATERIALS AND FILMS
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7678712B2 (en) * 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
JP2007027436A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 半導体装置およびその製造方法
US7556970B2 (en) * 2006-03-27 2009-07-07 Tokyo Electron Limited Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
KR100818106B1 (ko) * 2006-12-27 2008-03-31 주식회사 하이닉스반도체 기공 형성용 템플레이트 유도체 및 이를 이용한 절연막의 제조방법
US8202807B2 (en) * 2006-12-27 2012-06-19 Hynix Semiconductor Inc. Template derivative for forming ultra-low dielectric layer and method of forming ultra-low dielectric layer using the same
GB2457956B (en) * 2008-02-29 2012-03-28 Radiodetection Ltd System for and method of detecting a buried conductor
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
TW201117262A (en) 2009-05-29 2011-05-16 Univ Arizona Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
EP3143641A4 (en) 2014-05-13 2018-01-17 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Method of providing an electronic device and electronic device thereof
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
JP3585384B2 (ja) * 1998-12-22 2004-11-04 松下電器産業株式会社 半導体装置の製造方法
JP3084367B1 (ja) 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
JP2001345380A (ja) 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法および半導体装置
US7164206B2 (en) * 2001-03-28 2007-01-16 Intel Corporation Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer
JP2002353308A (ja) 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
US6790770B2 (en) * 2001-11-08 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing photoresist poisoning
KR100448592B1 (ko) * 2001-12-29 2004-09-13 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성 방법
JP2003282698A (ja) 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
JP3967196B2 (ja) 2002-05-30 2007-08-29 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN1677642A (zh) 2005-10-05
CN1311540C (zh) 2007-04-18
US20050233583A1 (en) 2005-10-20
TWI260684B (en) 2006-08-21
TW200535952A (en) 2005-11-01
US7329601B2 (en) 2008-02-12

Similar Documents

Publication Publication Date Title
JP2005294525A (ja) 半導体装置の製造方法
CN100483698C (zh) 多孔低k介质互连结构
CN101593689B (zh) 光刻图案的形成方法和双镶嵌结构的制造方法
US8202803B2 (en) Method to remove capping layer of insulation dielectric in interconnect structures
JP5180426B2 (ja) 半導体装置の製造方法
CN101090067B (zh) 半导体装置的制造方法
US8334203B2 (en) Interconnect structure and method of fabricating
US8415248B2 (en) Self-aligned dual damascene BEOL structures with patternable low-k material and methods of forming same
US20050245100A1 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
JP2001077196A (ja) 半導体装置の製造方法
JP2001044191A (ja) 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP2006128543A (ja) 電子デバイスの製造方法
WO2004090974A1 (ja) 電子デバイス及びその製造方法
JP2000294634A (ja) 半導体装置及びその製造方法
CN100552542C (zh) 由旋涂上的陶瓷薄膜组成的构图层
US6984875B2 (en) Semiconductor device with improved reliability and manufacturing method of the same
US7728065B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JPH11233630A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP4311947B2 (ja) 半導体装置
JP2005093688A (ja) 半導体装置および半導体装置の製造方法
JP2004221104A (ja) 半導体装置とその製造方法
KR100512051B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2003243501A (ja) 半導体装置の製造方法
JP2000223486A (ja) 絶縁膜とその製造方法、および半導体装置とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071030