JP3729226B2 - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP3729226B2 JP3729226B2 JP25246797A JP25246797A JP3729226B2 JP 3729226 B2 JP3729226 B2 JP 3729226B2 JP 25246797 A JP25246797 A JP 25246797A JP 25246797 A JP25246797 A JP 25246797A JP 3729226 B2 JP3729226 B2 JP 3729226B2
- Authority
- JP
- Japan
- Prior art keywords
- cage
- insulating film
- atoms
- molecular structure
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特に、半導体集積回路装置の高速動作に有効な半導体集積回路装置及びその製造方法に関する。
【０００２】
半導体集積回路の多層配線における信号の伝搬速度は、配線抵抗と配線間の寄生容量により決定される。半導体集積回路の高集積化により配線間隔が狭くなり、配線間の寄生容量が増大している。同一配線層内の配線間の寄生容量は、各配線を薄くすることにより低減できるが、配線を薄くすると配線抵抗の増大を伴うため、半導体集積回路装置の動作速度の高速化には繋がらない。
【０００３】
配線を薄くすることなく寄生容量を低下させるためには、層間絶縁膜の誘電率の低減を図ることが不可欠である。今後、配線間隔が０．５μｍ以下となると、層間絶縁膜の誘電率が信号伝搬速度を大きく左右し、半導体集積回路装置の性能を支配する大きな要素となることが予想される。
【０００４】
【従来の技術】
半導体集積回路装置に使用される層間絶縁膜としては、化学気相成長（ＣＶＤ）によるシリコン酸化膜、フォスフォシリケートガラス（ＰＳＧ）等が主流である。これらの膜の比誘電率は、その膜形成条件によって変動するが、最も誘電率の低いシリコン熱酸化膜でも４．０程度である。また、スピンオングラス（ＳＯＧ）により形成した絶縁膜は吸湿性が高く、その比誘電率は５以上である。
【０００５】
近年、低誘電率絶縁材料としてテフロン系もしくはハイドロカーボン系の高分子材料が注目されている。しかし、テフロン系材料は、耐熱性や他材料との密着性の点で実用化が困難である。また、ハイドロカーボン系材料は、酸化されやすく、酸化されることで吸湿による誘電率の変動があるため実用化が困難である。
【０００６】
ＣＶＤ法で形成される無機膜にフッ素原子を導入して低誘電率化を図る試みがなされているが、フッ素導入量が多くなると吸湿性が増すため、その実用的な誘電率はせいぜい３．５程度である。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、低誘電率の絶縁膜を有する半導体集積回路装置及びその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の一観点によると、主表面上に複数の配線が形成された基板と、前記基板の主表面の上に、前記配線を覆うように形成され、籠状の分子構造部分を有する組成物を含む絶縁膜とを有し、前記籠状の分子構造部分の各々は、立方体の８個の頂点に対応する位置にＳｉ原子が配置され、相互に隣り合う頂点に位置するＳｉ原子がＯ原子を介して結合した分子構造を有し、該籠状の分子構造部分の頂点に位置するＳｉ原子の一部は、Ｏ原子を介して他の籠状の分子構造部分と結合し、他のＳｉ原子は、Ｈ原子と結合している半導体集積回路装置が提供される。
【０００９】
籠状分子構造部分の中央には、電子雲の薄い空間が画定される。このため、密な材料に比べて低い誘電率を得やすい。
【００１０】
本発明の他の観点によると、主表面上に複数の配線が形成された基板の該主表面の上に、籠状シロキサンからなるポリマを溶解した樹脂溶液を塗布する工程と、前記基板を、前記籠状シロキサンからなるポリマの複数のＳｉ−Ｈ構造の一部がＳｉ−ＯＨ構造になる温度で熱処理する工程と、前記基板を、前記籠状シロキサンからなるポリマのＳｉ−ＯＨ構造部分同士を架橋させる工程とを有し、前記熱処理する工程において、前記架橋させる工程後の架橋された前記籠状シロキサンからなるポリマの水素原子の含有量が、架橋前における水素原子の含有量の５０〜８０％となるように熱処理する半導体集積回路装置の製造方法が提供される。
【００１１】
籠状シロキサンを架橋させて得られたポリマは、その籠状分子構造に起因して低い誘電率を有する。
【００１２】
【発明の実施の形態】
図１を参照して、本発明の実施例による低誘電率の絶縁膜を用いた配線構造の製造方法について説明する。
【００１３】
シリコン基板１の主表面上に、ＳｉＯ2 からなる絶縁膜２が形成されている。絶縁膜２の上に、相互に平行に配置された複数のＡｌ配線３が形成されている。Ａｌ配線３の厚さは０．６μｍ、幅及び間隔は０．４μｍである。
【００１４】
Ａｌ配線３を覆うように、低誘電率の絶縁膜４を形成する。以下、絶縁膜４の形成方法について説明する。
【００１５】
容量１リットルの４つ口フラスコに、硫酸１３０ｇと発煙硫酸３０ｇを添加し、常温下で、トルエン１６０ｇを５０分かけて滴下した後、３０分間反応させる。反応により生成したトルエンスルホン酸水和物のトルエン溶液に、２０重量％のトリクロルシランのトルエン溶液（トルエン２００ｇ、トリクロルシラン４０ｇ）を、常温下で１８０分かけて添加する。添加終了後１時間放置した後、分液ロートで下層の硫酸及びトルエンスルホン酸水和物を除去する。
【００１６】
続いて、５０重量％の硫酸７０ｍｌで洗浄し、トルエンスルホン酸水和物を析出させた後、吸引濾過を行いトルエンスルホン酸水和物を除去する。硫酸による洗浄と濾過をもう１度繰り返す。この溶液を炭酸カルシウムで中和し、吸引濾過により炭酸カルシウムを除去する。硫酸マグネシウムを添加して１２時間放置することにより脱水を行う。吸引濾過により硫酸マグネシウムを除去する。
【００１７】
フィルタにてミクロゲルを除去し、ロータリエバポレータを用いて乾燥させる。ベンゼンに溶解させ、凍結乾燥を施す。
【００１８】
このようにして得られた粉末の中から、アセトニトリルに可溶な籠状分子構造の成分と、アセトニトリルに不溶な梯子状分子構造の成分を分離する。籠状分子構造を有することの検証は、例えばゲルパーミエーションクロマトグラフにより分子量の少ない領域に現れたピークに対応する組成物を、ＩＲ分析することにより行うことができる。梯子状分子構造を有する場合には、波数１０７０ｃｍ-1と１１３０ｃｍ-1に吸収ピークが現れるのに対し、籠状分子構造を有する場合には、波数１１３０ｃｍ-1近傍に１本の吸収ピークが現れる。分離した籠状分子構造の成分を用い、濃度１００ｐｐｍの硝酸水溶液で処理し、分子間架橋させる。このようにして、籠状分子構造部分を含む分子量３０００〜５０００の籠状シロキサンからなる樹脂が得られる。
【００１９】
この樹脂２０ｇを８０ｇのメチルイソブチルケトンに溶解し、２０重量％の樹脂溶液を得る。得られた樹脂溶液を０．２μｍのメンブランフィルタで濾過し、試料樹脂溶液とする。
【００２０】
図１（Ａ）に示すＡｌ配線３の形成された基板上に、試料樹脂溶液を、回転数３０００ｒｐｍ、時間３０秒の条件でスピン塗布する。この条件は、平坦なシリコン基板上において約０．８μｍの膜厚が得られる条件である。スピン塗布後、温度２５０℃、３分間の条件で熱処理を施す。
【００２１】
その後、大気中で、温度３５０℃、１分間の条件で熱処理を施す。この熱処理中に、樹脂中の一部のＳｉ−Ｈ構造部分が酸化されＳｉ−ＯＨ構造に変化する。続いて、Ｏ2 濃度１０ｐｐｍ以下のＮ2 雰囲気中で、温度４００℃、３０分間の熱処理を施す。この熱処理中に、樹脂中のＳｉ−ＯＨ構造部分同士が架橋する。この架橋により、溶剤に溶解しにくい籠状シロキサンからなる絶縁膜４が形成される。
【００２２】
絶縁膜４の表面のＳｉ−Ｈ構造部分が少なくなると、水を吸収しやすくなり、誘電率上昇の要因になる。このため、Ｓｉ−Ｈ構造部分をＳｉ−ＯＨ構造に変化させるための熱処理を、架橋後の水素原子含有量が架橋前の含有量の５０〜８０％となる条件で行っておくことが好ましい。
【００２３】
図１（Ｂ）に示すように、絶縁膜４に、Ａｌ配線３の一部の上面を露出させる直径０．４μｍのビアホール５を形成する。ビアホール５の形成は、例えばＣＦ4 とＣＨＦ3 との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。ビアホール５内を埋め込むようにスパッタリングにより２層目のＡｌ層５を形成し、温度４５０℃でリフローさせる。
【００２４】
ビアホール５の部分を観察したところ、黒ずみはなくボイドの発生は見られなかった。また、１層目の配線３と２層目の配線５との導通不良も見られなかった。
【００２５】
図２は、籠状シロキサンの分子構造の一例を示す。籠状シロキサンは、立方体の８個の頂点に対応する位置にＳｉ原子が配置され、各辺の中点に対応する位置にＯ原子が配置された籠状構造部分を含んで構成される。籠状構造部分のＳｉ原子の一部は、Ｏ原子を介して他の籠状構造部分のＳｉ原子に結合している。
【００２６】
各籠状構造部分の中央部には、電子雲の薄い空間が形成される。このため、この籠状構造部分が結合されて形成された樹脂は、低い誘電率を有すると期待される。また、籠状構造の殻を構成する各面の中央には、水分子が透過できない程度の大きさの孔しか開いていない。従って、籠状構造の中央の空間には、水分子が侵入しない。このため、水分子の侵入による誘電率の上昇を防止できる。
【００２７】
また、基板表面の凹部の埋込が可能なスピン塗布による成膜することができるため、基板表面の狭い凹部を再現性よく埋め込むことができる。
【００２８】
図１（Ｂ）に示すように、複数のＡｌ配線３は低誘電率の籠状シロキサンからなる絶縁膜４で覆われている。このため、Ａｌ配線３の各々の間の寄生容量を低減することができる。
【００２９】
次に、図３を参照して、他の実施例による配線構造の製造方法について説明する。
【００３０】
図３（Ａ）に示すように、図１（Ａ）で説明した方法と同様の方法で、シリコン基板１、絶縁膜２、Ａｌ配線３が形成された基板上に厚さ０．８μｍで塗布可能な条件で絶縁膜４を形成する。絶縁膜４の上に、原料として例えばＳｉＨ4 とＯ2 を用いた化学気相堆積（ＣＶＤ）により、厚さ約１．５μｍのＳｉＯ2 膜１０を形成する。
【００３１】
図３（Ｂ）に示すように、ＳｉＯ2 膜１０の表面を、化学機械研磨（ＣＭＰ）により平坦化する。研磨剤として、例えばＳＳ−２５（ＣＡＢＯＴ社製）を用いる。このようにして、籠状シロキサンからなる絶縁膜４とＳｉＯ2 膜１０との２層構造を有する層間絶縁膜が得られる。
【００３２】
籠状シロキサンからなる絶縁膜４を直接化学機械研磨して表面の平坦化を行うと、表面のＳｉ−Ｈ構造が消滅し吸湿しやすくなる。このため、絶縁膜４の誘電率上昇の要因になる。絶縁膜４の上にＳｉＯ2 膜１０を形成し、ＳｉＯ2 膜１０の表面を研磨することにより、絶縁膜４の低誘電率を保ったまま表面の平坦化を行うことができる。
【００３３】
図３（Ｃ）に示すように、絶縁膜４とＳｉＯ2 膜１０との２層を貫通するビアホール１１を形成し、２層目のＡｌ配線１２を堆積する。本実施例においても、図１の場合と同様に、ビアホール１１の部分に黒ずみはなくボイドの発生は見られなかった。また、１層目の配線３と２層目の配線１２との導通不良も見られなかった。
【００３４】
本実施例の場合も、Ａｌ配線３が低誘電率の絶縁膜４で覆われているため、図１（Ｂ）の場合と同様に、各Ａｌ配線３の間の寄生容量を低減することができる。
【００３５】
図４は、籠状シロキサンからなる絶縁膜を含む金属／酸化膜／半導体（ＭＯＳ）構造の断面図を示す。Ｂをドーズ量５×１０15ｃｍ-2の条件でドープされてｐ型とされたシリコン基板２０の表面上に、籠状シロキサンからなる厚さ０．８μｍの絶縁膜２１と、ＣＶＤにより形成された厚さ１．５μｍのＳｉＯ2 膜２２が積層されている。絶縁膜２１及びＳｉＯ2 膜２２は、それぞれ図３（Ａ）で説明した絶縁膜４及びＳｉＯ2 膜１０と同様の方法で形成される。ＳｉＯ2 膜２２の上に、金属膜２３が形成されている。
【００３６】
図４に示すＭＯＳ構造の静電容量から絶縁膜２１の比誘電率を測定したところ、約２．３であった。なお、ＳｉＯ2 膜２２の比誘電率を約４．２と仮定した。このように、籠状シロキサンからなる樹脂を用いることにより、低誘電率の絶縁膜を得ることができる。
【００３７】
図５は、籠状シロキサンからなる絶縁膜を使用したリングオシレータを示す。図５（Ａ）はリングオシレータの１段の概略図を示し、図５（Ｂ）は図５（Ａ）の一点鎖線Ｂ５−Ｂ５における断面図を示す。リングオシレータの１段は、ＣＭＯＳ構成のインバータ３１と、その出力端子に接続されたＡｌ配線３２により構成される。配線３２は千鳥状にレイアウトされ、次段のインバータの入力端子に接続される。配線３２の全長は４５０μｍであり、１つの折れ曲がり部から次の折れ曲がり部までの長さＬ1 は３０μｍ、ピッチＬ2 は１．０μｍ、配線３２の幅は０．５μｍ、厚さは０．６μｍである。Ａｌ配線３２は、籠状シロキサンからなる樹脂膜３３で覆われ、その上にＳｉＯ2 膜３４が形成されている。配線３２の上面からＳｉＯ2 膜３４の上面までの厚さは０．５μｍである。図５（Ａ）に示す回路を１００段直列に接続してリングオシレータを形成した。
【００３８】
図５（Ａ）及び図５（Ｂ）の構成を有するリングオシレータの発振周波数を、図５（Ｂ）の層間絶縁膜としてＣＶＤによるＳｉＯ2 膜のみを用いたリングオシレータの発振周波数と比較したところ、約２０％の速度向上が見られた。これは、図５（Ａ）に示す配線３２の部分の寄生容量の低減によるものと考えられる。
【００３９】
上記実施例では、絶縁膜として籠状シロキサンからなる樹脂を用いた場合を説明したが、籠状の分子構造部を有する他の低誘電率組成物を用いてもよい。例えば、絶縁膜材料として、フラーレン構造等の籠状ハイドロカーボンを用いてもよい。
【００４０】
なお、籠状の分子構造部の殻が水分子を透過させない構成を有する組成物を用いることが好ましい。水分子の侵入を防止することにより、誘電率の上昇を抑制することができる。籠状シロキサンの場合には、籠状の分子構造の殻を構成する各原子環は８個の原子により構成されている。籠状構造部分の中央の空間への水分子の侵入を防止するためには、各原子環の原子数が１２以下の組成物を用いることが好ましい。
【００４１】
また、籠状シロキサンの各籠状構造部分は、点対称の構造を有する。低い誘電率の絶縁膜を形成するためには、籠状シロキサンのように、各籠状構造部分が点対称の構造を有する組成物を用いることが好ましい。
【００４２】
また、上記実施例では、籠状シロキサンを架橋させたポリマを絶縁膜として使用したが、籠状シロキサン等の籠状の分子構造部分を有する低誘電率組成物をバインダ樹脂に混入して用いてもよい。バインダ樹脂として、例えばハシゴ状分子構造を有するシルセスキオキサン、ポリイミド系樹脂、ベンゾシクロブテン（ダウケミカル社製のＢＣＢ）等を用いることができる。
【００４３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、籠状分子構造部分を含む低誘電率組成物を用い、低誘電率の絶縁膜を形成することができる。低誘電率の絶縁膜を多層配線の層間絶縁膜に用いることにより、配線間の寄生容量を低減し、信号伝搬遅延を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施例による配線構造の製造方法を説明するための配線層の断面図である。
【図２】籠状シロキサンの分子構造の一例を示す分子構造図である。
【図３】本発明の他の実施例による配線構造の製造方法を説明するための配線層の断面図である。
【図４】籠状シロキサンからなる絶縁膜を含むＭＯＳ構造の断面図である。
【図５】リングオシレータの１段の概略図、及び配線部分の断面図である。
【符号の説明】
１ シリコン基板
２ 絶縁膜
３ 配線
４ 籠状シロキサンからなる絶縁膜
５、１１ ビアホール
１０ ＳｉＯ2 膜
１２ 配線層
２０ シリコン基板
２１ 籠状シロキサンからなる絶縁膜
２２ ＳｉＯ2 膜
２３ 金属膜
３１ インバータ
３２ 配線
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特に、半導体集積回路装置の高速動作に有効な半導体集積回路装置及びその製造方法に関する。
【０００２】
半導体集積回路の多層配線における信号の伝搬速度は、配線抵抗と配線間の寄生容量により決定される。半導体集積回路の高集積化により配線間隔が狭くなり、配線間の寄生容量が増大している。同一配線層内の配線間の寄生容量は、各配線を薄くすることにより低減できるが、配線を薄くすると配線抵抗の増大を伴うため、半導体集積回路装置の動作速度の高速化には繋がらない。
【０００３】
配線を薄くすることなく寄生容量を低下させるためには、層間絶縁膜の誘電率の低減を図ることが不可欠である。今後、配線間隔が０．５μｍ以下となると、層間絶縁膜の誘電率が信号伝搬速度を大きく左右し、半導体集積回路装置の性能を支配する大きな要素となることが予想される。
【０００４】
【従来の技術】
半導体集積回路装置に使用される層間絶縁膜としては、化学気相成長（ＣＶＤ）によるシリコン酸化膜、フォスフォシリケートガラス（ＰＳＧ）等が主流である。これらの膜の比誘電率は、その膜形成条件によって変動するが、最も誘電率の低いシリコン熱酸化膜でも４．０程度である。また、スピンオングラス（ＳＯＧ）により形成した絶縁膜は吸湿性が高く、その比誘電率は５以上である。
【０００５】
近年、低誘電率絶縁材料としてテフロン系もしくはハイドロカーボン系の高分子材料が注目されている。しかし、テフロン系材料は、耐熱性や他材料との密着性の点で実用化が困難である。また、ハイドロカーボン系材料は、酸化されやすく、酸化されることで吸湿による誘電率の変動があるため実用化が困難である。
【０００６】
ＣＶＤ法で形成される無機膜にフッ素原子を導入して低誘電率化を図る試みがなされているが、フッ素導入量が多くなると吸湿性が増すため、その実用的な誘電率はせいぜい３．５程度である。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、低誘電率の絶縁膜を有する半導体集積回路装置及びその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の一観点によると、主表面上に複数の配線が形成された基板と、前記基板の主表面の上に、前記配線を覆うように形成され、籠状の分子構造部分を有する組成物を含む絶縁膜とを有し、前記籠状の分子構造部分の各々は、立方体の８個の頂点に対応する位置にＳｉ原子が配置され、相互に隣り合う頂点に位置するＳｉ原子がＯ原子を介して結合した分子構造を有し、該籠状の分子構造部分の頂点に位置するＳｉ原子の一部は、Ｏ原子を介して他の籠状の分子構造部分と結合し、他のＳｉ原子は、Ｈ原子と結合している半導体集積回路装置が提供される。
【０００９】
籠状分子構造部分の中央には、電子雲の薄い空間が画定される。このため、密な材料に比べて低い誘電率を得やすい。
【００１０】
本発明の他の観点によると、主表面上に複数の配線が形成された基板の該主表面の上に、籠状シロキサンからなるポリマを溶解した樹脂溶液を塗布する工程と、前記基板を、前記籠状シロキサンからなるポリマの複数のＳｉ−Ｈ構造の一部がＳｉ−ＯＨ構造になる温度で熱処理する工程と、前記基板を、前記籠状シロキサンからなるポリマのＳｉ−ＯＨ構造部分同士を架橋させる工程とを有し、前記熱処理する工程において、前記架橋させる工程後の架橋された前記籠状シロキサンからなるポリマの水素原子の含有量が、架橋前における水素原子の含有量の５０〜８０％となるように熱処理する半導体集積回路装置の製造方法が提供される。
【００１１】
籠状シロキサンを架橋させて得られたポリマは、その籠状分子構造に起因して低い誘電率を有する。
【００１２】
【発明の実施の形態】
図１を参照して、本発明の実施例による低誘電率の絶縁膜を用いた配線構造の製造方法について説明する。
【００１３】
シリコン基板１の主表面上に、ＳｉＯ2 からなる絶縁膜２が形成されている。絶縁膜２の上に、相互に平行に配置された複数のＡｌ配線３が形成されている。Ａｌ配線３の厚さは０．６μｍ、幅及び間隔は０．４μｍである。
【００１４】
Ａｌ配線３を覆うように、低誘電率の絶縁膜４を形成する。以下、絶縁膜４の形成方法について説明する。
【００１５】
容量１リットルの４つ口フラスコに、硫酸１３０ｇと発煙硫酸３０ｇを添加し、常温下で、トルエン１６０ｇを５０分かけて滴下した後、３０分間反応させる。反応により生成したトルエンスルホン酸水和物のトルエン溶液に、２０重量％のトリクロルシランのトルエン溶液（トルエン２００ｇ、トリクロルシラン４０ｇ）を、常温下で１８０分かけて添加する。添加終了後１時間放置した後、分液ロートで下層の硫酸及びトルエンスルホン酸水和物を除去する。
【００１６】
続いて、５０重量％の硫酸７０ｍｌで洗浄し、トルエンスルホン酸水和物を析出させた後、吸引濾過を行いトルエンスルホン酸水和物を除去する。硫酸による洗浄と濾過をもう１度繰り返す。この溶液を炭酸カルシウムで中和し、吸引濾過により炭酸カルシウムを除去する。硫酸マグネシウムを添加して１２時間放置することにより脱水を行う。吸引濾過により硫酸マグネシウムを除去する。
【００１７】
フィルタにてミクロゲルを除去し、ロータリエバポレータを用いて乾燥させる。ベンゼンに溶解させ、凍結乾燥を施す。
【００１８】
このようにして得られた粉末の中から、アセトニトリルに可溶な籠状分子構造の成分と、アセトニトリルに不溶な梯子状分子構造の成分を分離する。籠状分子構造を有することの検証は、例えばゲルパーミエーションクロマトグラフにより分子量の少ない領域に現れたピークに対応する組成物を、ＩＲ分析することにより行うことができる。梯子状分子構造を有する場合には、波数１０７０ｃｍ-1と１１３０ｃｍ-1に吸収ピークが現れるのに対し、籠状分子構造を有する場合には、波数１１３０ｃｍ-1近傍に１本の吸収ピークが現れる。分離した籠状分子構造の成分を用い、濃度１００ｐｐｍの硝酸水溶液で処理し、分子間架橋させる。このようにして、籠状分子構造部分を含む分子量３０００〜５０００の籠状シロキサンからなる樹脂が得られる。
【００１９】
この樹脂２０ｇを８０ｇのメチルイソブチルケトンに溶解し、２０重量％の樹脂溶液を得る。得られた樹脂溶液を０．２μｍのメンブランフィルタで濾過し、試料樹脂溶液とする。
【００２０】
図１（Ａ）に示すＡｌ配線３の形成された基板上に、試料樹脂溶液を、回転数３０００ｒｐｍ、時間３０秒の条件でスピン塗布する。この条件は、平坦なシリコン基板上において約０．８μｍの膜厚が得られる条件である。スピン塗布後、温度２５０℃、３分間の条件で熱処理を施す。
【００２１】
その後、大気中で、温度３５０℃、１分間の条件で熱処理を施す。この熱処理中に、樹脂中の一部のＳｉ−Ｈ構造部分が酸化されＳｉ−ＯＨ構造に変化する。続いて、Ｏ2 濃度１０ｐｐｍ以下のＮ2 雰囲気中で、温度４００℃、３０分間の熱処理を施す。この熱処理中に、樹脂中のＳｉ−ＯＨ構造部分同士が架橋する。この架橋により、溶剤に溶解しにくい籠状シロキサンからなる絶縁膜４が形成される。
【００２２】
絶縁膜４の表面のＳｉ−Ｈ構造部分が少なくなると、水を吸収しやすくなり、誘電率上昇の要因になる。このため、Ｓｉ−Ｈ構造部分をＳｉ−ＯＨ構造に変化させるための熱処理を、架橋後の水素原子含有量が架橋前の含有量の５０〜８０％となる条件で行っておくことが好ましい。
【００２３】
図１（Ｂ）に示すように、絶縁膜４に、Ａｌ配線３の一部の上面を露出させる直径０．４μｍのビアホール５を形成する。ビアホール５の形成は、例えばＣＦ4 とＣＨＦ3 との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。ビアホール５内を埋め込むようにスパッタリングにより２層目のＡｌ層５を形成し、温度４５０℃でリフローさせる。
【００２４】
ビアホール５の部分を観察したところ、黒ずみはなくボイドの発生は見られなかった。また、１層目の配線３と２層目の配線５との導通不良も見られなかった。
【００２５】
図２は、籠状シロキサンの分子構造の一例を示す。籠状シロキサンは、立方体の８個の頂点に対応する位置にＳｉ原子が配置され、各辺の中点に対応する位置にＯ原子が配置された籠状構造部分を含んで構成される。籠状構造部分のＳｉ原子の一部は、Ｏ原子を介して他の籠状構造部分のＳｉ原子に結合している。
【００２６】
各籠状構造部分の中央部には、電子雲の薄い空間が形成される。このため、この籠状構造部分が結合されて形成された樹脂は、低い誘電率を有すると期待される。また、籠状構造の殻を構成する各面の中央には、水分子が透過できない程度の大きさの孔しか開いていない。従って、籠状構造の中央の空間には、水分子が侵入しない。このため、水分子の侵入による誘電率の上昇を防止できる。
【００２７】
また、基板表面の凹部の埋込が可能なスピン塗布による成膜することができるため、基板表面の狭い凹部を再現性よく埋め込むことができる。
【００２８】
図１（Ｂ）に示すように、複数のＡｌ配線３は低誘電率の籠状シロキサンからなる絶縁膜４で覆われている。このため、Ａｌ配線３の各々の間の寄生容量を低減することができる。
【００２９】
次に、図３を参照して、他の実施例による配線構造の製造方法について説明する。
【００３０】
図３（Ａ）に示すように、図１（Ａ）で説明した方法と同様の方法で、シリコン基板１、絶縁膜２、Ａｌ配線３が形成された基板上に厚さ０．８μｍで塗布可能な条件で絶縁膜４を形成する。絶縁膜４の上に、原料として例えばＳｉＨ4 とＯ2 を用いた化学気相堆積（ＣＶＤ）により、厚さ約１．５μｍのＳｉＯ2 膜１０を形成する。
【００３１】
図３（Ｂ）に示すように、ＳｉＯ2 膜１０の表面を、化学機械研磨（ＣＭＰ）により平坦化する。研磨剤として、例えばＳＳ−２５（ＣＡＢＯＴ社製）を用いる。このようにして、籠状シロキサンからなる絶縁膜４とＳｉＯ2 膜１０との２層構造を有する層間絶縁膜が得られる。
【００３２】
籠状シロキサンからなる絶縁膜４を直接化学機械研磨して表面の平坦化を行うと、表面のＳｉ−Ｈ構造が消滅し吸湿しやすくなる。このため、絶縁膜４の誘電率上昇の要因になる。絶縁膜４の上にＳｉＯ2 膜１０を形成し、ＳｉＯ2 膜１０の表面を研磨することにより、絶縁膜４の低誘電率を保ったまま表面の平坦化を行うことができる。
【００３３】
図３（Ｃ）に示すように、絶縁膜４とＳｉＯ2 膜１０との２層を貫通するビアホール１１を形成し、２層目のＡｌ配線１２を堆積する。本実施例においても、図１の場合と同様に、ビアホール１１の部分に黒ずみはなくボイドの発生は見られなかった。また、１層目の配線３と２層目の配線１２との導通不良も見られなかった。
【００３４】
本実施例の場合も、Ａｌ配線３が低誘電率の絶縁膜４で覆われているため、図１（Ｂ）の場合と同様に、各Ａｌ配線３の間の寄生容量を低減することができる。
【００３５】
図４は、籠状シロキサンからなる絶縁膜を含む金属／酸化膜／半導体（ＭＯＳ）構造の断面図を示す。Ｂをドーズ量５×１０15ｃｍ-2の条件でドープされてｐ型とされたシリコン基板２０の表面上に、籠状シロキサンからなる厚さ０．８μｍの絶縁膜２１と、ＣＶＤにより形成された厚さ１．５μｍのＳｉＯ2 膜２２が積層されている。絶縁膜２１及びＳｉＯ2 膜２２は、それぞれ図３（Ａ）で説明した絶縁膜４及びＳｉＯ2 膜１０と同様の方法で形成される。ＳｉＯ2 膜２２の上に、金属膜２３が形成されている。
【００３６】
図４に示すＭＯＳ構造の静電容量から絶縁膜２１の比誘電率を測定したところ、約２．３であった。なお、ＳｉＯ2 膜２２の比誘電率を約４．２と仮定した。このように、籠状シロキサンからなる樹脂を用いることにより、低誘電率の絶縁膜を得ることができる。
【００３７】
図５は、籠状シロキサンからなる絶縁膜を使用したリングオシレータを示す。図５（Ａ）はリングオシレータの１段の概略図を示し、図５（Ｂ）は図５（Ａ）の一点鎖線Ｂ５−Ｂ５における断面図を示す。リングオシレータの１段は、ＣＭＯＳ構成のインバータ３１と、その出力端子に接続されたＡｌ配線３２により構成される。配線３２は千鳥状にレイアウトされ、次段のインバータの入力端子に接続される。配線３２の全長は４５０μｍであり、１つの折れ曲がり部から次の折れ曲がり部までの長さＬ1 は３０μｍ、ピッチＬ2 は１．０μｍ、配線３２の幅は０．５μｍ、厚さは０．６μｍである。Ａｌ配線３２は、籠状シロキサンからなる樹脂膜３３で覆われ、その上にＳｉＯ2 膜３４が形成されている。配線３２の上面からＳｉＯ2 膜３４の上面までの厚さは０．５μｍである。図５（Ａ）に示す回路を１００段直列に接続してリングオシレータを形成した。
【００３８】
図５（Ａ）及び図５（Ｂ）の構成を有するリングオシレータの発振周波数を、図５（Ｂ）の層間絶縁膜としてＣＶＤによるＳｉＯ2 膜のみを用いたリングオシレータの発振周波数と比較したところ、約２０％の速度向上が見られた。これは、図５（Ａ）に示す配線３２の部分の寄生容量の低減によるものと考えられる。
【００３９】
上記実施例では、絶縁膜として籠状シロキサンからなる樹脂を用いた場合を説明したが、籠状の分子構造部を有する他の低誘電率組成物を用いてもよい。例えば、絶縁膜材料として、フラーレン構造等の籠状ハイドロカーボンを用いてもよい。
【００４０】
なお、籠状の分子構造部の殻が水分子を透過させない構成を有する組成物を用いることが好ましい。水分子の侵入を防止することにより、誘電率の上昇を抑制することができる。籠状シロキサンの場合には、籠状の分子構造の殻を構成する各原子環は８個の原子により構成されている。籠状構造部分の中央の空間への水分子の侵入を防止するためには、各原子環の原子数が１２以下の組成物を用いることが好ましい。
【００４１】
また、籠状シロキサンの各籠状構造部分は、点対称の構造を有する。低い誘電率の絶縁膜を形成するためには、籠状シロキサンのように、各籠状構造部分が点対称の構造を有する組成物を用いることが好ましい。
【００４２】
また、上記実施例では、籠状シロキサンを架橋させたポリマを絶縁膜として使用したが、籠状シロキサン等の籠状の分子構造部分を有する低誘電率組成物をバインダ樹脂に混入して用いてもよい。バインダ樹脂として、例えばハシゴ状分子構造を有するシルセスキオキサン、ポリイミド系樹脂、ベンゾシクロブテン（ダウケミカル社製のＢＣＢ）等を用いることができる。
【００４３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、籠状分子構造部分を含む低誘電率組成物を用い、低誘電率の絶縁膜を形成することができる。低誘電率の絶縁膜を多層配線の層間絶縁膜に用いることにより、配線間の寄生容量を低減し、信号伝搬遅延を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施例による配線構造の製造方法を説明するための配線層の断面図である。
【図２】籠状シロキサンの分子構造の一例を示す分子構造図である。
【図３】本発明の他の実施例による配線構造の製造方法を説明するための配線層の断面図である。
【図４】籠状シロキサンからなる絶縁膜を含むＭＯＳ構造の断面図である。
【図５】リングオシレータの１段の概略図、及び配線部分の断面図である。
【符号の説明】
１ シリコン基板
２ 絶縁膜
３ 配線
４ 籠状シロキサンからなる絶縁膜
５、１１ ビアホール
１０ ＳｉＯ2 膜
１２ 配線層
２０ シリコン基板
２１ 籠状シロキサンからなる絶縁膜
２２ ＳｉＯ2 膜
２３ 金属膜
３１ インバータ
３２ 配線
Claims (4)
- 主表面上に複数の配線が形成された基板と、
前記基板の主表面の上に、前記配線を覆うように形成され、籠状の分子構造部分を有する組成物を含む絶縁膜とを有し、
前記籠状の分子構造部分の各々は、立方体の８個の頂点に対応する位置にＳｉ原子が配置され、相互に隣り合う頂点に位置するＳｉ原子がＯ原子を介して結合した分子構造を有し、該籠状の分子構造部分の頂点に位置するＳｉ原子の一部は、Ｏ原子を介して他の籠状の分子構造部分と結合し、他のＳｉ原子は、Ｈ原子と結合している半導体集積回路装置。 - 前記絶縁膜が、さらに、前記組成物を拘束するバインダ樹脂を含む請求項１に記載の半導体集積回路装置。
- さらに、前記絶縁膜の上に、無機材料により形成された他の絶縁膜を有する請求項１または２に記載の半導体集積回路装置。
- 主表面上に複数の配線が形成された基板の該主表面の上に、籠状シロキサンからなるポリマを溶解した樹脂溶液を塗布する工程と、
前記基板を、前記籠状シロキサンからなるポリマの複数のＳｉ−Ｈ構造の一部がＳｉ−ＯＨ構造になる温度で熱処理する工程と、
前記基板を、前記籠状シロキサンからなるポリマのＳｉ−ＯＨ構造部分同士を架橋させる工程と
を有し、前記熱処理する工程において、前記架橋させる工程後の架橋された前記籠状シロキサンからなるポリマの水素原子の含有量が、架橋前における水素原子の含有量の５０〜８０％となるように熱処理する半導体集積回路装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25246797A JP3729226B2 (ja) | 1997-09-17 | 1997-09-17 | 半導体集積回路装置及びその製造方法 |
| US09/025,323 US5949130A (en) | 1997-09-17 | 1998-02-18 | Semiconductor integrated circuit device employing interlayer insulating film with low dielectric constant |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25246797A JP3729226B2 (ja) | 1997-09-17 | 1997-09-17 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197532A JPH1197532A (ja) | 1999-04-09 |
| JP3729226B2 true JP3729226B2 (ja) | 2005-12-21 |
Family
ID=17237797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25246797A Expired - Fee Related JP3729226B2 (ja) | 1997-09-17 | 1997-09-17 | 半導体集積回路装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5949130A (ja) |
| JP (1) | JP3729226B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140558A (ja) * | 1997-07-22 | 1999-02-12 | Sony Corp | 誘電体膜の製造方法 |
| US6162743A (en) * | 1998-02-10 | 2000-12-19 | Chu; Cheng-Jye | Low dielectric constant film and method thereof |
| JP2000017172A (ja) * | 1998-06-29 | 2000-01-18 | Toshiba Corp | ケイ素ポリマー組成物、ケイ素酸化膜の形成方法および半導体素子 |
| US6576345B1 (en) * | 2000-11-30 | 2003-06-10 | Novellus Systems Inc | Dielectric films with low dielectric constants |
| JP2004235548A (ja) * | 2003-01-31 | 2004-08-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7691275B2 (en) * | 2005-02-28 | 2010-04-06 | Board Of Regents, The University Of Texas System | Use of step and flash imprint lithography for direct imprinting of dielectric materials for dual damascene processing |
| JP2006241238A (ja) * | 2005-03-01 | 2006-09-14 | Fuji Photo Film Co Ltd | 膜形成用組成物、絶縁膜および電子デバイス |
| JP2007273494A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 絶縁膜形成用組成物及び半導体装置の製造方法 |
| US7468330B2 (en) | 2006-04-05 | 2008-12-23 | International Business Machines Corporation | Imprint process using polyhedral oligomeric silsesquioxane based imprint materials |
| JP5489791B2 (ja) | 2010-03-10 | 2014-05-14 | 三菱電機株式会社 | 電力用半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4723978A (en) * | 1985-10-31 | 1988-02-09 | International Business Machines Corporation | Method for a plasma-treated polysiloxane coating |
| US4756977A (en) * | 1986-12-03 | 1988-07-12 | Dow Corning Corporation | Multilayer ceramics from hydrogen silsesquioxane |
| US5286572A (en) * | 1988-11-28 | 1994-02-15 | International Business Machines Corporation | Planarizing ladder-type silsequioxane polymer insulation layer |
| JP3153367B2 (ja) * | 1992-11-24 | 2001-04-09 | ダウ・コ−ニング・コ−ポレ−ション | ポリハイドロジェンシルセスキオキサンの分子量分別方法 |
| JPH06224330A (ja) * | 1993-01-22 | 1994-08-12 | Sumitomo Metal Ind Ltd | 半導体用絶縁膜 |
| EP0620242B1 (en) * | 1993-04-15 | 1998-08-19 | Dow Corning Toray Silicone Company, Limited | Epoxy group-containing silicone resin and compositions based thereon |
| JP3291857B2 (ja) * | 1993-07-30 | 2002-06-17 | 日本ゼオン株式会社 | ノルボルネン系開環（共）重合体水素添加物、その製造方法、及びその用途 |
| JPH0762103A (ja) * | 1993-08-25 | 1995-03-07 | Sumitomo Bakelite Co Ltd | 熱硬化性樹脂組成物 |
| US5776235A (en) * | 1996-10-04 | 1998-07-07 | Dow Corning Corporation | Thick opaque ceramic coatings |
| US5866197A (en) * | 1997-06-06 | 1999-02-02 | Dow Corning Corporation | Method for producing thick crack-free coating from hydrogen silsequioxane resin |
-
1997
- 1997-09-17 JP JP25246797A patent/JP3729226B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-18 US US09/025,323 patent/US5949130A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5949130A (en) | 1999-09-07 |
| JPH1197532A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0657925B1 (en) | Planarization technique for an integrated circuit | |
| JP3418458B2 (ja) | 半導体装置の製造方法 | |
| KR0160338B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3604007B2 (ja) | 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法 | |
| KR100581815B1 (ko) | 다공성 저-ｋ 유전체 상호접속 구조물 | |
| US6080526A (en) | Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation | |
| JP3886779B2 (ja) | 絶縁膜形成用材料及び絶縁膜の形成方法 | |
| JP3226021B2 (ja) | 半導体装置の製造方法 | |
| JP3729226B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0864679A (ja) | 線間容量を低減するための多孔質誘電体 | |
| KR20050013492A (ko) | 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능 | |
| JPH06208993A (ja) | 半導体装置の製造方法 | |
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| JP4756526B2 (ja) | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 | |
| US5567660A (en) | Spin-on-glass planarization by a new stagnant coating method | |
| JP3465411B2 (ja) | 半導体装置の層間絶縁膜 | |
| JP3631076B2 (ja) | 半導体装置の構造 | |
| JP2000273176A (ja) | 絶縁膜形成方法及び半導体装置 | |
| JP2004296476A (ja) | 半導体装置の製造方法 | |
| JP4493278B2 (ja) | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 | |
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| JP4459096B2 (ja) | 半導体装置の製造方法 | |
| JPH08125020A (ja) | 半導体集積回路装置とその製法 | |
| JPH11111845A (ja) | 半導体装置及びその製造方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |