CN100346466C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100346466C
CN100346466C CNB2005100528174A CN200510052817A CN100346466C CN 100346466 C CN100346466 C CN 100346466C CN B2005100528174 A CNB2005100528174 A CN B2005100528174A CN 200510052817 A CN200510052817 A CN 200510052817A CN 100346466 C CN100346466 C CN 100346466C
Authority
CN
China
Prior art keywords
layer
interconnection
semiconductor device
metal level
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100528174A
Other languages
English (en)
Other versions
CN1667812A (zh
Inventor
黑川哲也
有田幸司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1667812A publication Critical patent/CN1667812A/zh
Application granted granted Critical
Publication of CN100346466C publication Critical patent/CN100346466C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种具有互连的半导体器件，降低了互连之间的漏电流并改善了TDDB特性，其包括绝缘间隔层(108)和填充在形成在绝缘间隔层中的凹槽内的互连(160)，互连(160)包括铜层(124)和形成在铜层上的低膨胀金属层(140)，铜层(124)主要由铜构成并具有比凹槽的深度小的厚度，低膨胀金属层(140)是具有比铜层的热膨胀系数小的热膨胀系数的金属层。

Description

半导体器件及其制造方法
本申请以日本专利申请No.2004-053620为基础，此处引入其内容供参考。
技术领域
本发明涉及一种具有互连半导体器件及其制造方法。
背景技术
常规半导体器件使用互连，该互连是通过在绝缘间隔层中形成互连形成凹槽、并通过用诸如铜(Cu)层的金属层填充互连形成凹槽来构造的(例如，参见日本未决专利公开No.2001-176965)。
图11是常规的半导体器件的示例性构造的截面结构视图。
如图11中所示，半导体器件具有形成在半导体衬底100上的半导体元件，诸如晶体管、电阻器、电容器等，所有这些都未示出，并且在其上形成用于终止蚀刻的停止绝缘层102，在其间放置绝缘层。
在停止绝缘层102上，依此顺序形成具有比硅氧化物层的介电常数小的介电常数的低k层104、和用作硬掩模层106的硅氧化物层，其中低k层104和硬掩模层106共同形成绝缘间隔层108，绝缘间隔层108中形成互连并用作使其中形成互连形成凹槽的绝缘层。
在绝缘间隔层108中形成的互连形成凹槽的底部和侧壁上，形成用作阻挡金属层122的钽(Ta)层，并且用Cu层124填充互连形成凹槽。阻挡金属层122和Cu层124共同形成互连126。图11示出了两互连126的截面。
在绝缘层108上，以此顺序形成金属扩散阻挡层110和硅氧化物层(SiO2层)112。金属扩散阻挡层110和硅氧化物层112共同形成绝缘间隔层114，在绝缘间隔层114中形成通孔，使其中形成通孔栓塞。
在形成于绝缘间隔层114中的通孔的底部和侧壁上形成阻挡金属层128，并在通孔中填充Cu层130。阻挡金属层128和Cu层130共同形成通孔栓塞132。图11示出了两个通孔栓塞132的截面。通孔栓塞132中的每一个连接两个互连126中的每一个。
下面简要介绍制造上述常规半导体器件的方法。
在半导体衬底100上形成半导体元件(未示出)，随后以此顺序形成作为绝缘底层的停止绝缘层102和绝缘间隔层108。利用光刻和蚀刻工艺，在绝缘间隔层108中形成预定图案的互连形成凹槽。然后形成阻挡金属层122和籽晶层，并利用电镀法在互连形成凹槽中填充Cu层124。随后退火Cu以便结晶。此后，为了除去Cu的不必要部分，通过CMP(化学机械抛光)抛光Cu层124和阻挡金属层122，直到露出硬掩模层106的上表面，以由此形成互连126。接着，形成绝缘间隔层114。然后，类似于形成互连126的方法，在绝缘间隔层114中形成通孔，在通孔中形成阻挡金属层128，并在通孔中填充Cu层130，以由此形成通孔栓塞132。
在将来所希望的半导体器件的微型化和互连之间的距离随之变窄方面的加速趋势的情况下，由于施加有电场的互连之间的漏电流，甚至半导体器件的上述常规构造可以导致TDDB(时间相关电介质击穿)故障。下面将说明原因。
在具有如图11中所示连接的互连和通孔栓塞的构造中，形成在互连126上的金属扩散阻挡层110具有最大的介电常数，使得电场变得更可能集中到互连的上部。此外，对于形成在绝缘间隔层108中的互连形成凹槽具有如图11中所示的向上变宽的截面几何形状的情况来说，互连之间的距离在互连的上部处变得最短。在具有短于前面距离的距离的这种结构中，当施加电压时，电场将更可能集中到互连的上部，并将引起TDDB故障。
还可以预测到绝缘层之间的界面易于作为铜扩散的路径，并且由此扩散的铜可以引起互连之间的漏电流，该漏电流流经硬掩模层106和金属扩散阻挡层110之间的界面，以及硬掩模106和低k层104之间的界面。
发明内容
根据本发明，提供有一种半导体器件，其包括：
绝缘间隔层；以及
填充在形成在绝缘间隔层中的凹槽内的互连，该互连包括主要由铜构成的铜层，以及形成在铜层上的金属层，铜层具有比凹槽的深度小的厚度，金属层是具有比铜层的热膨胀系数小的热膨胀系数的金属层。
在本发明中，形成在铜层上的金属层成功地抑制了铜层的伸展和收缩，并且还阻止了铜扩散。因为铜层具有比绝缘间隔层的厚度小的厚度，所以铜层的上表面和绝缘间隔层的上表面存在不同的高度水平，这样成功地阻止了在半导体器件工作期间铜通过绝缘间隔层的上表面从铜层表面扩散。与常规技术相比，这有助于降低漏电流。
在本发明的半导体器件中，互连的厚度可以比凹槽的深度大。在本发明中，铜层的厚度比形成在绝缘间隔层中的凹槽的深度小，并且互连的厚度比该深度大，使得绝缘间隔层的上表面与金属层相交。绝缘间隔层的上表面不再与铜层相交，这样成功地降低了通过绝缘间隔层的上表面的互连之间的漏电流。
在本发明的半导体器件中，绝缘间隔层可以进一步包括以此顺序层叠的低介电常数层和绝缘层，低介电常数层具有比硅氧化物层的介电常数小的介电常数，绝缘层具有比低介电常数层的机械强度大的机械强度；以及铜层的厚度可以比低介电常数层的厚度小。
在本发明中，铜层的厚度比绝缘间隔层的低介电常数层的厚度小，使得具有机械强度的绝缘层和低介电常数层之间的边界与金属层相交。两种这些层的边界不再与铜层相交，这样成功地降低了通过具有机械强度的绝缘层和低介电常数层之间的界面的互连之间的漏电流。
在本发明的半导体器件中，绝缘间隔层可以是具有比硅氧化物层的介电常数小的介电常数的单层。在本发明中，如果构造绝缘层为低介电常数层的单层，那么使其中形成互连的绝缘间隔层将不具有与互连相交的绝缘层的界面，并且这使得能够阻止通过界面铜扩散和起因于扩散的漏电流。
在本发明的半导体器件中，金属层可以具有4.4×10-6/K至16×10-6/K的热膨胀系数。在本发明中，调整为4.4×10-6/K至16×10-6/K的热膨胀系数使得能够确保互连之间击穿电压的理想水平。
在本发明的半导体器件中，金属层可以包括钨、钼、铼、钽、镍和钴中至少任一种。
根据本发明，还提供有一种制造具有互连的半导体器件的方法，互连由主要由铜组成的铜层构成并形成在半导体衬底上，该方法包括：
在半导体衬底上形成允许在其中形成互连的绝缘间隔层；
在绝缘间隔层中形成凹槽；
用铜层填充凹槽；
从上表面除去铜层到预定深度；以及
在凹槽内的铜层上淀积金属层，以由此形成所述互连，该金属层是具有比铜层的热膨胀系数小的热膨胀系数的金属层。
在本发明中，金属层能阻止阻挡金属层在制造工艺期间由于铜层的伸展和收缩引起的裂缝，并由此能阻止铜离子通过裂缝漂移进入绝缘层。
在本发明中，铜层的上表面和绝缘间隔层的上表面存在不同的高度水平，当在半导体器件工作下在互连之间施加电压时，这样成功地阻止Cu离子通过绝缘间隔层的上表面从Cu层的上表面扩散。这样由此能够降低互连之间的漏电流，并改善了TDDB特性。
金属层具有比铜层的热膨胀系数小的热膨胀系数，使得金属层在制造工艺期间显示出铜层示出小的伸展性和收缩性。这样成功地阻止了由于铜层的伸张和收缩引起的阻挡金属层裂缝，并成功地阻止了铜离子通过裂缝漂移进入绝缘层。
附图说明
通过结合附图的下列描述，本发明的上述和其它目的、优点和特征将更加清楚，其中：
图1是示出了本发明的半导体器件的示例性结构的截面结构视图；
图2是示出了热膨胀系数和击穿电压之间的关系的图；
图3是示出在第一实施例的结构中互连之间的漏电流的图；
图4A至4C是示出了制造本发明的半导体器件的方法的截面结构视图；
图5A至5C是示出了制造本发明的半导体器件的方法的截面结构视图；
图6是示出了第二实施例的半导体器件的结构的截面结构视图；
图7是示出了在第二实施例的结构中互连之间的漏电流的图；
图8是示出了第三实施例的半导体器件的结构的截面结构视图；
图9是示出了在第三实施例的结构中互连之间的漏电流的图；
图10是示出了第二实施例、第三实施例和常规例的实验结果的图；以及
图11是示出了常规半导体器件的示例性结构的截面结构视图。
具体实施方式
现在，将在此处参考示例性实施例来说明本发明。本领域的技术人员应认识到，利用本发明的讲解可以实现许多可替换实施例，并且本发明不局限于用于解释目的所说明的实施例。
本发明的半导体器件的特征在于，形成在绝缘间隔层中的互连包括以此顺序层叠的铜层和具有比铜的热膨胀系数小的热膨胀系数的金属层。
第一实施例
下列段落将说明第一实施例的半导体器件。
图1是示出了本实施例的半导体器件的示例性结构的截面结构视图。要指出，覆盖半导体衬底直到正好在停止绝缘层102下面的层的结构与常规结构相同，并省略说明。
类似于常规结构中所示出的，半导体器件具有位于停止绝缘层102上、由低k层104和硬掩模层106构成的绝缘间隔层108。在本实施例中，阻挡金属层122形成在互连形成凹槽的底部和侧壁上，该互连形成凹槽形成在绝缘间隔层108中，并以此顺序在凹槽中层叠Cu层124和低膨胀金属层140(作为金属层)，低膨胀金属层140是具有比Cu的热膨胀系数小的热膨胀系数的金属层。这样使Cu层124的上表面和绝缘间隔层108的上表面的高度水平产生差别。在Cu层124上形成低膨胀金属层140成功地阻止了从Cu层的上表面的Cu扩散。
在本实施例中，图1中所示的低膨胀金属层140的厚度h设定为大于硬掩模层106的厚度。这样的目的是为了阻止互连之间的电流变得更可能通过硬掩模层106和低k层104之间的界面在互连160的Cu层124的上表面上流动。为了防止互连的电阻变得过大，低膨胀金属层140的厚度调整到形成在互连形成凹槽中的互连160的总厚度的1/3或更小。
下面段落将介绍用于低膨胀金属层140的材料的热膨胀系数。图1中所示的半导体器件的样品，利用用于低膨胀金属层140的具有各种热膨胀系数的金属来制造，并通过在各样品的互连之间施加电压进行击穿电压的测量，击穿电压是与TDDB电阻密切相关的参数。
图2是示出了热膨胀系数和击穿电压之间的关系的图。纵坐标是用于击穿电压的标度，而横坐标是用于热膨胀系数的标度。纵坐标的单位以电压来表示，而标度用任意间距(a.u.：任意单位)来表示。热膨胀系数的值是在500K的绝对温度下所得到的值。
如图2中所示，击穿电压随热膨胀系数从大约4×10-6/K增加而增加，并在8×10-6/K至16×10-6/K的热膨胀系数处达到最大值。构成低膨胀金属层140并能够使击穿电压最大化的材料是具有与用于阻挡金属层的Ta基合金的热膨胀系数相似的热膨胀系数的金属。
从10×10-6/K至20×10-6/K的热膨胀系数的进一步变化导致击穿电压降低。在10×10-6/K至16×10-6/K的热膨胀系数的范围内，击穿电压逐渐降低。然而，在16×10-6/K至20×10-6/K的热膨胀系数的范围内，击穿电压急剧降低。
如图2中所示，低膨胀金属层140的热膨胀系数优选为16×10-6/K或更低。这是因为在制造工艺期间，等于或大于Cu的热膨胀系数(热膨胀系数＝18×10-6/K)、并形成在Cu层124上的金属层的热膨胀系数导致形成在Cu层124上的金属层的热膨胀，由此在阻挡金属层122中产生裂缝，并且Cu离子易于通过裂缝漂移进入绝缘层。
低膨胀金属层140的热膨胀系数优选为4.4×10-6/K或以上。这是因为已证实，当低膨胀金属层140由钨(热膨胀系数＝4.4×10-6/K)构成时，其显示出对TDDB故障的良好抑制效果。
从图2中所示的图中发现，在从4.4×10-6/K至16×10-6/K范围内调整低膨胀金属层140的热膨胀系数成功确保了互连之间的击穿电压的理想水平，其中特别优选从8×10-6/K至16×10-6/K范围内的热膨胀系数。
除上述钨以外，构成低膨胀金属层140的材料的例子包括钼(热膨胀系数＝5×10-6/K)、铼(热膨胀系数＝6.6×10-6/K)、钽(热膨胀系数＝8×10-6/K)、镍(热膨胀系数＝15×10-6/K)和钴(热膨胀系数＝16×10-6/K)。低膨胀金属层140还可以是含有上面中所列出的至少一种金属的合金层。合金层能以CoWP层(热膨胀系数＝10×10-6/K至13×10-6/K)来举例。低膨胀金属层具有比Cu的热膨胀系数小的热膨胀系数，而因此不易于在制造工艺期间如Cu那样伸展或收缩，并能由此抑制Cu层124的伸展或收缩。
应该理解的是类似于常规例子中那样来构造本实施例中互连160上的通孔栓塞132和绝缘间隔层114，但也允许用Cu层和低膨胀金属层的叠层结构来构造通孔栓塞132，类似于互连160的结构。
下面段落将介绍关于本实施例的半导体器件的实验结果。
在图1中所示的结构中的两个互连之间施加电压，并测量当增加在其之间所施加的电压时互连之间流动的电流的变化。还可以对常规的结构作出相似的测量来用于比较。
图3是示出了实验结果的图。纵坐标是用于互连之间的漏电流的标度，而横坐标是用于在互连之间所施加的电压的标度。横坐标的单位以电压来表示，而标度用任意间距(a.u.)来表示。对于本实施例的结构所得到的结果用空白三角形标记来标出，而对于常规结构所得到的那些结果用空白圆形标记来标出。
如从图3中显而易见的，在常规例中测得漏电流为10-10A时的电压导致在本实施例中仅为10-12A或以下那样小的漏电流，其不高于检测极限。还发现，在常规例中引起10-10A至10-5A的漏电流的电压的范围内，本实施例显示出小于常规例两个数量级以下的漏电流。因此，从图3中所示的图中了解到，本实施例的半导体器件成功减少了互连之间的漏电流，低于常规例大约两个数量级。这由此导致TDDB特性的改善。
本发明的结构优选应用于形成在绝缘间隔层中的互连之间的距离缩小到窄得足以引起互连之间漏电流的问题的小于0.2μm的情况中。
因为本实施例中Cu层124的上表面和绝缘间隔层108的上表面存在上文中所述的不同高度水平，所以甚至在半导体器件的工作期间在互连之间施加电压的情况下，也能够阻止Cu离子通过绝缘间隔层的上表面从Cu层的上表面扩散，并与常规例相比能够降低互连之间的漏电流。这样成功抑制了TDDB故障。换句话说，改善了互连的TDDB特性。
低膨胀金属层140具有比Cu的热膨胀系数小的热膨胀系数，使得在制造工艺期间低膨胀金属层140显示出比铜层小的伸展或收缩，并能够抑制可能对绝缘间隔层114的下表面造成的损坏。
用于低膨胀金属层140的具有比Cu的电阻率大的电阻率的材料、诸如钴或钨的利用，还能够缓和在互连之间的上部处的电场的集中，这是由于互连的上部的大电阻率。
下面段落将介绍制造如此构造的半导体器件的方法。
图4A至4C和图5A至5C是示出了制造本实施例的半导体器件的方法的截面结构视图。要指出，从半导体衬底到正好在停止绝缘层102下面的层的制造工艺与常规方法中的制造工艺相同，并省略说明。
在30至70nm厚的停止绝缘层102上，形成绝缘间隔层108，绝缘间隔层108包括200至300nm厚的低k层104和10至50nm厚的硬掩模层106。接着，根据光刻工艺，抗蚀剂层150形成在绝缘间隔层108上，并随后受到曝光和显影，以由此在其上形成用于形成互连形成凹槽的图案。然后通过抗蚀剂层150蚀刻绝缘间隔层108，选择性地露出其上表面的部分，由此形成互连形成凹槽155(图4A)。
然后，除去抗蚀剂层150，并在互连形成凹槽155的侧壁和底部上以及在硬掩模106上以此顺序形成阻挡金属层122和籽晶层(未示出)，然后通过电镀形成Cu层124，以便填充互连形成凹槽155(图4B)。此后，进行Cu结晶退火。
如图4C中所示，通过CMP抛光Cu层124和阻挡金属层122，直到暴露出硬掩模层106的上表面。此处在低k层104上形成具有比低k层104的机械强度大的机械强度的硬掩模层106，使得硬掩模层106能够降低可能引入低k层104的CMP引发的损坏。
通过把Cu层124浸入到酸性清洗/蚀刻溶液中的湿法蚀刻，进一步除去Cu层124到距离其表面的预定深度(图5A)。在该工艺中，通过湿法蚀刻使Cu层124的层厚度的减少量h被调整为图4A中所示的互连形成凹槽155的深度的1/3或更小、并大于硬掩模层106的厚度。设定大于硬掩模层106的厚度的层厚度的减少量h使互连形成凹槽155中Cu层124的厚度小于低k层104的厚度。
然后，如图5B中所示，通过浸入在化学电镀溶液中，在互连形成凹槽中的Cu层124上淀积钨作为低膨胀金属层140，由此完成互连160。此处还允许采用选择性CVD(化学气相淀积)工艺来形成低膨胀金属层140。
此后，形成绝缘间隔层114，绝缘间隔层114包括硅氧化物层112和30至70nm厚的金属扩散阻挡层110，通过类似于常规工艺中的光刻工艺和蚀刻工艺形成通孔，并在通孔中形成通孔栓塞132，通孔栓塞132包括阻挡金属层128和Cu层130(图5C)。
在本实施例的制造方法中，低膨胀金属层140成功地阻止了在制造工艺期间Cu层124伸展和收缩，并从而防止了在阻挡金属层122中产生裂缝，并因此阻止Cu离子通过裂缝漂移进入绝缘层。
本实施例已说明了单金属镶嵌工艺，在单金属镶嵌工艺中分别形成了通孔栓塞132和形成在通孔栓塞132上的互连(未示出)，但还可以采用双金属镶嵌工艺。
第二实施例
本实施例涉及形成低膨胀金属层到硬掩模层的上表面之上的高度水平的情况。
将说明本实施例的半导体器件。
图6是示出了本实施例的半导体器件的示例性结构的截面结构视图。要指出，将用相同的参考标记给出与第一实施例中的那些结构相同的任何结构，为此省略说明。
构造本实施例的半导体器件中的互连162，以便在Cu层124上形成低膨胀金属层142(作为金属层)直到比硬掩模层106的上表面高的高度水平。低膨胀金属层142局部阻挡了绝缘间隔层108和绝缘间隔层114之间的边界。考虑防止互连的电阻变得太大，优选调整低膨胀金属层142的厚度到互连162的总厚度的1/3或更小。此处要指出，与第一实施例中所示的相似，绝缘间隔层108具有含以此顺序层叠的低k层104和硬掩模层106的结构。
本实施例的制造半导体器件的方法，除形成低膨胀金属层142比第一实施例中的低膨胀金属层厚以外，与第一实施例中所示的相同，所以此处将不详细说明。
在本实施例中，低膨胀金属层142的上表面和硬掩模层106的上表面在不同高度水平，并且低膨胀金属层142局部阻挡了绝缘间隔层108和绝缘间隔层114之间的边界，这样成功地降低了通过在互连之间的两个这些绝缘间隔层之间的界面的漏电流，并改善了互连的TDDB特性。
下面段落将说明关于本实施例的半导体器件的实验结果。
与在第一实施例中所描述的相同，在图6所示的结构中的两个互连之间施加电压，并测量互连之间的电流变化。
图7是示出了实验结果的图。纵坐标和横坐标等同于图3中的纵坐标和横坐标。本实施例的结果用填充的三角形标记来标出，并且对应于常规例的那些结果用空白圆形标记来标出。
如图7中显而易见的，在常规例中直到漏电流测量为10-10A的电压导致在本实施例中仅为10-12A或以下那样小的漏电流。还发现，在常规例中引起10-10A至10-5A的漏电流的电压的范围内，本实施例显示出低于常规例两个数量级那样小的漏电流。因此，从图7中所示的图中了解到，本实施例的半导体器件成功减少了互连之间的漏电流，低于常规例大约两个数量级。这由此导致TDDB特性的改善。
第三实施例
本实施例涉及在第二实施例中所示在绝缘间隔层上形成的硬掩模层被省略的情况。
下面段落将说明本实施例的半导体器件。
图8是示出了本实施例的半导体器件的示例性结构的截面结构视图。要指出，将用相同的参考标记给出与第二实施例中的那些结构相同的任何结构，为此省略详细说明。
由低k层构造本实施例的绝缘间隔层109。在低k层上形成绝缘间隔层114而没有放在硬掩模下。与第二实施例中所描述的相似，在互连形成凹槽中形成阻挡金属层122、Cu层124和低膨胀金属层142，由此形成互连162。形成低膨胀金属层142，以便具有比绝缘间隔层109的上表面高的其上表面的高度水平。考虑到防止互连的电阻变得太大，优选调整低膨胀金属层142的厚度到互连160的总厚度的1/3或更小。
本实施例的制造半导体器件的方法，除形成低膨胀金属层142比第一实施例中的低膨胀金属层厚、并且取代形成硬掩模层而形成低k层到大的厚度以外，与第一实施例中所述的相同，所以将不给出为此的说明。
本实施例不仅成功地取得了与第二实施例中相同的效果，还由于没有绝缘间隔层中的硬掩模层，而成功地降低了通过在硬掩模层和低k层之间的界面的互连之间的漏电流，并因此成功地进一步改善了TDDB特性。
下面段落将说明本实施例的实验结果。
与在第一实施例中所描述的相同，在图8所示的结构中的两个互连之间施加电压，并测量互连之间的电流的变化。
图9是实验结果的示图。纵坐标和横坐标等同于图3中的纵坐标和横坐标。本实施例的结果用填充的圆形标记来标出，并且对应于常规例的那些结果用空白圆形标记来标出。
如图9中显而易见的，在引起常规例中10-10A的漏电流的电压处，本实施例显示出比常规例小大约1.5数量级以下的漏电流。在引起常规例中10-9A的漏电流的电压处，本实施例显示出比常规例小大约2.5数量级以下的漏电流。还在引起常规例中10-6A的漏电流的电压处，本实施例显示出比常规例小大约4数量级以下的漏电流。
如从上文中所知道的，常规例和本实施例之间的漏电流之间的差异随电压增加而增长得更大。从图9中所示的图中了解到，本实施例的半导体器件成功减少了互连之间的漏电流，低于常规例大约1.5至4数量级。这由此导致TDDB特性的改善。
图10是比较地示出第二实施例、第三实施例和常规例中漏电流的图。纵坐标和横坐标等同于图3中的纵坐标和横坐标。第二实施例的结果用填充的三角形标记来标出，对应第三实施例的那些结果用填充的圆形标记来标出，并且对应于常规例的那些结果用空白圆形标记来标出。
如图10中所观察到的，在引起常规例中10-7A的漏电流的电压处，第二实施例显示出比常规例小大约2.5数量级以下的漏电流，以及第三实施例显示出比第二实施例还小大约1个数量级以下的漏电流。从图10所示的图中明显看出，与第二实施例相比，第三实施例能进一步减少漏电流。因此证实，在绝缘间隔层中没有硬掩模层成功地降低了互连之间的漏电流，并进一步改善了TDDB特性。
还允许在第一实施例中不使用硬掩模层106。并且这种结构成功地降低了易于通过在硬掩模层106和低k层104之间的界面在互连之间流动的漏电流，并成功地改善了TDDB特性。
而且，第一实施例和第二实施例，硬掩模层106不局限于硅氧化物层，而可以为SiC层。
此外，第一实施例、第二实施例和第三实施例，它们全部对Cu层124来说主要由Cu构成就足够了，并不限于纯Cu，而可以含有其他元素。
还允许使用低k层取代硅氧化物层112作为绝缘间隔层114。
很明显本发明不局限于上述实施例，在不脱离本发明的范围和精神的情况下可以修改和改变。

Claims (8)

1.一种半导体器件，包括：
绝缘间隔层；以及
填充在形成在绝缘间隔层中的凹槽内的互连，该互连包括主要由铜构成的铜层，以及形成在所述铜层上的金属层，铜层具有比所述凹槽的深度小的厚度，金属层是具有比所述铜层的热膨胀系数小的热膨胀系数的金属层；
其中，所述金属层选择性地形成在所述铜层上，
所述互连的厚度比所述凹槽的深度大。
2.根据权利要求1的半导体器件，其中所述绝缘间隔层进一步包括以此顺序层叠的低介电常数层和绝缘层，低介电常数层具有比硅氧化物层的介电常数小的介电常数，绝缘层具有比所述低介电常数层的机械强度大的机械强度；
所述铜层的厚度比所述低介电常数层的厚度小。
3.根据权利要求1的半导体器件，其中所述绝缘间隔层是具有比硅氧化物层的介电常数小的介电常数的单层。
4.根据权利要求1至3的任何一个的半导体器件，其中所述金属层具有4.4×10-6/K至16×10-6/K的热膨胀系数。
5.根据权利要求4的半导体器件，其中所述金属层包括钨、钼、铼、钽、镍和钴中至少任一种。
6.一种制造具有互连的半导体器件的方法，该互连由主要由铜组成的铜层构成并形成在半导体衬底上，该方法包括：
在所述半导体衬底上形成允许在其中形成所述互连的绝缘间隔层；
在所述绝缘间隔层中形成凹槽；
用所述铜层填充所述凹槽；
从上表面除去所述铜层到预定深度；以及
在所述凹槽内的所述铜层上选择性地淀积金属层，以由此形成所述互连，该金属层是具有比所述铜层的热膨胀系数小的热膨胀系数的金属层，
其中，形成所述互连使得所述互连的厚度比所述凹槽的深度大。
7.根据权利要求6的制造半导体器件的方法，其中，
形成所述绝缘间隔层包括顺序形成与硅氧化物层相比介电常数小的低介电常数层和与该低介电常数层相比机械强度大的绝缘层的工序，
其中，所述铜层的厚度比所述低介电常数层的厚度小。
8.根据权利要求6或7的制造半导体器件的方法，其中所述选择性地淀积金属层是通过化学淀积方法或者选择性化学气相淀积来进行的。
CNB2005100528174A 2004-02-27 2005-02-28 半导体器件及其制造方法 Expired - Fee Related CN100346466C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004053620A JP2005244031A (ja) 2004-02-27 2004-02-27 半導体装置およびその製造方法
JP2004053620 2004-02-27

Publications (2)

Publication Number Publication Date
CN1667812A CN1667812A (zh) 2005-09-14
CN100346466C true CN100346466C (zh) 2007-10-31

Family

ID=34879710

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100528174A Expired - Fee Related CN100346466C (zh) 2004-02-27 2005-02-28 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7388291B2 (zh)
JP (1) JP2005244031A (zh)
CN (1) CN100346466C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361584B2 (en) * 2004-11-04 2008-04-22 International Business Machines Corporation Detection of residual liner materials after polishing in damascene process
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
KR100881620B1 (ko) 2007-01-29 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성 방법
WO2009144643A1 (en) * 2008-05-30 2009-12-03 Nxp B.V. Thermo-mechanical stress in semiconductor wafers
CN102543671B (zh) * 2010-12-08 2015-02-11 中国科学院微电子研究所 半导体晶片的制造方法
JP5673627B2 (ja) 2012-08-03 2015-02-18 トヨタ自動車株式会社 半導体装置及びその製造方法
US9099442B2 (en) 2013-08-05 2015-08-04 Micron Technology, Inc. Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods
CN106158735B (zh) * 2015-04-21 2019-02-01 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
US10304772B2 (en) 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element
US10366919B2 (en) * 2017-09-20 2019-07-30 Globalfoundries Inc. Fully aligned via in ground rule region
US10515852B2 (en) * 2017-11-09 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive element
CN111293074B (zh) * 2018-12-10 2022-12-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115084000A (zh) * 2021-03-10 2022-09-20 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793112A (en) * 1996-04-11 1998-08-11 Mitsubishi Denki Kabushiki Kaisha Multilevel embedded wiring system
US6157081A (en) * 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US6297557B1 (en) * 1997-07-25 2001-10-02 Philips Electronics North America Corp. Reliable aluminum interconnect via structures
US6323555B1 (en) * 1998-01-28 2001-11-27 Interuniversitiar Microelektronica Centrum (Imec Vzw) Metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
CN1369112A (zh) * 1999-06-09 2002-09-11 联合讯号公司 集成电路中自调准Cu扩散阻挡层的制造方法
JP2003051500A (ja) * 2001-08-07 2003-02-21 Toshiba Corp 半導体装置及びその製造方法
US6610592B1 (en) * 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
CN1466190A (zh) * 2002-06-29 2004-01-07 ����ʿ�뵼�����޹�˾ 形成铜金属线的方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6100195A (en) * 1998-12-28 2000-08-08 Chartered Semiconductor Manu. Ltd. Passivation of copper interconnect surfaces with a passivating metal layer
JP2001176965A (ja) 1999-12-20 2001-06-29 Nec Corp 半導体装置及びその製造方法
US6368967B1 (en) * 2000-05-04 2002-04-09 Advanced Micro Devices, Inc. Method to control mechanical stress of copper interconnect line using post-plating copper anneal
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
PT1311499E (pt) * 2000-08-08 2006-07-31 Ortho Mcneil Pharm Inc Compostos biciclicos como ligandos do receptor h3
US6677680B2 (en) * 2001-02-28 2004-01-13 International Business Machines Corporation Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
US6710450B2 (en) * 2001-02-28 2004-03-23 International Business Machines Corporation Interconnect structure with precise conductor resistance and method to form same
US6640592B2 (en) * 2001-05-08 2003-11-04 Southco, Inc. Key operated latch with combined rotational and translational latching action
US6537913B2 (en) * 2001-06-29 2003-03-25 Intel Corporation Method of making a semiconductor device with aluminum capped copper interconnect pads
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
KR100413828B1 (ko) * 2001-12-13 2004-01-03 삼성전자주식회사 반도체 장치 및 그 형성방법
KR20020037326A (ko) 2002-04-25 2002-05-18 박사룡 골프퍼팅용 고글
US6900488B1 (en) * 2002-10-31 2005-05-31 Advanced Micro Devices, Inc. Multi-cell organic memory element and methods of operating and fabricating
US6753247B1 (en) * 2002-10-31 2004-06-22 Advanced Micro Devices, Inc. Method(s) facilitating formation of memory cell(s) and patterned conductive
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US6746971B1 (en) * 2002-12-05 2004-06-08 Advanced Micro Devices, Inc. Method of forming copper sulfide for memory cell
US6773954B1 (en) * 2002-12-05 2004-08-10 Advanced Micro Devices, Inc. Methods of forming passive layers in organic memory cells
US6686263B1 (en) * 2002-12-09 2004-02-03 Advanced Micro Devices, Inc. Selective formation of top memory electrode by electroless formation of conductive materials
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
US6806579B2 (en) * 2003-02-11 2004-10-19 Infineon Technologies Ag Robust via structure and method
US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US7205233B2 (en) * 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
US20060027924A1 (en) * 2004-08-03 2006-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metallization layers for crack prevention and reduced capacitance
US20060046502A1 (en) * 2004-08-27 2006-03-02 Ngo Minh V Deposition of hard-mask with minimized hillocks and bubbles
US7232765B1 (en) * 2004-11-12 2007-06-19 Spansion Llc Utilization of a Ta-containing cap over copper to facilitate concurrent formation of copper vias and memory element structures
US7220642B2 (en) * 2004-11-12 2007-05-22 Spansion Llc Protection of active layers of memory cells during processing of other elements
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8771804B2 (en) * 2005-08-31 2014-07-08 Lam Research Corporation Processes and systems for engineering a copper surface for selective metal deposition
US8747960B2 (en) * 2005-08-31 2014-06-10 Lam Research Corporation Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793112A (en) * 1996-04-11 1998-08-11 Mitsubishi Denki Kabushiki Kaisha Multilevel embedded wiring system
US6297557B1 (en) * 1997-07-25 2001-10-02 Philips Electronics North America Corp. Reliable aluminum interconnect via structures
US6323555B1 (en) * 1998-01-28 2001-11-27 Interuniversitiar Microelektronica Centrum (Imec Vzw) Metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6157081A (en) * 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
CN1369112A (zh) * 1999-06-09 2002-09-11 联合讯号公司 集成电路中自调准Cu扩散阻挡层的制造方法
US6610592B1 (en) * 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
JP2003051500A (ja) * 2001-08-07 2003-02-21 Toshiba Corp 半導体装置及びその製造方法
CN1466190A (zh) * 2002-06-29 2004-01-07 ����ʿ�뵼�����޹�˾ 形成铜金属线的方法

Also Published As

Publication number Publication date
CN1667812A (zh) 2005-09-14
JP2005244031A (ja) 2005-09-08
US20050189654A1 (en) 2005-09-01
US7388291B2 (en) 2008-06-17
US20080203572A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
CN100346466C (zh) 半导体器件及其制造方法
CN1309070C (zh) 半导体器件及其制造方法
CN1139122C (zh) 半导体器件及其制造方法
TWI643291B (zh) 形成互連之方法
CN1292469C (zh) 半导体器件及其制造方法
CN2793923Y (zh) 半导体元件
CN1231960C (zh) 能够抑制电流在焊盘里集中的半导体器件及其制造方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1292477C (zh) 半导体器件及其制造方法
CN1276506C (zh) 半导体器件及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN100346468C (zh) 半导体器件及其制造方法
CN1893020A (zh) 半导体器件及其制造方法
CN1835235A (zh) 半导体器件和mim电容器
CN1815728A (zh) 半导体器件以及其制造方法
CN1591858A (zh) 超低介电常数多孔材料的双重镶嵌集成
CN1716591A (zh) 半导体器件及其制造方法
CN1267992C (zh) 多层布线结构的半导体器件
CN1685086A (zh) 电抛光和电镀方法
CN1731575A (zh) 半导体器件及其制造方法
CN1453834A (zh) 半导体器件和制造方法以及电镀液
CN1507055A (zh) 集成电路电容器
CN1198587A (zh) 用以覆盖半导体器件上的孔的改进基层结构及其形成方法
CN1134835C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101119

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071031

Termination date: 20140228