CN102543671B - 半导体晶片的制造方法 - Google Patents

半导体晶片的制造方法 Download PDF

Info

Publication number
CN102543671B
CN102543671B CN201010591794.5A CN201010591794A CN102543671B CN 102543671 B CN102543671 B CN 102543671B CN 201010591794 A CN201010591794 A CN 201010591794A CN 102543671 B CN102543671 B CN 102543671B
Authority
CN
China
Prior art keywords
wafer
metal
metal material
semiconductor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010591794.5A
Other languages
English (en)
Other versions
CN102543671A (zh
Inventor
钟汇才
梁擎擎
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010591794.5A priority Critical patent/CN102543671B/zh
Priority to US13/201,125 priority patent/US8455323B2/en
Priority to PCT/CN2011/071303 priority patent/WO2012075735A1/zh
Priority to GB1202397.4A priority patent/GB2489301B/en
Publication of CN102543671A publication Critical patent/CN102543671A/zh
Application granted granted Critical
Publication of CN102543671B publication Critical patent/CN102543671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本申请公开了一种半导体晶片的制造方法，包括：加热，使金属材料溶解到晶片中的半导体材料中，从而产生半导体-金属化合物；以及冷却，使所产生的半导体-金属化合物逆熔化，而形成金属半导体混合物。根据本发明的实施例，利于得到适用于半导体制造工艺的高纯度晶片。

Description

半导体晶片的制造方法
技术领域
本发明涉及半导体制造领域，更具体地，涉及一种半导体晶片的制造方法。
背景技术
在半导体制造中，作为基础材料的半导体晶片会受到各种污染，例如金属杂质等。这些污染会在由晶片制成的芯片中造成缺陷，从而致使芯片无法通过电学测试，并因此降低芯片的产率以及相应地导致芯片制造成本升高。
金属由于其化学性质活泼，从而易形成阳离子。这种阳离子会导致各种问题，如泄漏电流增加、少数载流子寿命减小等。此外，由于其性质活泼，金属离子可以在电学测试和运输后很长一段时间内沿着器件移动，引起器件在使用期间失效。
有鉴于此，需要提供一种新颖的半导体晶片制造方法，可以用来净化半导体晶片，特别是其中的金属杂质。
发明内容
本发明的目的在于提供一种半导体晶片的制造方法，可以消除或者至少部分消除晶片中的杂质，特别是其中的金属杂质。
根据本发明的一个方面，提供了一种半导体晶片的制造方法，包括：加热，使金属材料溶解到晶片中的半导体材料中，从而产生半导体-金属化合物；以及冷却，使所产生的半导体-金属化合物逆熔化，而形成金属半导体混合物。
利用该配置，半导体-金属化合物由于逆熔化而形成液滴，并进一步通过例如固-液偏析，将晶片中包含的各种金属元素(杂质)提取到液体部分，从而可以制造出高纯度的半导体晶片。
优选地，半导体材料可以包括硅，金属材料可以包括铜、镍和铁。因此，本发明可以容易地应用到常规半导体工艺中。进一步，可以加热至1000℃以上且低于硅的熔点；可以冷却至900℃以下。
金属材料可以通过各种方式来提供。例如，金属材料可以由形成于晶片上方的金属层提供。可选地，金属材料可以由在晶片中形成的沟槽中填充的金属层来提供，或者金属材料可以由在晶片上方设置的硬掩膜中形成的沟槽中填充的金属层来提供。沟槽的位置可以对应于晶片中将要形成的浅沟槽隔离的位置。可选地，金属材料可以通过离子注入而提供给晶片。注入位置可以对应于晶片中将要形成的浅沟槽隔离的位置。
优选地，在冷却之后，该方法还可以包括：去除金属半导体混合物以及晶片中沿晶片表面的一部分。这样，就留下了高纯度的晶片。
优选地，去除晶片中从平衡线至晶片表面的一部分，其中所述平衡线上方的金属元素浓度大于晶片主体部分中的金属元素浓度。
优选地，金属材料溶解到晶片中的半导体材料中达到过饱和状态。
本发明可以适用于各种晶片，例如绝缘体上硅晶片、体硅晶片、GaN晶片或GaAs晶片。
根据本发明的实施例，通过利用半导体(如Si)-金属(如Cu、Ni和Fe等)的化合物的逆熔化现象，吸走晶片中的杂质特别是金属杂质如Cu、Ni、Fe等，从而可以制造出高纯度的半导体晶片。根据本发明的方法简单易行，可以容易地结合到半导体制造工艺中。进一步，根据本发明制造的晶片有助于改善芯片的产率，并因此降低制造成本。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和有点将更为清楚，在附图中：
图1～5示出了根据本发明第一实施例的晶片制造方法中各阶段得到的示意结构图，其中各图中的(a)部分示出了俯视图，(b)部分示出了沿(a)中A-A′线的截面图；
图6～11示出了根据本发明第二实施例的晶片制造方法中各阶段得到的示意结构图，其中各图中的(a)部分示出了俯视图，(b)部分示出了沿(a)中A-A′线的截面图；
图12～16示出了根据本发明第三实施例的晶片制造方法中各阶段得到的示意结构图，其中各图中的(a)部分示出了俯视图，(b)部分示出了沿(a)中A-A′线的截面图；以及
图17～21示出了根据本发明第四实施例的晶片制造方法中各阶段得到的示意结构图，其中各图中的(a)部分示出了俯视图，(b)部分示出了沿(a)中A-A′线的截面图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
本发明基于如下的发现：一些半导体-金属化合物会出现所谓的“逆熔化”现象，即，在冷却时出现从固相到液相的转变。这种半导体例如硅(Si)和/或锗(Ge)等，这种金属包括铜(Cu)、镍(Ni)和/或铁(Fe)等。例如，在Si(熔点约为1414℃)中引入Cu、Ni和Fe而形成的化合物在冷却(例如，冷却至约900℃以下)时，发生逆熔化，从而在其中出现液滴。当由于逆熔化而出现液滴时，Si中溶解的其他金属杂质倾向于移向液体部分中(固-液偏析)。换言之，在Si块内部产生的小液滴充当了吸取杂质的“真空吸尘器”。
以下，将参照附图描述根据本发明各种实施例的半导体晶片制造方法。在以下实施例中，半导体材料以半导体工艺中最常见的Si为例；另外，所使用的金属材料包括Cu、Ni和Fe。但是需要指出的是，本发明并不局限于此。例如，半导体材料可以包括Ge、GaN、GaAs等；金属材料不必同时包含Cu、Ni和Fe，而是可以包括其中的一部分，或者可以包括其他可以与半导体材料一起出现逆熔化现象的金属材料(例如许多3d过渡金属)。
(第一实施例)
图1～5示出了根据本发明第一实施例的晶片制造方法中各阶段得到的示意结构图，其中各图中的(a)部分示出了俯视图，(b)部分示出了沿(a)中A-A′线的截面图。
如图1所示，在第一实施例中，以准备好的晶片1001开始。即，该晶片已经经历了各种处理如浅沟槽隔离(STI)形成等，并因此可以在其上进一步制作各种半导体器件。晶片1001可以包括各种类型，如绝缘体上半导体(SOI)晶片、体硅晶片、GaN晶片、GaAs晶片等。
接下来，如图2所示，在晶片1001的表面上形成金属层1002，该金属层1002包括Cu、Ni和Fe。例如，金属层1002可以包括采用多靶溅射而形成的Cu、Ni和Fe的金属混合物，或者也可以包括通过逐层溅射而形成的金属叠层。
然后，将图2所示的结构加热到足够高的温度(例如，1000℃以上)，以使金属层1002中的金属(Cu、Ni和Fe)能够溶解进入下方的晶片1001中的半导体材料(Si)中。在此，加热的温度应低于硅的熔点(约1414℃)，以避免硅本身也发生熔化。图3中示出了该过程，其中的箭头示出了金属元素向晶片1001中的溶解。因此，在晶片1001靠近表面的一部分1001′中形成了Si、Cu、Ni和Fe的化合物。
在此，优选地，金属层1002中金属的量使得晶片1001中溶解达到过饱和状态。也就说，在硅中溶解的金属数量超出稳定条件下通常所能溶解的量。
随后，如图4所示，将整个结构逐渐冷却，例如冷却到900℃以下，从而将出现上述逆熔化现象。具体地，例如当冷却至900℃以下时，晶片1001中含Si、Cu、Ni、Fe化合物由于逆熔化而出现液滴，从而部分1001′从固体转变为固体和液体的浆状混合物。如图4(b)中箭头所示，其下方晶片中的杂质(金属元素)将被吸入液体部分中，从而使晶片得到了提纯。
当然，尽管大部分杂质被吸走，但是可能仍然存在一定的杂质分布。图4(b)中虚线1003示出了一条“平衡线”：在该线上方的金属元素浓度大于晶片主体部分中的金属元素浓度。该平衡线例如可以现场测定，或者可以预先根据多次测试而得到统计值。
最后，如图5所示，去除金属层1002，并去除含Si、Cu、Ni、Fe化合物以及吸收有金属元素的部分1001′。优选地，还沿着平衡线1003去除晶片1001靠近表面的部分。这种去除例如可以通过干法刻蚀、化学机械抛光(CMP)等方式来实现。
最终得到了图5所示的晶片1001，该晶片1001中的大部分杂质由于上述逆熔化过程而被吸走，从而得到了提纯。
(第二实施例)
图6～11示出了根据本发明第二实施例的晶片制造方法中各阶段得到的示意结构图，其中各图中的(a)部分示出了俯视图，(b)部分示出了沿(a)中A-A′线的截面图。
如图6所示，在第二实施例中，以晶片2001开始。在图6中还示出了在晶片2001上形成了两层硬掩膜2002和2003。例如，第一硬掩膜层2002可以包括氧化硅，第二硬掩膜层2003可以包括氮化硅。
接下来，如图7所示，通过硬掩膜2002和2003，蚀刻出沟槽2004。这样的刻蚀可以通过各种方式来实现，如干法刻蚀。
在晶片2001内沟槽的深度(图7(b)中箭头所示)可以在10nm至1000nm之间改变。由于刻蚀工艺的限制，沟槽的侧面通常为竖直，且略有倾斜。
然后，如图8所示，在沟槽2004内填充金属层2005，该金属层2005包括Cu、Ni和Fe。这种填充例如可以通过淀积来实现。
然后，将图8所示的结构加热到足够高的温度(例如，1000℃以上)，以使金属层2005中的金属元素(Cu、Ni和Fe)能够溶解进入晶片2001中的硅中。在此，加热的温度应低于硅的熔点(约1414℃)，以避免硅本身也发生熔化。图9中示出了该过程，其中的箭头示出了金属元素向晶片2001中的溶解。因此，在沟槽2004周围的晶片部分中形成了Si、Cu、Ni和Fe的化合物。
在此，优选地，金属层2005的量使得晶片2001中溶解达到过饱和状态。也就说，在硅中溶解的金属数量超出稳定条件下通常所能溶解的量。
随后，如图10所示，将整个结构逐渐冷却，例如冷却到900℃以下，从而将出现上述逆熔化现象。具体地，例如当冷却至900℃以下时，晶片2001中含Si、Cu、Ni、Fe化合物的部分从固体转变为固体和液体的浆状混合物。如图10(b)中箭头所示，晶片中的杂质将被吸入液体部分中，从而使晶片得到了提纯。
最后，如图11所示，去除硬掩膜层2002、2003，金属层2005。这种去除例如可以通过干法刻蚀、CMP等方式来实现。
优选地，还沿着平衡线去除晶片靠近表面的一部分。例如，可以通过热氧化，将晶片中平衡线以上的部分氧化为氧化物，然后再通过刻蚀等方式去除氧化物。
最终得到了图11所示的晶片2001，该晶片2001中的大部分杂质由于上述逆熔化过程而被吸走，从而得到了提纯。
根据该实施例的工艺还可以与STI工艺相结合。具体地，该晶片2001中形成有沟槽2006。例如，可以通过向沟槽2006中填充绝缘材料(如氧化硅)，来形成STI。
(第三实施例)
图12～16示出了根据本发明第三实施例的晶片制造方法中各阶段得到的示意结构图，其中各图中的(a)部分示出了俯视图，(b)部分示出了沿(a)中A-A′线的截面图。
如图12所示，在第三实施例中，同第二实施例中一样，以晶片3001开始。同样，在晶片3001上还形成了两层硬掩膜3002和3003。例如，第一硬掩膜层3002可以包括氧化硅，第二硬掩膜层3003可以包括氮化硅。
接下来，如图13所示，在第一和第二硬掩膜层3002和3003中形成开口3004。例如，开口3004可以形成在与将要形成的STI相对应的位置处。在此，与第二实施例中不同，开口3004可以不延伸进入晶片3001中。在本实施例中，可以通过离子注入的方式，来向晶片3001中引入金属Cu、Ni和Fe，如图13(b)中的箭头所示，从而在晶片3001中形成包含Cu、Ni、Fe的部分3005。可以通过控制离子注入的能量，来控制金属注入的深度。
然后，将图13所示的结构加热到足够高的温度(例如，大于1000℃)，以使部分3005中的金属元素(Cu、Ni和Fe)能够溶解进入硅中。在此，加热的温度应低于硅的熔点(约1414℃)，以避免硅本身也发生熔化。图14中示出了该过程，其中的箭头示出了金属元素向硅中的溶解。因此，在部分3005周围的晶片3001中形成了Si、Cu、Ni和Fe的化合物。
在此，优选地，金属的量使得晶片3001中溶解达到过饱和状态。也就说，在硅中溶解的金属数量超出稳定条件下通常所能溶解的量。
随后，如图15所示，将整个结构逐渐冷却，例如冷却到900℃以下，从而将出现上述逆熔化现象。具体地，例如当冷却至900℃以下时，晶片3001中含Si、Cu、Ni、Fe化合物的部分从固体转变为固体和液体的浆状混合物。如图15(b)中箭头所示，晶片中的杂质将被吸入液体部分中，从而使晶片得到了提纯。
最后，如图16所示，去除硬掩膜层3002、3003，由于离子注入而形成的部分3005。这种去除例如可以通过干法刻蚀、CMP等方式来实现。
优选地，还沿着平衡线去除晶片靠近表面的一部分。例如，可以通过热氧化，将晶片中平衡线以上的部分氧化为氧化物，然后再通过刻蚀等方式去除氧化物。
最终得到了图16所示的晶片3001，该晶片3001中的大部分杂质由于上述逆熔化过程而被吸走，从而得到了提纯。此外，该晶片3001中还形成有沟槽3006。例如，可以通过向沟槽3006中填充绝缘材料(如氧化硅)，来形成STI。
(第四实施例)
图17～21示出了根据本发明第四实施例的晶片制造方法中各阶段得到的示意结构图，其中各图中的(a)部分示出了俯视图，(b)部分示出了沿(a)中A-A′线的截面图。
如图17所示，在第四实施例中，同第三实施例中一样，以晶片4001开始。同样，在晶片4001上还形成了两层硬掩膜4002和4003。例如，第一硬掩膜层4002可以包括氧化硅，第二硬掩膜层4003可以包括氮化硅。
接下来，如图18所示，在第一和第二硬掩膜层4002和4003中形成开口。例如，开口可以形成在与将要形成的STI相对应的位置处。在此，与第二实施例中不同，开口可以不延伸进入晶片4001中。以金属层4004来填充开口，该金属层4004包括Cu、Ni和Fe。这种填充例如可以通过淀积来实现。
然后，将图18所示的结构加热到足够高的温度(例如，大于1000℃)，以使金属4004中的金属元素(Cu、Ni和Fe)能够溶解进入晶片4001中的硅中。在此，加热的温度应低于硅的熔点(约1414℃)，以避免硅本身也发生熔化。图19中示出了该过程，其中的箭头示出了金属元素向晶片中的溶解。因此，在靠近金属4004的晶片部分4005中形成了Si、Cu、Ni和Fe的化合物。
在此，优选地，金属的量使得晶片4001中溶解达到过饱和状态。也就说，在硅中溶解的金属数量超出稳定条件下通常所能溶解的量。
随后，如图20所示，将整个结构逐渐冷却，例如冷却到900℃以下，从而将出现上述逆熔化现象。具体地，例如当冷却至900℃以下时，晶片4001中含Si、Cu、Ni、Fe化合物的部分4005从固体转变为固体和液体的浆状混合物。如图20(b)中箭头所示，晶片中的杂质将被吸入液体部分中，从而使晶片得到了提纯。
最后，如图21所示，去除硬掩膜层4002、4003，吸收了杂质的晶片部分4005。这种去除例如可以通过干法刻蚀、CMP等方式来实现。
优选地，还沿着平衡线去除晶片靠近表面的一部分。例如，可以通过热氧化，将晶片中平衡线以上的部分氧化为氧化物，然后再通过刻蚀等方式去除氧化物。
最终得到了图21所示的晶片4001，该晶片4001中的大部分杂质由于上述逆熔化过程而被吸走，从而得到了提纯。此外，该晶片4001中还形成有沟槽4006。例如，可以通过向沟槽4006中填充绝缘材料(如氧化硅)，来形成STI。
根据本发明的实施例，通过加热(例如，加热到1000℃)以上，使得金属Cu、Ni和Fe溶解到晶片中的Si中，从而产生Si、Cu、Ni和Fe的化合物。随后，逐渐冷却(例如，冷却到900℃以下)，使得所产生的该化合物发生逆熔化，形成固体和液体的浆状混合物，并因此将晶片中的杂质吸收，从而净化了晶片。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。尽管以上分别描述了各个实施例，但是并不意味着这些实施例中的有利特征不能结合使用。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (12)

1.一种包括半导体材料的半导体晶片的制造方法，包括：
在半导体晶片上和/或在半导体晶片中提供金属材料；
加热，使金属材料溶解到晶片中靠近金属材料所在区域的化合物区中，从而产生半导体-金属化合物；
冷却，使所产生的半导体-金属化合物逆熔化，而在所述化合物区中形成金属材料和半导体材料的混合物，且在逆熔化期间晶片中大部分杂质被吸入所述化合物区中；
去除所述金属材料以及包含杂质的所述化合物区；以及
去除晶片中从平衡线至晶片表面的一部分，其中所述平衡线上方的金属元素浓度大于晶片主体部分中的金属元素浓度。
2.根据权利要求1所述的方法，其中半导体材料包括硅，金属材料包括铜、镍和铁。
3.根据权利要求1所述的方法，其中，金属材料由形成于晶片上方的金属层提供。
4.根据权利要求1所述的方法，其中，金属材料由在晶片中形成的沟槽中填充的金属层来提供。
5.根据权利要求1所述的方法，其中，金属材料通过离子注入而提供给晶片。
6.根据权利要求1所述的方法，其中，金属材料由在晶片上方设置的硬掩膜中形成的沟槽中填充的金属层来提供。
7.根据权利要求4或6所述的方法，其中，所述沟槽的位置对应于晶片中将要形成的浅沟槽隔离的位置。
8.根据权利要求5所述的方法，其中，注入位置对应于晶片中将要形成的浅沟槽隔离的位置。
9.根据权利要求1所述的方法，其中，金属材料溶解到晶片中的半导体材料中达到过饱和状态。
10.根据权利要求2所述的方法，其中，加热至1000℃以上且低于硅的熔点。
11.根据权利要求2所述的方法，其中，冷却至900℃以下。
12.根据权利要求1所述的方法，其中，所述晶片包括绝缘体上硅晶片、体硅晶片、GaN晶片或GaAs晶片。
CN201010591794.5A 2010-12-08 2010-12-08 半导体晶片的制造方法 Active CN102543671B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201010591794.5A CN102543671B (zh) 2010-12-08 2010-12-08 半导体晶片的制造方法
US13/201,125 US8455323B2 (en) 2010-12-08 2011-02-25 Method for manufacturing semiconductor wafer
PCT/CN2011/071303 WO2012075735A1 (zh) 2010-12-08 2011-02-25 半导体晶片的制造方法
GB1202397.4A GB2489301B (en) 2010-12-08 2011-02-25 Method for manufacturing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010591794.5A CN102543671B (zh) 2010-12-08 2010-12-08 半导体晶片的制造方法

Publications (2)

Publication Number Publication Date
CN102543671A CN102543671A (zh) 2012-07-04
CN102543671B true CN102543671B (zh) 2015-02-11

Family

ID=46206569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010591794.5A Active CN102543671B (zh) 2010-12-08 2010-12-08 半导体晶片的制造方法

Country Status (4)

Country Link
US (1) US8455323B2 (zh)
CN (1) CN102543671B (zh)
GB (1) GB2489301B (zh)
WO (1) WO2012075735A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380057B1 (en) * 2001-02-13 2002-04-30 Advanced Micro Devices, Inc. Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627081A (en) 1994-11-29 1997-05-06 Midwest Research Institute Method for processing silicon solar cells
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
WO2001067503A1 (en) * 2000-03-03 2001-09-13 Midwest Research Institute A1 processing for impurity gettering in silicon
JP2005047753A (ja) * 2003-07-29 2005-02-24 Tadahiro Omi 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法
JP2005244031A (ja) * 2004-02-27 2005-09-08 Nec Electronics Corp 半導体装置およびその製造方法
CN101238588A (zh) * 2005-06-07 2008-08-06 加利福尼亚大学董事会 通过金属合金团簇进行的内部吸除
CN101428802A (zh) * 2008-11-21 2009-05-13 储科电子（上海）有限公司 一种金属硅的冶金级物理提炼方法
CN101786628B (zh) * 2010-01-19 2012-01-04 浙江大学 一种用铝膜包覆提纯金属硅的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380057B1 (en) * 2001-02-13 2002-04-30 Advanced Micro Devices, Inc. Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Transition metal co-precipitation mechanisms in silicon;T.Buonassisi等;《Acta Materialia》;20070918;全文 *

Also Published As

Publication number Publication date
WO2012075735A1 (zh) 2012-06-14
CN102543671A (zh) 2012-07-04
GB2489301A (en) 2012-09-26
US8455323B2 (en) 2013-06-04
US20120149181A1 (en) 2012-06-14
GB201202397D0 (en) 2012-03-28
GB2489301B (en) 2015-03-04

Similar Documents

Publication Publication Date Title
CN101950730B (zh) 浅沟槽隔离结构及于其内形成底部孔洞的方法
US20140021577A1 (en) Semiconductor structures and devices and methods of forming the same
TW201727830A (zh) 半導體裝置
CN103531522B (zh) 浅沟槽隔离结构制备方法
US9343352B2 (en) Integrated circuit using deep trench through silicon (DTS)
EP2401760A1 (en) Method for manufacturing components
CN102543671B (zh) 半导体晶片的制造方法
TW202025390A (zh) 用於製作混合集成用先進底材之方法
CN104425258B (zh) 反向导通场截止绝缘栅双极型晶体管的制造方法
US6436791B1 (en) Method of manufacturing a very deep STI (shallow trench isolation)
CN110379705A (zh) 第零层层间膜的制造方法
CN103367237A (zh) 半导体结构的形成方法
KR102407399B1 (ko) 무금속 soi 웨이퍼의 제조 방법
CN104282612B (zh) 一种半导体器件浅沟槽隔离结构的制作方法
US10930569B2 (en) Dual crystal orientation for semiconductor devices
CN103594411A (zh) 绝缘体上锗硅的形成方法
US8258545B1 (en) Integrated circuit including a bipolar transistor and methods of making the same
CN103928386B (zh) 一种浅沟槽隔离结构的制造方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN103247568B (zh) 带有图形化绝缘埋层的衬底的制作方法
CN111261576B (zh) 形成绝缘体上硅结构的方法
US7060596B2 (en) Process for fabricating a single-crystal substrate and integrated circuit comprising such a substrate
CN105845548A (zh) 一种硅衬底及其制造方法
CN109599342B (zh) 一种FinFET侧墙的制作方法
CN103137547A (zh) 一种绝缘体上Si/NiSi2衬底材料及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant