JP2003051500A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003051500A JP2003051500A JP2001238673A JP2001238673A JP2003051500A JP 2003051500 A JP2003051500 A JP 2003051500A JP 2001238673 A JP2001238673 A JP 2001238673A JP 2001238673 A JP2001238673 A JP 2001238673A JP 2003051500 A JP2003051500 A JP 2003051500A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- wiring
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線の剥がれがない高信頼性で高歩留まりの
高集積化された半導体装置及びその製造方法を提供す
る。 【解決手段】 半導体基板１と、この半導体基板上に形
成された密度が２．０ｇ／ｃｍ3以下の低密度材料で形
成された層間絶縁膜３と、この層間絶縁膜中に形成され
た配線溝８と、この配線溝の少なくとも一部に形成され
た応力緩和層４と、この応力緩和層上を含む前記配線溝
内に形成されたバリアメタル層５と、このバリアメタル
層の表面上に形成された配線層９とを有する半導体装置
である。
高集積化された半導体装置及びその製造方法を提供す
る。 【解決手段】 半導体基板１と、この半導体基板上に形
成された密度が２．０ｇ／ｃｍ3以下の低密度材料で形
成された層間絶縁膜３と、この層間絶縁膜中に形成され
た配線溝８と、この配線溝の少なくとも一部に形成され
た応力緩和層４と、この応力緩和層上を含む前記配線溝
内に形成されたバリアメタル層５と、このバリアメタル
層の表面上に形成された配線層９とを有する半導体装置
である。
Description
【０００１】
【発明の属する技術分野】本発明は配線層を有する半導
体装置及びその製造方法に関し、特に低密度層間絶縁膜
上に配線層を設けた半導体装置及びその製造方法に関す
るものである。
体装置及びその製造方法に関し、特に低密度層間絶縁膜
上に配線層を設けた半導体装置及びその製造方法に関す
るものである。
【０００２】
【従来の技術】半導体装置の高集積化及び高速動作を図
るために低抵抗配線として、Ｃｕを用い、層間絶縁膜と
して配線間容量を低く抑える技術が採用されている。こ
のように配線間容量を低減するために低誘電率の材料で
ある低密度層間絶縁膜を用いる場合がある。一般に層間
絶縁膜として用いられる材料としては比誘電率が３．９
程度のＴＥＯＳ膜がある。これに対し、比誘電率が３．
０程度の低誘電率材料を低密度層間絶縁膜として用いる
ことが検討されている。
るために低抵抗配線として、Ｃｕを用い、層間絶縁膜と
して配線間容量を低く抑える技術が採用されている。こ
のように配線間容量を低減するために低誘電率の材料で
ある低密度層間絶縁膜を用いる場合がある。一般に層間
絶縁膜として用いられる材料としては比誘電率が３．９
程度のＴＥＯＳ膜がある。これに対し、比誘電率が３．
０程度の低誘電率材料を低密度層間絶縁膜として用いる
ことが検討されている。
【０００３】ここで、半導体装置の配線材料として用い
られるＣｕはシリコンを用いたデバイスのライフタイム
キラーとなるため、層間絶縁膜中へのＣｕの拡散を抑え
るためにバリア層を層間絶縁膜との間に形成することが
必須である。
られるＣｕはシリコンを用いたデバイスのライフタイム
キラーとなるため、層間絶縁膜中へのＣｕの拡散を抑え
るためにバリア層を層間絶縁膜との間に形成することが
必須である。
【０００４】
【発明が解決しようとする課題】以上のような従来の半
導体装置では、以下の課題が生じる。
導体装置では、以下の課題が生じる。
【０００５】低密度層間絶縁膜上にバリアメタルを成膜
する従来技術では、低密度層間絶縁膜とバリアメタル層
との密着性が悪い。さらにまた、この低密度層間絶縁膜
は従来用いられてきたＴＥＯＳ膜等と比較すると機械的
強度が低く脆い。このため、めっき法による配線層とし
てＣｕ層を埋め込んだ後のＣＭＰ（Chemical Mechanic
al Polishing）処理にて剥がれてしまう場合がある。
この問題の原因としては、バリアメタルをスパッタ法に
より成膜する際の、バリアメタルの内部応力が大きい点
が挙げられる。
する従来技術では、低密度層間絶縁膜とバリアメタル層
との密着性が悪い。さらにまた、この低密度層間絶縁膜
は従来用いられてきたＴＥＯＳ膜等と比較すると機械的
強度が低く脆い。このため、めっき法による配線層とし
てＣｕ層を埋め込んだ後のＣＭＰ（Chemical Mechanic
al Polishing）処理にて剥がれてしまう場合がある。
この問題の原因としては、バリアメタルをスパッタ法に
より成膜する際の、バリアメタルの内部応力が大きい点
が挙げられる。
【０００６】本発明の目的は以上のような従来技術の課
題を解決することにある。
題を解決することにある。
【０００７】特に、本発明の目的は、配線の剥がれがな
い高信頼性で高歩留まりの高集積化された半導体装置及
びその製造方法を提供することである。
い高信頼性で高歩留まりの高集積化された半導体装置及
びその製造方法を提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の特徴は、半導体基板と、この半導体基板上
に形成された密度が２．０ｇ／ｃｍ3以下の低密度材料
で形成された層間絶縁膜と、この層間絶縁膜中に形成さ
れた配線溝と、この配線溝の少なくとも一部に形成され
た応力緩和層と、この応力緩和層上を含む前記配線溝内
に形成されたバリアメタル層と、このバリアメタル層の
表面上に形成された配線層とを有する半導体装置であ
る。
に、本発明の特徴は、半導体基板と、この半導体基板上
に形成された密度が２．０ｇ／ｃｍ3以下の低密度材料
で形成された層間絶縁膜と、この層間絶縁膜中に形成さ
れた配線溝と、この配線溝の少なくとも一部に形成され
た応力緩和層と、この応力緩和層上を含む前記配線溝内
に形成されたバリアメタル層と、このバリアメタル層の
表面上に形成された配線層とを有する半導体装置であ
る。
【０００９】本発明の別の特徴は、半導体基板と、この
半導体基板上に形成された第１層間絶縁膜と、この第１
層間絶縁膜中に形成された第１配線溝と、この第１配線
溝中に形成された第１配線層と、この第１配線層及び前
記第１層間絶縁膜上に形成された密度が２．０ｇ／ｃｍ
3以下の低密度材料で形成された第２層間絶縁膜と、こ
の第２層間絶縁膜中に形成された第２配線溝と、この第
２配線溝の少なくとも一部に形成された応力緩和層と、
この応力緩和層上を含む前記配線溝内に形成されたバリ
アメタル層と、このバリアメタル層の表面上に形成され
た第２配線層とを有する半導体装置である。
半導体基板上に形成された第１層間絶縁膜と、この第１
層間絶縁膜中に形成された第１配線溝と、この第１配線
溝中に形成された第１配線層と、この第１配線層及び前
記第１層間絶縁膜上に形成された密度が２．０ｇ／ｃｍ
3以下の低密度材料で形成された第２層間絶縁膜と、こ
の第２層間絶縁膜中に形成された第２配線溝と、この第
２配線溝の少なくとも一部に形成された応力緩和層と、
この応力緩和層上を含む前記配線溝内に形成されたバリ
アメタル層と、このバリアメタル層の表面上に形成され
た第２配線層とを有する半導体装置である。
【００１０】本発明の別の特徴は、半導体基板上に密度
が２．０ｇ／ｃｍ3以下の低密度材料によって、層間絶
縁膜を形成する工程と、この層間絶縁膜中に配線溝を形
成する工程と、露出した表面上の少なくとも一部に応力
緩和層を形成する工程と、この応力緩和層上を含む前記
配線溝内にバリアメタルを形成する工程と、このバリア
メタル上に配線用導電層を形成する工程と、この配線用
導電層、前記バリアメタル及び前記応力緩和層に対し
て、ＣＭＰ処理を行って、前記配線溝中に配線用導電層
を残す工程とを有する半導体装置の製造方法である。
が２．０ｇ／ｃｍ3以下の低密度材料によって、層間絶
縁膜を形成する工程と、この層間絶縁膜中に配線溝を形
成する工程と、露出した表面上の少なくとも一部に応力
緩和層を形成する工程と、この応力緩和層上を含む前記
配線溝内にバリアメタルを形成する工程と、このバリア
メタル上に配線用導電層を形成する工程と、この配線用
導電層、前記バリアメタル及び前記応力緩和層に対し
て、ＣＭＰ処理を行って、前記配線溝中に配線用導電層
を残す工程とを有する半導体装置の製造方法である。
【００１１】本発明の別の特徴は、半導体基板上に密度
が２．０ｇ／ｃｍ3以下の低密度材料によって、層間絶
縁膜を形成する工程と、この層間絶縁膜上に応力緩和層
を形成する工程と、この応力緩和層が形成された前記層
間絶縁膜上に配線溝を形成する工程と、露出した表面上
にバリアメタルを形成する工程と、このバリアメタル上
に配線用導電層を形成する工程と、この配線用導電層、
前記バリアメタル及び前記応力緩和層に対してＣＭＰ処
理を行って、前記配線溝中に配線用導電層を残す工程と
を有する半導体装置の製造方法である。
が２．０ｇ／ｃｍ3以下の低密度材料によって、層間絶
縁膜を形成する工程と、この層間絶縁膜上に応力緩和層
を形成する工程と、この応力緩和層が形成された前記層
間絶縁膜上に配線溝を形成する工程と、露出した表面上
にバリアメタルを形成する工程と、このバリアメタル上
に配線用導電層を形成する工程と、この配線用導電層、
前記バリアメタル及び前記応力緩和層に対してＣＭＰ処
理を行って、前記配線溝中に配線用導電層を残す工程と
を有する半導体装置の製造方法である。
【００１２】
【発明の実施の形態】（第１の実施の形態）図２には、
本実施形態に係わる半導体装置の製造方法における実験
結果が示される。まず、図２（Ａ）に示されるようにシ
リコンからなる半導体基板１を用意した。次に、図２
（Ｂ）に示されるように半導体基板１上にプラズマＣＶ
Ｄ法でシリコン窒化膜２を０．０７μｍの厚さとなるよ
うに成膜した。
本実施形態に係わる半導体装置の製造方法における実験
結果が示される。まず、図２（Ａ）に示されるようにシ
リコンからなる半導体基板１を用意した。次に、図２
（Ｂ）に示されるように半導体基板１上にプラズマＣＶ
Ｄ法でシリコン窒化膜２を０．０７μｍの厚さとなるよ
うに成膜した。
【００１３】次に、図２（Ｃ）に示されるようにポリメ
チルシロキ酸を主成分とする液をスピン塗布し４００℃
で３０分キュアして、１μｍの厚さの低誘電率層間絶縁
膜３を形成した。ここで、この低誘電率層間絶縁膜３の
比誘電率は約３以下である。密度は２．０ｇ／ｃｍ3以
下である。
チルシロキ酸を主成分とする液をスピン塗布し４００℃
で３０分キュアして、１μｍの厚さの低誘電率層間絶縁
膜３を形成した。ここで、この低誘電率層間絶縁膜３の
比誘電率は約３以下である。密度は２．０ｇ／ｃｍ3以
下である。
【００１４】なお、低誘電率層間絶縁膜は、一例として
は炭素成分を含むシリコン酸化膜である。又、他の例と
しては、層間絶縁膜は多孔質シリコン酸化膜である。さ
らに、他の例としては、層間絶縁膜は有機高分子系膜で
ある。
は炭素成分を含むシリコン酸化膜である。又、他の例と
しては、層間絶縁膜は多孔質シリコン酸化膜である。さ
らに、他の例としては、層間絶縁膜は有機高分子系膜で
ある。
【００１５】次に、図２（Ｄ）に示されるように低誘電
率層間絶縁膜３上にＴ−Ｓ間距離（ターゲット−サブス
トレイト間距離）が３００ｍｍのＬＴＳ(ロングスロー
スパッタリング：Long Throw Sputtering)法により、
Ｃｕを０．５ｗｔ％含んだＡｌ層（以下ＡｌＣｕ層とい
う）を成膜温度２５０℃でその厚さが０．００５μｍの
厚さと、０．０１μｍの厚さの２通りで、応力緩和層４
として成膜した。なお、ＬＴＳに限らずＳＩＳ（Self I
onized Sputtering）法を用いてＡｌＣｕ層を成膜する
ことも可能である。
率層間絶縁膜３上にＴ−Ｓ間距離（ターゲット−サブス
トレイト間距離）が３００ｍｍのＬＴＳ(ロングスロー
スパッタリング：Long Throw Sputtering)法により、
Ｃｕを０．５ｗｔ％含んだＡｌ層（以下ＡｌＣｕ層とい
う）を成膜温度２５０℃でその厚さが０．００５μｍの
厚さと、０．０１μｍの厚さの２通りで、応力緩和層４
として成膜した。なお、ＬＴＳに限らずＳＩＳ（Self I
onized Sputtering）法を用いてＡｌＣｕ層を成膜する
ことも可能である。
【００１６】次に連続して０．０３μｍの厚さのＴａ層
をバリアメタル層５として、ＳＩＳで成膜した。
をバリアメタル層５として、ＳＩＳで成膜した。
【００１７】ここで、比較のために応力緩和層を形成せ
ずに低誘電率層間絶縁膜４上に直接バリアメタル層５を
形成した例を図２（Ｅ）に示す。
ずに低誘電率層間絶縁膜４上に直接バリアメタル層５を
形成した例を図２（Ｅ）に示す。
【００１８】ここで、図２（Ｄ）及び図２（Ｅ）に示さ
れる半導体装置におけるバリアメタル層５の応力測定結
果を図３に示す。
れる半導体装置におけるバリアメタル層５の応力測定結
果を図３に示す。
【００１９】図３で、縦軸はバリアメタル層５の応力の
大きさを表し、負の値は圧縮応力であり、正の値は引っ
張り応力である。横軸には、低誘電率層間絶縁膜３上
にＴａ層を０．０３μｍの厚さで形成した場合（図２
（Ｅ））であり、低誘電率層間絶縁膜３上にＡｌＣｕ
層をその厚さが０．００５μｍで形成し、さらにその上
にＴａ層を０．０３μｍの厚さで形成した場合（図２
（Ｄ））であり、低誘電率層間絶縁膜３上にＡｌＣｕ
層をその厚さが０．０１μｍで形成し、さらにその上に
Ｔａ層を０．０３μｍの厚さで形成した場合（図２
（Ｄ））である。
大きさを表し、負の値は圧縮応力であり、正の値は引っ
張り応力である。横軸には、低誘電率層間絶縁膜３上
にＴａ層を０．０３μｍの厚さで形成した場合（図２
（Ｅ））であり、低誘電率層間絶縁膜３上にＡｌＣｕ
層をその厚さが０．００５μｍで形成し、さらにその上
にＴａ層を０．０３μｍの厚さで形成した場合（図２
（Ｄ））であり、低誘電率層間絶縁膜３上にＡｌＣｕ
層をその厚さが０．０１μｍで形成し、さらにその上に
Ｔａ層を０．０３μｍの厚さで形成した場合（図２
（Ｄ））である。
【００２０】この図３から、バリアメタル層５の応力を
緩和する層として２種類の厚さのＡｌＣｕ層をバリアメ
タル層５と低誘電率層間絶縁膜３の間に挟むことで、二
つの厚さどちらでも応力が緩和されていることが分かっ
た。
緩和する層として２種類の厚さのＡｌＣｕ層をバリアメ
タル層５と低誘電率層間絶縁膜３の間に挟むことで、二
つの厚さどちらでも応力が緩和されていることが分かっ
た。
【００２１】また上記構造での低誘電率層間絶縁膜３と
その上の膜との密着性を評価するため、テープテストを
行った。発明者による検討により、バリアメタル層のＴ
ａ層上にスパッタリング成膜により、膜厚を変えてＣｕ
層を成膜した場合、密着性が悪いものはＣｕ層が薄い状
態で、テープテストで剥がれ、密着性が良いものはＣｕ
層を厚くしてもテープテストで剥がれが生じないことを
見出した。
その上の膜との密着性を評価するため、テープテストを
行った。発明者による検討により、バリアメタル層のＴ
ａ層上にスパッタリング成膜により、膜厚を変えてＣｕ
層を成膜した場合、密着性が悪いものはＣｕ層が薄い状
態で、テープテストで剥がれ、密着性が良いものはＣｕ
層を厚くしてもテープテストで剥がれが生じないことを
見出した。
【００２２】すなわち、ＡｌＣｕ層の厚さを０．０１μ
ｍとして、図２（Ｄ）に示されるように構成し、Ｃｕ層
の厚さを０．０８μｍとした場合には剥がれが生じなか
った。次に、同様の構成で、Ｃｕ層の厚さを０．１μｍ
とした場合には、一部で剥がれが生じた。さらに同様の
構成で、Ｃｕ層の厚さを０．１２μｍ、０．１６μｍと
した場合には、全面で剥がれが生じた。
ｍとして、図２（Ｄ）に示されるように構成し、Ｃｕ層
の厚さを０．０８μｍとした場合には剥がれが生じなか
った。次に、同様の構成で、Ｃｕ層の厚さを０．１μｍ
とした場合には、一部で剥がれが生じた。さらに同様の
構成で、Ｃｕ層の厚さを０．１２μｍ、０．１６μｍと
した場合には、全面で剥がれが生じた。
【００２３】又、図２（Ｅ）に示されるように構成した
場合、Ｃｕ層の厚さを０．０８μｍとした場合には、一
部で剥がれが生じた。さらに同様の構成で、Ｃｕ層の厚
さを０．１μｍ、０．１２μｍ、０．１６μｍとした場
合には、全面で剥がれが生じた。
場合、Ｃｕ層の厚さを０．０８μｍとした場合には、一
部で剥がれが生じた。さらに同様の構成で、Ｃｕ層の厚
さを０．１μｍ、０．１２μｍ、０．１６μｍとした場
合には、全面で剥がれが生じた。
【００２４】この結果から、応力緩和層によるバリアメ
タルの膜応力の緩和作用により、密着性が改善している
ことが分かった。
タルの膜応力の緩和作用により、密着性が改善している
ことが分かった。
【００２５】次に、この実験結果を基に製造した本実施
の形態の半導体装置の構造を図１を用いて説明する。
の形態の半導体装置の構造を図１を用いて説明する。
【００２６】シリコンなどの半導体基板１上に、低誘電
率層間絶縁膜３が形成されていて、この低誘電率層間絶
縁膜３中には、低誘電率層間絶縁膜３中に配線溝８が形
成されている。この配線溝８の周囲内壁には応力緩和層
４が形成されている。この応力緩和層４上には、バリア
メタル層５が形成されている。このバリアメタル層５上
で、配線溝８を埋め込むように配線層９が形成されてい
る。
率層間絶縁膜３が形成されていて、この低誘電率層間絶
縁膜３中には、低誘電率層間絶縁膜３中に配線溝８が形
成されている。この配線溝８の周囲内壁には応力緩和層
４が形成されている。この応力緩和層４上には、バリア
メタル層５が形成されている。このバリアメタル層５上
で、配線溝８を埋め込むように配線層９が形成されてい
る。
【００２７】次に、本実施の形態の半導体装置におい
て、下層配線層と上層配線層との接続形態を示した構造
を図４の斜視図を用いて説明する。ここでは、半導体基
板１上に、第１層間絶縁膜１１が形成され、その中に下
層配線層１０が形成されている。この下層配線層１０の
周囲には、図１に示された構成と同様に下層応力緩和層
１２及び下層バリアメタル層１３が積層して形成されて
いる。
て、下層配線層と上層配線層との接続形態を示した構造
を図４の斜視図を用いて説明する。ここでは、半導体基
板１上に、第１層間絶縁膜１１が形成され、その中に下
層配線層１０が形成されている。この下層配線層１０の
周囲には、図１に示された構成と同様に下層応力緩和層
１２及び下層バリアメタル層１３が積層して形成されて
いる。
【００２８】第１層間絶縁膜１１、下層応力緩和層１
２、下層バリアメタル層１３、及び下層配線層１０上に
は、膜厚が例えば約７０ｎｍからなるＳｉＮ層のキャッ
プ膜１４が形成されている。このキャップ膜１４上に、
第２層間絶縁膜１５が形成されている。
２、下層バリアメタル層１３、及び下層配線層１０上に
は、膜厚が例えば約７０ｎｍからなるＳｉＮ層のキャッ
プ膜１４が形成されている。このキャップ膜１４上に、
第２層間絶縁膜１５が形成されている。
【００２９】この第２層間絶縁膜１５及びキャップ層１
４中に下層配線層１０に接続してビアホール７が形成さ
れ、配線層９に接続されている。この第２層間絶縁膜１
５中に下層配線層１０に接続してビアホール７が形成さ
れ、配線層９に接続されている。このビアホール７に接
続して第２層間絶縁膜１５中に配線溝８が形成されてい
る。このビアホール７及び配線溝８の周囲内壁には応力
緩和層４及びバリアメタル層５が積層されて形成されて
いる。このバリアメタル層５上で、配線溝８及びビアホ
ール７を埋め込むように配線層９が形成されている。
４中に下層配線層１０に接続してビアホール７が形成さ
れ、配線層９に接続されている。この第２層間絶縁膜１
５中に下層配線層１０に接続してビアホール７が形成さ
れ、配線層９に接続されている。このビアホール７に接
続して第２層間絶縁膜１５中に配線溝８が形成されてい
る。このビアホール７及び配線溝８の周囲内壁には応力
緩和層４及びバリアメタル層５が積層されて形成されて
いる。このバリアメタル層５上で、配線溝８及びビアホ
ール７を埋め込むように配線層９が形成されている。
【００３０】ここでは、下層配線層１０、配線層９、下
層配線層１０周囲に形成された下層応力緩和層１２及び
下層バリアメタル層１３、並びに配線層９周囲に形成さ
れた応力緩和層４及びバリアメタル層５はともに図中右
奥方向へ直線的に形成されている。
層配線層１０周囲に形成された下層応力緩和層１２及び
下層バリアメタル層１３、並びに配線層９周囲に形成さ
れた応力緩和層４及びバリアメタル層５はともに図中右
奥方向へ直線的に形成されている。
【００３１】これに対し、ビアホール７はプラグ形状
で、円柱状に下層配線層１０と配線層９とを接続した形
態となっている。このような形態により、下層配線層１
０とその上に位置する配線層９とが電気的に接続されて
いる。この場合、下層配線層１０とビアホール７の接続
部分では、応力緩和層４と下層配線層１０とが直接接す
ることになるが、応力緩和層４の膜厚が薄いため、拡散
もしくは反応による配線抵抗及びビア抵抗の上昇は見ら
れない。
で、円柱状に下層配線層１０と配線層９とを接続した形
態となっている。このような形態により、下層配線層１
０とその上に位置する配線層９とが電気的に接続されて
いる。この場合、下層配線層１０とビアホール７の接続
部分では、応力緩和層４と下層配線層１０とが直接接す
ることになるが、応力緩和層４の膜厚が薄いため、拡散
もしくは反応による配線抵抗及びビア抵抗の上昇は見ら
れない。
【００３２】ここで、低誘電率層間絶縁膜３、第１層間
絶縁膜１１、及び第２層間絶縁膜１５はいずれもその比
誘電率が約３以下で、低密度、すなわち、２．０ｇ／ｃ
ｍ3以下で形成されている。
絶縁膜１１、及び第２層間絶縁膜１５はいずれもその比
誘電率が約３以下で、低密度、すなわち、２．０ｇ／ｃ
ｍ3以下で形成されている。
【００３３】ここで、配線層９及び下層配線層１０には
Ｃｕなどが用いられる。
Ｃｕなどが用いられる。
【００３４】ここで、バリアメタル層５及び下層バリア
メタル層１３としては、Ｔａを用いることができる。こ
こで、配線層９の配線溝８における幅は約０．２μｍ、
ビアホール７における幅は約０．１８５μｍで実現でき
る。配線溝における配線層９の高さは約０．３μｍ、ビ
アホール７における配線層９の高さは約０．３μｍ程度
である。
メタル層１３としては、Ｔａを用いることができる。こ
こで、配線層９の配線溝８における幅は約０．２μｍ、
ビアホール７における幅は約０．１８５μｍで実現でき
る。配線溝における配線層９の高さは約０．３μｍ、ビ
アホール７における配線層９の高さは約０．３μｍ程度
である。
【００３５】ここで、応力緩和層４の上にバリアメタル
層５としてＴａ層をスパッタリング法で形成すると、通
常β―Ｔａが形成され、その比抵抗は約２００μΩ・ｃ
ｍであったものが、応力緩和層であるＡｌＣｕ上では、
α―Ｔａにその結晶系が変化していることをＸ線回折測
定で確認した。α―Ｔａはその比抵抗が約７０μΩ・ｃ
ｍ程度であり、ｂｃｃ（body-centered cubic）構造
（体心立方構造）を有している。
層５としてＴａ層をスパッタリング法で形成すると、通
常β―Ｔａが形成され、その比抵抗は約２００μΩ・ｃ
ｍであったものが、応力緩和層であるＡｌＣｕ上では、
α―Ｔａにその結晶系が変化していることをＸ線回折測
定で確認した。α―Ｔａはその比抵抗が約７０μΩ・ｃ
ｍ程度であり、ｂｃｃ（body-centered cubic）構造
（体心立方構造）を有している。
【００３６】こうして、バリアメタル層５の抵抗が小さ
くなることでビア抵抗が小さくなる効果が得られた。
くなることでビア抵抗が小さくなる効果が得られた。
【００３７】なお、バリアメタル層５としては、高融点
金属、例えばＷ、Ｔａ、Ｔｉ、Ｎｂ、Ｍｏ、Ｖ、Ｃｒ、
Ｚｒの中から選ばれた少なくとも１種類を主成分とす
る。これら高融点金属は応力が高いので、低誘電率層間
絶縁膜との密着性を確保するためには、応力緩和が必要
である。ただし、ＴａＮ等の窒化物を用いる場合は、応
力緩和層としてＡｌＣｕを用いると、ＡｌＣｕとの界面
に絶縁性のＡｌ窒化物を生成するため、ＡｌＣｕ側には
Ｔａ等の積層により窒化物が直接接しないことが望まし
い。低誘電率層間絶縁膜上ではＣＭＰ処理により、応力
緩和層はすべて除去して、近隣の配線同士のショートを
防ぐことが必要である。
金属、例えばＷ、Ｔａ、Ｔｉ、Ｎｂ、Ｍｏ、Ｖ、Ｃｒ、
Ｚｒの中から選ばれた少なくとも１種類を主成分とす
る。これら高融点金属は応力が高いので、低誘電率層間
絶縁膜との密着性を確保するためには、応力緩和が必要
である。ただし、ＴａＮ等の窒化物を用いる場合は、応
力緩和層としてＡｌＣｕを用いると、ＡｌＣｕとの界面
に絶縁性のＡｌ窒化物を生成するため、ＡｌＣｕ側には
Ｔａ等の積層により窒化物が直接接しないことが望まし
い。低誘電率層間絶縁膜上ではＣＭＰ処理により、応力
緩和層はすべて除去して、近隣の配線同士のショートを
防ぐことが必要である。
【００３８】応力緩和層４としては、その厚さが０．０
１５μｍから０．００５μｍ程度の厚さで、ＡｌＣｕ層
などの塑性変形しやすい材料が使用でき、そのため、耐
力が１００ＭＰａ以下の材料となる。
１５μｍから０．００５μｍ程度の厚さで、ＡｌＣｕ層
などの塑性変形しやすい材料が使用でき、そのため、耐
力が１００ＭＰａ以下の材料となる。
【００３９】ここで、応力緩和層４は薄く形成すること
が好ましいので、０．００５μｍが好ましい。応力緩和
層４は、その厚さとしてさらに厚くても薄くても場合に
より形成できる。
が好ましいので、０．００５μｍが好ましい。応力緩和
層４は、その厚さとしてさらに厚くても薄くても場合に
より形成できる。
【００４０】この応力緩和層４は４００℃でも耐熱性が
あることが好ましい。通常の半導体装置の製造方法にお
いては、４００℃程度まで加熱される場合があり、その
ような加熱工程での影響がないことが応力緩和層として
望ましい特性である。ここでは、応力緩和層は塑性変形
を起すことにより、応力緩和機能を果たす。この応力緩
和層は耐力が１００ＭＰａ以下となっている。
あることが好ましい。通常の半導体装置の製造方法にお
いては、４００℃程度まで加熱される場合があり、その
ような加熱工程での影響がないことが応力緩和層として
望ましい特性である。ここでは、応力緩和層は塑性変形
を起すことにより、応力緩和機能を果たす。この応力緩
和層は耐力が１００ＭＰａ以下となっている。
【００４１】低誘電率層間絶縁膜３とバリアメタル５の
間に、変形により応力を緩和する層４を新たに形成した
ことにより、低誘電率層間絶縁膜の機械的な強度が小さ
いことによる脆さと、バリアメタルの成膜時の内部応力
が大きいことによる、配線形成ＣＭＰでの剥がれの問題
を解決して、信頼性の高い半導体装置を提供できる。
間に、変形により応力を緩和する層４を新たに形成した
ことにより、低誘電率層間絶縁膜の機械的な強度が小さ
いことによる脆さと、バリアメタルの成膜時の内部応力
が大きいことによる、配線形成ＣＭＰでの剥がれの問題
を解決して、信頼性の高い半導体装置を提供できる。
【００４２】本実施の形態の半導体装置によれば、多層
配線を形成する際の、低誘電率層間絶縁膜３とバリアメ
タル層５との間にバリアメタル層５の内部応力を緩和す
る層４を設けたことで、配線層９形成時の埋め込み後の
ＣＭＰ処理工程における剥がれの問題が起こらず、高信
頼性、高歩留まりの配線を有する半導体装置を形成する
ことが可能となる。
配線を形成する際の、低誘電率層間絶縁膜３とバリアメ
タル層５との間にバリアメタル層５の内部応力を緩和す
る層４を設けたことで、配線層９形成時の埋め込み後の
ＣＭＰ処理工程における剥がれの問題が起こらず、高信
頼性、高歩留まりの配線を有する半導体装置を形成する
ことが可能となる。
【００４３】次に、本実施の形態の半導体装置の製造方
法を説明する。
法を説明する。
【００４４】図５に示されるように、半導体基板１上に
第１層間絶縁膜１１、下層応力緩和層１２、下層バリア
メタル１３、下層配線層１０、キャップ膜１４を形成し
た後、低誘電率の第２層間絶縁膜１５をスピン塗布し、
４００℃で３０分キュアして０．６μｍの低誘電率の第
２層間絶縁膜１５を形成する。その後、通常のＰＥＰ及
び低誘電率の第２層間絶縁膜１５及びキャップ膜１４の
エッチングにより配線溝８とビアホール７を形成する。
第１層間絶縁膜１１、下層応力緩和層１２、下層バリア
メタル１３、下層配線層１０、キャップ膜１４を形成し
た後、低誘電率の第２層間絶縁膜１５をスピン塗布し、
４００℃で３０分キュアして０．６μｍの低誘電率の第
２層間絶縁膜１５を形成する。その後、通常のＰＥＰ及
び低誘電率の第２層間絶縁膜１５及びキャップ膜１４の
エッチングにより配線溝８とビアホール７を形成する。
【００４５】次に、図６に示されるように、このパター
ン上に応力緩和層４としてＡｌＣｕ層を０．００５μｍ
の厚さで形成する。ここでは、第２層間絶縁膜１５上に
Ｔ−Ｓ間距離が３００ｍｍのＬＴＳによりＡｌＣｕ層を
成膜温度２５０℃で成膜する。ＬＴＳでは、直線的に溝
の奥まで埋め込むことができるため、ここで使用され
る。なお、ＬＴＳに限らず、ＳＩＳ法を用いて成膜する
ことも可能である。
ン上に応力緩和層４としてＡｌＣｕ層を０．００５μｍ
の厚さで形成する。ここでは、第２層間絶縁膜１５上に
Ｔ−Ｓ間距離が３００ｍｍのＬＴＳによりＡｌＣｕ層を
成膜温度２５０℃で成膜する。ＬＴＳでは、直線的に溝
の奥まで埋め込むことができるため、ここで使用され
る。なお、ＬＴＳに限らず、ＳＩＳ法を用いて成膜する
ことも可能である。
【００４６】次に、図７に示されるように、バリアメタ
ル層５として、０．０３μｍの厚さで、ＳＩＳで成膜し
てＴａ層を形成する。
ル層５として、０．０３μｍの厚さで、ＳＩＳで成膜し
てＴａ層を形成する。
【００４７】次に、図８に示されるように、配線層９と
して、Ｃｕ層をシード層として０．０８μｍの厚さで、
ＳＩＳによりスパッタ法で堆積し、そのシード層の上に
Ｃｕを電解めっき法で、埋め込みを行う。
して、Ｃｕ層をシード層として０．０８μｍの厚さで、
ＳＩＳによりスパッタ法で堆積し、そのシード層の上に
Ｃｕを電解めっき法で、埋め込みを行う。
【００４８】この後、図４に示されるように、ＣＭＰ処
理を行い、配線溝８内に配線層９が残り、第２層間絶縁
膜１５上表面が露出するように第２層間絶縁膜１５上の
バリアメタル層５、応力緩和層４及び配線層９を除去す
る。このようにして配線層９の剥がれがなく、ＣＭＰ処
理が可能である。これは、バリアメタルの応力が緩和さ
れたためと考えられる。
理を行い、配線溝８内に配線層９が残り、第２層間絶縁
膜１５上表面が露出するように第２層間絶縁膜１５上の
バリアメタル層５、応力緩和層４及び配線層９を除去す
る。このようにして配線層９の剥がれがなく、ＣＭＰ処
理が可能である。これは、バリアメタルの応力が緩和さ
れたためと考えられる。
【００４９】このような製造方法とすることで、剥がれ
を生じさせずに低誘電率層間絶縁膜中に配線層を形成す
ることができる。
を生じさせずに低誘電率層間絶縁膜中に配線層を形成す
ることができる。
【００５０】本実施の形態によれば、低密度層間絶縁膜
の機械的な強度が小さいことによる脆さと、バリアメタ
ルの成膜時の内部応力が大きいことによる、Ｃｕ配線形
成時のＣＭＰ処理での剥がれの問題を解決する半導体装
置の製造方法を提供することができる。
の機械的な強度が小さいことによる脆さと、バリアメタ
ルの成膜時の内部応力が大きいことによる、Ｃｕ配線形
成時のＣＭＰ処理での剥がれの問題を解決する半導体装
置の製造方法を提供することができる。
【００５１】（第２の実施の形態）次に、本実施の形態
の半導体装置の構造を図９を用いて説明する。
の半導体装置の構造を図９を用いて説明する。
【００５２】ここでは、半導体基板１上に、第１層間絶
縁膜１１が形成され、その中に下層配線層１０が形成さ
れている。この下層配線層１０の周囲には、下層バリア
メタル層１３が形成されている。
縁膜１１が形成され、その中に下層配線層１０が形成さ
れている。この下層配線層１０の周囲には、下層バリア
メタル層１３が形成されている。
【００５３】第１層間絶縁膜１１上には、膜厚が例えば
約７０ｎｍからなるＳｉＮ層のキャップ膜１４が形成さ
れている。このキャップ膜１４上に、第２層間絶縁膜１
５が形成されている。
約７０ｎｍからなるＳｉＮ層のキャップ膜１４が形成さ
れている。このキャップ膜１４上に、第２層間絶縁膜１
５が形成されている。
【００５４】この第２層間絶縁膜１５及びキャップ膜１
４中に下層配線層１０に接続してビアホール７が形成さ
れ、配線層９に接続されている。このビアホール７に接
続して第２層間絶縁膜１５中に配線溝８が形成されてい
る。このビアホール７及び配線溝８の周囲内壁にはバリ
アメタル層５が形成されている。このバリアメタル層５
上で、配線溝８及びビアホール７を埋め込むように配線
層９が形成されている。
４中に下層配線層１０に接続してビアホール７が形成さ
れ、配線層９に接続されている。このビアホール７に接
続して第２層間絶縁膜１５中に配線溝８が形成されてい
る。このビアホール７及び配線溝８の周囲内壁にはバリ
アメタル層５が形成されている。このバリアメタル層５
上で、配線溝８及びビアホール７を埋め込むように配線
層９が形成されている。
【００５５】ここでは、下層配線層１０、配線層９、下
層配線層１０周囲に形成された下層バリアメタル層１
３、並びに配線層９周囲に形成されたバリアメタル層５
はともに図中右奥方向へ直線的に形成されている。
層配線層１０周囲に形成された下層バリアメタル層１
３、並びに配線層９周囲に形成されたバリアメタル層５
はともに図中右奥方向へ直線的に形成されている。
【００５６】これに対し、ビアホール７はプラグ形状
で、円柱状に下層配線層１０と配線層９とを接続した形
態となっている。このような形態により、下層配線層１
０とその上に位置する配線層９とが電気的に接続されて
いる。また、各材料の種類、厚さなどの特性は応力緩和
層以外では、図１に示された第１の実施の形態と同様で
ある。
で、円柱状に下層配線層１０と配線層９とを接続した形
態となっている。このような形態により、下層配線層１
０とその上に位置する配線層９とが電気的に接続されて
いる。また、各材料の種類、厚さなどの特性は応力緩和
層以外では、図１に示された第１の実施の形態と同様で
ある。
【００５７】なお、上記説明では下層配線層１０を有す
る半導体装置について説明しているが、図１に示したよ
うに下層配線１０及びビアホール７を有していない構造
の半導体装置にも本実施の形態の半導体装置は適用でき
る。
る半導体装置について説明しているが、図１に示したよ
うに下層配線１０及びビアホール７を有していない構造
の半導体装置にも本実施の形態の半導体装置は適用でき
る。
【００５８】本実施の形態では、配線溝８及びビアホー
ル７内には応力緩和層が形成されずに、バリアメタル層
５と配線層９が形成されているので、第１の実施の形態
と比べて、配線抵抗及びビア抵抗を低くすることができ
る。すなわち、配線層９に比べて高抵抗の応力緩和層と
下層配線層との反応層を介さずに配線が形成されるの
で、半導体装置の配線抵抗及びビア抵抗を低くでき、信
号の伝播速度や高周波特性を向上できる。応力緩和層と
して、ＡｌＣｕ層を用いた場合、Ｃｕ層との反応層の抵
抗が高くなるが、本実施の形態では、配線溝８やビアホ
ール７内にＡｌＣｕ層を残さずに除去するので、第１の
実施の形態に比べて配線抵抗及びビア抵抗を低く抑える
ことができる。ここでは、応力緩和層は塑性変形を起す
ことにより、応力緩和機能を果たす。この応力緩和層は
その耐力が１００ＭＰａ以下となっている。この場合、
第１の実施の形態と異なり、ビアホール７の底にはＡｌ
Ｃｕ層がないためバリアメタルとして窒化物を用いた場
合でもＡｌＣｕ層の窒化物が生成することなく、ビアホ
ール７の底における抵抗が上昇することはない。またＣ
ＭＰ処理によってＡｌＣｕ層は除かれていて、配線間の
リークも起こらない。
ル７内には応力緩和層が形成されずに、バリアメタル層
５と配線層９が形成されているので、第１の実施の形態
と比べて、配線抵抗及びビア抵抗を低くすることができ
る。すなわち、配線層９に比べて高抵抗の応力緩和層と
下層配線層との反応層を介さずに配線が形成されるの
で、半導体装置の配線抵抗及びビア抵抗を低くでき、信
号の伝播速度や高周波特性を向上できる。応力緩和層と
して、ＡｌＣｕ層を用いた場合、Ｃｕ層との反応層の抵
抗が高くなるが、本実施の形態では、配線溝８やビアホ
ール７内にＡｌＣｕ層を残さずに除去するので、第１の
実施の形態に比べて配線抵抗及びビア抵抗を低く抑える
ことができる。ここでは、応力緩和層は塑性変形を起す
ことにより、応力緩和機能を果たす。この応力緩和層は
その耐力が１００ＭＰａ以下となっている。この場合、
第１の実施の形態と異なり、ビアホール７の底にはＡｌ
Ｃｕ層がないためバリアメタルとして窒化物を用いた場
合でもＡｌＣｕ層の窒化物が生成することなく、ビアホ
ール７の底における抵抗が上昇することはない。またＣ
ＭＰ処理によってＡｌＣｕ層は除かれていて、配線間の
リークも起こらない。
【００５９】ここで、もし、低誘電率層間絶縁膜上にＡ
ｌＣｕが残っていると、本来は分離されるべきＣｕ配線
層間で、ＡｌＣｕがその間を接続する構成が形成されて
しまう。そのような状態では、層間絶縁膜によって絶縁
がなされる配線同士で接続がなされてしまう。本実施の
形態ではこのような事態を防止できる。
ｌＣｕが残っていると、本来は分離されるべきＣｕ配線
層間で、ＡｌＣｕがその間を接続する構成が形成されて
しまう。そのような状態では、層間絶縁膜によって絶縁
がなされる配線同士で接続がなされてしまう。本実施の
形態ではこのような事態を防止できる。
【００６０】次に、本実施の形態の半導体装置の製造方
法を説明する。
法を説明する。
【００６１】まず、図１０に示されるように半導体基板
１上に第１層間絶縁膜１１、下層バリアメタル１３、下
層配線層１０、キャップ膜１４を形成した後、低誘電率
の第２層間絶縁膜１５をスピン塗布し４００℃で３０分
キュアして０．６μｍの厚さの低誘電率の第２層間絶縁
膜１５を形成する。次に、応力緩和層４としてＡｌＣｕ
層を０．０１μｍの厚さで成膜する。
１上に第１層間絶縁膜１１、下層バリアメタル１３、下
層配線層１０、キャップ膜１４を形成した後、低誘電率
の第２層間絶縁膜１５をスピン塗布し４００℃で３０分
キュアして０．６μｍの厚さの低誘電率の第２層間絶縁
膜１５を形成する。次に、応力緩和層４としてＡｌＣｕ
層を０．０１μｍの厚さで成膜する。
【００６２】次に、図１１に示されるように、レジスト
パターン（図示せず）を形成した後、塩素系のガスでＡ
ｌＣｕ層４のＲＩＥを行い、さらにフッ素系のガスで第
２層間絶縁膜１５及びキャップ膜１４のＲＩＥを行い、
配線溝８及びビアホール７を形成する。レジストはアッ
シャーにより除去する。
パターン（図示せず）を形成した後、塩素系のガスでＡ
ｌＣｕ層４のＲＩＥを行い、さらにフッ素系のガスで第
２層間絶縁膜１５及びキャップ膜１４のＲＩＥを行い、
配線溝８及びビアホール７を形成する。レジストはアッ
シャーにより除去する。
【００６３】次に、図１２に示されるように、ＳＩＳ法
で０．０３μｍの厚さのＴａ膜のバリアメタル層５を露
出表面上に形成する。
で０．０３μｍの厚さのＴａ膜のバリアメタル層５を露
出表面上に形成する。
【００６４】次に、図１３に示されるように、ＳＩＳ法
で０．０８μｍの厚さのＣｕ層９を堆積し、めっき法に
より配線溝８及びビアホール７内にＣｕの埋め込みを行
う。
で０．０８μｍの厚さのＣｕ層９を堆積し、めっき法に
より配線溝８及びビアホール７内にＣｕの埋め込みを行
う。
【００６５】次に、図９に示されるように、ＣＭＰ処理
を施し、配線溝８及びビアホール７内に配線層９を残し
て、第２層間絶縁膜１５上表面を露出させる。
を施し、配線溝８及びビアホール７内に配線層９を残し
て、第２層間絶縁膜１５上表面を露出させる。
【００６６】このように製造することで、配線層の剥が
れがなくＣＭＰ処理が可能な半導体装置の製造方法を提
供できる。
れがなくＣＭＰ処理が可能な半導体装置の製造方法を提
供できる。
【００６７】なお、上記説明では下層配線層１０を有す
る半導体装置の製造方法について説明しているが、図１
に示したように下層配線１０及びビアホール７を有して
いない構造の半導体装置にも本実施の形態の半導体装置
の製造方法は適用できる。
る半導体装置の製造方法について説明しているが、図１
に示したように下層配線１０及びビアホール７を有して
いない構造の半導体装置にも本実施の形態の半導体装置
の製造方法は適用できる。
【００６８】（第３の実施の形態）本実施の形態の半導
体装置の構造を図１４を用いて説明する。
体装置の構造を図１４を用いて説明する。
【００６９】半導体基板１上に、第１層間絶縁膜１１が
形成され、その中に下層配線層１０が形成されている。
この下層配線層１０の周囲には、図１に示された構成と
同様に下層応力緩和層１２及び下層バリアメタル層１３
が積層して形成されている。
形成され、その中に下層配線層１０が形成されている。
この下層配線層１０の周囲には、図１に示された構成と
同様に下層応力緩和層１２及び下層バリアメタル層１３
が積層して形成されている。
【００７０】第１層間絶縁膜１１上には、膜厚が例えば
約７０ｎｍからなるＳｉＮ層のキャップ膜１４が形成さ
れている。このキャップ膜１４上に、第２層間絶縁膜１
５が形成されている。
約７０ｎｍからなるＳｉＮ層のキャップ膜１４が形成さ
れている。このキャップ膜１４上に、第２層間絶縁膜１
５が形成されている。
【００７１】この第２層間絶縁膜１５及びキャップ膜１
４中に下層配線層１０に接続してビアホール７が形成さ
れ、配線層９に接続されている。このビアホール７に接
続して第２層間絶縁膜１５中に配線溝８が形成されてい
る。このビアホール７及び配線溝８の周囲内壁には部分
的に応力緩和層４が形成されている。さらにその応力緩
和層４表面上及び応力緩和層が形成されていないビアホ
ール７及び配線溝８の周囲内壁にバリアメタル層５が形
成されている。このバリアメタル層５上で、配線溝８及
びビアホール７を埋め込むように配線層９が形成されて
いる。
４中に下層配線層１０に接続してビアホール７が形成さ
れ、配線層９に接続されている。このビアホール７に接
続して第２層間絶縁膜１５中に配線溝８が形成されてい
る。このビアホール７及び配線溝８の周囲内壁には部分
的に応力緩和層４が形成されている。さらにその応力緩
和層４表面上及び応力緩和層が形成されていないビアホ
ール７及び配線溝８の周囲内壁にバリアメタル層５が形
成されている。このバリアメタル層５上で、配線溝８及
びビアホール７を埋め込むように配線層９が形成されて
いる。
【００７２】ここでは、下層配線層１０、配線層９、下
層配線層１０周囲に形成された下層応力緩和層１２及び
下層バリアメタル層１３、並びに配線層９周囲に形成さ
れた応力緩和層４及びバリアメタル層５はともに図中右
奥方向へ直線的に形成されている。
層配線層１０周囲に形成された下層応力緩和層１２及び
下層バリアメタル層１３、並びに配線層９周囲に形成さ
れた応力緩和層４及びバリアメタル層５はともに図中右
奥方向へ直線的に形成されている。
【００７３】これに対し、ビアホール７はプラグ形状
で、円柱状に下層配線層１０と配線層９とを接続した形
態となっている。このような形態により、下層配線層１
０とその上に位置する配線層９とが電気的に接続されて
いる。
で、円柱状に下層配線層１０と配線層９とを接続した形
態となっている。このような形態により、下層配線層１
０とその上に位置する配線層９とが電気的に接続されて
いる。
【００７４】本実施の形態の半導体装置においては、図
４の斜視図から応力緩和層４を除いた構成は図４に示さ
れる第１の実施の形態と同様である。また、各材料の種
類、厚さなどの特性は応力緩和層以外では、図１に示さ
れた第１の実施の形態と同様である。
４の斜視図から応力緩和層４を除いた構成は図４に示さ
れる第１の実施の形態と同様である。また、各材料の種
類、厚さなどの特性は応力緩和層以外では、図１に示さ
れた第１の実施の形態と同様である。
【００７５】なお、上記説明では下層配線層１０を有す
る半導体装置について説明しているが、図１に示された
ように下層配線層１０及びビアホール７を有していない
構造の半導体装置にも本実施の形態の半導体装置は適用
できる。
る半導体装置について説明しているが、図１に示された
ように下層配線層１０及びビアホール７を有していない
構造の半導体装置にも本実施の形態の半導体装置は適用
できる。
【００７６】本実施の形態では、配線溝８内にはその側
面の一部分のみ応力緩和層４が形成されていて、配線溝
８の底面の主要部分ではバリアメタル５と配線層９が形
成されているので、第１の実施の形態と比べて、配線抵
抗及びビア抵抗を低くすることができる。すなわち、配
線層９に比べて高抵抗の反応層をほとんど介さずに配線
が形成されるので、半導体装置の配線抵抗及びビア抵抗
を低くでき、信号の伝播速度や高周波特性を向上でき
る。ここでは、応力緩和層４は塑性変形を起すことによ
り、応力緩和機能を果たす。この応力緩和層４の耐力は
１００ＭＰａ以下である。
面の一部分のみ応力緩和層４が形成されていて、配線溝
８の底面の主要部分ではバリアメタル５と配線層９が形
成されているので、第１の実施の形態と比べて、配線抵
抗及びビア抵抗を低くすることができる。すなわち、配
線層９に比べて高抵抗の反応層をほとんど介さずに配線
が形成されるので、半導体装置の配線抵抗及びビア抵抗
を低くでき、信号の伝播速度や高周波特性を向上でき
る。ここでは、応力緩和層４は塑性変形を起すことによ
り、応力緩和機能を果たす。この応力緩和層４の耐力は
１００ＭＰａ以下である。
【００７７】次に、本実施の形態の製造方法を説明す
る。半導体基板１上に第１層間絶縁膜１１、下層応力緩
和層１２、下層バリアメタル１３、下層配線層１０、キ
ャップ膜１４を形成した後、低誘電率の第２層間絶縁膜
１５をスピン塗布し、４００℃で３０分キュアして０．
６μｍの厚さの第２層間絶縁膜１５を形成する。その後
通常のＰＥＰ及び第２層間絶縁膜１５及びキャップ膜１
４のエッチングにより配線溝８とビアホール７を形成す
る。
る。半導体基板１上に第１層間絶縁膜１１、下層応力緩
和層１２、下層バリアメタル１３、下層配線層１０、キ
ャップ膜１４を形成した後、低誘電率の第２層間絶縁膜
１５をスピン塗布し、４００℃で３０分キュアして０．
６μｍの厚さの第２層間絶縁膜１５を形成する。その後
通常のＰＥＰ及び第２層間絶縁膜１５及びキャップ膜１
４のエッチングにより配線溝８とビアホール７を形成す
る。
【００７８】次に、Ｔ−Ｓ間距離１２０ｍｍの通常のス
パッタリング法で応力緩和層４として、ＡｌＣｕ層を厚
さ０．００５μｍで成膜し、その後バリアメタル層５と
してＴａ膜を０．０３μｍの厚さ、配線層９のシード層
であるＣｕ層を０．０８μｍの厚さでＳＩＳのスパッタ
リング法により成膜する。このとき、応力緩和層４とし
て用いたＡｌＣｕ層は通常のスパッタで成膜を行うた
め、ビアホール７の底には、ほとんど応力緩和層４のＡ
ｌＣｕ層が成膜されず、ビアホール７においてはこの層
を追加したことによる影響は無視できる。その後、めっ
き法で配線層９となるＣｕ層の埋め込みを行う。その
後、ＣＭＰ処理を行い、配線溝８及びビアホール７内に
配線層９を残して、第２層間絶縁膜１５上表面を露出さ
せて、図１４に示される構造を得る。
パッタリング法で応力緩和層４として、ＡｌＣｕ層を厚
さ０．００５μｍで成膜し、その後バリアメタル層５と
してＴａ膜を０．０３μｍの厚さ、配線層９のシード層
であるＣｕ層を０．０８μｍの厚さでＳＩＳのスパッタ
リング法により成膜する。このとき、応力緩和層４とし
て用いたＡｌＣｕ層は通常のスパッタで成膜を行うた
め、ビアホール７の底には、ほとんど応力緩和層４のＡ
ｌＣｕ層が成膜されず、ビアホール７においてはこの層
を追加したことによる影響は無視できる。その後、めっ
き法で配線層９となるＣｕ層の埋め込みを行う。その
後、ＣＭＰ処理を行い、配線溝８及びビアホール７内に
配線層９を残して、第２層間絶縁膜１５上表面を露出さ
せて、図１４に示される構造を得る。
【００７９】本実施の形態の製造方法によれば、配線層
の剥がれを生じさせずにＣＭＰ処理が可能な半導体装置
の製造方法を提供できる。
の剥がれを生じさせずにＣＭＰ処理が可能な半導体装置
の製造方法を提供できる。
【００８０】なお、上記説明では下層配線層１０を有す
る半導体装置の製造方法について説明しているが、図１
に示したように下層配線１０及びビアホール７を有して
いない構造の半導体装置にも本実施の形態の半導体装置
の製造方法は適用できる。
る半導体装置の製造方法について説明しているが、図１
に示したように下層配線１０及びビアホール７を有して
いない構造の半導体装置にも本実施の形態の半導体装置
の製造方法は適用できる。
【００８１】（第４の実施の形態）次に、本実施の形態
の半導体装置の構造は図９に示される通りで、第２の実
施の形態と同様である。本実施の形態の半導体装置にお
いては、図４の斜視図から応力緩和層を除いた構成は図
４に示される第１の実施の形態と同様である。また、各
材料の種類、厚さなどの特性は応力緩和層以外では、図
１に示された第１の実施の形態と同様である。
の半導体装置の構造は図９に示される通りで、第２の実
施の形態と同様である。本実施の形態の半導体装置にお
いては、図４の斜視図から応力緩和層を除いた構成は図
４に示される第１の実施の形態と同様である。また、各
材料の種類、厚さなどの特性は応力緩和層以外では、図
１に示された第１の実施の形態と同様である。
【００８２】なお、上記説明では下層配線層１０を有す
る半導体装置について説明しているが、図１に示された
ように下層配線層１０及びビアホール７を有していない
構造の半導体装置にも本実施の形態の半導体装置は適用
できる。
る半導体装置について説明しているが、図１に示された
ように下層配線層１０及びビアホール７を有していない
構造の半導体装置にも本実施の形態の半導体装置は適用
できる。
【００８３】本実施の形態では、配線溝８及びビアホー
ル７内には応力緩和層が形成されずに、バリアメタル層
５と配線層９が形成されているので、第２の実施の形態
同様に、配線抵抗及びビア抵抗を低くすることができ
る。すなわち、配線層に比べて高抵抗の反応層を介さず
に配線が形成されるので、半導体装置の配線抵抗及びビ
ア抵抗を低くでき、信号の伝播速度や高周波特性を向上
できる。この実施の形態では、応力緩和層として、ゴム
層などの弾性材料を用いる。この場合、応力緩和層は絶
縁材であるが、本実施の形態では、配線溝８やビアホー
ル７内に応力緩和層４は形成されないので、第１の実施
の形態に比べて配線抵抗及びビア抵抗を低く抑えること
ができる。
ル７内には応力緩和層が形成されずに、バリアメタル層
５と配線層９が形成されているので、第２の実施の形態
同様に、配線抵抗及びビア抵抗を低くすることができ
る。すなわち、配線層に比べて高抵抗の反応層を介さず
に配線が形成されるので、半導体装置の配線抵抗及びビ
ア抵抗を低くでき、信号の伝播速度や高周波特性を向上
できる。この実施の形態では、応力緩和層として、ゴム
層などの弾性材料を用いる。この場合、応力緩和層は絶
縁材であるが、本実施の形態では、配線溝８やビアホー
ル７内に応力緩和層４は形成されないので、第１の実施
の形態に比べて配線抵抗及びビア抵抗を低く抑えること
ができる。
【００８４】ここでは、応力緩和層４は弾性変形を起す
ことにより、応力緩和機能を果たす。ここで、もし、第
２層間絶縁膜１５上に導電性の応力緩和層が残っている
と、本来は分離されるべきＣｕ配線層間で、応力緩和層
がその間を接続する構成が形成されてしまう。そのよう
な状態では、層間絶縁膜によって絶縁がなされる配線同
士で接続がなされてしまう。このような事態を本実施の
形態は防止できる。すなわち、層間絶縁膜上の配線溝以
外の部分に応力緩和層が形成されていても、応力緩和層
４は絶縁材であるため、第２層間絶縁膜１５上の配線間
のリークも起こらない。
ことにより、応力緩和機能を果たす。ここで、もし、第
２層間絶縁膜１５上に導電性の応力緩和層が残っている
と、本来は分離されるべきＣｕ配線層間で、応力緩和層
がその間を接続する構成が形成されてしまう。そのよう
な状態では、層間絶縁膜によって絶縁がなされる配線同
士で接続がなされてしまう。このような事態を本実施の
形態は防止できる。すなわち、層間絶縁膜上の配線溝以
外の部分に応力緩和層が形成されていても、応力緩和層
４は絶縁材であるため、第２層間絶縁膜１５上の配線間
のリークも起こらない。
【００８５】次に、本実施の形態の半導体装置の製造方
法を説明する。
法を説明する。
【００８６】まず、図１０に示されるように半導体基板
１上に第１層間絶縁膜１１、下層バリアメタル１３、下
層配線層１０、キャップ膜１４を形成した後、低誘電率
の第２層間絶縁膜１５をスピン塗布し４００℃で３０分
キュアして０．６μｍの厚さの低誘電率の第２層間絶縁
膜１５を形成する。次に、応力緩和層４として、フッ素
系樹脂を０．０１μｍの厚さでスピン塗布により成膜す
る。
１上に第１層間絶縁膜１１、下層バリアメタル１３、下
層配線層１０、キャップ膜１４を形成した後、低誘電率
の第２層間絶縁膜１５をスピン塗布し４００℃で３０分
キュアして０．６μｍの厚さの低誘電率の第２層間絶縁
膜１５を形成する。次に、応力緩和層４として、フッ素
系樹脂を０．０１μｍの厚さでスピン塗布により成膜す
る。
【００８７】次に、図１１に示されるように、レジスト
パターン（図示せず）を形成した後、酸素／窒素混合ガ
スでゴム層のＲＩＥを行い、さらにフッ素系のガスで低
誘電率の第２層間絶縁膜１５及びキャップ膜１４のＲＩ
Ｅを行い、配線溝８及びビアホール７を形成する。レジ
ストはアッシャーにより除去する。
パターン（図示せず）を形成した後、酸素／窒素混合ガ
スでゴム層のＲＩＥを行い、さらにフッ素系のガスで低
誘電率の第２層間絶縁膜１５及びキャップ膜１４のＲＩ
Ｅを行い、配線溝８及びビアホール７を形成する。レジ
ストはアッシャーにより除去する。
【００８８】次に、図１２に示されるように、ＳＩＳ法
で０．０３μｍの厚さのＴａ膜のバリアメタル層５を露
出表面上に形成する。
で０．０３μｍの厚さのＴａ膜のバリアメタル層５を露
出表面上に形成する。
【００８９】次に、図１３に示されるように、ＳＩＳ法
で０．０８μｍの厚さのＣｕ膜９を堆積し、めっき法に
より配線溝８及びビアホール７内にＣｕの埋め込みを行
う。
で０．０８μｍの厚さのＣｕ膜９を堆積し、めっき法に
より配線溝８及びビアホール７内にＣｕの埋め込みを行
う。
【００９０】次に、図９に示されるように、ＣＭＰ処理
を施し、配線溝８及びビアホール７内に配線層９を残し
て、第２層間絶縁膜１５上表面を露出させる。
を施し、配線溝８及びビアホール７内に配線層９を残し
て、第２層間絶縁膜１５上表面を露出させる。
【００９１】このように本実施の形態の製造方法では、
配線層の剥がれがなくＣＭＰ処理が可能な半導体装置の
製造方法を提供できる。
配線層の剥がれがなくＣＭＰ処理が可能な半導体装置の
製造方法を提供できる。
【００９２】（第４の実施の形態の変形例）本変形例で
は、図１５に示されるように図９に示した構造の半導体
装置の第２層間絶縁膜１５上に応力緩和層４を設けた構
造としている。ここでは、応力緩和層は弾性変形を起す
ことにより、応力緩和機能を果たす。この応力緩和層は
ヤング率が２０ＭＰａよりも小さい特性となっている。
たとえば、応力緩和層としては、フッ素系のゴムなどが
利用できる。これはゴム弾性によりバリアメタルの応力
が緩和されたためと考えられる。
は、図１５に示されるように図９に示した構造の半導体
装置の第２層間絶縁膜１５上に応力緩和層４を設けた構
造としている。ここでは、応力緩和層は弾性変形を起す
ことにより、応力緩和機能を果たす。この応力緩和層は
ヤング率が２０ＭＰａよりも小さい特性となっている。
たとえば、応力緩和層としては、フッ素系のゴムなどが
利用できる。これはゴム弾性によりバリアメタルの応力
が緩和されたためと考えられる。
【００９３】なお、上記説明では下層配線層１０を有す
る半導体装置について説明しているが、図１に示された
ように下層配線層１０及びビアホール７を有していない
構造の半導体装置にも本実施の形態の変形例の半導体装
置は適用できる。
る半導体装置について説明しているが、図１に示された
ように下層配線層１０及びビアホール７を有していない
構造の半導体装置にも本実施の形態の変形例の半導体装
置は適用できる。
【００９４】本実施の形態では、配線溝内には応力緩和
層が形成されずに、バリアメタルと配線層が形成されて
いるので、第１の実施の形態及び第３の実施の形態と比
べて、ビア抵抗を低くすることができる。すなわち、配
線層に比べて高抵抗の反応層を介さずに配線が形成され
るので、半導体装置の配線抵抗及びビア抵抗を低くで
き、信号の伝播速度や高周波特性を向上できる。また。
層間絶縁膜上の配線溝以外の部分に応力緩和層が形成さ
れているが、応力緩和層４は絶縁材であるため、第２層
間絶縁膜１５上の配線間のリークは起こらない。
層が形成されずに、バリアメタルと配線層が形成されて
いるので、第１の実施の形態及び第３の実施の形態と比
べて、ビア抵抗を低くすることができる。すなわち、配
線層に比べて高抵抗の反応層を介さずに配線が形成され
るので、半導体装置の配線抵抗及びビア抵抗を低くで
き、信号の伝播速度や高周波特性を向上できる。また。
層間絶縁膜上の配線溝以外の部分に応力緩和層が形成さ
れているが、応力緩和層４は絶縁材であるため、第２層
間絶縁膜１５上の配線間のリークは起こらない。
【００９５】各実施の形態は、上記した以外にも適宜、
組み合わせて実施することができる。
組み合わせて実施することができる。
【００９６】
【発明の効果】本発明によれば、配線の剥がれがない高
信頼性で高歩留まりの高集積化された半導体装置及びそ
の製造方法を提供することができる。
信頼性で高歩留まりの高集積化された半導体装置及びそ
の製造方法を提供することができる。
【図１】 本発明の第１の実施の形態に係る半導体装置
の構造を表す断面図。
の構造を表す断面図。
【図２】 （Ａ）は、本発明の第１の実施の形態に係る
半導体装置の製造方法の実験例の１工程を表す断面図で
あり、（Ｂ）は、本発明の第１の実施の形態に係る半導
体装置の製造方法の実験例の１工程を表す断面図であ
り、（Ｃ）は、本発明の第１の実施の形態に係る半導体
装置の製造方法の実験例の１工程を表す断面図であり、
（Ｄ）は、本発明の第１の実施の形態に係る半導体装置
の製造方法の実験例の１工程を表す断面図であり、
（Ｅ）は、本発明の第１の実施の形態に係る半導体装置
の製造方法の実験例の比較例を表す断面図である。
半導体装置の製造方法の実験例の１工程を表す断面図で
あり、（Ｂ）は、本発明の第１の実施の形態に係る半導
体装置の製造方法の実験例の１工程を表す断面図であ
り、（Ｃ）は、本発明の第１の実施の形態に係る半導体
装置の製造方法の実験例の１工程を表す断面図であり、
（Ｄ）は、本発明の第１の実施の形態に係る半導体装置
の製造方法の実験例の１工程を表す断面図であり、
（Ｅ）は、本発明の第１の実施の形態に係る半導体装置
の製造方法の実験例の比較例を表す断面図である。
【図３】 本発明の第１の実施の形態に係る半導体装置
の実験データを表す特性図。
の実験データを表す特性図。
【図４】 本発明の第１の実施の形態に係る半導体装置
の構造を表す斜視図。
の構造を表す斜視図。
【図５】 本発明の第１の実施の形態に係る半導体装置
の製造方法の一工程を表す斜視図。
の製造方法の一工程を表す斜視図。
【図６】 本発明の第１の実施の形態に係る半導体装置
の製造方法の一工程を表す斜視図。
の製造方法の一工程を表す斜視図。
【図７】 本発明の第１の実施の形態に係る半導体装置
の製造方法の一工程を表す斜視図。
の製造方法の一工程を表す斜視図。
【図８】 本発明の第１の実施の形態に係る半導体装置
の製造方法の一工程を表す斜視図。
の製造方法の一工程を表す斜視図。
【図９】 本発明の第２の実施の形態に係る半導体装置
の構造を表す斜視図。
の構造を表す斜視図。
【図１０】 本発明の第２の実施の形態に係る半導体装
置の製造方法の一工程を表す斜視図。
置の製造方法の一工程を表す斜視図。
【図１１】 本発明の第２の実施の形態に係る半導体装
置の製造方法の一工程を表す斜視図。
置の製造方法の一工程を表す斜視図。
【図１２】 本発明の第２の実施の形態に係る半導体装
置の製造方法の一工程を表す斜視図。
置の製造方法の一工程を表す斜視図。
【図１３】 本発明の第２の実施の形態に係る半導体装
置の製造方法の一工程を表す斜視図。
置の製造方法の一工程を表す斜視図。
【図１４】 本発明の第３の実施の形態に係る半導体装
置の構造を表す斜視図。
置の構造を表す斜視図。
【図１５】 本発明の第４の実施の形態の変形例に係る
半導体装置の構造を表す斜視図。
半導体装置の構造を表す斜視図。
１ 半導体基板
２ シリコン窒化膜
３ 低誘電率層間絶縁膜
４ 応力緩和層（ＡｌＣｕ層）
５ バリアメタル層
７ ビアホール
８ 配線溝
９ 配線層（Ｃｕ層）
１０ 下層配線層
１１ 第１層間絶縁膜
１２ 下層応力緩和層
１３ 下層バリアメタル層
１４ キャップ膜
１５ 第２層間絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 伊藤 祥代
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
(72)発明者 蓮沼 正彦
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
Ｆターム(参考） 5F033 HH07 HH08 HH09 HH11 HH13
HH14 HH17 HH18 HH19 HH20
HH21 HH32 HH33 HH34 JJ07
JJ08 JJ09 JJ11 JJ13 JJ14
JJ17 JJ18 JJ19 JJ20 JJ32
JJ33 JJ34 KK07 KK08 KK09
KK11 KK13 KK14 KK17 KK18
KK19 KK20 KK21 KK32 KK33
KK34 MM02 MM12 MM13 NN05
NN06 NN07 PP15 PP21 PP27
QQ09 QQ37 QQ48 RR04 RR06
RR21 RR29 SS22 WW00 XX09
XX14 XX19 XX24
Claims (28)
- 【請求項１】半導体基板と、 この半導体基板上に形成された密度が２．０ｇ／ｃｍ3
以下の低密度材料で形成された層間絶縁膜と、 この層間絶縁膜中に形成された配線溝と、 この配線溝の少なくとも一部に形成された応力緩和層
と、 この応力緩和層上を含む前記配線溝内に形成されたバリ
アメタル層と、 このバリアメタル層の表面上に形成された配線層とを有
することを特徴とする半導体装置。 - 【請求項２】前記層間絶縁膜中に形成され、かつ、前記
配線溝に接続され、その側面の少なくとも一部に前記応
力緩和層が形成されたビアホールをさらに有することを
特徴とする請求項１記載の半導体装置。 - 【請求項３】前記応力緩和層は前記配線溝の全表面を被
覆していることを特徴とする請求項１又は２記載の半導
体装置。 - 【請求項４】半導体基板と、 この半導体基板上に形成された第１層間絶縁膜と、 この第１層間絶縁膜中に形成された第１配線溝と、 この第１配線溝中に形成された第１配線層と、 この第１配線層及び前記第１層間絶縁膜上に形成された
密度が２．０ｇ／ｃｍ 3以下の低密度材料で形成された
第２層間絶縁膜と、 この第２層間絶縁膜中に形成された第２配線溝と、 この第２配線溝の少なくとも一部に形成された応力緩和
層と、 この応力緩和層上を含む前記配線溝内に形成されたバリ
アメタル層と、 このバリアメタル層の表面上に形成された第２配線層と
を有することを特徴とする半導体装置。 - 【請求項５】前記第２層間絶縁膜中に形成され、前記第
１配線層及び前記第２配線層に接続され、かつ、その側
面の少なくとも一部に前記応力緩和層が形成されたビア
ホールをさらに有することを特徴とする請求項４記載の
半導体装置。 - 【請求項６】前記応力緩和層は、塑性変形を起す材料で
あり、その耐力が１００ＭＰａ以下であることを特徴と
する請求項１乃至５いずれか１項記載の半導体装置。 - 【請求項７】前記応力緩和層は、Ａｇ、Ａｌ、Ａｕ、Ｃ
ｕ、Ｉｎ、Ｎｉ、Ｐｂ、Ｐｔ、Ｓｎ、Ｙ、Ｚｎの中から
選ばれた少なくとも１種類を主成分とすることを特徴と
する請求項１乃至６いずれか１項記載の半導体装置。 - 【請求項８】前記応力緩和層は前記配線溝以外の層間絶
縁膜上の一部にさらに設けられていることを特徴とする
請求項１乃至５いずれか１項記載の半導体装置。 - 【請求項９】前記応力緩和層は、弾性変形を起す材料で
あり、そのヤング率が２０ＭＰａ以下であることを特徴
とする請求項８記載の半導体装置。 - 【請求項１０】前記応力緩和層はフッ素系のゴムである
ことを特徴とする請求項８又は９いずれか１項記載の半
導体装置。 - 【請求項１１】前記層間絶縁膜は炭素成分を含むシリコ
ン酸化膜であることを特徴とする請求項１乃至１０いず
れか１項記載の半導体装置。 - 【請求項１２】前記層間絶縁膜は多孔質シリコン酸化膜
であることを特徴とする請求項１乃至１０いずれか１項
記載の半導体装置。 - 【請求項１３】前記層間絶縁膜は有機高分子系膜である
ことを特徴とする請求項１乃至１０いずれか１項記載の
半導体装置。 - 【請求項１４】前記バリアメタルは、Ｗ、Ｔａ、Ｔｉ、
Ｎｂ、Ｍｏ、Ｖ、Ｃｒ、Ｚｒの中から選ばれた少なくと
も１種類を主成分とすることを特徴とする請求項１乃至
１３いずれか１項記載の半導体装置。 - 【請求項１５】半導体基板上に密度が２．０ｇ／ｃｍ3
以下の低密度材料によって、層間絶縁膜を形成する工程
と、 この層間絶縁膜中に配線溝を形成する工程と、 露出した表面上の少なくとも一部に応力緩和層を形成す
る工程と、 この応力緩和層上を含む前記配線溝内にバリアメタルを
形成する工程と、 このバリアメタル上に配線用導電層を形成する工程と、 この配線用導電層、前記バリアメタル及び前記応力緩和
層に対して、ＣＭＰ処理を行って、前記配線溝中に配線
用導電層を残す工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項１６】前記配線溝を形成する工程において、前
記層間絶縁膜中にビアホールを形成する工程をさらに有
し、かつ、前記配線用導電層を残す工程において、前記
ビアホール中に前記配線用導電層を残すことを特徴とす
る請求項１５記載の半導体装置の製造方法。 - 【請求項１７】前記露出した表面上に応力緩和層を形成
する工程において、前記ビアホール及び前記配線溝内の
底面の一部を露出させて応力緩和層を形成することを特
徴とする請求項１６記載の半導体装置の製造方法。 - 【請求項１８】半導体基板上に密度が２．０ｇ／ｃｍ3
以下の低密度材料によって、層間絶縁膜を形成する工程
と、 この層間絶縁膜上に応力緩和層を形成する工程と、 この応力緩和層が形成された前記層間絶縁膜上に配線溝
を形成する工程と、 露出した表面上にバリアメタルを形成する工程と、 このバリアメタル上に配線用導電層を形成する工程と、 この配線用導電層、前記バリアメタル及び前記応力緩和
層に対してＣＭＰ処理を行って、前記配線溝中に配線用
導電層を残す工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項１９】前記配線溝を形成する工程において、前
記層間絶縁膜中にビアホールを形成する工程をさらに有
し、かつ、前記配線用導電層を残す工程において、前記
ビアホール中に前記配線用導電層を残すことを特徴とす
る請求項１８記載の半導体装置の製造方法。 - 【請求項２０】前記応力緩和層は、塑性変形を起す材料
であり、その耐力が１００ＭＰａ以下であることを特徴
とする請求項１５乃至１９いずれか１項記載の半導体装
置の製造方法。 - 【請求項２１】前記応力緩和層は、Ａｇ、Ａｌ、Ａｕ、
Ｃｕ、Ｉｎ、Ｎｉ、Ｐｂ、Ｐｔ、Ｓｎ、Ｙ、Ｚｎの中か
ら選ばれた少なくとも１種類を主成分とすることを特徴
とする請求項１５至２０いずれか１項記載の半導体装置
の製造方法。 - 【請求項２２】前記配線溝中に配線用導電層を残す工程
において、前記応力緩和層は前記配線溝以外の層間絶縁
膜上の一部に残存されることを特徴とする請求項１８又
は１９いずれか１項記載の半導体装置の製造方法。 - 【請求項２３】前記応力緩和層は、弾性変形を起す材料
であり、そのヤング率が２０ＭＰａ以下であることを特
徴とする請求項１８又は１９いずれか１項記載の半導体
装置の製造方法。 - 【請求項２４】前記応力緩和層はフッ素系のゴムである
ことを特徴とする請求項２２又は２３いずれか１項記載
の半導体装置の製造方法。 - 【請求項２５】前記層間絶縁膜は炭素成分を含むシリコ
ン酸化膜であることを特徴とする請求項１５乃至２４い
ずれか１項記載の半導体装置の製造方法。 - 【請求項２６】前記層間絶縁膜は多孔質シリコン酸化膜
であることを特徴とする請求項１５乃至２４いずれか１
項記載の半導体装置の製造方法。 - 【請求項２７】前記層間絶縁膜は有機高分子系膜である
ことを特徴とする請求項１５乃至２４いずれか１項記載
の半導体装置の製造方法。 - 【請求項２８】前記バリアメタルは、Ｗ、Ｔａ、Ｔｉ、
Ｎｂ、Ｍｏ、Ｖ、Ｃｒ、Ｚｒの中から選ばれた少なくと
も１種類を主成分とすることを特徴とする請求項１５乃
至２７いずれか１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001238673A JP2003051500A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001238673A JP2003051500A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003051500A true JP2003051500A (ja) | 2003-02-21 |
Family
ID=19069550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001238673A Pending JP2003051500A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003051500A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041182A (ja) * | 2004-07-27 | 2006-02-09 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| CN100346466C (zh) * | 2004-02-27 | 2007-10-31 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN106298881A (zh) * | 2015-06-23 | 2017-01-04 | 三菱电机株式会社 | 半导体装置 |
| JP2020072184A (ja) * | 2018-10-31 | 2020-05-07 | 国立大学法人茨城大学 | 配線構造 |
-
2001
- 2001-08-07 JP JP2001238673A patent/JP2003051500A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100346466C (zh) * | 2004-02-27 | 2007-10-31 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| JP2006041182A (ja) * | 2004-07-27 | 2006-02-09 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN106298881A (zh) * | 2015-06-23 | 2017-01-04 | 三菱电机株式会社 | 半导体装置 |
| JP2017011129A (ja) * | 2015-06-23 | 2017-01-12 | 三菱電機株式会社 | 半導体装置 |
| US10347725B2 (en) | 2015-06-23 | 2019-07-09 | Mitsubishi Electric Corporation | Semiconductor device that facilitates a reduction in the occurrences of cracking in a semiconductor layer accompanying thermal stress |
| JP2020072184A (ja) * | 2018-10-31 | 2020-05-07 | 国立大学法人茨城大学 | 配線構造 |
| JP6994257B2 (ja) | 2018-10-31 | 2022-02-21 | 国立大学法人茨城大学 | 配線構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3540302B2 (ja) | 半導体装置およびその製造方法 | |
| JP4327644B2 (ja) | 半導体装置の製造方法 | |
| JP3838827B2 (ja) | 薄膜コンデンサ素子及びプリント回路基板の製造方法 | |
| US20100102449A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100812731B1 (ko) | 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법 | |
| US7242102B2 (en) | Bond pad structure for copper metallization having increased reliability and method for fabricating same | |
| JP2002141417A (ja) | 並列キャパシタの積層構造と製造方法 | |
| JP2002343859A (ja) | 配線間の接続構造及びその製造方法 | |
| JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
| EP3358616B1 (en) | Bond pad protection for harsh media applications | |
| US7531891B2 (en) | Semiconductor device | |
| TWI253120B (en) | Semiconductor device and method of manufacturing the same | |
| US8164160B2 (en) | Semiconductor device | |
| US20030057558A1 (en) | Semiconductor device and method of fabricating the same | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| US20040157433A1 (en) | Plating metal caps on conductive interconnect for wirebonding | |
| US20080296772A1 (en) | Semicondutor device | |
| JP2003051500A (ja) | 半導体装置及びその製造方法 | |
| WO2007004256A1 (ja) | 半導体装置およびその製造方法 | |
| TWI269403B (en) | Sacrificial metal liner for copper | |
| JP4546962B2 (ja) | 基板上に多機能誘電体層を形成する方法 | |
| US7948094B2 (en) | Semiconductor device | |
| WO2006121129A1 (ja) | 半導体装置及びその製造方法 | |
| JP2005136335A (ja) | 半導体装置およびその製造方法 | |
| JP3647631B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090327 |