JP2014165219A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014165219A
JP2014165219A JP2013032571A JP2013032571A JP2014165219A JP 2014165219 A JP2014165219 A JP 2014165219A JP 2013032571 A JP2013032571 A JP 2013032571A JP 2013032571 A JP2013032571 A JP 2013032571A JP 2014165219 A JP2014165219 A JP 2014165219A
Authority
JP
Japan
Prior art keywords
film
conductor film
semiconductor device
titanium
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013032571A
Other languages
English (en)
Inventor
Katsuhiro Uchimura
勝大 内村
Kentaro Yamada
健太郎 山田
Masakazu Sugiura
雅和 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013032571A priority Critical patent/JP2014165219A/ja
Publication of JP2014165219A publication Critical patent/JP2014165219A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体ウエハの上面のパッドの底部を構成するバリア導体膜とその下地の層との接合強度を高め、当該パッドがその下地の層から剥がれることを防ぐ。
【解決手段】パッドＰＤの底面のバリア導体膜ＢＭ７を構成するチタン膜ＢＴ２およびチタン膜ＢＴ２上の窒化チタン膜ＢＮ２を一つのチャンバを用いたロングスロースパッタリング法により形成する。また、当該チャンバを用いて窒化チタン膜ＢＮ２を形成した後、当該チャンバにより他の半導体ウエハ上にチタン膜ＢＴ２を形成する前に、シャッタを用いたスパッタリング工程を行わない。
【選択図】図２８

Description

本発明は、半導体装置の製造方法に関し、特に、ボンディングパッドの形成工程において、スパッタリング法により成膜を行う半導体装置の製造方法に適用して有効な技術に関するものである。
半導体チップと、半導体装置のパッケージに用いるリードなどとを電気的に接続する際には、金属からなるボンディングワイヤを用いることが知られている。半導体チップの表面においてボンディングワイヤを接続する箇所には、例えば電極として利用されるボンディングパッド（以下単にパッドという）が形成されている。パッドは例えばＡｌ（アルミニウム）膜からなり、当該Ａｌ膜と下地の層間絶縁膜との間には、パッドと層間絶縁膜との密着性を向上させることなどを目的としてバリア導体膜が形成される場合がある。バリア導体膜は、例えばスパッタリング法を用いて形成することが知られている。
また、半導体ウエハ上に成膜するために行われるスパッタリング法には、ターゲットと半導体ウエハとの間の距離を比較的長く確保する方法、すなわちロングスロースパッタリング法または指向性スパッタリング法などと呼ばれる方法がある。この方法を用いることで、半導体ウエハの表面に形成された溝などに対するカバレッジを向上させることができる。
特許文献１（特開２０１１−２３３８３３号公報）には、コンタクトホール内にバリア導体膜であるＴｉＮ（窒化チタン）膜およびＴｉ（チタン）膜を形成する際のカバレッジを向上させるため、ロングスロー式スパッタ装置を用いることが記載されている。ここでは、パッドとその下のビアとを同一の成膜工程により一括で形成しており、また、パッドの下層配線をＣｕ（銅）配線に限定している。また、ここではバリア導体膜を３層の積層膜により構成している。
特許文献２（特開２００４−２８８６９６号公報）には、キャパシタの上面に接続する配線を構成する下地導体膜を、ロングスロースパッタリング法により形成することが記載されている。
特許文献３（特開２０００−０２１８８５号公報）には、配線を構成するバリア導体膜であるＴｉＮ（窒化チタン）膜を、遠距離スパッタ法を用いて形成することが記載されている。
特許文献４（特開２００３−０５１４８１号公報）には、Ｃｕ（銅）配線のバリア導体膜としてＴｉＮ（窒化チタン）膜を、埋め込み性および膜質の向上を図るためにロングスロースパッタリング法を用いて形成することが記載されている。また、最上層にＡｌ（アルミニウム）膜からなるパッドを形成することが記載されているが、パッドのバリア導体膜についての記載はない。
特開２０１１−２３３８３３号公報 特開２００４−２８８６９６号公報 特開２０００−０２１８８５号公報 特開２００３−０５１４８１号公報
表面にパッドを形成した半導体チップは、検査において不良が発見されていなくても、後のボンディングワイヤの接続工程などで、ボンディングワイヤをパッドに圧着した際、パッドとその下地の層との接合強度が弱いために、ボンディングワイヤがパッドの一部ごと半導体チップから剥がれる問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置の製造方法は、パッドの底面のバリア導体膜を構成するチタン膜および当該チタン膜上の窒化チタン膜を一つのチャンバを用いたロングスロースパッタリング法により形成するものである。
本願において開示される一実施の形態によれば、半導体装置の信頼性を向上させることができる。
本発明の実施の形態１における製造工程中の半導体装置を示す断面図である。 図１に続く半導体装置の製造方法を示す断面図である。 図２に続く半導体装置の製造方法を示す断面図である。 図３に続く半導体装置の製造方法を示す断面図である。 図４に続く半導体装置の製造方法を示す断面図である。 図５に続く半導体装置の製造方法を示す断面図である。 図６に続く半導体装置の製造方法を示す断面図である。 図７に続く半導体装置の製造方法を示す断面図である。 図８に続く半導体装置の製造方法を示す断面図である。 図９に続く半導体装置の製造方法を示す断面図である。 図１０に続く半導体装置の製造方法を示す断面図である。 図１１に続く半導体装置の製造方法を示す断面図である。 図１２に続く半導体装置の製造方法を示す断面図である。 図１３に続く半導体装置の製造方法を示す断面図である。 図１４に続く半導体装置の製造方法を示す断面図である。 図１５に続く半導体装置の製造方法を示す断面図である。 図１６に続く半導体装置の製造方法を示す断面図である。 図１７に続く半導体装置の製造方法を示す断面図である。 本発明の本実施の形態１において用いるスパッタリング装置を示す断面図である。 図１８に続く半導体装置の製造方法を示す断面図である。 図２０に続く半導体装置の製造方法を示す断面図である。 図２１に続く半導体装置の製造方法を示す断面図である。 本発明の本実施の形態１において用いるスパッタリング装置を示す断面図である。 図２２に続く半導体装置の製造方法を示す断面図である。 図２４に続く半導体装置の製造方法を示す断面図である。 図２５に続く半導体装置の製造方法を示す断面図である。 図２６に続く半導体装置の製造方法を示す断面図である。 図２７に続く半導体装置の製造方法を示す断面図である。 図２８に続く半導体装置の製造方法を示す断面図である。 図２９に続く半導体装置の製造方法を示す断面図である。 本発明の実施の形態２における製造工程中の半導体装置を示す断面図である。 図３１に続く半導体装置の製造方法を示す断面図である。 図３２に続く半導体装置の製造方法を示す断面図である。 図３３に続く半導体装置の製造方法を示す断面図である。 図３４に続く半導体装置の製造方法を示す断面図である。 図３５に続く半導体装置の製造方法を示す断面図である。 本発明の実施の形態３における製造工程中の半導体装置を示す断面図である。 図３７に続く半導体装置の製造方法を示す断面図である。 図３８に続く半導体装置の製造方法を示す断面図である。 比較例として示す半導体装置の製造工程で用いるマルチチャンバ装置の模式図である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
（実施の形態１）
所謂ロングスロースパッタリング法は、スパッタリング工程において用いるスパッタリング装置を構成するチャンバ内において、スパッタされる対象であるターゲットと、スパッタリング法により膜を形成する処理対象物である半導体ウエハとの間の距離を、比較的大きく離してスパッタリング工程を行うスパッタリング法である。
上述したように、ロングスロースパッタリング法を用いれば、処理対象物の表面に形成された溝など内側の表面に対する成膜におけるカバレッジを向上させることができることが知られているが、これに対し、本発明者らは、ロングスロースパッタリング法を用いることで、スパッタリング法により形成する膜とその下地の層との接合強度を高めることができることを見出した。本実施の形態の半導体装置の製造法は、半導体チップの最上層に形成するパッドを構成するバリア導体膜をロングスロースパッタリング法を用いて形成することにより、パッドとその下地の層間絶縁膜などとの接合強度を高めてパッドが剥がれることを防止し、半導体装置の信頼性を向上させるものである。
以下に、図１〜図３０を用いて、本実施の形態の半導体装置の製造工程を説明する。図１〜図１８、図２０〜図２２、および図２４〜図３０は、本実施の形態における製造工程中の半導体装置を示す断面図である。図１９および図２３は、本実施の形態において用いるスパッタリング装置を示す断面図である。
まず、図１に示すように、半導体ウエハ、すなわち、例えば単結晶シリコンからなる半導体基板ＳＢを用意した後、半導体基板ＳＢ上に半導体素子を複数形成する。なお、本実施の形態の主な特徴は、以下に説明する工程により形成する半導体チップの最上層のパッドの形成工程にあるため、ここでは半導体素子の詳しい製造工程の説明を省略する。
半導体基板上に形成する半導体素子は、例えば、コア部などに形成される低耐圧ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、または当該低耐圧ＭＯＳＦＥＴよりも高い電圧で駆動し、半導体チップの外部との間の電流の入出力に用いられる高耐圧ＭＯＳＦＥＴなどが挙げられる。また、その他には、不揮発性記憶装置であるＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）型メモリ、バイポーラトランジスタ、ダイオード、容量素子、抵抗素子、またはコイルなどとして用いられるＭＥＭＳ（Micro Electro Mechanical Systems）などが形成されていてもよい。
図１に示すように、半導体基板ＳＢ上には、例として高耐圧ＭＯＳＦＥＴＱ１が複数形成されている。高耐圧ＭＯＳＦＥＴＱ１は半導体基板ＳＢ上にゲート絶縁膜ＧＦを介して形成されたゲート電極ＧＥと、平面視においてゲート電極ＧＥを挟むように配置され、ゲート電極ＧＥの横の半導体基板ＳＢの上面に形成されたソース・ドレイン領域ＳＤとを有している。
高耐圧ＭＯＳＦＥＴＱ１はｎチャネル型の電界効果トランジスタであり、高耐圧ＭＯＳＦＥＴＱ１の直下の半導体基板ＳＢの主面には、ｐ型の不純物（例えばＢ（ホウ素））が導入されたｐウエルが形成されている。ゲート絶縁膜ＧＦは例えば酸化シリコン膜からなり、ゲート電極ＧＥはポリシリコン膜からなる。ソース・ドレイン領域ＳＤは、詳細な図示は省略するが、ｎ型の不純物（例えばＡｓ（ヒ素）またはＰ（リン））の濃度が高い拡散層と、当該拡散層に隣接し、当該拡散層よりもｎ型の不純物（例えばＡｓ（ヒ素）またはＰ（リン））の濃度が低いエクステンション領域とを含むＬＤＤ（Lightly Doped Drain）構造を有している。
半導体基板ＳＢ上の複数の半導体素子同士は、半導体基板ＳＢの主面の溝に埋め込まれた酸化シリコン膜などからなる素子分離領域ＩＲにより電気的に分離されている。素子分離領域ＩＲは例えばＳＴＩ（Shallow Trench Isolation）構造またはＬＯＣＯＳ（Local Oxidization of Silicon）構造を有している。
次に、図２および図３に示すように、サリサイド技術を用いてシリサイド層を形成する。まず、図２に示すように、スパッタリング法を用いて、高耐圧ＭＯＳＦＥＴＱ１などの半導体素子を覆うように、半導体基板ＳＢ上に金属膜ＭＦを堆積する。金属膜ＭＦは例えばＣｏ（コバルト）、Ｎｉ（ニッケル）またはＴｉ（チタン）などからなる。金属膜ＭＦは、後述するロングスロースパッタリング法とは異なり、ターゲットおよび半導体ウエハ間の距離が比較的短いスパッタリング法により成膜される。
このように、ロングスロースパッタリング法に比べて、ターゲットおよび半導体ウエハ間の距離が比較的短いスパッタリング法を、以下ではノーマルスパッタリング法と呼ぶ。ノーマルスパッタリング法およびロングスロースパッタリング法の具体的な態様については、図１９および図２３を用いてそれぞれ後述する。
次に、図３に示すように、半導体ウエハに対してランプ照射、またはカーボンヒータなどを用いた熱処理を行うことで、ソース・ドレイン領域ＳＤおよびゲート電極のそれぞれの上面のＳｉ（シリコン）と、金属膜ＭＦ（図２参照）とを反応させる。これにより、ソース・ドレイン領域ＳＤおよびゲート電極ＧＥのそれぞれの上面にシリサイド層ＳＩを形成する。シリサイド層ＳＩを構成する材料は上記金属膜ＭＦの材料により異なり、例えばＣｏＳｉ（コバルトシリサイド）、ＮｉＳｉ（ニッケルシリサイド）またはＴｉＳｉ（チタンシリサイド）などからなる。
その後、半導体基板ＳＢ上において素子分離領域ＩＲなどの絶縁膜から露出しているＳｉ（シリコン）と反応しなかった金属膜ＭＦを除去することで、図３の構造を得る。なお、図示していない領域に不揮発性メモリ、バイポーラトランジスタ、容量素子またはダイオードなどを形成した場合も、絶縁膜から露出しているシリコン層の表面上にシリサイド層が形成される。
ロングスロースパッタリング法はノーマルスパッタリング法に比べて、段差を有する表面に対して成膜する膜のカバレッジが優れており、また、後述するように、スパッタリング法により形成する膜とその下地の層との接合強度が優れているスパッタリング法である。例えば、半導体基板ＳＢ上の絶縁膜などを開口して形成され、半導体基板ＳＢの主面に対して垂直な方向に延在する貫通孔の内側の側壁および底面をスパッタリング法により形成する膜で覆う際には、カバレッジの優れているロングスロースパッタリング法を用いることで、成膜不良の発生を防ぐことができる。
ここで、図２に示した金属膜ＭＦは、比較的段差が小さいＭＯＳＦＥＴなどの半導体素子および半導体基板ＳＢに対し、それらの上部に露出するシリコン層の上面を覆い、上記のシリサイド層形成工程において下地のシリコン層と反応させるために形成する膜である。つまり、金属膜ＭＦは貫通孔のように高低差の大きい段差の側壁などを覆う必要はなく、また、下地層に対して高い接合強度を有している必要がない。したがって、ここでは金属膜ＭＦを形成する際、ロングスロースパッタリング法ではなくノーマルスパッタリング法を用いている。
次に、図４に示すように、半導体基板ＳＢ上に例えばＣＶＤ（Chemical Vapor Deposition）法を用いてエッチングストッパ膜（図示しない）および層間絶縁膜ＩＦを順次形成する。エッチングストッパ膜（図示しない）は例えば窒化シリコン膜からなり、層間絶縁膜ＩＦは例えばＳｉＯＣ膜からなる。
その後、層間絶縁膜ＩＦおよびエッチングストッパ膜（図示しない）を貫通する複数のコンタクトホールＣＨを形成する。各コンタクトホールＣＨは、半導体基板ＳＢおよびゲート電極ＧＥのそれぞれの上面に接して形成されたシリサイド層ＳＩの上面を露出している。コンタクトホールＣＨは半導体基板ＳＢの主面に対して垂直な方向に延びる貫通孔であり、本実施の形態の半導体装置において形成される孔部のうち、特に開口径が小さい孔部である。
次に、図５に示すように、半導体基板ＳＢの主面の全面上にスパッタリング法を用いてバリア導体膜ＢＭを形成する。バリア導体膜ＢＭはＴｉ（チタン）またはＴｉＮ（窒化チタン）またはそれらの積層膜からなる。バリア導体膜ＢＭは、上述したロングスロースパッタリング法またはノーマルスパッタリング法のいずれかを用いて、コンタクトホールＣＨの内側の側壁および底面を覆い、かつコンタクトホールＣＨを完全に埋め込まないように形成する。コンタクトホールＣＨは開口部の直径が小さく、また上下方向に延在し、縦横のアスペクト比が高い孔部であるため、バリア導体膜ＢＭを形成する際のスパッタリング法では、高いカバレッジが要求される。したがって、ここではカバレッジ特性に優れたロングスロースパッタリング法を用いることが考えられる。
次に、図６に示すように、半導体基板ＳＢの上面の全面上にＰＶＤ（Physical Vapor Deposition）法を用いて、Ｗ（タングステン）からなる主導体膜ＭＣを形成する。その後、エッチバックを行なって層間絶縁膜ＩＦ上の余分なバリア導体膜ＢＭおよび主導体膜ＭＣを除去し、層間絶縁膜ＩＦの上面を露出させることで、コンタクトホールＣＨ内に残ったバリア導体膜ＢＭおよび主導体膜ＭＣからなるプラグＰＬＧ１を形成する。プラグＰＬＧ１は高耐圧ＭＯＳＦＥＴＱ１などの各半導体素子または半導体基板ＳＢなどに所定の電位を供給するために形成された、例えば円柱状の導体である。シリサイド層ＳＩは、プラグＰＬＧ１と半導体素子との間の接触抵抗を低減するために設けられている。
次に、図７に示すように、プラグＰＬＧ１を形成した層間絶縁膜ＩＦ上に層間絶縁膜ＩＬ１を形成する。層間絶縁膜ＩＬ１は、例えば、酸化シリコン膜よりも比誘電率が低いＬｏｗ−ｋ膜であるＳｉＯＣ膜により形成され、例えば、プラズマＣＶＤ法を使用することにより形成される。
次に、図８に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ１に配線溝ＷＤ１を形成する。この配線溝ＷＤ１は、ＳｉＯＣ膜からなる層間絶縁膜ＩＬ１を貫通して底面が層間絶縁膜ＩＦに達するように形成される。これにより、配線溝ＷＤ１の底部にプラグＰＬＧ１の表面が露出する。
次に、図９に示すように、配線溝ＷＤ１を形成した層間絶縁膜ＩＬ１上に、銅拡散防止膜であるバリア導体膜ＢＭ１を形成する。バリア導体膜ＢＭ１は、例えばＴａ（タンタル）、Ｔｉ（チタン）、Ｒｕ（ルテニウム）、Ｗ（タングステン）、Ｍｎ（マンガン）およびこれらの窒化物や窒化珪化物、または、これらの積層膜から構成され、例えば、スパッタリング法を使用することにより形成する。ここでは、ロングスロースパッタリング法またはノーマルスパッタリング法のいずれを用いてもよい。
続いて、配線溝ＷＤ１の内部および層間絶縁膜ＩＬ１上に形成されたバリア導体膜ＢＭ１上に、例えば、薄い銅膜からなるシード膜をスパッタリング法により形成する。そして、このシード膜を電極とした電解メッキ法により主導体膜ＭＣ１を形成する。主導体膜ＭＣ１は、配線溝ＷＤ１を完全に埋め込むように形成される。主導体膜ＭＣ１は、例えばＣｕ（銅）を主体とする膜から形成される。
つまり、主導体膜ＭＣ１は主にＣｕ（銅）からなる。また、主導体膜ＭＣ１の代わりに、銀または金を主体とする金属配線を形成しても構わない。なお、ここでは主導体膜ＭＣ１を電解メッキ法を用いて形成しているが、ＣＶＤ法を用いて主導体膜ＭＣ１を形成しても構わない。
次に、図１０に示すように、層間絶縁膜ＩＬ１上に形成された不要なバリア導体膜ＢＭ１および主導体膜ＭＣ１（図９参照）をＣＭＰ（Chemical Mechanical Polishing）法を用いて除去する。これにより、配線溝ＷＤ１内に埋め込まれたバリア導体膜ＢＭ１および主導体膜ＭＣ１を含む第１層配線Ｌ１と、層間絶縁膜ＩＬ１とを含む第１配線層を形成する。このように、第１層配線Ｌ１は所謂シングルダマシン法により形成される。
次に、図１１に示すように、第１層配線Ｌ１を形成した層間絶縁膜ＩＬ１上にバリア絶縁膜ＢＩ１および層間絶縁膜ＩＬ２を順次形成する。バリア絶縁膜ＢＩ１は、例えば、窒化シリコン膜からなり、ＣＶＤ法などにより形成することができる。また、層間絶縁膜ＩＬ２は、例えば、ＳｉＯＣ膜からなり、ＣＶＤ法などにより形成することができる。
次に、図１２に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、層間絶縁膜ＩＬ２を貫通してバリア絶縁膜ＢＩ１を露出するビアホールＶ１を形成する。このようにバリア絶縁膜ＢＩ１は、エッチングの際にエッチングストッパとして機能する。ビアホールＶ１を形成する過程では、窒化シリコン膜などからなるハードマスク（図示しない）を用いてもよい。
次に、図１３に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホールＶ１の底部に露出するバリア絶縁膜ＢＩ１を除去する。これにより、ビアホールＶ１の底部に第１層配線Ｌ１の表面が露出することになる。このときのエッチング工程により層間絶縁膜ＩＬ２の上面の一部もエッチングされて、配線溝ＷＤ２が形成される。配線溝ＷＤ２を形成する過程では、窒化シリコン膜などからなるハードマスク（図示しない）を用いてもよい。配線溝ＷＤ２は平面視においてビアホールＶ１と重なっている。
次に、図１４に示すように、配線溝ＷＤ２およびビアホールＶ１を形成した層間絶縁膜ＩＬ２上に、バリア導体膜ＢＭ１（図９参照）と同様の構造を有するバリア導体膜ＢＭ２を形成する。るバリア導体膜ＢＭ２は、ロングスロースパッタリング法またはノーマルスパッタリング法により形成する。
続いて、配線溝ＷＤ２内およびビアホールＶ１内に形成されたバリア導体膜ＢＭ２上に、例えば、薄い銅膜からなるシード膜（図示しない）をスパッタリング法により形成する。そして、このシード膜を電極とした電解メッキ法により主導体膜ＭＣ２を形成する。この主導体膜ＭＣ２は、配線溝ＷＤ２およびビアホールＶ１を完全に埋め込むように形成される。主導体膜ＭＣ２は、例えばＣｕ（銅）を主体とする膜から形成される。
次に、図１５に示すように、層間絶縁膜ＩＬ２上の不要なバリア導体膜ＢＭ２および主導体膜ＭＣ２をＣＭＰ法で除去することで、層間絶縁膜ＩＬ２の上面を露出させる。これにより、配線溝ＷＤ２内には、バリア導体膜ＢＭ２および主導体膜ＭＣ２からなる第２層配線Ｌ２が形成され、ビアホールＶ１内には、バリア導体膜ＢＭ２および主導体膜ＭＣ２からなるプラグＰＬＧ２が形成される。ここでは、層間絶縁膜ＩＬ２および第２層配線Ｌ２を含む層を第２配線層と呼ぶ。
なお、本実施の形態では、図１２〜図１５を用いて説明したように、第２層配線Ｌ２およびプラグＰＬＧ２を形成する工程において、層間絶縁膜ＩＬ２を貫通するビアホールＶ１を形成してから配線溝ＷＤ２を形成するビアファーストの製法を用いている。これに対し、層間絶縁膜ＩＬ２の上面に配線溝ＷＤ２を形成してからビアホールＶ１を形成するトレンチファーストの製法を用いても構わない。第２層配線Ｌ２およびプラグＰＬＧ２は、共に同一の工程で形成される方法、つまり所謂デュアルダマシン法により形成される。
次に、図１６に示すように、上記図１１〜図１５を用いて説明した製造工程を繰り返すことにより、第２層配線Ｌ２上に、第３層配線Ｌ３、第４層配線Ｌ４および第５層配線Ｌ５を形成する。これにより、第３層配線Ｌ３および層間絶縁膜ＩＬ３を含む第３配線層と、第４層配線Ｌ４および層間絶縁膜ＩＬ４を含む第４配線層と、第５層配線Ｌ５および層間絶縁膜ＩＬ５ａ、ＩＬ５ｂを含む第５配線層とを形成する。
なお、下層の配線層よりも、上層の配線層の方が、配線およびビアの大きさが大きい。つまり、第３層配線Ｌ３よりも第５層配線Ｌ５の方が配線の幅が広く、厚さも大きい。また、第３層配線Ｌ３の底部に接続されたプラグＰＬＧ３よりも第５層配線Ｌ５の底部に接続されたプラグＰＬＧ５の方が直径が大きい。
第３配線層および第４配線層は第２配線層と同様の構造を有している。ただし、第５配線層を構成する層間絶縁膜は、層間絶縁膜ＩＬ５ａと、層間絶縁膜ＩＬ５ａ上の層間絶縁膜ＩＬ５ｂとを有している。つまり、第４配線層上にはバリア絶縁膜ＢＩ４、層間絶縁膜ＩＬ５ａ、バリア絶縁膜ＢＩ５および層間絶縁膜ＩＬ５ｂが順に積層されており、第５層配線Ｌ５はバリア絶縁膜ＢＩ５および層間絶縁膜ＩＬ５ｂを貫通するように形成されており、プラグＰＬＧ５はバリア絶縁膜ＢＩ４および層間絶縁膜ＩＬ５ａを貫通するように形成されている。
プラグＰＬＧ４、第４層配線Ｌ４、プラグＰＬＧ５および第５層配線Ｌ５は、コンタクトホールＣＨ（図４参照）、配線溝ＷＤ１（図８参照）、またはビアホールＶ１（図１２参照）のように微細な開口部に比べ、幅の広い開口部内に埋め込まれている。このため、プラグＰＬＧ４および第４層配線Ｌ４を構成するバリア導体膜ＢＭ４と、プラグＰＬＧ５および第５層配線Ｌ５を構成するバリア導体膜ＢＭ５とは、ロングスロースパッタリング法により形成する必要がない。
つまり、例えば第５層配線Ｌ５が埋め込まれた配線溝ＷＤ５およびプラグＰＬＧ５が埋め込まれたビアホールＶ４は下層の配線層に比べて大きな開口を有しているため、その開口部の内側の側壁および底面を覆うバリア導体膜ＢＭ５を形成する際には、ノーマルスパッタリング法を用いても問題がない。したがって、例えばバリア導体膜ＢＭ５およびＢＭ４は、ノーマルスパッタリング法により形成されている。
なお、ここでは第１層配線、第２層配線第または第５層配線Ｌ５などの配線を構成する主導体膜の材料にＣｕ（銅）を用いることについて説明したが、当該材料はＣｕ（銅）の他にＷ（タングステン）またはＡｌ（アルミニウム）などを用いてもよい。
次に、図１７に示すように、第５層配線Ｌ５上および層間絶縁膜ＩＬ５ｂ上にバリア絶縁膜ＢＩ６を形成し、バリア絶縁膜ＢＩ６上に層間絶縁膜ＩＬ６を形成する。バリア絶縁膜ＢＩ６は、例えば、ＳｉＯＣ膜から構成され、例えばＣＶＤ法により形成される。また、層間絶縁膜ＩＬ６は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜などからなり、例えば、プラズマＣＶＤ法を使用することにより形成される。続いて、層間絶縁膜ＩＬ６およびバリア絶縁膜ＢＩ６を貫通する開口部であるビアホールＶ５を形成する。
次に、図１８に示すように、ビアホールＶ５の内側の側壁および底面、並びに層間絶縁膜ＩＬ６の上面を覆うように、チタン膜ＢＴ１および窒化チタン膜ＢＮ１を順次形成した積層膜を形成する。チタン膜ＢＴ１および窒化チタン膜ＢＮ１からなる積層膜は、バリア導体膜ＢＭ６を構成している。なお、バリア導体膜ＢＭ６はビアホールＶ５を完全に埋め込んではいない。
チタン膜ＢＴ１および窒化チタン膜ＢＮ１は、ノーマルスパッタリング法により形成された導体膜である。ビアホールＶ５は、下層の配線層に形成されたビアホールＶ１（図１２参照）などに比べて直径が大きいため、カバレッジのよいロングスロースパッタリング法を用いなくても、ビアホールＶ５の内側の側壁および底面をスパッタリング法により形成した膜で覆うことができる。なお、ロングスロースパッタリング法のように優れたカバレッジ、またはスパッタ膜の下地に対する高い密着性が求められていない成膜工程で、ロングスロースパッタリング法を用いずノーマルスパッタリング法を用いる理由は、例えば、ロングスロースパッタリング法がノーマルスパッタリング法に比べて成膜工程に時間を要することなどにある。
ここで、図１８を用いて説明したノーマルスパッタリング法による成膜工程において用いるスパッタリング装置について、図１９を用いて説明する。図１９は、本実施の形態で用いるスパッタリング装置を示す断面図である。
図１９に示すように、ノーマルスパッタリング法による成膜工程で用いるスパッタリング装置は、チャンバＣＨＭＳを有している。チャンバＣＨＭＳには、チャンバＣＨＭＳ内のガスを排気し、チャンバＣＨＭＳ内を真空状態とするためのポンプＰＭが接続されている。つまり、チャンバＣＨＭＳはその内部を真空状態とすることができる真空チャンバである。また、チャンバＣＨＭＳには、チャンバＣＨＭＳ内にアルゴンガス（Ａｒ２）を供給するためのアルゴンガス供給源ＡＲＳが接続されている。また、チャンバＣＨＭＳには、チャンバＣＨＭＳ内に窒素ガス（Ｎ２）を供給するための窒素ガス供給源ＮＳが接続されている。チャンバＣＨＭＳおよびポンプＰＭ間、チャンバＣＨＭＳおよびアルゴンガス供給源ＡＲＳ間、並びに、チャンバＣＨＭＳおよび窒素ガス供給源ＮＳ間には、配管の開閉を行うバルブＶＡ１、ＶＡ２およびＶＡ３がそれぞれ設けられている。
チャンバＣＨＭＳは、底部および側壁を有する容器ＣＨＡを含み、容器ＣＨＡ上には、環状のアダプタＡ４が設けられている。アダプタＡ４上には、環状のアダプタＡ４の上部の開口部に蓋をするように、例えばＴｉ（チタン）からなるターゲットＴＧが配置されている。チャンバＣＨＭＳの内部は、容器ＣＨＡ、アダプタＡ４およびターゲットＴＧにより密閉されているため、バルブＶＡ１が開いた状態でポンプＰＭによりチャンバＣＨＭＳ内の気体を排気することで、チャンバＣＨＭＳ内を真空状態とすることができる。
なお、アダプタＡ４およびターゲットＴＧ間には、環状のＯリングＯＲ４が配置されており、チャンバＣＨＭＳ外の気体がチャンバＣＨＭＳ内に吸入されることを防いでいる。アダプタＡ４は例えばＡｌ（アルミニウム）からなり、ＯリングＯＲ４は例えばＣｕ（銅）からなる。
チャンバＣＨＭＳの内部の中央には、ウエハステージＳＴ１が配置され、ウエハステージＳＴ１上には一枚の半導体ウエハＷＦが配置されている。ウエハステージＳＴ１はその下のシャフトＳＨ１により支持されている。ウエハステージＳＴ１には、その上面から下面を貫通する孔部があり、当該孔部の直下には、上下方向に動かすことができるピンＰＮが配置されている。
ピンＰＮは台ＳＴ２の上面に固定されており、台ＳＴ２はその下のシャフトＳＨ２により支持されている。ピンＰＮは、半導体ウエハＷＦを搬送する際に、台ＳＴ２と共に上方向に動いてウエハステージＳＴ１の上面よりも上に突出し、半導体ウエハＷＦを持ち上げる役割を有している。シャフトＳＨ１はその周囲を蛇腹状のカバーＣＶ１により覆われており、同様にシャフトＳＨ２はカバーＣＶ２により覆われている。なお、図では、ウエハステージＳＴ１に開口された孔部であって、ピンＰＮが半導体ウエハＷＦを持ち上げるために通過する孔部を示していない。
上記のチャンバＣＨＭＳの構造は、図２３を用いて後述するロングスロースパッタリング法を用いたスパッタリング工程で用いるチャンバの構造とほぼ同様であるが、半導体ウエハＷＦとターゲットＴＧとの間の距離は、図１９に示すチャンバＣＨＭＳの方が短い。図１９に示す半導体ウエハＷＦとターゲットＴＧ間の距離は例えば数ｃｍであり、１０ｃｍ未満である。
スパッタリング工程では、アルゴンガス供給源ＡＲＳから供給されたアルゴンガス（Ａｒ２）をイオン化し、ターゲットＴＧに叩きつける。これにより、ターゲットＴＧを構成する原子がスパッタされ、スパッタされたターゲット材を、ターゲットＴＧに対向して配置された半導体ウエハＷＦの上面上に堆積させる。なお、ここではスパッタリング装置内に供給するガスをアルゴンガスとしたが、アルゴン（Ａｒ）の他にＸｅ（キセノン）などを用いても良い。
具体的には、まずポンプＰＭを用いて高真空状態にしたチャンバＣＨＭＳ内に、アルゴンガス供給源ＡＲＳからアルゴンガス（Ａｒ２）を導入する。次に、ターゲットＴＧおよび半導体ウエハＷＦ間に加えられた高電界によるグロー放電を利用してアルゴンガスをアルゴンイオン（Ａｒ＋）にイオン化する。
ここでは、ターゲットＴＧ上に設置した磁石ＭＧにより磁界を発生させ、Ａｒ（アルゴン）のイオン原子をターゲットＴＧの底面に衝突させることで、叩き出される二次電子をローレンツ力で捕らえ、サイクロトロン運動により不活性ガスのイオン化を促進する。このように、負イオンおよび二次電子を磁石ＭＧの磁界で捕らえることで、ターゲットＴＧおよび半導体ウエハＷＦの温度の上昇を抑え、捕えた電子でガスのイオン化を促進し、成膜速度を高める方法であるマグネトロンスパッタリング法を用いる。
上記高電界によりアルゴンイオンを加速させてターゲットＴＧを叩き、その反跳で飛び出したターゲット材原子の一部は、半導体ウエハＷＦの主面に付着する。これにより、半導体ウエハＷＦの主面に付着した付着物からなる膜、つまりスパッタ膜を成膜する。ここでいうスパッタ膜とは、スパッタリング法により形成された膜である。具体的には、ターゲットＴＧをスパッタして叩き出された成分が被着して形成された膜である。
上記のスパッタリング工程により、ターゲットＴＧから叩き出した成分を半導体ウエハＷＦの上面に付着させて、図１８に示すチタン膜ＢＴ１を形成する。
なお、ウエハステージＳＴ１の横方向には、平面視において円形の形状を有するウエハステージＳＴ１の周囲を囲む、環状のシールドＳ５、Ｓ６、Ｓ７およびＳ８が配置されている。シールドＳ８はウエハステージＳＴ１の側壁に隣接して配置されており、その外側にシールドＳ７が配置されている。シールドＳ５およびＳ６はシールドＳ７およびＳ８に比べて上方、つまりターゲットＴＧ方向に延在しており、各シールドのうち、シールドＳ５はターゲットＴＧの底面に最も近い領域にまで延在している。
このように、ターゲットＴＧおよびウエハステージＳＴ１間の領域の周囲はシールドＳ５〜Ｓ８により囲まれている。このため、チャンバＣＨＭＳを用いてスパッタリング工程を行い、ターゲットＴＧからターゲット材を叩き出して半導体ウエハＷＦの表面にスパッタ膜を形成する際、半導体ウエハＷＦの表面以外にターゲット材が飛散したとしても、容器ＣＨＡの表面などにターゲット材が付着することを防ぐことができる。なお、シールドＳ５はアダプタＡ４により支持されている。
繰り返しスパッタリング工程を行うことで、シールドＳ５〜Ｓ８のそれぞれの表面上にはスパッタ膜が厚く堆積する。シールドＳ５〜Ｓ８はチャンバＣＨＭＳ内から取り出し、それらの表面に付着したスパッタ膜を除去することで再びチャンバＣＨＭＳ内に設置して使用することができる。なお、チャンバＣＨＭＳ内にシールドＳ５〜Ｓ８を設置する前に、シールドＳ５〜Ｓ８のそれぞれの表面上には例えばＡｌ−Ｓｉ系合金を含む溶射膜を形成する。
続いて、チタン膜ＢＴ１上に窒化チタン膜ＢＮ１（図１８参照）を形成する際には、チャンバＣＨＭＳ内にアルゴンガス（Ａｒ２）と共に窒素ガス（Ｎ２）を導入して、上記工程と同様にスパッタリングを行う。窒素ガスは窒素ガス供給源ＮＳから導入する。チャンバＣＨＭＳ内に窒素ガス（Ｎ２）が導入されている場合、ターゲットＴＧから叩き出されたＴｉ（チタン）からなるターゲット材は雰囲気中のＮ（窒素）と反応し、処理対象物である半導体ウエハの主面上に付着し、窒化チタン（ＴｉＮ）膜ＢＮ１（図１８参照）を形成する。このように、チャンバＣＨＭＳ内に窒素ガスを導入するか否かにより、成膜する膜をチタン膜にするか、窒化チタン膜にするかを選択することができ、また、チタン膜および窒化チタン膜を同一のチャンバＣＨＭＳにより形成することができる。
次に、図２０に示すように、例えばスパッタリング法などを用いて半導体基板ＳＢ上の全面に、例えばＷ（タングステン）からなる主導体膜ＭＣ６を形成することにより、ビアホールＶ５を完全に埋め込む。主導体膜ＭＣ６をスパッタリング法で形成する場合は、チタン膜ＢＴ１および窒化チタン膜ＢＮ１と同様に、ビアホールＶ５の直径が大きいことを理由として、ノーマルスパッタリング法を用いる。
次に、図２１に示すように、例えばＣＭＰ法を用いて、層間絶縁膜ＩＬ６上の余分なバリア導体膜ＢＭ６および主導体膜ＭＣ６を研磨して除去することにより、層間絶縁膜ＩＬ６の上面を主導体膜ＭＣ６から露出させる。これにより、ビアホールＶ５（図２０参照）内に残ったバリア導体膜ＢＭ６および主導体膜ＭＣ６からなるプラグＰＬＧ６を形成する。
次に、図２２に示すように、層間絶縁膜ＩＬ６上およびプラグＰＬＧ６上にチタン膜ＢＴ２および窒化チタン膜ＢＮ２を順次積層することにより、チタン膜ＢＴ２および窒化チタン膜ＢＮ２からなるバリア導体膜ＢＭ７を形成する。チタン膜ＢＴ２および窒化チタン膜ＢＮ２は、ロングスロースパッタリング法を用いて形成する。チタン膜ＢＴ２および窒化チタン膜ＢＮ２が、後述する工程において形成するパッドの底部を構成する膜である。ここでロングスロースパッタリング法を用いるのは、パッドとパッドの下層の層間絶縁膜ＩＬ６との密着性を向上させるため、チタン膜ＢＴ２および窒化チタン膜ＢＮ２からなるバリア導体膜ＢＭ７が、層間絶縁膜ＩＬ６の上面に対し高い接合強度を有している必要があるためである。
すなわち、後の工程により層間絶縁膜ＩＬ６上に形成するパッドの上面にボンディングワイヤが接続される際には機械的な圧力が強く加えられるため、パッドがパッドの下地の層間絶縁膜ＩＬ６から剥離する虞がある。したがって、パッドの底面を構成し、パッドと層間絶縁膜ＩＬ６とを密着させる役割を有するバリア導体膜ＢＭ７は、層間絶縁膜ＩＬ６に対して高い接合強度を有していることが求められる。そこで、本実施の形態では、バリア導体膜ＢＭ７の下地の表面、つまり処理対象物である半導体ウエハの上部に形成された層間絶縁膜ＩＬ６の上面に対して高い接合強度を有するスパッタ膜を形成することが可能なロングスロースパッタリング法を用いている。なお、チタン膜ＢＴ２の膜厚は例えば１２ｎｍであり、窒化チタン膜ＢＮ２の膜厚は例えば８０ｎｍである。
ここでは、図２１を用いて説明したように、ＣＭＰ法などにより平坦化された層間絶縁膜ＩＬ６上およびプラグＰＬＧ６上の平面上に、ロングスロースパッタリング法を用いてチタン膜ＢＴ２および窒化チタン膜ＢＮ２を形成する。つまり、チタン膜ＢＴ２および窒化チタン膜ＢＮ２を形成するためにロングスロースパッタリング法を用いているのは、半導体ウエハの上面に形成された溝などの段差がある領域を優れたカバレッジで覆うためではない。
ただし、図２２に示すバリア導体膜ＢＭ７を形成するスパッタリング工程を行う際、プラグＰＬＧ６が形成された層間絶縁膜ＩＬ６の上面には、他の配線を形成するための配線溝が形成されていてもよい。また、マスクの位置合わせを容易にするためのアライメントマークとして用いられる溝が、層間絶縁膜ＩＬ６の上面に形成されていてもよい。
ここで、図２３を用いて、チタン膜ＢＴ２（図２２参照）および窒化チタン膜ＢＮ２（図２２参照）を形成する際に用いるスパッタリング装置について説明する。図２３は、ロングスロースパッタリング法により成膜する際に用いるスパッタリング装置の断面図である。図２３に示すように、ロングスロースパッタリング法により成膜を行う際に用いられるスパッタリング装置は、チャンバＣＨＭを有している。
チャンバＣＨＭには、チャンバＣＨＭ内のガスを排気し、チャンバＣＨＭ内を真空状態とするためのポンプＰＭが接続されている。つまり、チャンバＣＨＭはその内部を真空状態とすることができる真空チャンバである。また、チャンバＣＨＭには、チャンバＣＨＭ内にアルゴンガス（Ａｒ２）を供給するためのアルゴンガス供給源ＡＲＳが接続されている。
また、チャンバＣＨＭには、チャンバＣＨＭ内に窒素ガス（Ｎ２）を供給するための窒素ガス供給源ＮＳが接続されている。チャンバＣＨＭおよびポンプＰＭ間、チャンバＣＨＭおよびアルゴンガス供給源ＡＲＳ間、並びに、チャンバＣＨＭおよび窒素ガス供給源ＮＳ間には、配管の開閉を行うバルブＶＡ１、ＶＡ２およびＶＡ３がそれぞれ設けられている。
チャンバＣＨＭは、底部および側壁を有する容器ＣＨＡを有し、容器ＣＨＡ上には、環状のアダプタＡ１、Ａ２およびＡ３が順に設けられている。アダプタＡ３上には、環状のアダプタＡ３の上部の開口部に蓋をするように、Ｔｉ（チタン）からなるターゲットＴＧが配置されている。チャンバＣＨＭの内部は、容器ＣＨＡ、アダプタＡ１、Ａ２、Ａ３およびターゲットＴＧにより密閉されているため、バルブＶＡ１が開いた状態でポンプＰＭによりチャンバＣＨＭ内の気体を排気することで、チャンバＣＨＭ内を真空状態とすることができる。
なお、アダプタＡ１およびＡ２間、アダプタＡ２およびＡ３間、並びに、アダプタＡ３およびターゲットＴＧ間には、環状のＯリングＯＲ１、ＯＲ２およびＯＲ３がそれぞれ配置されており、チャンバＣＨＭ外の気体がチャンバＣＨＭ内に吸入されることを防いでいる。アダプタＡ１〜Ａ３は例えばＡｌ（アルミニウム）からなり、ＯリングＯＲ１〜ＯＲ３は例えばＣｕ（銅）からなる。
チャンバＣＨＭの内側であって、ターゲットＴＧの直下には、ウエハステージＳＴが配置され、ウエハステージＳＴ上には一枚の半導体ウエハＷＦが配置されている。ウエハステージＳＴはその下のシャフト（図示しない）により支持されている。図２３に示すスパッタリング装置において、ターゲットＴＧと半導体ウエハＷＦとの間の距離は例えば２０ｃｍである。
ウエハステージＳＴには、その上面から下面を貫通する孔部があり、当該孔部の下部には、上下方向に動かすことができるピンＰＮが配置されている。なお、ピンＰＮは図示していない台と、その下のシャフトにより支持されている。ピンＰＮは、半導体ウエハＷＦを搬送する際に上記孔部内を通って上方向に動き、ウエハステージＳＴよりも上に突出し、半導体ウエハＷＦを持ち上げる役割を有している。
容器ＣＨＡまたはアダプタＡ１〜Ａ３などにターゲット材が付着することを防ぐため、ターゲットＴＧおよび半導体ウエハＷＦ間の空間の周囲には、シールドＳ１〜Ｓ４が配置されている。各シールドは、半導体ウエハＷＦの主面に対して垂直な方向の軸を中心とする環状の構造を有している。ここでは、ウエハステージＳＴの横方向の周囲を囲むようにシールドＳ４が配置されている。つまり、ウエハステージＳＴの横にシールドＳ４が配置されている。シールドＳ４上にはシールドＳ３が配置され、シールドＳ３上にはシールドＳ２が配置され、シールドＳ２上にはシールドＳ１が配置されている。
つまり、ターゲットＴＧおよびウエハステージＳＴ間の領域の周囲には、ターゲットＴＧ側から、ウエハステージＳＴ側に向かって、順にシールドＳ１〜Ｓ４が配置されている。言い換えれば、各シールドＳ１〜Ｓ４はターゲットＴＧに対して半導体ウエハＷＦに近い領域に配置されている。図２３では、環状のシールドＳ１〜Ｓ４の直径の方向における各シールドＳ１〜Ｓ４の両端部の断面をそれぞれ図の左右に示している。つまり、図２３の左右には二つのシールドＳ１の断面を示しているが、これらは一つの環状のシールドＳ１の一部であり、実際には一体となっている。
シールドＳ１〜Ｓ４は、ターゲットＴＧの底面であって、スパッタリング工程においてアルゴンが衝突する面に対し、半導体ウエハＷＦに覆われていないウエハステージＳＴ、容器ＣＨＡおよびアダプタＡ１〜Ａ３のそれぞれの表面を遮蔽するように配置されている。これにより、ターゲットＴＧの底面のアルゴンが衝突する面から飛散するターゲット材は、半導体ウエハＷＦまたはシールドＳ１〜Ｓ４に付着し、ウエハステージＳＴ、容器ＣＨＡおよびアダプタＡ１〜Ａ３などには付着しない。なお、シールドＳ１はアダプタＡ２により保持されている。
シールドＳ１〜Ｓ４はチャンバＣＨＭ内から容易に取り外すことが可能である。シールドＳ３およびＳ２などをチャンバＣＨＭから取り出す際には、アダプタＡ２およびＡ３を容器ＣＨＡから分離する必要がある。スパッタリング工程を複数回行うことで各シールドに付着した膜は、各シールドをチャンバＣＨＭから取り出し、薬液等を用いて除去することができる。その後、チャンバＣＨＭ内にシールドＳ１〜Ｓ４を設置する前に、シールドＳ１〜Ｓ４のそれぞれの表面上に、例えばＡｌ−Ｓｉ系合金を含む溶射膜を形成する。
次に、チタン膜ＢＴ２（図２２参照）および窒化チタン膜ＢＮ２（図２２参照）を形成するスパッタリング工程について説明する。スパッタリング工程では、アルゴンガス供給源ＡＲＳから供給されたアルゴンガス（Ａｒ２）をイオン化し、このイオンをターゲットＴＧに叩きつける。これにより、ターゲットＴＧを構成する原子がスパッタされ、スパッタされたターゲット材を、ターゲットＴＧに対向して配置された半導体ウエハＷＦの主面上に堆積させる。
具体的には、まずポンプＰＭを用いて高真空状態にしたチャンバＣＨＭ内に、アルゴンガス供給源ＡＲＳからアルゴンガス（Ａｒ２）を導入する。次に、ターゲットＴＧおよび半導体ウエハＷＦ間に加えられた高電界によるグロー放電を利用してアルゴンガスをアルゴンイオン（Ａｒ＋）にイオン化する。
ここでは、図１９を用いて説明したチャンバＣＨＭＳと同様に、ターゲットＴＧ上に設置した磁石ＭＧにより磁界を発生させ、不活性ガスのイオン化を促進する。このように、チャンバＣＨＭにおいてもマグネトロンスパッタリング法を用いることで、成膜速度を高める。
上記アルゴンイオンをターゲットＴＧに叩きつけることにより、ターゲットＴＧから叩き出した成分を半導体ウエハＷＦの主面に付着させて、付着物からなる膜であるチタン膜ＢＴ２（図２２参照）を形成する。ここではチャンバＣＨＭ内にアルゴンガスのみを導入しているため、スパッタリング工程により形成された膜は主にＴｉ（チタン）を含む。ターゲットＴＧから叩き出された原子は直下の方向にみならず他の方向にも散乱するため、図１９に示すようにターゲットＴＧと半導体ウエハＷＦとの距離が短い場合には、当該原子が半導体ウエハＷＦの上面に対して斜めに入射する成分が多くなり、カバレッジが悪くなることが考えられる。
これに対し、図２３に示すスパッタリング装置では、ターゲットＴＧおよび半導体ウエハＷＦ間の距離を大きくすることで、半導体ウエハＷＦの主面に対して垂直に飛来する原子の割合を増やすことができるため、カバレッジを向上させることができる。また、チャンバＣＨＭ内の圧力を下げることで、ターゲットＴＧから飛散する原子が他の原子に衝突し、半導体ウエハＷＦの上面に斜めに入射することを防ぐことができる。
その後、チタン膜ＢＴ２（図２２参照）上に窒化チタン膜ＢＮ２（図２２参照）を形成する際には、チャンバＣＨＭ内にアルゴンガスと共に窒素ガス（Ｎ２）を導入してスパッタリング工程を行う。窒素ガスは窒素ガス供給源ＮＳから導入する。チャンバＣＨＭ内に窒素ガス（Ｎ２）が導入されている場合、ターゲットＴＧから叩き出されたＴｉ（チタン）からなるターゲット材は雰囲気中のＮ（窒素）と反応し、処理対象物である半導体ウエハの主面上に付着し、窒化チタン（ＴｉＮ）膜ＢＮ２（図２２参照）を形成する。
なお、ロングスロースパッタリング法を用いる場合には、カバレッジをより改善する方法として、ターゲットＴＧと半導体ウエハＷＦとの間に格子状の遮蔽物を配置するコリメートスパッタリング法を用いることができる。
図２３を用いて説明したロングスロースパッタリング法は、図１９に示すノーマルスパッタリング法において用いるチャンバＣＨＭＳに比べて、ターゲットＴＧと半導体ウエハＷＦとの間の距離が長いチャンバＣＨＭを用いる方法である。ターゲットＴＧと半導体ウエハＷＦとの間の距離がより短い場合に比べて、ターゲットＴＧから半導体ウエハＷＦに到達するターゲット材原子の指向性が強くなり、半導体ウエハＷＦの主面に対して垂直な方向から堆積する成分が多くなる。
このため、例えば半導体ウエハＷＦの上面に溝などが形成されて段差が生じている場合には、ロングスロースパッタリング法を用いることで、スパッタ膜のカバレッジがノーマルスパッタリング法に比べて向上し、当該段差の側壁において成膜不良が生じることを防ぐことができる。例えば、直径が小さく深さが深い孔部の内側をスパッタリング工程により膜を形成して埋め込む場合に、孔部の内側に空隙が形成されることを防ぐことができる。また、そのような深い孔部の内側の表面にバリア導体膜などの薄い膜を形成する場合、ロングスロースパッタリング法を用いれは、スパッタリング工程により当該表面に形成される膜が極端に薄くなること、または膜が形成されないことなどを防ぐことができる。
ここで、図２３に示すスパッタリング装置のターゲットＴＧと半導体ウエハＷＦとの間の距離は例えば２０ｃｍであり、少なくとも１０ｃｍ以上の距離が必要である。このように、ターゲットＴＧと半導体ウエハＷＦとの間の距離は、ノーマルスパッタリング法において用いるチャンバＣＨＭＳ（図１９参照）よりも、ロングスロースパッタリング法において用いるチャンバＣＨＭ（図２３参照）の方が長い。上記の工程により、図２２に示すバリア導体膜ＢＭ７を形成する。
また、本実施の形態の半導体装置の製造方法は、同一のチャンバを用いて複数の半導体ウエハに対しスパッタ膜を形成する場合に適用するものである。つまり、本実施の形態の半導体装置の製造方法は複数の半導体基板に対しても適用する。したがって、図２３に示すチャンバＣＨＭを用いて、１枚の半導体ウエハＷＦの上面にチタン膜ＢＴ２（図２２参照）および窒化チタン膜ＢＮ２（図２２参照）を形成し、この工程を別の半導体ウエハに対しても行ない、これを繰り返すことで、複数の半導体ウエハＷＦの上面上にパッドを構成するバリア導体膜ＢＭ７（図２２参照）の成膜を行う。
このとき、図２３に示すチャンバＣＨＭに設置されたターゲットＴＧは、複数の半導体ウエハＷＦを処理するために繰り返しスパッタリング工程に用いられる。したがって、ターゲットＴＧは、図２２に示すチタン膜ＢＴ２を半導体ウエハ上に形成するためのスパッタリング工程に用いられた後、窒化チタン膜ＢＮ２を形成するためのスパッタリング工程に用いられ、さらにその後、別の半導体ウエハの上面にチタン膜ＢＴ２を形成するためのスパッタリング工程に用いられる。つまり、ターゲットＴＧはチタン膜および窒化チタン膜の形成工程に繰り返し用いられる。言い換えれば、特定の半導体ウエハの上面にチタン膜を成膜する工程の前に、当該ターゲットＴＧは、他の半導体ウエハの上面に窒化チタン膜の成膜する工程に用いられている。
ここで、窒化チタン膜を形成するためのスパッタリング工程を行うと、主にＴｉ（チタン）からなるターゲットＴＧの底面には薄い窒化チタン膜が形成される。窒化チタン膜が底面に形成されたターゲットＴＧを、続いてチタン膜を形成するための工程に用いる場合、スパッタリング工程においてチャンバ内に窒素ガスを導入していなくても、ターゲットＴＧの底面の窒化チタン原子がスパッタされて半導体ウエハＷＦの上面に付着する。つまり、チタン膜の成膜工程により形成する膜は、純度が極めて高いチタン膜ではなく、不純物としてＴｉＮ（窒化チタン）が含まれた膜となる。
これを避けるため、窒化チタン膜の成膜工程後にチタン膜の成膜工程を行う前に、シャッタと呼ばれる遮蔽板をターゲットＴＧと半導体ウエハＷＦとの間に設置した状態でスパッタリング工程をしばらく行い、その後シャッタをチャンバＣＨＭ内から取り除いた状態でチタン膜を成膜するためのスパッタリング工程を行うことが考えられる。つまり、半導体ウエハＷＦの上面上に窒化チタン膜を形成することでターゲットＴＧの底面に成膜された窒化チタン膜を除去する工程を、シャッタにより半導体ウエハを保護した状態で行い、ターゲットＴＧの底面に高純度なＴｉ（チタン）の面が露出した状態でチタン膜の成膜のためのスパッタリング工程を行うことで、チタン膜の純度を高めることができる。
ただし、本実施の形態では上記シャッタは用いず、上述したようにターゲットＴＧの底面に薄い窒化チタン膜が成膜された状態で、続けて半導体ウエハＷＦ上にチタン膜を形成するスパッタリング工程を行う。シャッタを用いない理由の一つは、チタン膜などの成膜不良を起こす可能性を防ぐことにある。すなわち、シャッタをチャンバＣＨＭ内に出し入れすると、シャッタの出し入れによる発塵の虞があり、塵埃が半導体ウエハＷＦに付着すれば、成膜不良が起きる可能性がある。したがって、ここではシャッタを用いていない。また、シャッタを用いない他の理由の一つは、チャンバＣＨＭ内にシャッタを出し入れすることで工程が煩雑になり、半導体装置の製造工程のスループットが低下することを防ぐことにある。
次に、図２４に示すように、半導体基板ＳＢ上に、ノーマルスパッタリング法を用いて、Ａｌ（アルミニウム）からなる主導体膜ＭＣ７を形成する。つまり、主導体膜ＭＣ７を形成する際には図１９に示す装置を用いる。その際、ターゲットＴＧを、Ａｌ（アルミニウム）からなるものを用いてスパッタリング工程を行う。主導体膜ＭＣ７の膜厚は、例えば８００ｎｍである。続いて、ノーマルスパッタリング方を用いて、主導体膜ＭＣ７上にチタン膜ＢＴ３および窒化チタン膜ＢＮ３を順次形成する。チタン膜ＢＴ３および窒化チタン膜ＢＮ３はバリア導体膜ＢＭ８を構成している。
次に、図２５に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、バリア導体膜ＢＭ８、主導体膜ＭＣ７およびバリア導体膜ＢＭ７を加工し、層間絶縁膜ＩＬ６の上面を露出させる。つまり、エッチング法を用いてバリア導体膜ＢＭ８、主導体膜ＭＣ７およびバリア導体膜ＢＭ７をパターニングする。
これにより、バリア導体膜ＢＭ８、主導体膜ＭＣ７およびバリア導体膜ＢＭ７からなる第６層配線Ｌ６を形成する。このとき、第６層配線Ｌ６はプラグＰＬＧ６の上面を覆うように形成する。第６層配線Ｌ６の一部は、上面にボンディングワイヤが接続され、外部との電気的接続に用いられるパッドとして使用される領域を含んでいる。チタン膜ＢＴ３および窒化チタン膜ＢＮ３は、配線として用いられる領域の第６層配線Ｌ６の上面を保護するキャップメタルである。
次に、図２６に示すように、第６層配線Ｌ６を形成した層間絶縁膜ＩＬ６上に表面保護膜となるパッシベーション膜ＰＡＳを形成する。このパッシベーション膜ＰＡＳは、例えば、酸化シリコン膜と、この酸化シリコン膜上に配置された窒化シリコン膜から形成され、例えば、ＣＶＤ法により形成することができる。
次に、図２７に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パッシベーション膜ＰＡＳに開口部を形成し、当該開口部から露出するバリア導体膜ＢＭ８を除去する。これにより、第６層配線Ｌ６の上面の一部を露出してパッドＰＤを形成する。ここではパッシベーション膜ＰＡＳから露出している領域の第６層配線Ｌ６をパッドＰＤと呼ぶ。つまり、第６層配線Ｌ６の一部は配線として使用され、他の一部は接続用のパッドＰＤとして使用される。
次に、図２８に示すように、パッドＰＤが露出したパッシベーション膜ＰＡＳ上にポリイミド膜ＰＩを形成する。そして、このポリイミド膜ＰＩをパターニングすることにより、パッドＰＤを露出させる。以上のようにして、半導体基板ＳＢ上に、半導体素子および多層配線を形成し、多層配線の最上層部にパッドＰＤを形成することで、本実施の形態の半導体装置が完成する。これにより、半導体装置の製造工程の前工程が終了する。パッドＰＤは、第６層配線Ｌ６、第５層配線Ｌ５、第４層配線Ｌ４、第３層配線Ｌ３、第２層配線Ｌ２、第１層配線Ｌ１、プラグＰＬＧ１〜ＰＬＧ６などを介して、半導体基板ＳＢの上面上の半導体素子、例えば高耐圧ＭＯＳＦＥＴＱ１に電気的に接続されている。
なお、ここでは高耐圧ＭＯＳＦＥＴＱ１などの半導体素子、層間絶縁膜ＩＦ、プラグＰＬＧ１を含むコンタクト層と、パッドＰＤを含む第６層配線Ｌ６との間に、５層の配線層を形成する場合について説明したが、配線層の数はさらに多くてもよい。コンタクト層とパッドＰＤ間の配線層の数は、例えば８層とすることなどが考えられる。
次に、半導体ウエハをダイシング工程により個片化し、１枚の半導体ウエハから複数の半導体チップを形成する。その後、リードフレーム（図示しない）を構成するダイパッド上に一つの半導体チップを配置し、ワイヤボンディング工程により、リードフレームを構成するリードと半導体チップの上面に露出するパッドとを金属からなるボンディングワイヤにより電気的に接続する。このときの半導体チップＳＣの断面図であって、ボンディングワイヤＢＷとパッドＰＤとが接続されている領域の構造を図２９に示す。
図２９に示すように、半導体チップＳＣを構成する半導体基板ＳＢの上面上にはパッドＰＤが形成されており、半導体基板ＳＢの上面を覆うパッシベーション膜ＰＡＳは、パッドＰＤの上部で開口しており、パッドＰＤの上面はパッシベーション膜ＰＡＳから露出している。また、パッシベーション膜上のポリイミド膜ＰＩも、パッドＰＤの上面を露出させるように開口している。
なお、図２９に示す半導体基板ＳＢは、図２８に示す半導体基板ＳＢと、半導体基板ＳＢ上の多層配線層であって、パッドＰＤの下の多層配線層を含んでいる。すなわち、図２９に示すパッドＰＤは、図２８に示すパッドＰＤに対応している。図２９に示すように、パッドＰＤの上面には、ウェッジボンディング法によりボンディングワイヤＢＷが接続されている。
ボンディングワイヤをパッドに接続するボンディング方法としては、例えばボールボンディング法またはウェッジボンディング法などが挙げられる。ボールボンディング法は、ボンディングワイヤの先端の金属を放電により溶融させてボール状の端部を形成し、熱、超音波または圧力などを用いてパッドの表面にボンディングワイヤの先端を接続させる方法である。ウェッジボンディング法は、ボンディングワイヤの端部を上記したボールボンディング法のようなボール状に変形させず、熱、超音波または圧力などを用いてパッドの表面にボンディングワイヤの先端を接続させる方法である。
ボールボンディング法を用いた場合、ボンディングワイヤの先端を溶融させてパッドに接続させるため、ボンディングワイヤおよびパッドに過度に機械的な圧力を加える必要がない。したがって、パッドに機械的なダメージを与えることを防ぐことができる。これに対し、ウェッジボンディング法は主に機械的な圧力によりボンディングワイヤの先端をパッドの上面に圧着するため、ボールボンディング法に比べ、パッドに対して与える機械的なダメージが大きくなる。
また、ボンディングワイヤＢＷに用いる材料としては、例えばＡｕ（金）、Ｃｕ（銅）またはＡｌ（アルミニウム）などが挙げられる。ボンディングワイヤの材料にＡｕ（金）を用いる場合は、純度が９９．９９％以上の高純度の金に様々な微量不純物を添加した材料を使用する。このようなボンディングワイヤは金線と呼ばれる。ボンディングワイヤの断面における直径は、例えば１５μｍ〜数百μｍである。
金線を用いたボンディング工程では、ボールボンディング法またはウェッジボンディング法が用いられる。金は酸化しにくいため、ボールボンディング法ではボールの形成を空気中で行うことが可能である。ボンディング工程では、集積回路側にボールボンディング法による接着を行い、外部電極側、つまりリード側にウェッジボンディング法を用いて接着を行う。
ボンディングワイヤの材料にＣｕ（銅）を用いる場合は、純度が９９．９９％以上の高純度の銅に様々な微量不純物を添加した材料を使用する。主に銅からなるボンディングワイヤの直径が７５μｍ程度以下であればボールボンディング法を用いて接着を行い、それ以上の大きさの直径であって、例えば２５０μｍ以下の直径を有するボンディングワイヤを接着する際は、ウェッジボンディング法を用いる。
銅は金に比べて酸化し易いため、ボールボンディング法を用いようとすると、ボールの形成を空気中で行うことができず、Ｎ（窒素）またはＡｒ（アルゴン）などの不活性ガスの雰囲気中か、Ｈ（水素）などの還元ガスの雰囲気中でボールの形成を行う必要がある。また、銅の酸化し易い性質は、製品の保存期間にも影響を与える。保存期間を延ばすためには、銅の酸化を防ぐ特別なパッケージングを行う必要がある。また、銅を用いたボンディングワイヤは金またはアルミニウムなどと比べて硬度が高く、接着する際、接続する集積回路に機械的なダメージを与える虞がある。
Ａｌ（アルミニウム）を用いるボンディングワイヤには、直径が小さい細線に主に使用されるアルミニウム合金ワイヤと、１００μｍ以上の太線主に使用される純アルミニウムワイヤとがある。アルミニウムの表面には、特に高温となった場合に強固な酸化物が形成され易いため、ボールボンディング法を用いて接着を行うことは困難である。したがって、集積回路側および外部電極側の両方においてウェッジボンディング法による接着が行われる。
なお、集積回路の最上層の配線および電極の材料にアルミニウムが使用されている場合、ボンディングワイヤの材料もアルミニウムとすることが望ましい。これは、金とアルミニウムなどの異なる金属の面同士を接合させることは、長期の信頼性において問題が生じ易いためである。したがって、本実施の形態では、図２９に示すように、ボンディングワイヤＢＷおよびパッドＰＤのそれぞれの主な材料にアルミニウムを用いることで、同種の金属を接合させ、信頼性を高めることを可能としている。
次に、図３０に示すように、ボンディングワイヤＢＷを接続した半導体チップＳＣを、モールドＭＯにより封止し、ＩＣパッケージＰＧを形成する。つまり、例えばＣｕ（銅）からなるダイパッド状に搭載された半導体チップＳＣの上面と、例えばＣｕ（銅）からなるリードＬＤの上面とは、図２９を用いて説明した工程により、ボンディングワイヤＢＷが接着されている。複数のリードＬＤは、複数のボンディングワイヤＢＷを介して電気的に半導体チップＳＣに接続されている。
ここで、半導体チップＳＣ、ダイパッドＤＰ、および複数のボンディングワイヤＢＷを、エポキシ樹脂などの絶縁体からなるモールドＭＯによって覆うことで封止する。複数のリードＬＤのそれぞれは、ボンディングワイヤＢＷが接続された領域を含む一部がモールドＭＯによって封止され、他の一部がモールドＭＯから外側に露出している。ダイパッドＤＰおよびリードＬＤは、Ｃｕ（銅）などからなる一の金属板をプレス打ち抜き法またはエッチング法などにより加工することで形成したリードフレームを、切断して形成した導体板である。なお、リードＬＤは必要に応じてプレス加工することにより折り曲げる。以上の工程により、本実施の形態の半導体装置が完成する。
以下では、本実施の形態の効果について、比較例を用いて説明する。上述した本実施の形態の半導体装置のように、半導体ウエハの上面にＡｌ（アルミニウム）を主に含むパッドＰＤ（図２８および図２９参照）を形成し、酸化され易いＡｌ（アルミニウム）を主に含むボンディングワイヤを接着する場合、ボールボンディング法による接着は困難であるため、ボンディング工程はウェッジボンディング法により行う。ウェッジボンディング法はパッドＰＤに対して機械的に大きな圧力を加える方法であるため、パッドＰＤとその下地の層である層間絶縁膜ＩＬ６（図２８参照）との接合強度が小さい場合、ボンディング工程などにおいてパッドＰＤが層間絶縁膜ＩＬ６の上面上から剥がれ、接続不良が生じる問題がある。
つまり、Ａｌ（アルミニウム）からなるボンディングワイヤを用いる場合には、パッドＰＤが下地層に対して強固に接合されている必要がある。そこで本発明者らはパッドＰＤと下地層との接合強度を高めるため、パッドＰＤの底部を構成し、パッドＰＤと下地層との密着性を向上させる働きを有するバリア導体膜の形成方法について検討した。具体的に、本発明者らは、ロングスロースパッタリング法を用いてバリア導体膜を形成する方法と、当該バリア導体膜を構成するチタン膜の純度を高める方法とについて検討した。
本発明者らは、図２２に示すチタン膜ＢＴ２および窒化チタン膜ＢＮ２を形成する際に、図１９を用いて説明したノーマルスパッタリング法を用いるよりも、図２３を用いて説明したロングスロースパッタリング法を用いた方が、チタン膜ＢＴ２と層間絶縁膜ＩＬ６（図２２参照）との接合強度が高くなることを見出した。ロングスロースパッタリング法は、半導体ウエハの上面の溝などに対する成膜時のカバレッジを向上させることを目的として用いられることが考えられる方法であるが、本実施の形態では、スパッタリング法により形成するチタン膜ＢＴ２と、その下地の層間絶縁膜ＩＬ６との接合強度を高めるためにロングスロースパッタリング法を用いる。ここでロングスロースパッタリング法を用いることにより、以下に説明するように、チタン膜ＢＴ２に含まれるＴｉ（チタン）と、例えばＳｉＯＣ膜からなる層間絶縁膜ＩＬ６に含まれるＯ（酸素）との結合を強めることができる。
本発明者らは、図２２を用いて説明したバリア導体膜ＢＭ７の成膜工程において、ノーマルスパッタリング法により形成したバリア導体膜ＢＭ７および下地の層間絶縁膜ＩＬ６とのＴｉ−Ｏ（チタン−酸素）結合部と、ロングスロースパッタリング法により形成したバリア導体膜ＢＭ７および下地の層間絶縁膜ＩＬ６とのＴｉ−Ｏ（チタン−酸素）結合部とを比較した。ここでは、本発明者らは、バリア導体膜ＢＭ７と層間絶縁膜ＩＬ６との界面近傍のエネルギー損失スペクトルを解析することにより、Ｔｉ（チタン）とＯ（酸素）との結合量を計測した。上記計測には、ＴＥＭ（Transmission Electron Microscopy：透過電子顕微鏡）−ＥＥＬＳ（Electron Energy-Loss Spectroscopy：電子エネルギー損失分光法）を用いている。
その結果、本発明者らは、ロングスロースパッタリング法を用いてバリア導体膜ＢＭ７を形成した方が、ノーマルスパッタリング方を用いる場合よりもＴｉ−Ｏ（チタン−酸素）結合の結合量が大きく、Ｔｉ（チタン）とＯ（酸素）とが結合している層が厚く形成され、チタン膜ＢＴ２と層間絶縁膜ＩＬ６との結合強度が高くなることを見出した。これは、ロングスロースパッタリング法の方が、ノーマルスパッタリング法よりも、スパッタされた原子が半導体ウエハＷＦ（図２３参照）に到達する際のエネギーが高く、また、半導体ウエハＷＦの主面に対して垂直に近い角度で入射するためである。
このように、ロングスロースパッタリング法を用いて、バリア導体膜ＢＭ７を構成するチタン膜ＢＴ２を形成することにより、図２７に示すパッドＰＤの底面のバリア導体膜ＢＭ７（図２８参照）とその下の層間絶縁膜ＩＬ６（図２８参照）との間の接合強度を高めることができる。このため、Ａｌ（アルミニウム）を含むボンディングワイヤＢＷをパッドＰＤにウェッジボンディング法により接着する際に、パッドＰＤに対して機械的なストレスが加わったとしても、パッドＰＤがその底面のバリア導体膜ＢＭ７と共に層間絶縁膜ＩＬ６から剥がれることを防ぐことができる。
ロングスロースパッタリング法を用いることによる上記の効果は、図２２に示すバリア導体膜ＢＭ７をチタン膜ＢＴ２および窒化チタン膜ＢＮ２の２層により形成する場合に限らず、バリア導体膜ＢＭ７をチタン膜または窒化チタン膜のいずれか一方のみにより構成する場合にも得ることができる。バリア導体膜ＢＭ７がチタン膜または窒化チタン膜のいずれか一層のみからなる場合、上述したようにチタン膜の純度を高めるためにシャッタを用いる必要はない。
ただし、Ｔｉ（チタン）は他の物質と反応し易く、また、バリア性が低い。このため、バリア導体膜ＢＭ７がチタン膜のみからなる場合、当該チタン膜がＯ（酸素）と結合し、または主導体膜ＭＣ７中のＡｌ（アルミニウム）がバリア導体膜ＢＭ７中に拡散するなどして、半導体装置の信頼性が低下する虞がある。
また、バリア導体膜ＢＭ７が窒化チタン膜のみからなる場合、バリア導体膜ＢＭ７の抵抗値が高い値でばらつく。また、窒化チタン膜のみでは下地の層間絶縁膜ＩＬ６との接合強度が低くなる。したがって、バリア導体膜ＢＭ７を構成する窒化チタン膜とその下のプラグＰＬＧ６（図２８参照）との境界の抵抗値を低下させ、また、下地との接合強度を高めるために、当該境界にチタン膜などの低抵抗の膜を介在させることが望ましい。よって、本実施の形態では、パッドＰＤ（図２８参照）の底部を構成するバリア導体膜ＢＭ７を、チタン膜ＢＴ２および窒化チタン膜ＢＮ２の積層膜により構成している。
また、バリア導体膜ＢＭ７が積層膜である場合、下層のチタン膜ＢＴ２をロングスロースパッタリング法により形成すれば上記のように下地層との間の密着性を高める効果を得ることができる。このため、バリア導体膜ＢＭ７を構成する積層膜のうち、上層の窒化チタン膜ＢＮ２はロングスロースパッタリング法ではなくノーマルスパッタリング法により形成してもよい。この場合、例えば図２３に示すチャンバＣＨＭを用いてチタン膜ＢＴ２を形成した後、チャンバＣＨＭ内のウエハステージＳＴをターゲットＴＧ側に近づけてスパッタリング工程を行うことで、ノーマルスパッタリング法により窒化チタン膜ＢＮ２を形成する方法を用いることが考えられる。
なお、主導体膜ＭＣ７を構成するアルミニウム膜は、電流が流れた際に移動し易く、エレクトロマイグレーション（Electro Migration）を起こし易い。したがって、エレクトロマイグレーションの発生を防ぐことを一つの目的として、主導体膜ＭＣ７の下面をバリア導体膜ＢＭ７で覆い、主導体膜ＭＣ７の上面の一部をバリア導体膜ＢＭ８により覆っている。
上記のように、本実施の形態では、ロングスロースパッタリング法によりチタン膜ＢＴ２（図２２参照）を形成することで、パッドＰＤ（図２８参照）と層間絶縁膜ＩＬ６（図２８参照）との接合強度を高めている。ここで、チタン膜ＢＴ２を形成する際に用いるスパッタリング装置において、ターゲットＴＧと半導体ウエハＷＦとの間の距離が１０ｃｍ以上であれば、チタン膜ＢＴ２と層間絶縁膜ＩＬ６との間の接合強度を十分に高めることができ、パッドＰＤが剥がれることを防ぐことができる。
したがって、本願では、チャンバ内におけるターゲットおよび半導体ウエハ間の距離が１０ｃｍ未満のスパッタリング装置を用いるスパッタリング法をノーマルスパッタリング法と呼び、当該距離が１０ｃｍ以上のスパッタリング装置を用いるスパッタリング法をロングスロースパッタリング法と呼ぶ。
また、本発明者らは、パッドＰＤ（図２８参照）と層間絶縁膜ＩＬ６（図２８参照）との接合強度を高める方法として、パッドＰＤの底面に形成されたチタン膜ＢＴ２を構成するＴｉ（チタン）の純度を高める方法を用いることについて検討した。チタン膜ＢＴ２の純度を高める方法の一つとしては、バリア導体膜ＢＭ７を形成する際にマルチチャンバを用い、チタン膜ＢＴ２および窒化チタン膜ＢＮ２（図２８参照）を別々のチャンバを用いて形成する方法が考えられる。
ここで、比較例である半導体装置の製造工程で用いるマルチチャンバ装置の模式図を図４０に示す。図４０に示すマルチチャンバ装置ＭＣＤは、中央部に搬送チャンバＣＨ７を有し、その周囲には、複数のプロセスチャンバＣＨ１〜ＣＨ６が接続されている。搬送チャンバＣＨ７に接続されたプロセスチャンバＣＨ１〜ＣＨ６のうち、例えばプロセスチャンバＣＨ３およびＣＨ４は図２３に示すロングスロースパッタリング法によるスパッタリング工程を行うチャンバＣＨＭである。ここでは、プロセスチャンバＣＨ３を用いて図２２に示すチタン膜ＢＴ２を形成し、プロセスチャンバＣＨ４を用いて図２２に示す窒化チタン膜ＢＮ２を形成する。つまり、別々のチャンバを用いてチタン膜ＢＴ２および窒化チタン膜ＢＮ２を形成する。
なお、他のプロセスチャンバは、それぞれ例えば成膜、熱処理または洗浄などに用いられるチャンバである。また、搬送チャンバＣＨ７には、プロセスチャンバＣＨ１〜ＣＨ６の他にロードロックチャンバＲＣ１およびＲＣ２が接続されている。搬送チャンバＣＨ７内には、搬送用ロボットＲＢ１が配置されている。搬送用ロボットＲＢ１は、複数の外接するプロセスチャンバとロードロックチャンバＲＣ１およびＲＣ２との間で半導体ウエハを搬送するために用いられる。
マルチチャンバ装置ＭＣＤは、ロードロックチャンバＲＣ１およびＲＣ２を介してファクトリインタフェースＦＩに結合されている。ファクトリインタフェースＦＩは、複数のウエハ格納カセットＷＣおよび搬送用ロボットＲＢ２を含んでいる。搬送用ロボットＲＢ２は、ウエハ格納カセットＷＣとロードロックチャンバＲＣ１およびＲＣ２との間でウエハを搬送するために配置されている。ファクトリインタフェースＦＩ内の気圧は、大気圧に維持されている。
この装置を用いて成膜などを行う際は、ウエハ格納カセットＷＣに搬送された複数のウエハのうちの１枚の半導体ウエハを、搬送用ロボットＲＢ２がロードロックチャンバＲＣ１に移す。その後、上記半導体ウエハは搬送用ロボットＲＢ１により搬送され、マルチチャンバ装置ＭＣＤ内の各プロセスチャンバにて処理された後、再びウエハ格納カセットＷＣに戻される。上記の工程を他の半導体ウエハに対しても行うことで、複数の半導体ウエハのそれぞれに対してバリア導体膜ＢＭ７（図２８参照）を形成する処理を行う。
ここで、上記処理では、半導体ウエハの主面上に、プロセスチャンバＣＨ３を用いて図２２に示すチタン膜ＢＴ２を形成し、その後、当該半導体ウエハは搬送用ロボットＲＢ１によりプロセスチャンバＣＨ４内に搬送される。続いて、プロセスチャンバＣＨ４を用いて図２２に示す窒化チタン膜ＢＮ２を形成する。
このように、チタン膜ＢＴ２の形成に用いるスパッタリング装置と、窒化チタン膜ＢＮ２の形成に用いるスパッタリング装置とを別々に用意すれば、複数の半導体ウエハに対して順次チタン膜ＢＴ２および窒化チタン膜ＢＮ２の積層膜を形成する場合であっても、一つのチャンバにおいてチタン膜ＢＴ２の形成工程および窒化チタン膜ＢＮ２の形成工程を繰り返し行うことを回避することができる。よって、チタン膜ＢＴ２の形成に用いるスパッタリング装置内のターゲットの表面に、窒化チタン膜ＢＮ２の形成工程によって薄い窒化チタン膜ＢＮ２が形成されることがないため、上記したシャッタを用いなくても、半導体ウエハ上に形成するチタン膜ＢＴ２を構成するＴｉ（チタン）の純度を高めることができる。
チタン膜ＢＴ２の純度が高まることで、チタン膜ＢＴ２を構成するＴｉ（チタン）と他の物質との結合が起こり易くなるため、Ｔｉ−Ｏ（チタン−酸素）結合の結合量が大きくなり、Ｔｉ（チタン）とＯ（酸素）とが結合している層が厚く形成され、図２８に示すバリア導体膜ＢＭ７と層間絶縁膜ＩＬ６との結合強度が高くなる。
しかし、上記のようにチタン膜ＢＴ２および窒化チタン膜ＢＮ２を別々のチャンバにより形成した場合、特に半導体ウエハの周縁部の近傍において、バリア導体膜ＢＭ７が浮き上がるように下地層から剥がれる異常が発生する虞がある。これは、各チャンバによって成膜の特性が異なることに起因する。例えば、各チャンバがマグネトロンスパッタ法を用いるスパッタリング装置である場合、ターゲット上の磁石の特性、および配置された位置などの差があると、スパッタリング工程による成膜の傾向が異なるものとなる。
また、チャンバ内のターゲットの底面は、スパッタリング工程を行うことで削れ、変形するが、各チャンバ内のターゲットの底面の削れ方は、それぞれのチャンバによって異なる。このように削れ方が異なる理由の一つは、上記のようにターゲット上の磁石の特性等が異なることにある。また、他の理由の一つは、アルゴンガスの雰囲気でチタン膜の成膜のみを行うチャンバと、アルゴンガスおよび窒素ガスを含む雰囲気で窒化チタン膜の成膜のみを行うチャンバとでは、ターゲットから叩き出された原子の飛散の仕方が異なることにある。このような場合、形成されるチタン膜と窒化チタン膜とは、それぞれ配向が異なるものとなる。
このように、個性の異なる二つのチャンバを用いて、チタン膜および窒化チタン膜を別々の装置により成膜した場合、チタン膜が比較的薄く形成される箇所において窒化チタン膜が比較的厚く形成されるなどして、バリア導体膜を構成する各膜の配向および膜厚などにばらつきが生じる。特に、半導体ウエハの周縁部の近傍では、半導体ウエハの中央部に比べてスパッタされた原子が斜めに入射する場合が多くなるため。上記ばらつきが大きくなり、バリア導体膜の剥がれが顕著に発生する。
また、半導体ウエハの周縁部の近傍において、チタン膜ＢＴ２の下地の層間絶縁膜ＩＬ６の表面に溝などの凹部が形成されている場合、当該凹部に隣接する層間絶縁膜ＩＬ６上のバリア導体膜ＢＭ７の剥がれがより顕著に発生する。半導体ウエハの周縁部の近傍の溝内では、スパッタリング工程により形成する膜のカバレッジが悪く、溝内と層間絶縁膜ＩＬ６の上面上とで当該膜の膜厚に大きく差が生じ、当該膜が層間絶縁膜ＩＬ６から剥がれ易くなる。
以上に述べたように、バリア導体膜ＢＭ７を構成するチタン膜ＢＴ２および窒化チタン膜ＢＮ２とを別々のチャンバにより形成すると、特に半導体ウエハの周縁部においてバリア導体膜ＢＭ７の剥がれが起きる問題がある。したがって、個性が異なる別々のチャンバを用いることを避けるため、本実施の形態ではチタン膜ＢＴ２および窒化チタン膜ＢＮ２を一つのチャンバにより形成している。
これにより、チタン膜ＢＴ２と窒化チタン膜ＢＮ２とが同じ配向で形成され、それぞれの膜厚が場所によってばらつくことを防ぐことができる。つまり、半導体ウエハの周縁部の近傍においてバリア導体膜ＢＭ７の下地に溝が形成されていても、チタン膜ＢＴ２が薄い箇所に窒化チタン膜ＢＮ２が厚く形成されるなどして、積層膜を構成する各膜の膜厚にばらつきが生じることを防ぐことができる。よって、バリア導体膜ＢＭ７が剥がれることを防ぎ、半導体装置の信頼性を向上させることができる。
チタン膜ＢＴ２および窒化チタン膜ＢＮ２を一つのチャンバにより形成する場合に、前述したように、チタン膜ＢＴ２の純度を高めるためにシャッタを用いることが考えられるが、シャッタをチャンバ内に出し入れすると発塵により成膜不良が生じ易くなり、また、半導体装置の製造工程の効率が著しく低下する。したがって、本実施の形態では、シャッタを用いることなくチタン膜ＢＴ２および窒化チタン膜ＢＮ２を一つのチャンバにより形成することで、半導体装置の製造工程における効率を高めて製造コストを低減し、さらに成膜不良の発生を防いで半導体装置の信頼性を向上させている。
シャッタを用いないということは、つまり、特定のチャンバにおいて、第１の半導体ウエハに対して窒化チタン膜ＢＮ２を形成する第１のスパッタリング工程を行った後、当該チャンバでは、次に第２の半導体ウエハに対してチタン膜ＢＴ２を形成する第２のスパッタリング工程を行うまでの間に、スパッタリング工程を行わないということである。
また、シャッタを用いないということは、ターゲットの表面から窒化チタンを除去する工程を行わないということである。つまり、本実施の形態では、特定のチャンバにおいて特定のターゲットを用い、第１の半導体ウエハに対して窒化チタン膜ＢＮ２を形成する第１工程を行った後、当該チャンバにおいて当該ターゲットを用い、第２の半導体ウエハに対してチタン膜ＢＴ２を形成する第２工程を行う場合に、第１工程および第２工程間に、当該ターゲットをスパッタリングしない。
上記のように、ノーマルスパッタリング法によりチタン膜ＢＴ２および窒化チタン膜ＢＮ２を形成すると、バリア導体膜ＢＭ７を構成するＴｉ（チタン）と、層間絶縁膜ＩＬ６を構成するＯ（酸素）との結合量が不十分となる。この場合、パッドＰＤ（図２９参照）に対し、機械的な圧力が大きく加わるウェッジボンディング法によりボンディングワイヤＢＷ（図２９参照）を接着する際に、パッドＰＤがその下地の層間絶縁膜ＩＬ６の上面から剥がれる問題が生じる。
この問題を解決する方法として、本実施の形態では、ロングスロースパッタリング法を用いることで、パッドＰＤと層間絶縁膜ＩＬ６との間の接合強度および密着性を高めることを可能としている。また、上記問題を解決する方法として、チタン膜ＢＴ２および窒化チタン膜ＢＮ２を別々のチャンバにより形成する方法、またはシャッタを用いる方法が考えられる。しかし、別チャンバを用いる方法はチタン膜ＢＴ２および窒化チタン膜ＢＮ２のそれぞれの膜厚がばらつく問題があり、また、シャッタを用いる方法は生産効率を低下させ、また成膜不良を起こす原因となるため、本実施の形態ではいずれの方法も採用していない。
以上に述べたように、本実施の形態の半導体装置の製造方法は、ロングスロースパッタリング法を用いてパッドの底面のバリア導体膜を一つのチャンバ内で形成し、かつ、シャッタを用いないものである。これにより、パッドＰＤの機械的なストレスに対する耐性を向上させることができるため、ウェッジボンディング法によりワイヤボンディングを行う場合であっても、パッドＰＤが剥がれることを防ぐことができ、半導体装置の信頼性を向上させることができる。
（実施の形態２）
前記実施の形態１では、図２１に示すバリア導体膜ＢＭ６と、図２５に示すバリア導体膜ＢＭ７とを別々の工程により形成する方法について説明した。本実施の形態では、これらの導体膜を同一工程により形成することについて、図３１〜図３６を用いて説明する。図３１〜図３６は、本実施の形態における製造工程中の半導体装置を示す断面図である。
本実施の形態では、まず前記実施の形態１において図１〜図１７を用いて説明した工程と同様の工程を行うことにより、半導体基板上に半導体素子を形成し、当該半導体素子上に多層配線層を形成する。
次に、図３１に示すように、ロングスロースパッタリング法を用いてチタン膜ＢＴ４および窒化チタン膜ＢＮ４を順次形成した積層膜を形成し、チタン膜ＢＴ４および窒化チタン膜ＢＮ４によりビアホールＶ５の内側の側壁および底面、並びに層間絶縁膜ＩＬ６の上面を覆う。膜ＢＴ４および窒化チタン膜ＢＮ４は、バリア導体膜ＢＭ９を構成している。なお、バリア導体膜ＢＭ９はビアホールＶ５を完全に埋め込んではいない。
前記実施の形態１では、ビアホールＶ５を埋め込むバリア導体膜をノーマルスパッタリング法により形成したが、ここではチタン膜ＢＴ４および窒化チタン膜ＢＮ４を、図２３に示すスパッタリング装置により、ロングスロースパッタリング法を用いて形成している。
次に、図３２に示すように、図２０を用いて説明した工程と同様の工程を行うことにより、ビアホールＶ５を埋め込むタングステン膜である主導体膜ＭＣ６をバリア導体膜ＢＭ９上に形成する。
次に、図３３に示すように、主導体膜ＭＣ６の上面をエッチバックすることで、ビアホールＶ５が形成されていない領域のバリア導体膜ＢＭ９の上面を主導体膜ＭＣ６から露出させ、また、ビアホールＶ５内に主導体膜ＭＣ６を残す。これにより、ビアホールＶ５を埋め込む主導体膜ＭＣ６およびバリア導体膜ＢＭ９からなるプラグＰＬＧ７を形成する。前記実施の形態１において図２１を用いて説明した工程では、層間絶縁膜ＩＬ６の上面を露出させたが、ここではプラグＰＬＧ７を形成した箇所以外の領域の層間絶縁膜ＩＬ６の上面を、バリア導体膜ＢＭ９により覆ったままの状態とする。
次に、図３４に示すように、図２４を用いて説明した工程と同様の工程を行うことで、主導体膜ＭＣ６の上面およびバリア導体膜ＢＭ９の上面を覆うアルミニウム膜である主導体膜ＭＣ７をノーマルスパッタリング法により形成する。主導体膜ＭＣ７の膜厚は、例えば８００ｎｍである。続いて、ノーマルスパッタリング方を用いて、主導体膜ＭＣ７上にチタン膜ＢＴ３および窒化チタン膜ＢＮ３を順次形成する。チタン膜ＢＴ３および窒化チタン膜ＢＮ３はバリア導体膜ＢＭ８を構成している。
次に、図３５に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、バリア導体膜ＢＭ８、主導体膜ＭＣ７およびバリア導体膜ＢＭ９を加工し、層間絶縁膜ＩＬ６の上面を露出させる。これにより、バリア導体膜ＢＭ８、主導体膜ＭＣ７およびバリア導体膜ＢＭ９からなる第６層配線Ｌ７を形成する。このとき、第６層配線Ｌ７はプラグＰＬＧ７の上面に接し、プラグＰＬＧ７の上面を覆うように形成する。第６層配線Ｌ７は、図２５に示す第６層配線Ｌ６に対応している。つまり、第６層配線Ｌ７の一部は、上面にボンディングワイヤが接続され、外部との電気的接続に用いられるパッドとして使用される領域を含んでいる。チタン膜ＢＴ３および窒化チタン膜ＢＮ３は、配線として用いられる領域の第６層配線Ｌ７の上面を保護するキャップメタルである。
次に、図２６〜図２８に示した工程と同様の工程を行うことで、図３６に示す多層配線層と、その上部に露出するパッドＰＤとを形成する。その後、図２９および図３０に示した工程と同様の工程を行うことで、本実施の形態の半導体装置が完成する。このように、本実施の形態は、図３６に示すプラグＰＬＧ７を構成するバリア導体膜ＢＭ９を、パッドＰＤを構成する第６層配線Ｌ７のバリア導体膜として利用している点が前記実施の形態１と異なる。バリア導体膜ＢＭ９はプラグＰＬＧ７の一部を構成すると共に、パッドＰＤと層間絶縁膜ＩＬ６とを密着させるためにも用いられるため、図２２に示したバリア導体膜ＢＭ７と同様にロングスロースパッタリング法を用いて形成し、バリア導体膜ＢＭ９と層間絶縁膜ＩＬ６との接合強度を高めている。
本実施の形態では、図３１に示すように、層間絶縁膜ＩＬ６を貫通するビアホールＶ５が形成されている半導体ウエハの上面上に、チタン膜ＢＴ４および窒化チタン膜ＢＮ４からなるバリア導体膜ＢＭ９をロングスロースパッタリング法により形成している。
前記実施の形態１において図４０に示す比較例を用いて説明したように、パッドの底面のバリア導体膜を構成するチタン膜および窒化チタン膜のそれぞれを別々のチャンバを用いて形成した場合、チタン膜および窒化チタン膜のそれぞれの成膜される膜厚および配向の特性が、チャンバの特性に影響を受けて大きく異るものとなる。これにより、バリア導体膜が剥がれ易くなる問題がある。上述したように、上記比較例では、成膜するバリア導体膜の下地に溝などの凹部が形成されている場合に、より顕著にバリア導体膜が剥がれ易くなる。
このような問題が生じる具体例の一つとして、例えば、半導体ウエハの周縁部の近傍に形成された溝などの内側の側壁のカバレッジが悪くなり、当該側壁に成膜されるチタン膜の膜厚が厚くなり、当該側壁上の層間絶縁膜の上面上に窒化チタン膜が薄く形成されるなどして、チタン膜が表面に露出するした場合、膜剥がれが起きることが考えられる。この場合、ビアホールをタングステン膜により埋め込む工程、つまり図３２を用いて説明した工程に対応する工程において、タングステン膜をたとえばＣＶＤ法により成膜した際に、成膜ガスがＴｉ（チタン）を侵食し、バリア導体膜が下地層から剥がれることが考えられる。このような問題は、半導体ウエハの直径が例えば１５０ｍｍ程度であればあまり生じないが、２００ｍｍ以上である場合には大きな問題となる。
なお、ここでいう溝などの凹部とは、例えば配線を埋め込むための溝、プラグを形成するための孔部、または露光などの際に位置合わせのために用いられるアライメントマークとして形成される溝などである。アライメントマークに隣接する領域で上記のような膜剥がれによる成膜不良が生じれば、露光を行う際に位置ずれを起こし易くなる虞がある。
本実施の形態では、図３６に示すパッドＰＤを構成するバリア導体膜ＢＭ９がプラグＰＬＧ７のバリア導体膜を兼ねているため、図３１に示すバリア導体膜ＢＭ９を形成する工程において、バリア導体膜ＢＭ９の下地はビアホールＶ５が形成されているため平坦ではない。つまり、比較例のようにチタン膜ＢＴ４および窒化チタン膜ＢＮ４を別々のチャンバにより形成すると、特に半導体ウエハの周縁部の近傍において、ビアホールＶ５に隣接する領域の層間絶縁膜ＩＬ６上のバリア導体膜ＢＭ９が剥がれ易くなる。図３６に示すバリア導体膜ＢＭ９に膜剥がれが生じれば、パッドＰＤに対するボンディング工程などにおいてパッドＰＤが層間絶縁膜ＩＬ６から剥がれ、半導体装置の信頼性が低下する虞がある。
本実施の形態では、チタン膜ＢＴ４および窒化チタン膜ＢＮ４を、図２２に示すチタン膜ＢＴ２および窒化チタン膜ＢＮ２と同様に一つのチャンバにより形成することで、チタン膜ＢＴ４および窒化チタン膜ＢＮ４の膜厚または配向特性などがばらつくことを防ぎ、バリア導体膜ＢＭ９が剥がれることを防ぐことを可能としている。つまり、チタン膜ＢＴ４および窒化チタン膜ＢＮ４とそれぞれ別々のチャンバではなく同一のチャンバにより形成することにより得られる効果は、本実施の形態のように、パッドＰＤの底部を構成するバリア導体膜ＢＭ９が、パッドＰＤの下の孔部または溝などの内側の表面を覆うために用いられている場合に、より顕著に得られる。
また、前記実施の形態１では、図２１に示すプラグＰＬＧ６を構成するバリア導体膜ＢＭ６と、図２５に示す第６層配線Ｌ６を構成するバリア導体膜ＢＭ７とを別々に形成したが、本実施の形態の半導体装置の製造方法では、それらの導体膜に対応するバリア導体膜ＢＭ９（図３５参照）を一括で形成している。このため、前記実施の形態１に比べて半導体装置の製造工程における工程数を低減することができ、半導体装置の製造コストを低減することができる。
前記実施の形態１において、図２１に示すプラグＰＬＧ６を構成するチタン膜ＢＴ１および窒化チタン膜ＢＮ１は、パッドを構成するバリア導体膜のように層間絶縁膜ＩＬ６との密着性を高める必要がなく、また、コンタクト層に形成される孔部のように微細な溝を埋め込む訳ではないので、カバレッジのスパッタリング法を用いる必要はない。したがって、チタン膜ＢＴ１および窒化チタン膜ＢＮ１はノーマルスパッタリング法を用いて形成している。
これに対し、図３１に示すチタン膜ＢＴ４および窒化チタン膜ＢＮ４は、チタン膜ＢＴ１および窒化チタン膜ＢＮ１に対応し、ビアホールＶ５の内側の側壁および底面を覆うために形成されるバリア導体膜であるが、パッドＰＤ（図３６参照）の底面のバリア導体膜を兼ねて形成されている。
したがって、パッドＰＤの層間絶縁膜ＩＬ６に対する接合強度を高めるため、バリア導体膜ＢＭ９はロングスロースパッタリング法を用いて形成している。また、前記実施の形態１と同様に、窒化チタン膜ＢＮ４の形成後、他の半導体ウエハの上面上にチタン膜ＢＴ４を形成する前に、シャッタは用いていない。これにより、半導体装置の生産性を損なうことを防ぎ、かつ、バリア導体膜ＢＭ９とその下地の層間絶縁膜ＩＬ６との接合強度を高め、機械的なストレスに対するパッドＰＤの耐久性を高めることで、前記実施の形態１と同様の効果を得ることを可能としている。
（実施の形態３）
前記実施の形態１ではプラグＰＬＧ６と第６層配線Ｌ６とを別の工程により形成する方法について説明した。本実施の形態では、これらの導体膜を同一工程により形成することについて、図３７〜図３９を用いて説明する。図３７〜図３９は、本実施の形態における製造工程中の半導体装置を示す断面図である。
本実施の形態では、まず図１〜図１７を用いて説明した工程と同様の工程を行い、その後図３１を用いて説明した工程と同様の工程を行うことにより、半導体基板上に半導体素子を形成し、当該半導体素子上に多層配線層を形成する。
次に、図３７に示すように、図３４を用いて説明した工程と同様の工程を行うことで、主導体膜ＭＣ６の上面およびバリア導体膜ＢＭ９の上面を覆うアルミニウム膜である主導体膜ＭＣ７をノーマルスパッタリング法により形成する。主導体膜ＭＣ７の膜厚は、例えば８００ｎｍである。このとき、主導体膜ＭＣ７によりビアホールＶ５内を埋め込むことにより、ビアホールＶ５内に主導体膜ＭＣ７およびバリア導体膜ＢＭ９からなるプラグＰＬＧ８を形成する。
続いて、ノーマルスパッタリング方を用いて、主導体膜ＭＣ７上にチタン膜ＢＴ３および窒化チタン膜ＢＮ３を順次形成する。チタン膜ＢＴ３および窒化チタン膜ＢＮ３はバリア導体膜ＢＭ８を構成している。
次に、図３８に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、バリア導体膜ＢＭ８、主導体膜ＭＣ７およびバリア導体膜ＢＭ９を加工し、層間絶縁膜ＩＬ６の上面を露出させる。これにより、バリア導体膜ＢＭ８、主導体膜ＭＣ７およびバリア導体膜ＢＭ９からなる第６層配線Ｌ７を形成する。第６層配線Ｌ７は、図２５に示す第６層配線Ｌ６に対応している。つまり、第６層配線Ｌ７の一部は、上面にボンディングワイヤが接続され、外部との電気的接続に用いられるパッドとして使用される領域を含んでいる。チタン膜ＢＴ３および窒化チタン膜ＢＮ３は、配線として用いられる領域の第６層配線Ｌ７の上面を保護するキャップメタルである。
次に、図２６〜図２８に示した工程と同様の工程を行うことで、図３９に示す多層配線層と、その上部に露出するパッドＰＤとを形成する。その後、図２９および図３０に示した工程と同様の工程を行うことで、本実施の形態の半導体装置が完成する。このように、本実施の形態では、図３７に示すプラグＰＬＧ８および第６層配線Ｌ７を、バリア導体膜ＢＭ９、主導体膜ＭＣ７およびバリア導体膜ＢＭ８により構成している。つまり、プラグＰＬＧ８および第６層配線Ｌ７を同一の膜により形成している。これにより、前記実施の形態１および２に比べて半導体装置の製造工程における工程数を低減することができ、半導体装置の製造コストを低減することができる。
また、前記実施の形態２と同様に、バリア導体膜ＢＭ９はプラグＰＬＧ７（図３４参照）に対応するプラグＰＬＧ８を構成し、かつ、パッドＰＤのバリア導体膜を兼ねて形成される。このため、バリア導体膜ＢＭ９の膜剥がれを防ぐため、バリア導体膜ＢＭ９を構成するチタン膜ＢＴ４および窒化チタン膜ＢＮ４を、同一のチャンバにより、ロングスロースパッタリング法を用いて形成している。また、前記実施の形態１と同様に、窒化チタン膜ＢＮ４の形成後、他の半導体ウエハの上面上にチタン膜ＢＴ４を形成する前に、シャッタは用いていない。これにより、半導体装置の生産性を損なうことを防ぎ、かつ、バリア導体膜ＢＭ９とその下地の層間絶縁膜ＩＬ６との接合強度を高めことができる。したがって、前記実施の形態１と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、実施の形態ではロングスロースパッタリング法を記載したが、これに替えて指向性スパッタリング法を用いても良い。
Ａ１〜Ａ４ アダプタ
ＡＲＳ アルゴンガス供給源
ＢＩ１〜ＢＩ６ バリア絶縁膜
ＢＭ、ＢＭ１〜ＢＭ９ バリア導体膜
ＢＮ１〜ＢＮ４ 窒化チタン膜
ＢＴ１〜ＢＴ４ チタン膜
ＢＷ ボンディングワイヤ
ＣＨ コンタクトホール
ＣＨＡ 容器
ＣＨ１〜ＣＨ６ プロセスチャンバ
ＣＨＭ、ＣＨＭＳ チャンバ
ＣＶ１、ＣＶ２ カバー
ＤＰ ダイパッド
ＦＩ ファクトリインタフェース
ＧＥ ゲート電極
ＧＦ ゲート絶縁膜
ＩＦ 層間絶縁膜
ＩＬ１〜ＩＬ４、ＩＬ５ａ、ＩＬ５ｂ、ＩＬ６ 層間絶縁膜
ＩＲ 素子分離領域
Ｌ１ 第１層配線
Ｌ２ 第２層配線
Ｌ３ 第３層配線
Ｌ４ 第４層配線
Ｌ５ 第５層配線
Ｌ６、Ｌ７ 第６層配線
ＬＤ リード
ＭＣ、ＭＣ１、ＭＣ２、ＭＣ６、ＭＣ７ 主導体膜
ＭＣＤ マルチチャンバ装置
ＭＦ 金属膜
ＭＧ 磁石
ＭＯ モールド
ＮＳ 窒素ガス供給源
ＯＲ１〜ＯＲ４ Ｏリング
ＰＡＳ パッシベーション膜
ＰＤ パッド
ＰＧ ＩＣパッケージ
ＰＩ ポリイミド膜
ＰＬＧ１〜ＰＬＧ８ プラグ
ＰＭ ポンプ
ＰＮ ピン
Ｑ１ 高耐圧ＭＯＳＦＥＴ
ＲＢ１、ＲＢ２ 搬送用ロボット
ＲＣ１、ＲＣ２ ロードロックチャンバ
Ｓ１〜Ｓ８ シールド
ＳＣ 半導体チップ
ＳＩ シリサイド層
ＳＢ 半導体基板
ＳＨ１、ＳＨ２ シャフト
ＳＴ、ＳＴ１ ウエハステージ
ＳＴ２ 台
ＴＧ ターゲット
ＶＡ１〜ＶＡ３ バルブ
Ｖ１、Ｖ２、Ｖ４、Ｖ５ ビアホール
ＷＣ ウエハ格納カセット
ＷＤ１、ＷＤ２、ＷＤ５、ＷＤ６ 配線溝
ＷＦ 半導体ウエハ

Claims (16)

  1. （ａ１）半導体基板を準備する工程と、
    （ｂ１）前記半導体基板上に層間絶縁膜を形成する工程と、
    （ｃ１）前記層間絶縁膜上にスパッタリング法により第１導体膜を形成する工程と、
    （ｄ１）前記第１導体膜上に第２導体膜を形成する工程と、
    （ｅ１）前記第２導体膜をパターニングする工程と、
    （ｆ１）前記（ｅ１）工程の後、前記第２導体膜の上面にボンディングワイヤを接続する工程と、
    を有し、
    前記（ｃ１）工程において前記第１導体膜を形成する際に、第１ターゲットと前記半導体基板との間の距離は１０ｃｍ以上離れている、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ１）工程ではスパッタリング法により前記第２導体膜を形成し、
    前記（ｃ１）工程において前記第１導体膜を形成する際の前記第１ターゲットと前記半導体基板との間の距離は、前記（ｄ１）工程において前記第２導体膜を形成する際の第２ターゲットと前記半導体基板との間の距離よりも大きい、半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記第１導体膜はチタンまたは窒化チタンを含む、半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記層間絶縁膜は酸素を含む、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記第１導体膜はチタンを含み、
    （ｃ２）前記（ｄ１）工程の前に、前記第１導体膜上に窒化チタンを含む第３導体膜を形成する工程をさらに有し、
    前記（ｄ１）工程では、前記第３導体膜上に前記第２導体膜を形成する、半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記（ｃ２）工程ではスパッタリング法により前記第３導体膜を形成し、
    前記（ｃ１）工程および前記（ｃ２）工程では、同一のチャンバを用いて前記第１導体膜および前記第３導体膜を形成する、半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記（ａ１）〜（ｃ１）工程、前記（ｃ２）工程、および前記（ｄ１）〜前記（ｆ１）工程を他の半導体基板に対しても行い、
    前記半導体基板に対して前記チャンバを用いて前記（ｃ２）工程を行った後、前記他の半導体基板に対して前記チャンバを用いて前記（ｃ１）工程を行う前に、前記第１ターゲットに対してスパッタリングを行わない、半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、
    前記（ｆ１）工程では、ウェッジボンディング法を用いて前記第２導体膜の上面に前記ボンディングワイヤを接続する、半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記ボンディングワイヤはアルミニウムを含む、半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記第２導体膜はアルミニウムを含む、半導体装置の製造方法。
  11. 請求項１記載の半導体装置の製造方法において、
    前記（ｅ１）工程では、エッチング法を用いて前記第２導体膜をパターニングする、半導体装置の製造方法。
  12. 請求項１記載の半導体装置の製造方法において、
    （ｄ２）前記第２導体膜上に第４導体膜をスパッタリング法により形成する工程と、
    （ｄ３）前記（ｅ１）工程の前に前記第４導体膜をパターニングする工程と、
    をさらに有し、
    前記（ｆ１）工程では、前記第４導体膜の上面に前記ボンディングワイヤを接続し、
    前記（ｃ１）工程において前記第１導体膜を形成する際の前記第１ターゲットと前記半導体基板との間の距離は、前記（ｄ２）工程において前記第４導体膜を形成する際の第３ターゲットと前記半導体基板との間の距離よりも大きい、半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記第４導体膜は、チタン膜若しくは窒化チタン膜またはそれらを前記第２導体膜上に順に積層した積層膜である、半導体装置の製造方法。
  14. 請求項１記載の半導体装置の製造方法において、
    （ｂ２）前記層間絶縁膜を貫通する開口部を形成する工程と、
    （ｂ３）前記（ｃ１）工程の前に、前記開口部の内側の表面を覆う第５導体膜を、スパッタリング法により形成する工程と、
    （ｂ４）前記開口部を第６導体膜により埋込んだ後、前記層間絶縁膜上の前記第６導体膜を除去して前記層間絶縁膜の上面を前記第６導体膜から露出させる工程と、
    をさらに有し、
    前記（ｅ１）工程では、前記第６導体膜の上面を覆うように前記第２導体膜をパターニングし、
    前記（ｃ１）工程において前記第１導体膜を形成する際の前記第１ターゲットと前記半導体基板との間の距離は、前記（ｂ３）工程において前記第５導体膜を形成する際の第４ターゲットと前記半導体基板との間の距離よりも大きい、半導体装置の製造方法。
  15. 請求項１記載の半導体装置の製造方法において、
    （ｂ５）前記層間絶縁膜を貫通する開口部を形成する工程をさらに有し、
    前記（ｃ１）工程では、前記開口部の内側の表面を覆うように前記第１導体膜を形成し、
    （ｃ３）前記開口部を第７導体膜により埋込んだ後、前記層間絶縁膜上の前記第７導体膜を除去して前記第１導体膜の上面を前記第７導体膜から露出させる工程をさらに有し、
    前記（ｅ１）工程では、前記第７導体膜の上面を覆うように前記第２導体膜をパターニングする、半導体装置の製造方法。
  16. 請求項１記載の半導体装置の製造方法において、
    （ｂ６）前記層間絶縁膜を貫通する開口部を形成する工程をさらに有し、
    前記（ｃ１）工程では、前記開口部の内側の表面を覆うように前記第１導体膜を形成し、
    前記（ｄ１）工程では、前記開口部を前記第２導体膜により埋込む、半導体装置の製造方法。
JP2013032571A 2013-02-21 2013-02-21 半導体装置の製造方法 Pending JP2014165219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013032571A JP2014165219A (ja) 2013-02-21 2013-02-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013032571A JP2014165219A (ja) 2013-02-21 2013-02-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014165219A true JP2014165219A (ja) 2014-09-08

Family

ID=51615595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013032571A Pending JP2014165219A (ja) 2013-02-21 2013-02-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014165219A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017057263A1 (ja) * 2015-09-29 2017-04-06 大日本印刷株式会社 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06136527A (ja) * 1992-09-11 1994-05-17 Fujitsu Ltd スパッタリング用ターゲットおよびそれを用いたスパッタリング装置とスパッタリング法
JPH0922907A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 埋め込み導電層の形成方法
JPH09134891A (ja) * 1995-09-06 1997-05-20 Vacuum Metallurgical Co Ltd 半導体基板への薄膜形成方法
JPH10233443A (ja) * 1997-02-18 1998-09-02 Fujitsu Ltd 多層配線を有する半導体装置及びその製造方法
JP2001176875A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd 半導体装置
JP2001274189A (ja) * 2000-03-27 2001-10-05 Seiko Epson Corp 半導体装置およびその製造方法
WO2002015275A1 (fr) * 2000-08-11 2002-02-21 Hitachi, Ltd. Procédé de fabrication d'un dispositif à semi-conducteur
JP2003051500A (ja) * 2001-08-07 2003-02-21 Toshiba Corp 半導体装置及びその製造方法
JP2009239090A (ja) * 2008-03-27 2009-10-15 Fujitsu Microelectronics Ltd パッドと半導体装置の製造方法
JP2010514178A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 薄型基板上の画像センサのための接続パッド構造
JP2010272621A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06136527A (ja) * 1992-09-11 1994-05-17 Fujitsu Ltd スパッタリング用ターゲットおよびそれを用いたスパッタリング装置とスパッタリング法
JPH0922907A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 埋め込み導電層の形成方法
JPH09134891A (ja) * 1995-09-06 1997-05-20 Vacuum Metallurgical Co Ltd 半導体基板への薄膜形成方法
JPH10233443A (ja) * 1997-02-18 1998-09-02 Fujitsu Ltd 多層配線を有する半導体装置及びその製造方法
JP2001176875A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd 半導体装置
JP2001274189A (ja) * 2000-03-27 2001-10-05 Seiko Epson Corp 半導体装置およびその製造方法
WO2002015275A1 (fr) * 2000-08-11 2002-02-21 Hitachi, Ltd. Procédé de fabrication d'un dispositif à semi-conducteur
JP2003051500A (ja) * 2001-08-07 2003-02-21 Toshiba Corp 半導体装置及びその製造方法
JP2010514178A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 薄型基板上の画像センサのための接続パッド構造
JP2009239090A (ja) * 2008-03-27 2009-10-15 Fujitsu Microelectronics Ltd パッドと半導体装置の製造方法
JP2010272621A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017057263A1 (ja) * 2015-09-29 2017-04-06 大日本印刷株式会社 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法
JP2020017746A (ja) * 2015-09-29 2020-01-30 大日本印刷株式会社 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法
US11191164B2 (en) 2015-09-29 2021-11-30 Dai Nippon Printing Co., Ltd. Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board

Similar Documents

Publication Publication Date Title
JP4373866B2 (ja) 半導体装置の製造方法
JP4376715B2 (ja) 半導体装置の製造方法
US10103123B2 (en) Semiconductor devices and processing methods
US8163629B2 (en) Metallization for chip scale packages in wafer level packaging
WO2010125682A1 (ja) 半導体装置およびその製造方法
CN103296007B (zh) 用于传导垫的保护层及其形成方法
KR20070104285A (ko) 반도체 장치 및 그 제조 방법
JP2005203785A (ja) 接触構造部の製造方法
US10504861B2 (en) Semiconductor device with over pad metal electrode and method for manufacturing the same
WO2007023950A1 (ja) 半導体装置の製造方法
US9922928B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20180261467A1 (en) Semiconductor device and method of manufacturing the same
JP2005235860A (ja) 半導体装置及びその製造方法
US20150194398A1 (en) Conductive Lines and Pads and Method of Manufacturing Thereof
US11355441B2 (en) Semiconductor device
US20120193755A1 (en) Copper-based metallization system including an aluminum-based terminal layer
US8384218B2 (en) Back side metallization with superior adhesion in high-performance semiconductor devices
JP2014165219A (ja) 半導体装置の製造方法
CN117727645A (zh) 具有虚设导电件的半导体结构的制造方法
US20180350759A1 (en) Method of manufacturing semiconductor device
CN110875242B (zh) 半导体装置及其形成方法
US8643151B2 (en) Passivation layer for semiconductor devices
JP5166997B2 (ja) 半導体装置の製造方法
US8772930B2 (en) Increased surface area electrical contacts for microelectronic packages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206