JPH09134891A - 半導体基板への薄膜形成方法 - Google Patents

半導体基板への薄膜形成方法

Info

Publication number
JPH09134891A
JPH09134891A JP25551396A JP25551396A JPH09134891A JP H09134891 A JPH09134891 A JP H09134891A JP 25551396 A JP25551396 A JP 25551396A JP 25551396 A JP25551396 A JP 25551396A JP H09134891 A JPH09134891 A JP H09134891A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
thin film
metal
ultrafine
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25551396A
Other languages
English (en)
Inventor
Nobuya Imazeki
暢哉 今関
Masaaki Oda
正明 小田
Izumi Nakayama
泉 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vacuum Metallurgical Co Ltd
Original Assignee
Vacuum Metallurgical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vacuum Metallurgical Co Ltd filed Critical Vacuum Metallurgical Co Ltd
Priority to JP25551396A priority Critical patent/JPH09134891A/ja
Publication of JPH09134891A publication Critical patent/JPH09134891A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 アスペクト比の大きいコンタクトホールやビ
アホールを有する半導体基板に対して、欠陥のない薄膜
を低コストで形成させ得る方法を提供すること。 【解決手段】 粒子径0.01μmの金超微粒子をα−
テルピネオールに均一に分散させた金超微粒子分散液を
アスペクト比2のビアホール23が形成されているシリ
コン基板21に対してスピンコータで適用した後、温度
300℃に加熱してα−テルピネオールを蒸発させ金の
超微粒子を融着させることによりビアホール23を金で
埋め込み、表面に金の薄膜25を形成させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体基板への薄膜
の形成方法に関するものであり、更に詳しくは金属超微
粒子の分散液を適用する半導体基板への薄膜形成方法に
関するものである。
【0002】
【従来の技術】高密度化、高集積度化のために半導体デ
バイスは一般に多層配線が行われている。図4は代表的
な多層配線を示す断面図である。シリコン基板1の表面
に絶縁膜としてCVD(化学的気相蒸着)法によるSi
2 (酸化シリコン)膜2を形成させ、これにリソグラ
フィの手段でシリコン基板1に達するコンタクトホール
Cをあけた後、この上へスパッタリングしてAl(アル
ミニウム)膜を形成させ、更にリソグラフィによって1
層目のAl配線パターン3を形成させる。次いで、2層
目の絶縁膜としてCVD法によるSiO2 膜4を形成さ
せ、リソグラフィによってこれに配線層間を繁ぐビアホ
ールVをあけた後、この上へ2層目のAl膜5を形成さ
せたものである。
【0003】しかし、このコンタクトホールCやビアホ
ールVへスパッタリングを行いAl膜を形成させるプロ
セスには問題が多い。図5は通常のスパッタリングを概
念的に説明する模式図であり、図5のAはスパッタ室に
おけるAl粒子の飛行方向f、図5のBは半導体基板の
コンタクトホールC(またはビアホールV)へのAl膜
14の付着状況を示す。すなわち、図5のAにおいて、
Alのターゲット11と半導体基板12との間の距離は
30〜60mm、圧力は0.3〜0.5Paとしてスパ
ッタリングが行われるが、ターゲット11から飛び出す
Alの粒子は半導体基板12に到達するまでの間で衝突
を繰り返し、白抜き矢印で示すようにあらゆる方向fへ
飛行している。従って、図5のBに示すように、半導体
基板12内のコンタクトホールCでは開口部に堆積し閉
塞するので、スパッタリング後の半導体基板12の表面
は平坦であるがコンタクトホールCの内部は空洞を生じ
ているようなことが多く配線の信頼性を大きく低下させ
る。この様な空洞化はコンタクトホールCの深さをa、
孔径をbとした時のアスペクト比(=a/b)が1以上
の場合に顕著に現われる。コンタクトホールCは孔径1
μm以下、すなわちサブミクロン単位に開けられるが、
特に最近の高密度化メモリでは孔径は一層微細化され、
アスペクト比3またはそれ以上となっている。勿論、こ
のことはAl配線以外の各種金属類をスパッタリングす
る成膜についても同様である。
【0004】これに対処する方法として、スパッタリン
グした後に、半導体基板12を例えば500℃以上の温
度に加熱してAlを溶融流動化させ、コンタクトホール
Cを埋め込むことが行われるが、流動化と言っても高粘
度でありコンタクトホールC内を完全に充填することは
困難で、十分な解決方法にはなっていない。
【0005】上記とは別な解決方法として、図6に示す
ように、コリメータを使用するスパッタリングが行われ
ている。すなわち、図6のAはスパッタ室におけるAl
粒子の飛行方向f、f’図6のBはコンタクトホールC
へのAl膜14の付着状況を示す。すなわち、図6のA
において、Alのターゲット11と半導体基板12との
間にコリメータ13を設置することが行われている。図
6のAにおいてターゲット11から矢印の方向fへスパ
ッタされるAl粒子のうち、コリメータ13を通過し垂
直方向f’に飛行するAl粒子のみを半導体基板12へ
到達させる方法である。この方法によって図6のBに示
すように微細な孔径のコンタクトホールCの底面にも十
分な量のAlの粒子が到達するが、コリメータ13が目
詰まりし易くメンテナンスサイクルが短いことや、コン
タクトホールCの側壁において厚みが薄くトラブルを生
じ易いことなどの欠点を有している。
【0006】更には、ターゲット11と半導体基板12
との間の距離を120〜300mmと長くし、スパッタ
時の圧力を10-2Pa範囲の低圧とすることによってス
パッタ粒子が飛行中に衝突しないようにし、垂直方向に
飛行する成分を高める遠距離スパッタも行われるが、半
導体基板12の直径が大きい場合に中央部と周辺部との
間で均一性が失われ易い。
【0007】上記の成膜上の欠点のほか、通常のスパッ
タリングでは半導体基板12へ付着する粒子はスパッタ
される粒子の20〜25%であり、残りは半導体基板1
2以外の箇所へ付着するが、コリメータ13を使用する
場合、遠距離でスパッタする場合には半導体基板12へ
の付着率は一層低下するので、ターゲット11のロスの
増大、スパッタリング装置の生産性の低下を招きコスト
を一層上昇させる。また、CVDによる成膜でもアスペ
クト比の大きい各種ホールの埋め込みには問題があるほ
か、原料ガスの5〜6%しか薄膜とならずスパッタリン
グ以上にロスが大きい。
【0008】なお、本願出願人の出願による特開平3−
281783号公報に係る「金属薄膜の形成方法」に
は、金属の超微粒子を分散させたペーストを使用する薄
膜形成方法が開示されているが、これはプリント基板、
サーマルヘッド、コンデンサ等に対して導体回路を形成
させる方法を開示するものであり、全ての実施例におい
て金属ペーストはスクリーン印刷の方法によって適用さ
れている。そして微細なコンタクトホールやビアホール
を設けた半導体基板に対する薄膜形成については開示さ
れておらず、また示唆するものでもない。
【0009】
【発明が解決しようとする課題】本発明は上述の問題に
鑑みてなされ、アスペクト比の大きいコンタクトホール
やビアホール、ないしは断面の深さと幅との比が同等な
溝などの微細な凹部を有する半導体基板に対し、凹部に
空洞を生ずることなく埋め込み、かつ低コストで薄膜を
形成させる方法を提供することを課題とする。
【0010】
【課題を解決するための手段】以上の課題は、粒径0.
001〜0.1μmの金属超微粒子を有機分散媒中に均
一に分散させた金属超微粒子分散液を、アスペクト比1
〜100のコンタクトホールやビアホール、ないしは断
面の深さと幅との比が同等な溝などの微細な凹部を有す
る半導体基板へ適用し、加熱して前記有機分散媒を蒸発
させ前記金属超微粒子を融着させることによって、前記
微細な凹部を前記金属で埋め込み、かつ前記半導体基板
の表面を前記金属の平坦な薄膜で覆うことを特徴とする
半導体基板への薄膜形成方法、によって解決される。
【0011】以上のように構成したことにより、金属の
超微粒子を有機分散媒中に均一に分散させた分散液は半
導体基板上のアスペクト比の大きいコンタクトホール、
ビアホール、ないしは断面が同等の比を有する溝などの
凹部に対し何等の支障なく入り込み、表面に液膜を形成
する。そして、これを加熱することにより分散媒が蒸発
され、金属超微粒子が融着して凹部に空洞なく金属が埋
め込まれ半導体基板に薄膜が形成される。また、金属超
微粒子分散液を適用する薄膜形成方法では殆ど原料ロス
を発生せず、かつ基本的には真空装置を必要としない。
【0012】
【発明の実施の形態】以下、本発明の実施の形態による
半導体基板への薄膜形成方法について図面を参照して具
体的に説明する。
【0013】(実施の形態1)粒子径0.01μmの独
立したAu(金)の超微粒子に界面活性剤を加えてα−
テルピネオールに分散させ、Au45wt%、界面活性
剤1wt%、α−テルピオネール54wt%からなり、
透明感のあるAu超微粒子分散液を作製した。また、シ
リコン基板21の一部分の断面図である図1を参照し、
図1のAに示すようなシリコン基板21を用意した。す
なわち、シリコン基板21に形成されているSiO2
22には孔径0.5μm、深さ1.0μm(アスペクト
比2.0)のビアホール23があけられており、ビアホ
ール23の内表面を含むシリコン基板21の表面はニッ
ケルスパッタされている(極く薄いので図示せず)。
【0014】上記のシリコン基板21をスピンコータに
セットして1500r.p.m.で回転させ、その上方
から上記のAu超微粒子分散液を滴下することによっ
て、図1のBに示すように、コンタクトホール23内に
Au超微粒子分散液が充填されシリコン基板21の表面
に平坦なAu超微粒子分散液の液膜24が形成された。
この図1のBの状態のシリコン基板21を温度300℃
に加熱することにより、有機分散媒としてのα−テルピ
ネオール及び界面活性剤が蒸発すると共にAuの超微粒
子が融着して、図1のCに示すように、ビアホール23
内がAuで空洞なく埋め込まれて表面に平坦なAuの薄
膜25が形成された。必要な場合にはリソグラフィの手
段によってAuの薄膜25に配線パターンを形成させ得
る。なお、上記では濃度45wt%のAu超微粒子分散
液を使用したが、20wt%濃度としても70wt%濃
度としても同様な結果が得られた。
【0015】上述のAu超微粒子分散液をシリコン基板
21へ適用するAu薄膜の形成方法は、スパッタリング
やCVDなどの薄膜形成方法のように真空装置を使用す
る必要がないので設備コストが低く、かつスピンコータ
による適用時にシリコン基板21から外へ流れ出るAu
超微粒子分散液は回収してそのまま再使用できるので殆
どロスを発生せず、極めて低コストでの薄膜形成が可能
である。
【0016】(実施の形態2)粒子径0.01μmの独
立したAuの超微粒子と粒子径0.02μmの独立した
Cu(銅)の超微粒子とをAu/Cu=95/5の比に
混合して、(Au・Cu)25wt%、界面活性剤1w
t%、α−テルピネオール74wt%からなる(Au・
Cu)超微粒子分散液を用意した。
【0017】一方、実施の形態1で使用した図1のAに
示すと同様な、アスペクト比2のビアホール23を有す
シリコン基板21を用意した。実施の形態2では、ビア
ホールの内表面を含むシリコン基板の表面はニッケルス
パッタされていない。このシリコン基板21をスピンコ
ータにセットして1500r.p.m.で回転させ、そ
の上へ上記の(Au・Cu)超微粒子分散液を滴下し、
ビアホール23内に充填させシリコン基板21の表面に
液膜を形成させた。この状態のシリコン基板21を温度
300℃に加熱することにより、α−テルピネオール及
び界面活性剤が蒸発し(Au・Cu)超微粒子が融着し
て、ビアホール23内が(Au・Cu)合金で埋め込ま
れシリコン基板21の表面に(Au・Cu)合金の薄膜
が形成された。
【0018】この(Au・Cu)合金はビアホール23
内での密着性が大であり、表面をニッケルスパッタされ
ていないシリコン基板ではAu単独の場合よりも剥離に
対し抵抗性を有していた。
【0019】(実施の形態3)実施の形態2の(Au・
Cu)超微粒子分散液の代わりに、粒子径0.008μ
mの独立したAg超微粒子30wt%、界面活性剤1w
t%、キシレン69wt%からなるAg超微粒子分散液
とシランカップリング剤(ケイ素の化合物)を、95:
5の重量比で混合して、Ag超微粒子とシランカップリ
ング剤混合液を作製した。
【0020】一方、実施の形態2と同様にニッケルスパ
ッタされていないシリコン基板21をスピンコータにセ
ットし1500rpmで回転させ、その上へこの混合液
を滴下し、ビアホール23内に充填させシリコン基板2
1の表面に液膜を形成させた。この状態のシリコン基板
21を300℃に加熱することにより、キシレン及び界
面活性剤が蒸発し、ビアホール23内が(Ag・SiO
2 )混合物で埋め込まれたシリコン基板21の表面に
(Ag・SiO2 )混合物の薄膜が形成された。
【0021】この(Ag・SiO2 )混合物は実施の形
態2と同様にビアホール23内での密着性が大きく、表
面をニッケルスパッタされていないシリコン基板ではA
g単独の場合よりも剥離に対して抵抗性を有していた。
【0022】(実施の形態4)粒子径0.02μmの独
立したCu(銅)の超微粒子に界面活性剤を加えて有機
分散媒としてのトルエンに分散させ、Cu35wt%、
界面活性剤1wt%、トルエン64wt%からなり、透
明感のあるCu超微粒子分散液を作製した。また、図2
にその一部分を破断斜視図として示すようなシリコン基
板41を用意した。すなわち、シリコン基板41の絶縁
膜としてのSiO2 膜42には幅0.5μm、深さ0.
5μmの溝43がパターン状に形成されており、溝43
の内表面も含めシリコン基板41の表面はニッケルスパ
ッタされている。
【0023】上記のCu超微粒子分散液に上記のシリコ
ン基板41を浸漬した後、0.5〜5cm・sec-1
速度で引き上げることにより、パターン状の溝43内に
Cu超微粒子分散液が充填されシリコン基板41の表面
に平坦なCu超微粒子分散液の液膜が形成された。この
状態のシリコン基板41を窒素ガス雰囲気の電気炉内に
装填し、約100℃の温度でトルエン及び界面活性剤を
大部分を蒸発させた後、約300℃の温度に加熱して残
るトルエン及び界面活性剤を蒸発させると共にCu超微
粒子を融着させることにより、パターン状の溝43にC
uが充填され、表面に平坦なCu薄膜の形成されたシリ
コン基板41が得られた。
【0024】以上、本発明の各実施の形態について説明
したが、勿論、本発明はこれらに限られることなく、本
発明の技術的思想に基づいて種々の変形が可能である。
【0025】例えば各実施の形態においてAu、Cuの
超微粒子、または(Au・Cu)混合の超微粒子を例示
したが、金属としてはこれら以外の金属、例えばAg
(銀)、Al(アルミニウム)、In(インジウム)、
Zn(亜鉛)、Ni(ニッケル)、Pd(パラジウ
ム)、Pt(白金)、Co(コバルト)、Rh(ロジウ
ム)、Ir(イリジウム)、Fe(鉄)、Ru(ルテニ
ウム)、Os(オスミウム)、Cr(クロム)、W(タ
ングステン)、Ta(タンタル)、Ti(チタン)、B
i(ビスマス)、Pb(鉛)、B(ホウ素)、Si(ケ
イ素)、Sn(スズ)、Ba(バリウム)等のうちの少
なくとも一種、またはこれらの中の二種以上の混合物が
使用され得る。
【0026】そして、これら各種の金属は粒子径が0.
001〜0.1μmの範囲にあって、かつ独立した超微
粒子であることが好ましく、その製造方法は本願出願人
の出願による特開平3−34211号公報に係る「金属
ペースト及びその製造方法」に開示されている。可視光
線の波長より遥かに小さい粒径の超微粒子を分散させる
のでその分散液は透明感を有し、かつ独立した超微粒子
は高濃度に分散され得る。
【0027】また、各実施の形態では金属超微粒子を分
散させる有機分散媒として、α−テルピネオール、トル
エンまたはキシレンを例示したが、有機分散媒はこれら
以外のもの、例えば炭素数5以上の炭化水素、アルコー
ル、エステル、エーテル、ケトンの中の少なくとも一
種、またはこれらの中の二種以上の混合物が使用され得
る。そして必要に応じて適切な界面活性剤等の有機物を
少量混合してもよく、またフリットを添加して半導体基
板への密着強度を向上させることもできる。
【0028】また、各実施の形態においては、金属超微
粒子分散液をスピンコータまたは浸漬によって半導体基
板へ適用したが、これ以外の方法、例えばノズルから噴
霧状に吹き付けて適用してもよい。
【0029】また、実施の形態4においては、窒素ガス
雰囲気の電気炉において加熱し、形成されるCu膜の酸
化を防いだが、同様な考えで、金属超微粒子分散液の適
用前、ないしは適用中における半導体基板を水分や酸素
から保護するようにしてもよい。例えば、半導体基板の
表面、およびリソグラフィによってあけた各種ホールや
溝の如き凹部の内表面は清浄化や良好な電気的コンタク
トの確保のために、例えばAr+ (アルゴンイオン)で
プリエッチングされることが多いが、プリエッチング後
の半導体基板の搬送、金属超微粒子分散液の適用、加熱
しての薄膜の形成に至る過程を真空下、または窒素ガス
の如き不活性ガスの雰囲気下で行うようにしてもよい。
【0030】また、各実施の形態においてはアスペクト
比1〜2のコンタクトホール、ビアホールを例示したが
本発明の方法は各ホールに対し金属超微粒子を表面張力
の小さい有機分散媒中に分散させた分酸液を適用するの
でアスペクト比の大きさに関係なく埋め込みが可能であ
り、アスペクト比100程度の微細なホールについても
全く問題を生じない。
【0031】また、実施の形態1においては同一アスペ
クト比のビアホール23を設けたシリコン基板21につ
いてAu超微粒子分散液を適用して、各ビアホール23
にAuを埋め込んだが、図3の断面図に示すように、同
一半導体基板内の各種のビアホール、コンタクトホール
についての埋め込みも可能である。図3のAは半導体基
板のSiO2 膜52中に形成されている金属配線53に
対してアスペクト比2のビアホール54をあけた後、金
属超微粒子分散液を適用して金属薄膜55を形成させた
ものであり、実施の形態1と同様な例であるが、このほ
か図3のBのように、半導体基板のSiO2 膜62中の
深さの異なる金属配線63、63’に対してアスペクト
比1のビアホール64とアスペクト比3のビアホール6
4’をあけたものについて、金属超微粒子分散液を適用
して、ビアホール64、64’に空洞等を生ずることな
く金属を埋め込んで平坦な金属薄膜65を形成させ得
る。
【0032】更には、図3のCに示すように、シリコン
基板71に設けたSiO2 膜72中に金属配線73が設
けられ、SiO2 膜72の表面に起伏のある場合におい
ても、アスペクト比の異なるコンタクトホール74、7
4’や、金属配線73に対してのビアホール74”内に
空洞を生ずることなく金属を埋め込むことができ、かつ
平坦に近い滑らかな金属薄膜75を形成させることがで
きる。
【0033】また、本実施の形態においては金属超微粒
子分散液を適用してビアホール、コンタクトホールや溝
を金属で埋め込む場合を説明したが、ビアホール、コン
タクトホールや溝の内面に薄膜を形成させるような適用
も可能である。
【0034】また実施の形態3ではシランカップリング
剤をケイ素の化合物として用いたが、これに代えて、
金、銀、銅、アルミニウム、インジウム、亜鉛、ニッケ
ル、パラジウム、白金、コバルト、ロジウム、イリジウ
ム、鉄、ルテニウム、オスミウム、クロム、タングステ
ン、タンタル、チタン、ビスマス、鉛、ホウ素、スズ、
バリウムを含む化合物の一種又は二種以上を用いるよう
にしてもよい。
【0035】
【発明の効果】以上述べたように、本発明の半導体基板
への薄膜形成方法によれば、アスペクト比の大きいコン
タクトホール、ビアホールや、断面の深さと幅との比が
同等である溝などの微細な凹部を有する半導体基板に対
し金属超微粒子分散液を適用し加熱することによって、
凹部内に空洞を生ずることなく金属を埋め込み半導体基
板上に平坦な薄膜を形成させ得るので信頼性の高い配線
が得られる。
【0036】また、通常のスパッタリングではスパッタ
粒子の20〜25%しか基板に付着せず、CVDにおい
ては使用する原料ガスの5%程度しか基板上に薄膜とし
て形成されないに対し、本発明の金属超微粒子分散液を
適用する薄膜形成方法においては、浸漬による適用では
必要量の分散液が半導体基板上に残って引き上げられ、
スピンコータによる適用においても半導体基板上からオ
ーバーフローする金属超微粒子分散液は回収してそのま
ま手を加えることなく再使用できるので、高価な薄膜形
成用金属でも無駄なく利用し得る。また、スパッタリン
グ、CVDの何れの方法も真空プロセスであり、薄膜形
成には専用の真空装置一式を必要とするに対し、本発明
の薄膜形成方法は、基本的には半導体基板に対して常
温、常圧で金属超微粒子分散液を適用した後に、加熱炉
で300℃程度の温度に加熱するだけで薄膜が形成さ
れ、大がかりな設備を必要としないので半導体基板上に
極めて低いコストで薄膜を形成させ得る。
【図面の簡単な説明】
【図1】実施の形態1における薄膜形成のプロセスを示
すシリコン基板の一部分の断面図であり、Aはビアホー
ルがあけられたシリコン基板、Bは同シリコン基板に金
超微粒子分散液が適用された状態、Cはビアホールを埋
めてシリコン基板に金属薄膜が形成された状態を示す。
【図2】実施の形態4で使用されるパターン溝の形成さ
れたシリコン基板の一部分の破断斜視図である。
【図3】金属超微粒子分散液が適用され薄膜が形成され
得る同一半導体基板内の各種のホールを示す断面図であ
り、Aはアスペクト比が同一のビアホール、Bはアスペ
クト比の異なるビアホール、Cは表面に起伏のある半導
体基板についてのビアホールとコンタクトホールを示
す。
【図4】代表的な多層配線の断面図である。
【図5】通常のスパッタリングを示す模式図であり、A
はスパッタ室内におけるスパッタ粒子の飛行方向、Bは
半導体基板のコンタクトホールにおけるスパッタ粒子の
付着状況を示す。
【図6】コリメータを付したスパッタリングを示す模式
図であり、Aはスパッタ室におけるスパッタ粒子の飛行
方向、Bは半導体基板のコンタクトホールにおけるスパ
ッタ粒子の付着状況を示す。
【符号の説明】
21 シリコン基板 22 SiO2 膜 23 ビアホール 24 Au超微粒子分散液の液膜 25 Au薄膜 41 シリコン基板 42 SiO2 膜 43 溝

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 粒径0.001〜0.1μmの金属超微
    粒子を有機分散媒中に均一に分散させた金属超微粒子分
    散液を、アスペクト比1〜100のコンタクトホールや
    ビアホール、ないしは断面の深さと幅との比が同等な溝
    などの微細な凹部を有する半導体基板へ適用し、加熱し
    て前記有機分散媒を蒸発させ前記金属超微粒子を融着さ
    せることによって、前記微細な凹部を前記金属で埋め込
    み、かつ前記半導体基板の表面を前記金属の平坦な薄膜
    で覆うことを特徴とする半導体基板への薄膜形成方法。
  2. 【請求項2】 前記金属が金、銀、銅、アルミニウム、
    インジウム、亜鉛、ニッケル、パラジウム、白金、コバ
    ルト、ロジウム、イリジウム、鉄、ルテニウム、オスミ
    ウム、クロム、タングステン、タンタル、チタン、ビス
    マス、鉛、ホウ素、ケイ素、スズ、バリウムの中の少な
    くとも一種、またはこれらの中の二種以上の混合物であ
    る請求項1に記載の半導体基板への薄膜形成方法。
  3. 【請求項3】 前記金属に金、銀、銅、アルミニウム、
    インジウム、亜鉛、ニッケル、パラジウム、白金、コバ
    ルト、ロジウム、イリジウム、鉄、ルテニウム、オスミ
    ウム、クロム、タングステン、タンタル、チタン、ビス
    マス、鉛、ホウ素、ケイ素、スズ、バリウムを含む化合
    物の少なくとも一種またはこれらの中の二種以上を添加
    したものである請求項1又は請求項2に記載の半導体基
    板への薄膜形成方法。
  4. 【請求項4】 前記有機分散媒が炭素数5以上の炭化水
    素、アルコール、エステル、エーテル、ケトンの中の少
    なくとも一種、またはこれらの中の二種以上の混合物で
    ある請求項1、請求項2及び請求項3の何れかに記載の
    半導体基板への薄膜形成方法。
  5. 【請求項5】 前記金属超微粒子分散液がスピンコー
    タ、浸漬、スプレー等の手段によって前記半導体基板に
    適用される請求項1から請求項4までの何れかに記載の
    半導体基板への薄膜形成方法。
  6. 【請求項6】 前記金属超微粒子分散液が適用された前
    記半導体基板を不活性ガスの雰囲気下で加熱する請求項
    1から請求項5までの何れかに記載の半導体基板への薄
    膜形成方法。
  7. 【請求項7】 予めプリエッチングされて真空下または
    不活性ガス雰囲気下に保持された前記半導体基板に前記
    金属超微粒子分散液が適用される請求項1から請求項6
    までの何れかに記載の半導体基板への薄膜形成方法。
JP25551396A 1995-09-06 1996-09-05 半導体基板への薄膜形成方法 Pending JPH09134891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25551396A JPH09134891A (ja) 1995-09-06 1996-09-05 半導体基板への薄膜形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-254555 1995-06-09
JP25455595 1995-09-06
JP25551396A JPH09134891A (ja) 1995-09-06 1996-09-05 半導体基板への薄膜形成方法

Publications (1)

Publication Number Publication Date
JPH09134891A true JPH09134891A (ja) 1997-05-20

Family

ID=26541735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25551396A Pending JPH09134891A (ja) 1995-09-06 1996-09-05 半導体基板への薄膜形成方法

Country Status (1)

Country Link
JP (1) JPH09134891A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197392A (ja) * 1997-09-16 1999-04-09 Ebara Corp 微細窪みの充填方法及び装置
JP2000123634A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu超微粒子独立分散液
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu薄膜の形成法
JP2000204479A (ja) * 1999-01-14 2000-07-25 Ritsumeikan 3次元デバイス構造の形成方法
JP2000306912A (ja) * 1999-04-23 2000-11-02 Ulvac Japan Ltd 金属薄膜形成法
JP2001035255A (ja) * 1999-07-22 2001-02-09 Vacuum Metallurgical Co Ltd 銀超微粒子独立分散液
JP2001035814A (ja) * 1999-07-22 2001-02-09 Vacuum Metallurgical Co Ltd 銀配線パターンの形成法
US6194316B1 (en) 1998-08-10 2001-02-27 Vacuum Metallurgical Co., Ltd. Method for forming CU-thin film
US6214259B1 (en) 1998-08-10 2001-04-10 Vacuum Metallurgical Co., Ltd. Dispersion containing Cu ultrafine particles individually dispersed therein
JP2001118805A (ja) * 1999-10-21 2001-04-27 Ulvac Japan Ltd (Cu−C)シード層の形成法
JP2001127259A (ja) * 1999-10-25 2001-05-11 Seiko Epson Corp 不揮発性メモリ素子の製造方法
JP2002141351A (ja) * 2000-10-31 2002-05-17 Japan Science & Technology Corp 回路基板とその金属配線形成方法
JP2002198372A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd 半導体デバイスの製造方法および半導体デバイス
JP2002522920A (ja) * 1998-08-14 2002-07-23 エイヴァリー エヌ ゴールドスタイン 集積回路トレンチ構造およびその作製方法
JP2003257890A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 物質充填方法、膜形成方法、デバイスおよびデバイスの製造方法
US6625032B1 (en) 1999-11-01 2003-09-23 Jsr Corporation Aqueous dispersion forming conductive layer, conductive layer, electronic compent, circuit board and method for manufacturing the same, and multilayer wiring board and method for manufacturing the same
US6730596B1 (en) 1999-10-15 2004-05-04 Ebara Corporation Method of and apparatus for forming interconnection
JP2006032326A (ja) * 2004-06-17 2006-02-02 Mitsubishi Materials Corp 薄膜電極用ペースト並びに薄膜電極及び薄膜素子の製造方法
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
US7560051B2 (en) 2005-03-18 2009-07-14 Seiko Epson Corporation Metal particle dispersion liquid, method for manufacturing metal particle dispersion liquid, method for manufacturing conductive-film-forming substrate, electronic device and electronic apparatus
JP2010225939A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
JP2014165219A (ja) * 2013-02-21 2014-09-08 Renesas Electronics Corp 半導体装置の製造方法
CN111250715A (zh) * 2020-03-06 2020-06-09 北京航空航天大学 一种基于粉末烧结工艺的三维mems结构金属填充方法
JP2022021741A (ja) * 2020-07-22 2022-02-03 有限会社 ナプラ 半導体基板に設けられた微細空間内に導体を形成する方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197392A (ja) * 1997-09-16 1999-04-09 Ebara Corp 微細窪みの充填方法及び装置
US6194316B1 (en) 1998-08-10 2001-02-27 Vacuum Metallurgical Co., Ltd. Method for forming CU-thin film
JP2000123634A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu超微粒子独立分散液
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu薄膜の形成法
EP0980097A3 (en) * 1998-08-10 2002-03-20 Vacuum Metallurgical Co. Ltd. Dispersion containing Cu ultrafine particles individually dispersed therein
US6214259B1 (en) 1998-08-10 2001-04-10 Vacuum Metallurgical Co., Ltd. Dispersion containing Cu ultrafine particles individually dispersed therein
JP2002522920A (ja) * 1998-08-14 2002-07-23 エイヴァリー エヌ ゴールドスタイン 集積回路トレンチ構造およびその作製方法
JP2000204479A (ja) * 1999-01-14 2000-07-25 Ritsumeikan 3次元デバイス構造の形成方法
JP2000306912A (ja) * 1999-04-23 2000-11-02 Ulvac Japan Ltd 金属薄膜形成法
JP2001035255A (ja) * 1999-07-22 2001-02-09 Vacuum Metallurgical Co Ltd 銀超微粒子独立分散液
JP2001035814A (ja) * 1999-07-22 2001-02-09 Vacuum Metallurgical Co Ltd 銀配線パターンの形成法
US6730596B1 (en) 1999-10-15 2004-05-04 Ebara Corporation Method of and apparatus for forming interconnection
KR100741040B1 (ko) * 1999-10-15 2007-07-20 가부시키가이샤 에바라 세이사꾸쇼 배선형성방법 및 장치
JP2001118805A (ja) * 1999-10-21 2001-04-27 Ulvac Japan Ltd (Cu−C)シード層の形成法
JP2001127259A (ja) * 1999-10-25 2001-05-11 Seiko Epson Corp 不揮発性メモリ素子の製造方法
US6903397B2 (en) 1999-10-25 2005-06-07 Seiko Epson Corporation Method for manufacturing non-volatile memory device and non-volatile memory device and semiconductor device
US6625032B1 (en) 1999-11-01 2003-09-23 Jsr Corporation Aqueous dispersion forming conductive layer, conductive layer, electronic compent, circuit board and method for manufacturing the same, and multilayer wiring board and method for manufacturing the same
JP2002141351A (ja) * 2000-10-31 2002-05-17 Japan Science & Technology Corp 回路基板とその金属配線形成方法
JP2002198372A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd 半導体デバイスの製造方法および半導体デバイス
JP2003257890A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 物質充填方法、膜形成方法、デバイスおよびデバイスの製造方法
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
JP2006032326A (ja) * 2004-06-17 2006-02-02 Mitsubishi Materials Corp 薄膜電極用ペースト並びに薄膜電極及び薄膜素子の製造方法
JP4670497B2 (ja) * 2004-06-17 2011-04-13 三菱マテリアル株式会社 薄膜電極用ペースト並びに薄膜電極及び薄膜素子の製造方法
US7560051B2 (en) 2005-03-18 2009-07-14 Seiko Epson Corporation Metal particle dispersion liquid, method for manufacturing metal particle dispersion liquid, method for manufacturing conductive-film-forming substrate, electronic device and electronic apparatus
US7767115B2 (en) 2005-03-18 2010-08-03 Seiko Epson Corporation Metal particle dispersion liquid, method for manufacturing metal particle dispersion liquid, method for manufacturing conductive-film-forming substrate, electronic device and electronic apparatus
JP2010225939A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
US8648435B2 (en) 2009-03-24 2014-02-11 Kabushiki Kaisha Toshiba Solid-state imaging device and method for manufacturing same
JP2014165219A (ja) * 2013-02-21 2014-09-08 Renesas Electronics Corp 半導体装置の製造方法
CN111250715A (zh) * 2020-03-06 2020-06-09 北京航空航天大学 一种基于粉末烧结工艺的三维mems结构金属填充方法
CN111250715B (zh) * 2020-03-06 2021-01-26 北京航空航天大学 一种基于粉末烧结工艺的三维mems结构金属填充方法
JP2022021741A (ja) * 2020-07-22 2022-02-03 有限会社 ナプラ 半導体基板に設けられた微細空間内に導体を形成する方法

Similar Documents

Publication Publication Date Title
JPH09134891A (ja) 半導体基板への薄膜形成方法
US5953629A (en) Method of thin film forming on semiconductor substrate
US8088495B2 (en) Wiring material, wiring substrate and manufacturing method thereof, display panel, fine particle thin film material, substrate including thin film layer and manufacturing method thereof
EP3975232A1 (en) Filling materials and methods of filling through holes of a substrate
US8003173B2 (en) Method for forming a photoresist-laminated substrate, method for plating an insulating substrate, method for surface treating of a metal layer of a circuit board, and method for manufacturing a multi layer ceramic condenser using metal nanoparticles aerosol
US8338822B2 (en) Electrical connection structure having elongated carbon structures with fine catalyst particle layer
TWI251920B (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
KR20150103653A (ko) 세라믹 배선 기판, 반도체 장치, 및 세라믹 배선 기판의 제조 방법
JPS5818961B2 (ja) セラミツク基板上に耐火性冶金属を形成する方法
KR100805128B1 (ko) 집적 회로의 제조방법 및 집적 회로의 제조방법에 의해형성된 집적 회로를 지닌 기판
US4984060A (en) Semiconductor device wirings with hillocks
US9282638B2 (en) Electrode, electrode material, and electrode formation method
US11798815B2 (en) Method of metalizing a glass article
US5059941A (en) Electrode structure for a thick film resistor
WO2019244687A1 (ja) ガラス配線基板
US6406774B1 (en) Electrically conductive composition for use in through hole of electric component
US11756847B2 (en) Method of manufacturing a glass article to provide increased bonding of metal to a glass substrate via the generation of a metal oxide layer, and glass articles such as glass interposers including the metal oxide layer
JPH05206301A (ja) 金属の埋め込み構造およびその製造方法
EP1665371A1 (de) Verfahren zur herstellung einer multifunktionellen dielektrikumsschicht auf einem substrat
JPS5950544A (ja) 多層配線の形成方法
JPH0691086B2 (ja) 半導体装置の製造方法
JP2003273041A (ja) 集積回路の製造方法および該製造方法により形成された集積回路付基板
Oda et al. Application of dispersed nano particles
JP2769598B2 (ja) 導体ペースト
JP2005244005A (ja) 回路基板の製造方法および回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A02 Decision of refusal

Effective date: 20040727

Free format text: JAPANESE INTERMEDIATE CODE: A02