JP2001118805A - （Ｃｕ−Ｃ）シード層の形成法 - Google Patents
（Ｃｕ−Ｃ）シード層の形成法Info
- Publication number
- JP2001118805A JP2001118805A JP29979999A JP29979999A JP2001118805A JP 2001118805 A JP2001118805 A JP 2001118805A JP 29979999 A JP29979999 A JP 29979999A JP 29979999 A JP29979999 A JP 29979999A JP 2001118805 A JP2001118805 A JP 2001118805A
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- copper
- forming
- wiring
- hfac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体基板の配線溝、ビアホール、コン
タクトホールの凹部をスパッタ法、メッキ法等により配
線金属で容易に埋め込むことができるようにする技術の
提供。 【解決手段】 配線溝、ビアホール、コンタクトホール
の凹部に配線に利用するＣｕを埋め込む前の半導体基板
上に、Ｃｕ微粒子を有機溶媒に分散させたＣｕ微粒子分
散液またはＣｕ有機塩溶液を塗布し、塗布膜の形成され
た基板を焼成して、塗布膜中の有機物質を蒸発および燃
焼せしめることにより(Ｃｕ−Ｃ)シード層を形成する。
タクトホールの凹部をスパッタ法、メッキ法等により配
線金属で容易に埋め込むことができるようにする技術の
提供。 【解決手段】 配線溝、ビアホール、コンタクトホール
の凹部に配線に利用するＣｕを埋め込む前の半導体基板
上に、Ｃｕ微粒子を有機溶媒に分散させたＣｕ微粒子分
散液またはＣｕ有機塩溶液を塗布し、塗布膜の形成され
た基板を焼成して、塗布膜中の有機物質を蒸発および燃
焼せしめることにより(Ｃｕ−Ｃ)シード層を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ基板などの
半導体基板上ヘの、スパッタ法、メッキ法、ＣＶＤ法等
によるＣｕの埋め込みを容易にするために、該基板上に
(Ｃｕ−Ｃ)シード層を形成する方法に関するものであ
る。
半導体基板上ヘの、スパッタ法、メッキ法、ＣＶＤ法等
によるＣｕの埋め込みを容易にするために、該基板上に
(Ｃｕ−Ｃ)シード層を形成する方法に関するものであ
る。
【０００２】
【従来の技術】近年の半導体産業におけるＬＳＩの高集
積化及び高速化により、半導体基板の配線の微細化と多
層化が進んでいる。そのために配線ピッチが狭まり、配
線間容量や配線遅延によるＬＳＩの性能低下が起こる。
これを防ぐために、抵抗率の低い配線材料と誘電率の低
い層間絶縁膜を用いる必要に迫られ、配線材料として、
従来のＡｌ合金等の代わりに抵抗率の低い、かつ、エレ
クトロマイグレーション（ＥＭ）耐性の高いＣｕを使用
する動きが活発になってきている。Ｃｕ成膜技術として
はスパッタ法、ＣＶＤ法、メッキ法等があり、配線溝、
ビアホール、コンタクトホール等に堆積させる方法が開
発されている。メッキ法によりＣｕを成膜する際には、
スパッタ法、ＣＶＤ法によりＣｕシード層を付ける必要
がある。
積化及び高速化により、半導体基板の配線の微細化と多
層化が進んでいる。そのために配線ピッチが狭まり、配
線間容量や配線遅延によるＬＳＩの性能低下が起こる。
これを防ぐために、抵抗率の低い配線材料と誘電率の低
い層間絶縁膜を用いる必要に迫られ、配線材料として、
従来のＡｌ合金等の代わりに抵抗率の低い、かつ、エレ
クトロマイグレーション（ＥＭ）耐性の高いＣｕを使用
する動きが活発になってきている。Ｃｕ成膜技術として
はスパッタ法、ＣＶＤ法、メッキ法等があり、配線溝、
ビアホール、コンタクトホール等に堆積させる方法が開
発されている。メッキ法によりＣｕを成膜する際には、
スパッタ法、ＣＶＤ法によりＣｕシード層を付ける必要
がある。
【０００３】
【発明が解決しようとする課題】通常、Ｃｕメッキを行
うには、Ｃｕシード層を必要とするが、従来のＣｕシー
ド層の形成法において、次のような問題があった。Ｃｕ
シード層をスパッタ法を用いて作製すると、このシード
層は配線溝、ビアホール、コンタクトホールの底に凸状
あるいは平坦に形成されるため、配線溝やこれらのホー
ルの底部のコーナーがメッキを行うための最適な形状に
ならない。また、アスペクト比の高い配線溝やこれらの
ホールにＣｕシード層を形成することは困難である。Ｃ
ｕシード層をＣＶＤ法を用いて作製すると、膜質を制御
することが困難であり、また、プロセスコストも非常に
高価になる。
うには、Ｃｕシード層を必要とするが、従来のＣｕシー
ド層の形成法において、次のような問題があった。Ｃｕ
シード層をスパッタ法を用いて作製すると、このシード
層は配線溝、ビアホール、コンタクトホールの底に凸状
あるいは平坦に形成されるため、配線溝やこれらのホー
ルの底部のコーナーがメッキを行うための最適な形状に
ならない。また、アスペクト比の高い配線溝やこれらの
ホールにＣｕシード層を形成することは困難である。Ｃ
ｕシード層をＣＶＤ法を用いて作製すると、膜質を制御
することが困難であり、また、プロセスコストも非常に
高価になる。
【０００４】本発明は、この様な従来のＣｕ膜の形成技
術の問題点を解決するためになされたものであり、膜質
の制御が容易であること、プロセスコストが安価である
ことに加え、配線溝、ビアホール、コンタクトホール等
の凹部を有する半導体基板に対し、凹部に(Ｃｕ−Ｃ)シ
ード層を凹状に形成すること(図１)で、メッキ法による
Ｃｕの埋め込みを容易にすることを課題としている。
術の問題点を解決するためになされたものであり、膜質
の制御が容易であること、プロセスコストが安価である
ことに加え、配線溝、ビアホール、コンタクトホール等
の凹部を有する半導体基板に対し、凹部に(Ｃｕ−Ｃ)シ
ード層を凹状に形成すること(図１)で、メッキ法による
Ｃｕの埋め込みを容易にすることを課題としている。
【０００５】
【課題を解決するための手段】本発明の(Ｃｕ−Ｃ)シー
ド層形成法は、配線溝、ビアホール、コンタクトホール
の凹部に配線に利用するＣｕを埋め込む前の半導体基板
上に、(Ｃｕ−Ｃ)シード層を形成するものであり、該凹
部にシード層が凹状に形成されるので、スパッタ法、メ
ッキ法、ＣＶＤ法等によるＣｕの該凹部への埋め込みを
容易に行うことができる。
ド層形成法は、配線溝、ビアホール、コンタクトホール
の凹部に配線に利用するＣｕを埋め込む前の半導体基板
上に、(Ｃｕ−Ｃ)シード層を形成するものであり、該凹
部にシード層が凹状に形成されるので、スパッタ法、メ
ッキ法、ＣＶＤ法等によるＣｕの該凹部への埋め込みを
容易に行うことができる。
【０００６】この(Ｃｕ−Ｃ)シード層形成法は、配線
溝、ビアホール、コンタクトホールの凹部の内表面を含
む半導体基板上に、Ｃｕ微粒子を有機溶媒に分散させた
Ｃｕ微粒子分散液またはＣｕ有機塩溶液を塗布し、塗布
膜の形成された基板を焼成して有機物質を蒸発および燃
焼せしめ、(Ｃｕ−Ｃ)シード層を形成することからな
る。前記Ｃｕ微粒子は平均粒径０．１μｍ以下であるこ
とが望ましい。平均粒径が０．１μｍを超えると、該粒
子が凹部内に入り込みにくくなるからである。前記焼成
は、真空または還元ガス（例えば、Ｈ2／Ｎ2混合ガス
等）雰囲気中で行うことが望ましく、１００〜４５０℃
で、１〜３０分間行われる。焼成温度が１００℃未満だ
と有機物質が十分に蒸発または燃焼されず、また、４５
０℃を超えると半導体素子に熱的ダメージを与えるとい
う問題がある。
溝、ビアホール、コンタクトホールの凹部の内表面を含
む半導体基板上に、Ｃｕ微粒子を有機溶媒に分散させた
Ｃｕ微粒子分散液またはＣｕ有機塩溶液を塗布し、塗布
膜の形成された基板を焼成して有機物質を蒸発および燃
焼せしめ、(Ｃｕ−Ｃ)シード層を形成することからな
る。前記Ｃｕ微粒子は平均粒径０．１μｍ以下であるこ
とが望ましい。平均粒径が０．１μｍを超えると、該粒
子が凹部内に入り込みにくくなるからである。前記焼成
は、真空または還元ガス（例えば、Ｈ2／Ｎ2混合ガス
等）雰囲気中で行うことが望ましく、１００〜４５０℃
で、１〜３０分間行われる。焼成温度が１００℃未満だ
と有機物質が十分に蒸発または燃焼されず、また、４５
０℃を超えると半導体素子に熱的ダメージを与えるとい
う問題がある。
【０００７】前記Ｃｕ有機塩は、ヘキサフルオロアセチ
ルアセトン銅トリメチルビニルシラン｛(ｈｆａｃ)Ｃｕ
(ｔｍｖｓ)｝、ヘキサフルオロアセチルアセトン銅ジメ
チル−１，５シクロオクタジエン｛(ｈｆａｃ)Ｃｕ(Ｄ
ＭＣＯＤ)｝、ヘキサフルオロアセチルアセトン銅トリ
エトキシビニルシラン｛(ｈｆａｃ)Ｃｕ(ｔｅｏｖ
ｓ)｝、ビスジピバロイルメタン銅｛(ｄｐｍ)2Ｃｕ｝、
ビスヘキサフルオロアセチルアセトン銅｛(ｈｆａｃ)2
Ｃｕ｝、フタル酸銅、アセチルアセトン銅、ナフテン酸
銅、およびオレイン酸銅から選ばれるものであることが
望ましい。
ルアセトン銅トリメチルビニルシラン｛(ｈｆａｃ)Ｃｕ
(ｔｍｖｓ)｝、ヘキサフルオロアセチルアセトン銅ジメ
チル−１，５シクロオクタジエン｛(ｈｆａｃ)Ｃｕ(Ｄ
ＭＣＯＤ)｝、ヘキサフルオロアセチルアセトン銅トリ
エトキシビニルシラン｛(ｈｆａｃ)Ｃｕ(ｔｅｏｖ
ｓ)｝、ビスジピバロイルメタン銅｛(ｄｐｍ)2Ｃｕ｝、
ビスヘキサフルオロアセチルアセトン銅｛(ｈｆａｃ)2
Ｃｕ｝、フタル酸銅、アセチルアセトン銅、ナフテン酸
銅、およびオレイン酸銅から選ばれるものであることが
望ましい。
【０００８】また、前記Ｃｕ有機塩溶液に、界面活性剤
として、ポリオキシエチレンラウリルエーテル、ポリエ
チレングリコールモノラウレート、ポリオキシエチレン
ラウリルアミンから選ばれる非イオン性界面活性剤を添
加することが望ましい。
として、ポリオキシエチレンラウリルエーテル、ポリエ
チレングリコールモノラウレート、ポリオキシエチレン
ラウリルアミンから選ばれる非イオン性界面活性剤を添
加することが望ましい。
【０００９】本発明では、(Ｃｕ−Ｃ)シード層を形成す
る前処理として、配線溝、ビアホール、コンタクトホー
ル等の凹部の内表面を含む基板表面に、指向性スパッタ
のようなスパッタによりＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等
のバリア膜を、またはＣＶＤでバリヤ膜を形成すること
ができる。
る前処理として、配線溝、ビアホール、コンタクトホー
ル等の凹部の内表面を含む基板表面に、指向性スパッタ
のようなスパッタによりＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等
のバリア膜を、またはＣＶＤでバリヤ膜を形成すること
ができる。
【００１０】本発明では、上記したように、(Ｃｕ−Ｃ)
シード層を半導体基板上の配線溝等の凹部に凹状に作製
することにより、半導体基板上の該凹部への、スパッタ
法、メッキ法、ＣＶＤ法等による配線Ｃｕ材料の埋め込
みを容易にすることができる。スパッタ法の場合は、作
製された(Ｃｕ−Ｃ)シード層が凹状であり、しかもアス
ペクト比を減少させるように堆積させることが可能なの
で、スパッタ法でさらにＣｕを堆積させ続けても凸状に
なり難くなり、配線溝やホール等を完全に埋め込むこと
ができる。また、メッキ法の場合は、凹部に対しコンフ
ォーマルに形成された凹状シード層から等方的にメッキ
されていくため、ボイドが発生し難くなる。
シード層を半導体基板上の配線溝等の凹部に凹状に作製
することにより、半導体基板上の該凹部への、スパッタ
法、メッキ法、ＣＶＤ法等による配線Ｃｕ材料の埋め込
みを容易にすることができる。スパッタ法の場合は、作
製された(Ｃｕ−Ｃ)シード層が凹状であり、しかもアス
ペクト比を減少させるように堆積させることが可能なの
で、スパッタ法でさらにＣｕを堆積させ続けても凸状に
なり難くなり、配線溝やホール等を完全に埋め込むこと
ができる。また、メッキ法の場合は、凹部に対しコンフ
ォーマルに形成された凹状シード層から等方的にメッキ
されていくため、ボイドが発生し難くなる。
【００１１】本発明で用いる、Ｃｕ微粒子分散液として
は、特に制限されないが、Ｃｕ微粒子が有機溶媒に分散
した市販のＣｕ微粒子分散液（例えば、真空冶金株式会
社製、パーフェクトカッパー（商品名））等がある。こ
の市販のＣｕ微粒子分散液は、Ｃｕがコロイド粒子状態
で存在しているものである。
は、特に制限されないが、Ｃｕ微粒子が有機溶媒に分散
した市販のＣｕ微粒子分散液（例えば、真空冶金株式会
社製、パーフェクトカッパー（商品名））等がある。こ
の市販のＣｕ微粒子分散液は、Ｃｕがコロイド粒子状態
で存在しているものである。
【００１２】本発明で用いることのできる市販のＣｕ微
粒子分散液は、例えば上記したような製品であり、半導
体基板上にＣｕ薄膜を形成する際の乾燥・焼成工程で蒸
発するような有機溶媒、好ましくは１００℃以上で蒸発
する有機溶媒と、平均粒径０．１μｍ以下のＣｕ金属微
粒子、またはＣｕ金属含有微粒子とを混合してなり、該
微粒子の表面が有機溶媒で覆われて個々に独立して分散
している粘度が１００ｃＰ以下の分散液である。また、
Ｃｕ微粒子の濃度は、５〜７０ｗｔ％、好ましくは１５
〜５０ｗｔ％である。Ｃｕ含有微粒子は、Ｃｕ金属元素
以外にＣｕへの溶解度が低く、かつ半導体基板の基材
（絶縁層構成材料）と反応しやすい金属またはこれらの
金属を含む化合物を少なくとも一種含有していてもよ
く、これにより基材との接着性が向上されうる。この金
属元素の具体的な例としては、例えば、Ｍｇ、Ａｌ、
Ｂ、Ｔａ、ＮｂおよびＶから選ばれる金属またはこれら
金属を含む化合物が挙げられる。
粒子分散液は、例えば上記したような製品であり、半導
体基板上にＣｕ薄膜を形成する際の乾燥・焼成工程で蒸
発するような有機溶媒、好ましくは１００℃以上で蒸発
する有機溶媒と、平均粒径０．１μｍ以下のＣｕ金属微
粒子、またはＣｕ金属含有微粒子とを混合してなり、該
微粒子の表面が有機溶媒で覆われて個々に独立して分散
している粘度が１００ｃＰ以下の分散液である。また、
Ｃｕ微粒子の濃度は、５〜７０ｗｔ％、好ましくは１５
〜５０ｗｔ％である。Ｃｕ含有微粒子は、Ｃｕ金属元素
以外にＣｕへの溶解度が低く、かつ半導体基板の基材
（絶縁層構成材料）と反応しやすい金属またはこれらの
金属を含む化合物を少なくとも一種含有していてもよ
く、これにより基材との接着性が向上されうる。この金
属元素の具体的な例としては、例えば、Ｍｇ、Ａｌ、
Ｂ、Ｔａ、ＮｂおよびＶから選ばれる金属またはこれら
金属を含む化合物が挙げられる。
【００１３】本発明によれば、Ｃｕ微粒子、Ｃｕ含有微
粒子は、該微粒子分散液の形態で、半導体基板上のアス
ペクト比の大きい配線溝、ビアホール、コンタクトホー
ル等の凹部に対しても何らの問題もなく入り込み、そし
て、所定の雰囲気中、所定の温度・時間で加熱されるこ
とにより、該分散液の分散媒等が蒸発され、燃焼され、
微粒子同士が融着して凹部内に凹状の(Ｃｕ−Ｃ)シード
層を形成できる。この凹状のシード層は、基板の凹部に
対してコンフォーマルな状態からアスペクト比を減少さ
せる状態まで任意に制御できる。
粒子は、該微粒子分散液の形態で、半導体基板上のアス
ペクト比の大きい配線溝、ビアホール、コンタクトホー
ル等の凹部に対しても何らの問題もなく入り込み、そし
て、所定の雰囲気中、所定の温度・時間で加熱されるこ
とにより、該分散液の分散媒等が蒸発され、燃焼され、
微粒子同士が融着して凹部内に凹状の(Ｃｕ−Ｃ)シード
層を形成できる。この凹状のシード層は、基板の凹部に
対してコンフォーマルな状態からアスペクト比を減少さ
せる状態まで任意に制御できる。
【００１４】
【実施例】次に、実施例により本発明を詳細に説明する
が、本発明はこれらの例によってなんら限定されるもの
ではない。 実施例１ Ｃｕ微粒子分散液（真空冶金(株)製、商品名：パーフェ
クトカッパー）により、Ｓｉ基板上に設けられた配線溝
等を処理した。このＳｉ基板には０．３〜５μｍの配線
溝と０．１５〜２μｍのビアホール、コンタクトホール
があり、これらの配線溝等を含む基板表面にはスパッタ
により、ＴｉＮのバリヤ層が厚さ７０ｎｍで形成されて
いる。
が、本発明はこれらの例によってなんら限定されるもの
ではない。 実施例１ Ｃｕ微粒子分散液（真空冶金(株)製、商品名：パーフェ
クトカッパー）により、Ｓｉ基板上に設けられた配線溝
等を処理した。このＳｉ基板には０．３〜５μｍの配線
溝と０．１５〜２μｍのビアホール、コンタクトホール
があり、これらの配線溝等を含む基板表面にはスパッタ
により、ＴｉＮのバリヤ層が厚さ７０ｎｍで形成されて
いる。
【００１５】上記の基板をスピンコーターにセットして
１０００ｒｐｍで回転させ、その上方から上記のＣｕ微
粒子分散液を滴下し、２０００ｒｐｍでスピンコートし
た。この基板を１０Ｐａの真空雰囲気中、３５０℃で１
分間加熱して有機溶媒および残留有機成分を蒸発、燃焼
させた。このようにして、図１に示すように、配線溝、
ビアホール、コンタクトホール等の凹部内に凹状の(Ｃ
ｕ−Ｃ)シード層を形成せしめた。(Ｃｕ−Ｃ)シード層
をつけることにより、スパッタ法を用いてＣｕを配線
溝、ビアホール、コンタクトホール等に埋め込みやすく
なった。また、メッキ法の場合は、アスペクト比１０ま
での配線溝、ビアホール、コンタクトホール等にＣｕを
埋め込むことができた。 実施例２ ナフテン酸銅、溶媒としてミネラルスピリット、そして
ポリエチレングリコールモノラウレートを重量比２：
２：１で混合したＣｕ有機塩溶液により、実施例１の場
合と同じ基板上に設けられた配線溝、ビアホール、コン
タクトホールを処理した。このＳｉ基板には０．３〜５
μｍの配線溝と０．１５〜２μｍのビアホール、コンタ
クトホールがあり、配線溝およびこれらのホールを含む
基板表面にはスパッタにより、ＴｉＮのバリヤ層が厚さ
７０ｎｍで形成されている。
１０００ｒｐｍで回転させ、その上方から上記のＣｕ微
粒子分散液を滴下し、２０００ｒｐｍでスピンコートし
た。この基板を１０Ｐａの真空雰囲気中、３５０℃で１
分間加熱して有機溶媒および残留有機成分を蒸発、燃焼
させた。このようにして、図１に示すように、配線溝、
ビアホール、コンタクトホール等の凹部内に凹状の(Ｃ
ｕ−Ｃ)シード層を形成せしめた。(Ｃｕ−Ｃ)シード層
をつけることにより、スパッタ法を用いてＣｕを配線
溝、ビアホール、コンタクトホール等に埋め込みやすく
なった。また、メッキ法の場合は、アスペクト比１０ま
での配線溝、ビアホール、コンタクトホール等にＣｕを
埋め込むことができた。 実施例２ ナフテン酸銅、溶媒としてミネラルスピリット、そして
ポリエチレングリコールモノラウレートを重量比２：
２：１で混合したＣｕ有機塩溶液により、実施例１の場
合と同じ基板上に設けられた配線溝、ビアホール、コン
タクトホールを処理した。このＳｉ基板には０．３〜５
μｍの配線溝と０．１５〜２μｍのビアホール、コンタ
クトホールがあり、配線溝およびこれらのホールを含む
基板表面にはスパッタにより、ＴｉＮのバリヤ層が厚さ
７０ｎｍで形成されている。
【００１６】上記の基板をスピンコーターにセットして
１０００ｒｐｍで回転させ、その上方から上記のＣｕ有
機塩溶液を滴下し、２０００ｒｐｍでスピンコートし
た。この基板を１０Ｐａの真空雰囲気中、３５０℃で１
分間加熱して有機溶媒および残留有機成分を蒸発、燃焼
させた。このようにして、図１に示すように、配線溝、
ビアホール、コンタクトホール等の凹部内に凹状の(Ｃ
ｕ−Ｃ)シード層を形成せしめた。(Ｃｕ−Ｃ)シード層
をつけることにより、スパッタ法を用いてＣｕを配線
溝、ビアホール、コンタクトホール等に埋め込むことが
たやすくなった。また、メッキ法の場合は、アスペクト
比１０までの配線溝、ビアホール、コンタクトホール等
にＣｕを埋め込むことができた。 実施例３ フタル酸銅、溶媒としてエタノール、そしてポリエチレ
ングリコールモノラウレートを重量比２：２：１で混合
したＣｕ有機塩溶液により、実施例１の場合と同じ基板
上に設けられた配線溝等を処理した。このＳｉ基板には
０．３〜５μｍの配線溝と０．１５〜２μｍのビアホー
ル、コンタクトホールがあり、配線溝およびこれらのホ
ールを含む基板表面にはスパッタにより、ＴｉＮのバリ
ヤ層が厚さ７０ｎｍで形成されている。
１０００ｒｐｍで回転させ、その上方から上記のＣｕ有
機塩溶液を滴下し、２０００ｒｐｍでスピンコートし
た。この基板を１０Ｐａの真空雰囲気中、３５０℃で１
分間加熱して有機溶媒および残留有機成分を蒸発、燃焼
させた。このようにして、図１に示すように、配線溝、
ビアホール、コンタクトホール等の凹部内に凹状の(Ｃ
ｕ−Ｃ)シード層を形成せしめた。(Ｃｕ−Ｃ)シード層
をつけることにより、スパッタ法を用いてＣｕを配線
溝、ビアホール、コンタクトホール等に埋め込むことが
たやすくなった。また、メッキ法の場合は、アスペクト
比１０までの配線溝、ビアホール、コンタクトホール等
にＣｕを埋め込むことができた。 実施例３ フタル酸銅、溶媒としてエタノール、そしてポリエチレ
ングリコールモノラウレートを重量比２：２：１で混合
したＣｕ有機塩溶液により、実施例１の場合と同じ基板
上に設けられた配線溝等を処理した。このＳｉ基板には
０．３〜５μｍの配線溝と０．１５〜２μｍのビアホー
ル、コンタクトホールがあり、配線溝およびこれらのホ
ールを含む基板表面にはスパッタにより、ＴｉＮのバリ
ヤ層が厚さ７０ｎｍで形成されている。
【００１７】上記の基板をスピンコーターにセットして
１０００ｒｐｍで回転させ、その上方から上記のＣｕ有
機塩溶液を滴下し、２０００ｒｐｍでスピンコートし
た。この基板を還元ガス（Ｈ2／Ｎ2混合ガス）雰囲気
中、３５０℃で１分間加熱して有機溶媒および残留有機
成分を蒸発、燃焼させた。このようにして、図１に示す
ように、配線溝、ビアホール、コンタクトホール等の凹
部内に凹状の(Ｃｕ−Ｃ)シード層を形成せしめた。(Ｃ
ｕ−Ｃ)シード層をつけることにより、スパッタ法を用
いてＣｕを配線溝、ビアホール、コンタクトホール等に
埋め込むことがたやすくなった。また、メッキ法の場合
は、アスペクト比１０までの配線溝、ビアホール、コン
タクトホール等にＣｕを埋め込むことができた。
１０００ｒｐｍで回転させ、その上方から上記のＣｕ有
機塩溶液を滴下し、２０００ｒｐｍでスピンコートし
た。この基板を還元ガス（Ｈ2／Ｎ2混合ガス）雰囲気
中、３５０℃で１分間加熱して有機溶媒および残留有機
成分を蒸発、燃焼させた。このようにして、図１に示す
ように、配線溝、ビアホール、コンタクトホール等の凹
部内に凹状の(Ｃｕ−Ｃ)シード層を形成せしめた。(Ｃ
ｕ−Ｃ)シード層をつけることにより、スパッタ法を用
いてＣｕを配線溝、ビアホール、コンタクトホール等に
埋め込むことがたやすくなった。また、メッキ法の場合
は、アスペクト比１０までの配線溝、ビアホール、コン
タクトホール等にＣｕを埋め込むことができた。
【００１８】
【発明の効果】本発明によれば、膜質の制御された、プ
ロセスコストの低い(Ｃｕ−Ｃ)シード層の形成が可能と
なる。本発明により形成された凹状の(Ｃｕ−Ｃ)シード
層を用いれば、半導体基板の配線溝、ビアホール、コン
タクトホール等をスパッタ法、メッキ法等によりＣｕで
埋め込むことが容易になり、好ましいＣｕ配線を形成し
うる。
ロセスコストの低い(Ｃｕ−Ｃ)シード層の形成が可能と
なる。本発明により形成された凹状の(Ｃｕ−Ｃ)シード
層を用いれば、半導体基板の配線溝、ビアホール、コン
タクトホール等をスパッタ法、メッキ法等によりＣｕで
埋め込むことが容易になり、好ましいＣｕ配線を形成し
うる。
【図１】 本発明により形成された(Ｃｕ−Ｃ)シード層
を模式的に示す半導体基板の断面図。
を模式的に示す半導体基板の断面図。
１ (Ｃｕ−Ｃ)シード層 ２ パターン付き
Ｓｉ基板
Ｓｉ基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 裕彦 茨城県つくば市東光台５−９−７ 日本真 空技術株式会社半導体技術研究所内 (72)発明者 山川 洋幸 茨城県つくば市東光台５−９−７ 日本真 空技術株式会社半導体技術研究所内 Ｆターム(参考） 4M104 BB04 BB30 BB39 DD37 DD51 DD79 FF18 FF22 HH13
Claims (6)
- 【請求項１】 配線溝、ビアホール、コンタクトホール
の凹部に配線に利用するＣｕを埋め込む前の半導体基板
上に、(Ｃｕ−Ｃ)シード層を形成することを特徴とする
(Ｃｕ−Ｃ)シード層の形成法。 - 【請求項２】 前記(Ｃｕ−Ｃ)シード層は、Ｃｕ微粒子
を有機溶媒に分散させたＣｕ微粒子分散液またはＣｕ有
機塩溶液を半導体基板上に塗布し、塗布膜の形成された
基板を焼成して、塗布膜中の有機物質を蒸発および燃焼
せしめることにより形成されることを特徴とする請求項
１記載の(Ｃｕ−Ｃ)シード層の形成法。 - 【請求項３】 前記Ｃｕ微粒子の平均粒径が０．１μｍ
以下であることを特徴とする請求項２記載の(Ｃｕ−Ｃ)
シード層の形成法。 - 【請求項４】 前記Ｃｕ有機塩は、ヘキサフルオロアセ
チルアセトン銅トリメチルビニルシラン｛(ｈｆａｃ)Ｃ
ｕ(ｔｍｖｓ)｝、ヘキサフルオロアセチルアセトン銅ジ
メチル−１，５シクロオクタジエン｛(ｈｆａｃ)Ｃｕ
(ＤＭＣＯＤ)｝、ヘキサフルオロアセチルアセトン銅ト
リエトキシビニルシラン｛(ｈｆａｃ)Ｃｕ(ｔｅｏｖ
ｓ)｝、ビスジピバロイルメタン銅｛(ｄｐｍ)2Ｃｕ｝、
ビスヘキサフルオロアセチルアセトン銅｛(ｈｆａｃ)2
Ｃｕ｝、フタル酸銅、アセチルアセトン銅、ナフテン酸
銅、またはオレイン酸銅であることを特徴とする請求項
２記載の(Ｃｕ−Ｃ)シード層の形成法。 - 【請求項５】 前記Ｃｕ有機塩溶液に、界面活性剤とし
て、ポリオキシエチレンラウリルエーテル、ポリエチレ
ングリコールモノラウレート、ポリオキシエチレンラウ
リルアミンから選ばれる非イオン性界面活性剤を添加す
ることを特徴とする請求項２または請求項４記載の(Ｃ
ｕ−Ｃ)薄膜の形成法。 - 【請求項６】 前記焼成を、真空または還元ガス雰囲気
中、１００〜４５０℃で行うことを特徴とする請求項２
〜請求項５のいずれかに記載の(Ｃｕ−Ｃ)シード層の形
成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29979999A JP4751496B2 (ja) | 1999-10-21 | 1999-10-21 | （Ｃｕ−Ｃ）シード層の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29979999A JP4751496B2 (ja) | 1999-10-21 | 1999-10-21 | （Ｃｕ−Ｃ）シード層の形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001118805A true JP2001118805A (ja) | 2001-04-27 |
| JP4751496B2 JP4751496B2 (ja) | 2011-08-17 |
Family
ID=17877085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29979999A Expired - Fee Related JP4751496B2 (ja) | 1999-10-21 | 1999-10-21 | （Ｃｕ−Ｃ）シード層の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4751496B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008013516A2 (en) * | 2005-05-13 | 2008-01-31 | Cambrios Technologies Corp. | Seed layers, cap layers, and thin films and methods of making thereof |
| JP2012227253A (ja) * | 2011-04-18 | 2012-11-15 | Asahi Glass Co Ltd | 下地導電層付き基板の製造方法および貫通電極基板の製造方法 |
| US20160330847A1 (en) * | 2009-04-24 | 2016-11-10 | Sumitomo Electric Industries, Ltd. | Method for producing printed wiring board |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969522A (ja) * | 1995-09-01 | 1997-03-11 | Fujitsu Ltd | 埋め込み導電層の形成方法 |
| JPH09134891A (ja) * | 1995-09-06 | 1997-05-20 | Vacuum Metallurgical Co Ltd | 半導体基板への薄膜形成方法 |
| JP2001102380A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
1999
- 1999-10-21 JP JP29979999A patent/JP4751496B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969522A (ja) * | 1995-09-01 | 1997-03-11 | Fujitsu Ltd | 埋め込み導電層の形成方法 |
| JPH09134891A (ja) * | 1995-09-06 | 1997-05-20 | Vacuum Metallurgical Co Ltd | 半導体基板への薄膜形成方法 |
| JP2001102380A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 國分 宏 H KOKUBUN: "ＵＬＳＩ配線用銅薄膜の新堆積技術", 応用物理学会学術講演会講演予稿集１９９８秋２ EXTENDED ABSTRACTS (THE 59TH AUTUMN MEETING, 1998);THE, JPN6010038499, September 1998 (1998-09-01), JP, pages 748, ISSN: 0001906297 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008013516A2 (en) * | 2005-05-13 | 2008-01-31 | Cambrios Technologies Corp. | Seed layers, cap layers, and thin films and methods of making thereof |
| WO2008013516A3 (en) * | 2005-05-13 | 2008-03-20 | Cambrios Technologies Corp | Seed layers, cap layers, and thin films and methods of making thereof |
| US7655081B2 (en) | 2005-05-13 | 2010-02-02 | Siluria Technologies, Inc. | Plating bath and surface treatment compositions for thin film deposition |
| US7695981B2 (en) | 2005-05-13 | 2010-04-13 | Siluria Technologies, Inc. | Seed layers, cap layers, and thin films and methods of making thereof |
| US20160330847A1 (en) * | 2009-04-24 | 2016-11-10 | Sumitomo Electric Industries, Ltd. | Method for producing printed wiring board |
| US20160330850A1 (en) * | 2009-04-24 | 2016-11-10 | Sumitomo Electric Industries, Ltd. | Method for producing printed wiring board |
| JP2012227253A (ja) * | 2011-04-18 | 2012-11-15 | Asahi Glass Co Ltd | 下地導電層付き基板の製造方法および貫通電極基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4751496B2 (ja) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4362170B2 (ja) | 銀超微粒子独立分散液 | |
| US6159851A (en) | Borderless vias with CVD barrier layer | |
| US6627542B1 (en) | Continuous, non-agglomerated adhesion of a seed layer to a barrier layer | |
| US20040004288A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2004063556A (ja) | 半導体装置の製造方法 | |
| EP0799903A3 (en) | Methods of sputtering a metal onto a substrate and semiconductor processing apparatus | |
| WO2005067025A1 (ja) | 配線構造の形成方法及び半導体装置 | |
| US6331484B1 (en) | Titanium-tantalum barrier layer film and method for forming the same | |
| JP3953237B2 (ja) | 金属薄膜の形成方法、および金属微粒子分散液の作製方法 | |
| JP2005252193A (ja) | 配線構造の形成方法及び半導体装置 | |
| JP2000269334A (ja) | 配線膜の形成方法 | |
| JP2000123634A (ja) | Ｃｕ超微粒子独立分散液 | |
| US6395628B1 (en) | Contact/via force fill techniques | |
| JP2001118805A (ja) | （Ｃｕ−Ｃ）シード層の形成法 | |
| JP2001254185A (ja) | 導電性金属薄膜の形成方法およびその方法に使用する導電性金属超微粒子分散物 | |
| US6194316B1 (en) | Method for forming CU-thin film | |
| TWI313898B (en) | Semiconductor structures and method of passivating sidewalls of metal structures | |
| US6716733B2 (en) | CVD-PVD deposition process | |
| US7224065B2 (en) | Contact/via force fill techniques and resulting structures | |
| JP2001053028A (ja) | Ｃｕ薄膜の形成法 | |
| JP2000124157A (ja) | Ｃｕ薄膜の形成法 | |
| JP3271757B2 (ja) | 半導体装置の製造方法 | |
| JP2000208517A (ja) | 半導体装置の製造方法 | |
| JP2000223491A (ja) | Ｃｕ薄膜形成法 | |
| JP2000306912A (ja) | 金属薄膜形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110502 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4751496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |