JP2000208517A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000208517A JP2000208517A JP11005405A JP540599A JP2000208517A JP 2000208517 A JP2000208517 A JP 2000208517A JP 11005405 A JP11005405 A JP 11005405A JP 540599 A JP540599 A JP 540599A JP 2000208517 A JP2000208517 A JP 2000208517A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- alloy
- groove
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 絶縁膜の溝にＣｕ合金の配線を形成する際、
従来技術での積層構成を、バリアメタル層／Ｃｕ合金層
／Ｃｕメッキ埋め込み層とすると、バリアメタル〜Ｃｕ
合金層の積層間の密着性が不十分なため、次工程のＣＭ
Ｐによる平面化処理が不可能となるという問題点があっ
た。 【解決手段】 半導体基板上の層間絶縁膜に配線用の溝
を形成した後、バリアメタル層を介してスパッタ法によ
りＣｕ層と、次いでＣｕ合金層を積層して、めっき成膜
法によってＣｕの溝への埋め込みを行う。またＣｕ層／
Ｃｕ合金層／Ｃｕメッキ埋め込み層の成膜時の基板温度
は何れも室温で行うことで、各積層間の密着性は十分な
強度をもつものとなり、次工程のＣＭＰによる平面化処
理を実施することができる。平面化処理後、熱処理を行
い、Ｃｕ合金配線を得る。
従来技術での積層構成を、バリアメタル層／Ｃｕ合金層
／Ｃｕメッキ埋め込み層とすると、バリアメタル〜Ｃｕ
合金層の積層間の密着性が不十分なため、次工程のＣＭ
Ｐによる平面化処理が不可能となるという問題点があっ
た。 【解決手段】 半導体基板上の層間絶縁膜に配線用の溝
を形成した後、バリアメタル層を介してスパッタ法によ
りＣｕ層と、次いでＣｕ合金層を積層して、めっき成膜
法によってＣｕの溝への埋め込みを行う。またＣｕ層／
Ｃｕ合金層／Ｃｕメッキ埋め込み層の成膜時の基板温度
は何れも室温で行うことで、各積層間の密着性は十分な
強度をもつものとなり、次工程のＣＭＰによる平面化処
理を実施することができる。平面化処理後、熱処理を行
い、Ｃｕ合金配線を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、特に層間絶縁膜に配線用の溝
を形成後、その内部にＣｕ合金配線を形成する方法に関
する。
方法に関するものであり、特に層間絶縁膜に配線用の溝
を形成後、その内部にＣｕ合金配線を形成する方法に関
する。
【０００２】
【従来の技術】従来より、半導体基板上に形成されるＬ
ＳＩの配線材料としてＡｌが主として用いられて来た
が、近年、ＬＳＩがますます高集積化・高速化する中
で、Ａｌよりも低抵抗で、かつ活性化エネルギが高いこ
とから高いエレクトロマイグレーション（ＥＭ）耐性を
もつＣｕが期待されている。
ＳＩの配線材料としてＡｌが主として用いられて来た
が、近年、ＬＳＩがますます高集積化・高速化する中
で、Ａｌよりも低抵抗で、かつ活性化エネルギが高いこ
とから高いエレクトロマイグレーション（ＥＭ）耐性を
もつＣｕが期待されている。
【０００３】このＣｕ配線の工程としては、絶縁膜にド
ライエッチングで形成した配線用の溝にＣｕを埋設後、
ＣＭＰ（化学的機械研磨：Ｃｈｅｍｉｃａｌ Ｍｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により不要層の除
去を行うダマシン法が用いられるケースが多くなってき
ている。Ｃｕの埋設方法としては、ＣＶＤ、スパッタリ
フロー、めっき等が挙げられるが、その代表的なものと
して、めっきによる埋設方法の例を図面を参照しながら
説明する。
ライエッチングで形成した配線用の溝にＣｕを埋設後、
ＣＭＰ（化学的機械研磨：Ｃｈｅｍｉｃａｌ Ｍｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により不要層の除
去を行うダマシン法が用いられるケースが多くなってき
ている。Ｃｕの埋設方法としては、ＣＶＤ、スパッタリ
フロー、めっき等が挙げられるが、その代表的なものと
して、めっきによる埋設方法の例を図面を参照しながら
説明する。
【０００４】図２は、従来の半導体装置の製造工程の断
面図を示したものであり、埋設材料としてＣｕを用いた
例である。
面図を示したものであり、埋設材料としてＣｕを用いた
例である。
【０００５】はじめに、図２（ａ）に示すように、半導
体基板１１上に形成された層間絶縁膜１２にフォトリソ
グラフィーとドライエッチングにより配線用の溝１３を
形成する。
体基板１１上に形成された層間絶縁膜１２にフォトリソ
グラフィーとドライエッチングにより配線用の溝１３を
形成する。
【０００６】次に、図２（ｂ）に示すように、バリアメ
タル層１４を積層する。
タル層１４を積層する。
【０００７】次に、図２（ｃ）に示すように、めっき用
シード層としてＣｕ層１５を積層し、次に、図２（ｄ）
に示すように、埋め込み用のＣｕめっき層１６（シード
層であるＣｕ層１５は、これと同化している）を成膜す
る。
シード層としてＣｕ層１５を積層し、次に、図２（ｄ）
に示すように、埋め込み用のＣｕめっき層１６（シード
層であるＣｕ層１５は、これと同化している）を成膜す
る。
【０００８】この後、図２（ｅ）に示すように、ＣＭＰ
法により溝内の埋設部分を残すように、上部Ｃｕ層１６
およびバリアメタル層１４を除去して、層間絶縁膜１２
に埋め込み配線を完成する。
法により溝内の埋設部分を残すように、上部Ｃｕ層１６
およびバリアメタル層１４を除去して、層間絶縁膜１２
に埋め込み配線を完成する。
【０００９】
【発明が解決しようとする課題】Ｃｕによる配線におい
て、更にＥＭ耐性の向上が期待される手段として、Ｓ
ｎ、Ａｇなどを添加してＣｕを合金化する方法が検討さ
れている。これは、Ａｌ合金配線における効果と同様
に、Ｃｕの粒界拡散の抑制と界面拡散の抑制によりＥＭ
耐性向上が可能となると考えられるためである。
て、更にＥＭ耐性の向上が期待される手段として、Ｓ
ｎ、Ａｇなどを添加してＣｕを合金化する方法が検討さ
れている。これは、Ａｌ合金配線における効果と同様
に、Ｃｕの粒界拡散の抑制と界面拡散の抑制によりＥＭ
耐性向上が可能となると考えられるためである。
【００１０】しかしながら、ＣｕＳｎ、ＣｕＡｇなどの
ようＣｕ合金は添加する元素によっては、下地のバリア
メタルとの密着性が低下し、その結果、ＣＭＰ工程でＣ
ｕ合金層の剥離が生じ、配線形成には適さない。
ようＣｕ合金は添加する元素によっては、下地のバリア
メタルとの密着性が低下し、その結果、ＣＭＰ工程でＣ
ｕ合金層の剥離が生じ、配線形成には適さない。
【００１１】Ｃｕ合金として、例えば添加元素にＳｎを
用いたＣｕＳｎの場合、前記のように極端に密着性が劣
りＣＭＰ工程を実施できない。このＣｕＳｎの密着特性
についての測定結果を、図３に示す。
用いたＣｕＳｎの場合、前記のように極端に密着性が劣
りＣＭＰ工程を実施できない。このＣｕＳｎの密着特性
についての測定結果を、図３に示す。
【００１２】図３は、ＣｕＳｎ合金の組成の違いによる
密着性変化を示す説明図であり、Ｃｕ中のＳｎ添加濃度
（重量％）に対するテープテストによる剥離割合（％）
を示すものである。使用サンプルは、絶縁膜（Ｓｉ
Ｏ2 、膜厚１００ｎｍ）を形成したＳｉ基板上にバリア
メタル層（ＴａＮ、膜厚５０ｎｍ）を積層し、その上
に、1.5 μｍ厚のＣｕＳｎ層（添加Ｓｎ濃度：０．０５
〜０．５％変化）をスパッタ法により積層することで作
製した。剥離試験はスコッチテープを用いた碁盤目テー
プテスト（ＡＳＴＭ，Ｄ−３３５９−８７）によった。
図中の実線は積層したままのサンプルを用い、破線は積
層後、熱処理（１０-7Ｔｏｒｒの真空中、３００℃、１
０分間）を加えたサンプルを用いて試験を行った結果を
示す。
密着性変化を示す説明図であり、Ｃｕ中のＳｎ添加濃度
（重量％）に対するテープテストによる剥離割合（％）
を示すものである。使用サンプルは、絶縁膜（Ｓｉ
Ｏ2 、膜厚１００ｎｍ）を形成したＳｉ基板上にバリア
メタル層（ＴａＮ、膜厚５０ｎｍ）を積層し、その上
に、1.5 μｍ厚のＣｕＳｎ層（添加Ｓｎ濃度：０．０５
〜０．５％変化）をスパッタ法により積層することで作
製した。剥離試験はスコッチテープを用いた碁盤目テー
プテスト（ＡＳＴＭ，Ｄ−３３５９−８７）によった。
図中の実線は積層したままのサンプルを用い、破線は積
層後、熱処理（１０-7Ｔｏｒｒの真空中、３００℃、１
０分間）を加えたサンプルを用いて試験を行った結果を
示す。
【００１３】図３から、ＣｕＳｎ合金層の密着性はＣｕ
中の微量なＳｎの添加量に大きく依存して低下するこ
と、熱処理を加えると、合金層内の内部応力がより上昇
し、更に密着性は低下すること、またＣＭＰ工程が実施
可能な剥離の割合を、例えば図中の点線で図示した３０
％程度以下とすると、ＣｕＳｎ中のＳｎ濃度を０．０５
％以下にする必要があるという制約が生じること等が分
かる。また、これらのＣｕＳｎ膜の密着性の傾向は、Ｔ
ｉＮ、Ｔａ、Ｔｉ等のバリアメタル材料に殆ど依存しな
い結果が得られている。
中の微量なＳｎの添加量に大きく依存して低下するこ
と、熱処理を加えると、合金層内の内部応力がより上昇
し、更に密着性は低下すること、またＣＭＰ工程が実施
可能な剥離の割合を、例えば図中の点線で図示した３０
％程度以下とすると、ＣｕＳｎ中のＳｎ濃度を０．０５
％以下にする必要があるという制約が生じること等が分
かる。また、これらのＣｕＳｎ膜の密着性の傾向は、Ｔ
ｉＮ、Ｔａ、Ｔｉ等のバリアメタル材料に殆ど依存しな
い結果が得られている。
【００１４】以上のように、ＣｕＳｎをはじめとするＣ
ｕ合金による配線は、今後ますますＬＳＩの高集積化・
高速化に対応すべく、ＥＭ耐性を更に向上でき得ること
が期待されながら、単なる従来の方法を適用することで
は、バリアメタルとの密着性を確保することが困難であ
る。
ｕ合金による配線は、今後ますますＬＳＩの高集積化・
高速化に対応すべく、ＥＭ耐性を更に向上でき得ること
が期待されながら、単なる従来の方法を適用することで
は、バリアメタルとの密着性を確保することが困難であ
る。
【００１５】従って、本発明の目的は、Ｃｕ合金配線に
おいて、バリアメタル〜Ｃｕ合金間の積層製造方法に関
し、ＣＭＰ工程に耐え得る十分な密着性能を有する手段
を提供することにある。
おいて、バリアメタル〜Ｃｕ合金間の積層製造方法に関
し、ＣＭＰ工程に耐え得る十分な密着性能を有する手段
を提供することにある。
【００１６】
【課題を解決するための手段】本発明は、上記の目的を
達成するために提案されたものであって、バリアメタル
層〜（Ｃｕ）合金シード層間に合金の主たる構成金属
（Ｃｕ）からなる新規のシード層を挿入して十分な密着
性能を得るものである。
達成するために提案されたものであって、バリアメタル
層〜（Ｃｕ）合金シード層間に合金の主たる構成金属
（Ｃｕ）からなる新規のシード層を挿入して十分な密着
性能を得るものである。
【００１７】具体的に請求項１の発明が講じた解決手段
は、半導体装置の製造方法を、半導体基板上に積層され
た層間絶縁膜に、配線用の溝を形成する溝形成工程と、
前記溝内を含む前記層間絶縁膜上に、バリアメタル層を
積層するバリアメタル層形成工程と、前記バリアメタル
層上に、第一の金属からなる第一のシード層を積層する
第一シード層形成工程と、前記第一のシード層上に、主
たる成分である前記第一の金属と添加成分である第二の
金属との組成をもつ合金からなる第二のシード層を積層
する第二シード層形成工程と、次いで、前記第一の金属
からなる層を前記溝内へ埋設するように積層する埋設層
形成工程と、前記溝内に形成した部分を除いて、前記バ
リアメタル層と前記第一のシード層と前記第二のシード
層および前記埋設層を除去する平坦化工程と、次いで、
前記溝内に形成した、前記第二の金属を熱処理により前
記第一の金属中に拡散させる熱処理工程とを有すること
を特徴とする構成とするものである。
は、半導体装置の製造方法を、半導体基板上に積層され
た層間絶縁膜に、配線用の溝を形成する溝形成工程と、
前記溝内を含む前記層間絶縁膜上に、バリアメタル層を
積層するバリアメタル層形成工程と、前記バリアメタル
層上に、第一の金属からなる第一のシード層を積層する
第一シード層形成工程と、前記第一のシード層上に、主
たる成分である前記第一の金属と添加成分である第二の
金属との組成をもつ合金からなる第二のシード層を積層
する第二シード層形成工程と、次いで、前記第一の金属
からなる層を前記溝内へ埋設するように積層する埋設層
形成工程と、前記溝内に形成した部分を除いて、前記バ
リアメタル層と前記第一のシード層と前記第二のシード
層および前記埋設層を除去する平坦化工程と、次いで、
前記溝内に形成した、前記第二の金属を熱処理により前
記第一の金属中に拡散させる熱処理工程とを有すること
を特徴とする構成とするものである。
【００１８】請求項２の発明が講じた解決手段は、特
に、前記第一の金属がＣｕであり、前記第二の金属がＳ
ｎ、Ａｇのいずれかであることを特徴とするものであ
る。
に、前記第一の金属がＣｕであり、前記第二の金属がＳ
ｎ、Ａｇのいずれかであることを特徴とするものであ
る。
【００１９】また、請求項３の発明が講じた解決手段
は、特に、前記第一シード層形成工程と、前記第二シー
ド層形成工程とが、スパッタ法であることを特徴とする
ものである。
は、特に、前記第一シード層形成工程と、前記第二シー
ド層形成工程とが、スパッタ法であることを特徴とする
ものである。
【００２０】また、請求項４の発明が講じた解決手段
は、特に、前記埋設層形成工程が、めっき成膜法である
ことを特徴とするものである。
は、特に、前記埋設層形成工程が、めっき成膜法である
ことを特徴とするものである。
【００２１】さらに、請求項５の発明が講じた解決手段
は、特に、前記平坦化工程が、ＣＭＰ法であることを特
徴とするものである。
は、特に、前記平坦化工程が、ＣＭＰ法であることを特
徴とするものである。
【００２２】そして、請求項１の構成によって、先ず、
配線用の溝内を含む層間絶縁膜上に、下層側から順に、
バリアメタル層／第一の金属からなる第一シード層／合
金（第一の金属を主たる成分とし、第二の金属を添加成
分とするもの）からなる第二シード層／第一の金属から
なる埋設層が形成され、たとえば、上記の具体例とし
て、ＴａＮ（バリアメタル層）／Ｃｕ（スパッタ形成第
一シード層）／ＣｕＳｎ（スパッタ形成第二シード層）
／Ｃｕ（めっき埋設層）であり、これらによってその後
の工程であるＣＭＰに十分耐える層構成を得ることが可
能となる。
配線用の溝内を含む層間絶縁膜上に、下層側から順に、
バリアメタル層／第一の金属からなる第一シード層／合
金（第一の金属を主たる成分とし、第二の金属を添加成
分とするもの）からなる第二シード層／第一の金属から
なる埋設層が形成され、たとえば、上記の具体例とし
て、ＴａＮ（バリアメタル層）／Ｃｕ（スパッタ形成第
一シード層）／ＣｕＳｎ（スパッタ形成第二シード層）
／Ｃｕ（めっき埋設層）であり、これらによってその後
の工程であるＣＭＰに十分耐える層構成を得ることが可
能となる。
【００２３】また、ＣＭＰ工程後の熱処理によって、溝
内のバリアメタル層以外の三層中の金属成分の相互拡散
により、均一材質の合金化が行われ、その結果、所期の
合金配線を得ることができる。
内のバリアメタル層以外の三層中の金属成分の相互拡散
により、均一材質の合金化が行われ、その結果、所期の
合金配線を得ることができる。
【００２４】
【発明の実施の形態】具体的な配線構造による発明の実
施を行う前に、基礎的な工程検討を実施した。
施を行う前に、基礎的な工程検討を実施した。
【００２５】先ず、基本的知見として、バリアメタルと
スパッタ法で成膜したＣｕ（純Ｃｕ）層との密着性は良
好であり、またＣｕ合金とＣｕ（純Ｃｕ）層との密着性
も良い。このことを踏まえ、下層側から順に、バリアメ
タル層／Ｃｕ層／Ｃｕ合金層の三層構成における密着性
の調査を実施した。その結果を、表１に示す。
スパッタ法で成膜したＣｕ（純Ｃｕ）層との密着性は良
好であり、またＣｕ合金とＣｕ（純Ｃｕ）層との密着性
も良い。このことを踏まえ、下層側から順に、バリアメ
タル層／Ｃｕ層／Ｃｕ合金層の三層構成における密着性
の調査を実施した。その結果を、表１に示す。
【００２６】
【表１】
【００２７】実施した三層構成は、ＴａＮ層（バリアメ
タル）／Ｃｕ層（スパッタ成膜）／ＣｕＳｎ層（スパッ
タ成膜、Ｓｎ濃度０．５重量％）であり、スパッタは室
温で行い、中間Ｃｕ層の膜厚を０、１０、２０、５０、
１００ｎｍと変化させたサンプルを作製し、前記と同じ
方法のテープテストにより剥離試験を実施した。表１は
その剥離の割合を示したものである。
タル）／Ｃｕ層（スパッタ成膜）／ＣｕＳｎ層（スパッ
タ成膜、Ｓｎ濃度０．５重量％）であり、スパッタは室
温で行い、中間Ｃｕ層の膜厚を０、１０、２０、５０、
１００ｎｍと変化させたサンプルを作製し、前記と同じ
方法のテープテストにより剥離試験を実施した。表１は
その剥離の割合を示したものである。
【００２８】この結果は、中間Ｃｕ層の膜厚が０ｎｍ、
即ち中間Ｃｕ層が無いときはすべて剥離するが、その膜
厚が１０ｎｍと薄い時でも、剥離率０％と密着性は良好
であることを示しており、従って、このような三層構造
はＣＭＰ工程に十分耐えることが判った。
即ち中間Ｃｕ層が無いときはすべて剥離するが、その膜
厚が１０ｎｍと薄い時でも、剥離率０％と密着性は良好
であることを示しており、従って、このような三層構造
はＣＭＰ工程に十分耐えることが判った。
【００２９】次に、上記三層構造の各サンプルを、真空
中（真空度、１０-7Ｔｏｒｒ以下）で、３００℃、１０
分間熱処理を施し、同じ方法のテープテストにより剥離
試験を実施したところ、すべてのサンプルで１００％の
剥離率となった。これは、ＣｕＳｎ層（スパッタ成膜、
Ｓｎ濃度０．５％）中のＳｎが中間Ｃｕ層へ拡散し、Ｔ
ａＮ（バリアメタル）／ＣｕＳｎ層（Ｓｎ濃度０．５％
以下）の二層構造に転換したためと考えられる。つま
り、この三層構造の膜構成において良好な密着性を確保
するためには、ＣＭＰ工程を終えるまで室温で処理を行
うことが重要となる。
中（真空度、１０-7Ｔｏｒｒ以下）で、３００℃、１０
分間熱処理を施し、同じ方法のテープテストにより剥離
試験を実施したところ、すべてのサンプルで１００％の
剥離率となった。これは、ＣｕＳｎ層（スパッタ成膜、
Ｓｎ濃度０．５％）中のＳｎが中間Ｃｕ層へ拡散し、Ｔ
ａＮ（バリアメタル）／ＣｕＳｎ層（Ｓｎ濃度０．５％
以下）の二層構造に転換したためと考えられる。つま
り、この三層構造の膜構成において良好な密着性を確保
するためには、ＣＭＰ工程を終えるまで室温で処理を行
うことが重要となる。
【００３０】従って、積層形成後の次工程となるＣｕ層
の埋設工程においては、室温処理でのＣｕ層埋め込み特
性が良好なめっき法を採用することが適切である。他の
方法として例えば、スパッタリフロー法によるＣｕ層埋
設の場合、３５０℃程度の温度が必要となり、またＣＶ
Ｄ法による場合も基板温度が１７０℃程度の温度上昇と
なり、いずれもＳｎの拡散が生じる基板温度となること
から、それらの埋設法は、本三層構造の膜構成を基本と
する配線形成には適していない。
の埋設工程においては、室温処理でのＣｕ層埋め込み特
性が良好なめっき法を採用することが適切である。他の
方法として例えば、スパッタリフロー法によるＣｕ層埋
設の場合、３５０℃程度の温度が必要となり、またＣＶ
Ｄ法による場合も基板温度が１７０℃程度の温度上昇と
なり、いずれもＳｎの拡散が生じる基板温度となること
から、それらの埋設法は、本三層構造の膜構成を基本と
する配線形成には適していない。
【００３１】以上の基礎的な工程の検討を踏まえ、以下
に実施例を述べる。
に実施例を述べる。
【００３２】〔実施例１〕図１は本発明の一実施の形態
における半導体装置の製造方法の工程断面図を示したも
のである。図１（ａ）において、１は半導体基板、２は
半導体基板１上に２μｍの厚さにプラズマＣＶＤ法によ
って積層された酸化膜からなる層間絶縁膜、３は層間絶
縁膜の上面からフォトリソグラフィーとドライエッチン
グによって形成された配線用の溝を示しており、本溝の
幅を０．５μｍ、深さを１．０μｍとした。
における半導体装置の製造方法の工程断面図を示したも
のである。図１（ａ）において、１は半導体基板、２は
半導体基板１上に２μｍの厚さにプラズマＣＶＤ法によ
って積層された酸化膜からなる層間絶縁膜、３は層間絶
縁膜の上面からフォトリソグラフィーとドライエッチン
グによって形成された配線用の溝を示しており、本溝の
幅を０．５μｍ、深さを１．０μｍとした。
【００３３】次に、図１（ｂ）に示す様に、半導体基板
の溝側上面からスパッタ法によりＴａＮからなる４０ｎ
ｍの厚さ（溝内部の側壁と底面における膜厚）をもつバ
リアメタル層４を積層した。
の溝側上面からスパッタ法によりＴａＮからなる４０ｎ
ｍの厚さ（溝内部の側壁と底面における膜厚）をもつバ
リアメタル層４を積層した。
【００３４】次に、図１（ｃ）に示すように、バリアメ
タル層４の上から、スパッタ法により第一のシード層で
あるＣｕ層５を、溝内部の側壁と底面に積層されるＣｕ
膜厚を１０ｎｍとなるように積層し、この時の基板温度
を室温とした。
タル層４の上から、スパッタ法により第一のシード層で
あるＣｕ層５を、溝内部の側壁と底面に積層されるＣｕ
膜厚を１０ｎｍとなるように積層し、この時の基板温度
を室温とした。
【００３５】引き続いてこの形成基板を真空（真空度、
１０-6Ｔｏｒｒ）で保持された状態で搬送して、ＣｕＳ
ｎのスパッタ工程に移行し、図１（ｄ）に示すように、
基板温度を室温で、ＣｕＳｎ（Ｓｎ濃度が０．５％）
を、溝内部の側壁と底面の膜厚で５０ｎｍになるように
第二のシード層であるＣｕＳｎ層７を積層した。
１０-6Ｔｏｒｒ）で保持された状態で搬送して、ＣｕＳ
ｎのスパッタ工程に移行し、図１（ｄ）に示すように、
基板温度を室温で、ＣｕＳｎ（Ｓｎ濃度が０．５％）
を、溝内部の側壁と底面の膜厚で５０ｎｍになるように
第二のシード層であるＣｕＳｎ層７を積層した。
【００３６】次に、図１（ｅ）に示すように、室温で、
層厚１．２μｍとなるように電解めっきによりＣｕめっ
き層６の成膜を行って溝をＣｕで埋設させ後、図１
（ｆ）に示すようにＣＭＰ法によって溝内の積層金属を
残して、それ以外の絶縁膜上の積層膜を取り除く平坦化
処理を行った。この時、ＴａＮ層／Ｃｕスパッタ層／Ｃ
ｕＳｎスパッタ層の積層構造はＣＭＰ工程を行っても、
剥離することはなく、良好な密着性を有していることを
確認した。
層厚１．２μｍとなるように電解めっきによりＣｕめっ
き層６の成膜を行って溝をＣｕで埋設させ後、図１
（ｆ）に示すようにＣＭＰ法によって溝内の積層金属を
残して、それ以外の絶縁膜上の積層膜を取り除く平坦化
処理を行った。この時、ＴａＮ層／Ｃｕスパッタ層／Ｃ
ｕＳｎスパッタ層の積層構造はＣＭＰ工程を行っても、
剥離することはなく、良好な密着性を有していることを
確認した。
【００３７】次に、これを真空中（真空度、１０-7Ｔｏ
ｒｒ以下）、３００℃で１０分間の熱処理を行うことに
よって、ＣｕＳｎ中のＳｎを配線構造中に拡散させ、図
１（ｇ）に示すように、幅０．５μｍ、深さ１μｍの合
金のＣｕＳｎ配線８を形成した。
ｒｒ以下）、３００℃で１０分間の熱処理を行うことに
よって、ＣｕＳｎ中のＳｎを配線構造中に拡散させ、図
１（ｇ）に示すように、幅０．５μｍ、深さ１μｍの合
金のＣｕＳｎ配線８を形成した。
【００３８】なお、ＣｕＳｎ配線中のＳｎ濃度について
は、配線断面が矩形状であるとし、その断面積と、内部
壁面及び底面に一様に形成されたＣｕ膜とＣｕＳｎ膜及
び残りの部分をすべてＣｕ埋め込み層で埋設されるとし
て、各層の占有面積比及びＣｕＳｎ膜中のＳｎ濃度の値
から近似的に算定することができ、上記の実施例の場合
は、０．１３６％となる。
は、配線断面が矩形状であるとし、その断面積と、内部
壁面及び底面に一様に形成されたＣｕ膜とＣｕＳｎ膜及
び残りの部分をすべてＣｕ埋め込み層で埋設されるとし
て、各層の占有面積比及びＣｕＳｎ膜中のＳｎ濃度の値
から近似的に算定することができ、上記の実施例の場合
は、０．１３６％となる。
【００３９】従って、合金配線中のＳｎ濃度を所定の値
にしたい場合、例えばＣｕＳｎ層厚の調整、あるいはＣ
ｕＳｎ層中のＳｎ濃度（即ち、スパッタ用ＣｕＳｎター
ゲットのＳｎ添加濃度）の調整などで近似的な設計を可
能とすることができる。
にしたい場合、例えばＣｕＳｎ層厚の調整、あるいはＣ
ｕＳｎ層中のＳｎ濃度（即ち、スパッタ用ＣｕＳｎター
ゲットのＳｎ添加濃度）の調整などで近似的な設計を可
能とすることができる。
【００４０】上記のような、ＣｕＳｎスパッタシード層
からのＣｕ層への拡散によって、ＣｕＳｎ埋め込み配線
を形成する方法とは別に、はじめから、電解めっきでＣ
ｕＳｎ合金を形成する方法についても検討した。しかし
Ｃｕ、Ｓｎ各々の電析電位が異なるため、Ｓｎ濃度をコ
ントロールすることは非常に困難であり実際的では無い
ことが分かり、本発明の方法による方が形成プロセス
上、容易であることが確認された。
からのＣｕ層への拡散によって、ＣｕＳｎ埋め込み配線
を形成する方法とは別に、はじめから、電解めっきでＣ
ｕＳｎ合金を形成する方法についても検討した。しかし
Ｃｕ、Ｓｎ各々の電析電位が異なるため、Ｓｎ濃度をコ
ントロールすることは非常に困難であり実際的では無い
ことが分かり、本発明の方法による方が形成プロセス
上、容易であることが確認された。
【００４１】〔実施例２〕本発明の別の実施の形態の半
導体装置の製造方法として、配線合金の組成をＣｕＡｇ
とすることを実施した。そのため、実施例１の工程にお
いて、溝内の膜の積層構成を、下層側から順に、バリア
メタル層（ＴａＮ膜厚４０ｎｍ）／Ｃｕ層（室温スパッ
タ成膜１０ｎｍ）／ＣｕＡｇ層（室温スパッタ成膜５０
ｎｍ）／Ｃｕ埋設層（室温電解めっき埋め込み成膜１．
２μｍ）となるように形成した。
導体装置の製造方法として、配線合金の組成をＣｕＡｇ
とすることを実施した。そのため、実施例１の工程にお
いて、溝内の膜の積層構成を、下層側から順に、バリア
メタル層（ＴａＮ膜厚４０ｎｍ）／Ｃｕ層（室温スパッ
タ成膜１０ｎｍ）／ＣｕＡｇ層（室温スパッタ成膜５０
ｎｍ）／Ｃｕ埋設層（室温電解めっき埋め込み成膜１．
２μｍ）となるように形成した。
【００４２】これを、ＣＭＰ法によって、溝内以外の金
属層を除去・平坦化した後、真空中（真空度、１０-7Ｔ
ｏｒｒ以下）、３００℃で１０分間の熱処理を施し、Ａ
ｇを配線中に均一に拡散させることで、ＣｕＡｇ合金配
線を形成した。その結果、この場合においても、ＣＭＰ
法の適用に際して、三層膜構造において剥離することは
なく、良好な密着性を有していることが示された。
属層を除去・平坦化した後、真空中（真空度、１０-7Ｔ
ｏｒｒ以下）、３００℃で１０分間の熱処理を施し、Ａ
ｇを配線中に均一に拡散させることで、ＣｕＡｇ合金配
線を形成した。その結果、この場合においても、ＣＭＰ
法の適用に際して、三層膜構造において剥離することは
なく、良好な密着性を有していることが示された。
【００４３】また、ＣｕＡｇ合金配線中のＡｇ濃度を近
似的に設定する場合についても、上記のＣｕＳｎの場合
と同様に行うことができる。
似的に設定する場合についても、上記のＣｕＳｎの場合
と同様に行うことができる。
【００４４】以上の実施例では、Ｃｕ合金の添加金属と
してＳｎとＡｇについて示したが、Ｃｕとの合金化の可
能性と添加による配線抵抗の上昇率の限界等を考慮する
と、上記金属以外に、Ｃｄ、Ｚｒ、Ｚｎ、Ｐｂ、Ｎｉな
どの金属が、本発明における添加金属としての適用が可
能である。
してＳｎとＡｇについて示したが、Ｃｕとの合金化の可
能性と添加による配線抵抗の上昇率の限界等を考慮する
と、上記金属以外に、Ｃｄ、Ｚｒ、Ｚｎ、Ｐｂ、Ｎｉな
どの金属が、本発明における添加金属としての適用が可
能である。
【００４５】また、本発明の実施の形態においては、先
の実施例１および２におけるバリアメタルとしてＴａＮ
を使用した例を挙げたが、必ずしもこれに限られず、Ｔ
ｉやＴａ単体金属あるいはＴｉＮも適用可能であること
を確認している。
の実施例１および２におけるバリアメタルとしてＴａＮ
を使用した例を挙げたが、必ずしもこれに限られず、Ｔ
ｉやＴａ単体金属あるいはＴｉＮも適用可能であること
を確認している。
【００４６】これまでの本発明の実施の形態において
は、配線用の溝へのＣｕ合金の埋設による配線の形成に
関するものとした。しかし、本発明は必ずしも絶縁膜に
上に形成された溝に対してＣｕ合金を埋設して配線を形
成することにのみ適用されるものではなく、半導体基板
上に予め形成された、拡散層・配線層・導体層に達する
絶縁膜開口部へＣｕ合金電極やＣｕ合金コンタクトプラ
グを埋設する場合においても効果があることは言うまで
もない。
は、配線用の溝へのＣｕ合金の埋設による配線の形成に
関するものとした。しかし、本発明は必ずしも絶縁膜に
上に形成された溝に対してＣｕ合金を埋設して配線を形
成することにのみ適用されるものではなく、半導体基板
上に予め形成された、拡散層・配線層・導体層に達する
絶縁膜開口部へＣｕ合金電極やＣｕ合金コンタクトプラ
グを埋設する場合においても効果があることは言うまで
もない。
【００４７】
【発明の効果】以上の説明から明かなように、本発明
は、Ｃｕ合金によ って、絶縁膜の溝内に配線を形成す
る際に、バリアメタル層形成後Ｃｕ層を成膜し、次いで
Ｃｕ合金層を成膜することで、Ｃｕ合金層を含む膜構成
の相互の密着性を向上させることが可能となり、これに
より、次工程のＣｕのメッキ埋設層埋め込み後のＣＭＰ
法での平坦化処理を、形成膜の剥離障害を発生すること
なく実施することができる。また、その後に熱処理を実
施することでＣｕ合金配線を溝内に形成するすることが
できる。
は、Ｃｕ合金によ って、絶縁膜の溝内に配線を形成す
る際に、バリアメタル層形成後Ｃｕ層を成膜し、次いで
Ｃｕ合金層を成膜することで、Ｃｕ合金層を含む膜構成
の相互の密着性を向上させることが可能となり、これに
より、次工程のＣｕのメッキ埋設層埋め込み後のＣＭＰ
法での平坦化処理を、形成膜の剥離障害を発生すること
なく実施することができる。また、その後に熱処理を実
施することでＣｕ合金配線を溝内に形成するすることが
できる。
【図１】 本発明の実施の形態を示す半導体装置の製造
工程断面図
工程断面図
【図２】 従来の半導体装置の製造工程断面図
【図３】 ＣｕＳｎ合金の組成の違いによる密着性変化
を示す説明図
を示す説明図
１ 半導体基板 ２ 層間絶縁膜 ３ 配線用の溝 ４ バリアメタル層 ５ Ｃｕ層（第一の金属からなる第一のシード層） ６ Ｃｕめっき層（第一の金属からなる埋込層） ７ ＣｕＳｎ層（主たる成分である第一の金属と添加成
分である第二の金属の組成をもつ合金からなる第二のシ
ード層） ８ 熱処理後のＣｕＳｎ合金配線 １１ 半導体基板 １２ 層間絶縁膜 １３ 配線用の溝 １４ バリアメタル層 １５ Ｃｕ層（シード層） １６ Ｃｕめっき層（埋込層）
分である第二の金属の組成をもつ合金からなる第二のシ
ード層） ８ 熱処理後のＣｕＳｎ合金配線 １１ 半導体基板 １２ 層間絶縁膜 １３ 配線用の溝 １４ バリアメタル層 １５ Ｃｕ層（シード層） １６ Ｃｕめっき層（埋込層）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 HH12 HH18 HH21 HH32 HH33 JJ11 JJ12 JJ18 JJ21 JJ32 JJ33 KK01 MM01 MM08 MM12 MM13 NN06 NN07 PP15 PP27 QQ48 QQ73 QQ98 RR04 SS15 XX13
Claims (5)
- 【請求項１】 半導体基板上に積層された層間絶縁膜
に、配線用の溝を形成する溝形成工程と、 前記溝内を含む前記層間絶縁膜上に、バリアメタル層を
積層するバリアメタル層形成工程と、 前記バリアメタル層上に、第一の金属からなる第一のシ
ード層を積層する第一シード層形成工程と、 前記第一のシード層上に、主たる成分である前記第一の
金属と添加成分である第二の金属との組成をもつ合金か
らなる第二のシード層を積層する第二シード層形成工程
と、 次いで、前記第一の金属からなる層を前記溝内へ埋設す
るように積層する埋設層形成工程と、 前記溝内に形成した部分を除いて、前記バリアメタル層
と前記第一のシード層と前記第二のシード層および前記
埋設層を除去する平坦化工程と、 次いで、前記溝内に形成した前記第二の金属を熱処理に
より前記第一の金属中に拡散させる熱処理工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第一の金属がＣｕであり、前記第二
の金属がＳｎ、Ａｇのいずれかであることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第一シード層形成工程と、前記第二
シード層形成工程とが、スパッタ法であることを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記埋設層形成工程が、めっき成膜法で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項５】 前記平坦化工程が、ＣＭＰ法であること
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005405A JP2000208517A (ja) | 1999-01-12 | 1999-01-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005405A JP2000208517A (ja) | 1999-01-12 | 1999-01-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208517A true JP2000208517A (ja) | 2000-07-28 |
Family
ID=11610243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11005405A Withdrawn JP2000208517A (ja) | 1999-01-12 | 1999-01-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208517A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342447B1 (en) * | 1999-05-26 | 2002-01-29 | Nec Corporation | Semiconductor device and production method thereof |
| JP2004111926A (ja) * | 2002-08-26 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2007189061A (ja) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP2007240531A (ja) * | 2006-03-08 | 2007-09-20 | Liebherr-France Sas | 液圧シリンダ用の位置測定システム |
| US7545040B2 (en) | 2002-12-09 | 2009-06-09 | Nec Corporation | Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device |
| US8246764B2 (en) * | 2002-11-21 | 2012-08-21 | Jx Nippon Mining & Metals Corporation | Copper alloy sputtering target and semiconductor element wiring |
| JP2013105753A (ja) * | 2011-11-10 | 2013-05-30 | Toshiba Corp | 半導体装置の製造方法 |
-
1999
- 1999-01-12 JP JP11005405A patent/JP2000208517A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342447B1 (en) * | 1999-05-26 | 2002-01-29 | Nec Corporation | Semiconductor device and production method thereof |
| JP2004111926A (ja) * | 2002-08-26 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US8246764B2 (en) * | 2002-11-21 | 2012-08-21 | Jx Nippon Mining & Metals Corporation | Copper alloy sputtering target and semiconductor element wiring |
| US10665462B2 (en) | 2002-11-21 | 2020-05-26 | Jx Nippon Mining & Metals Corporation | Copper alloy sputtering target and semiconductor element wiring |
| US7545040B2 (en) | 2002-12-09 | 2009-06-09 | Nec Corporation | Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device |
| JP2007189061A (ja) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP2007240531A (ja) * | 2006-03-08 | 2007-09-20 | Liebherr-France Sas | 液圧シリンダ用の位置測定システム |
| JP2013105753A (ja) * | 2011-11-10 | 2013-05-30 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229211B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7417321B2 (en) | Via structure and process for forming the same | |
| JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
| US20120161320A1 (en) | Cobalt metal barrier layers | |
| US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
| JP2004063556A (ja) | 半導体装置の製造方法 | |
| US20120077053A1 (en) | Barrier layers | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| US7101790B2 (en) | Method of forming a robust copper interconnect by dilute metal doping | |
| TW200816379A (en) | Method for manufacturing semiconductor device | |
| JP2002064098A (ja) | 金属配線構造、半導体装置及び半導体装置の製造方法 | |
| US7816267B2 (en) | Method for forming inlaid interconnect | |
| TWI283444B (en) | Method for manufacturing semiconductor device | |
| JP2002033323A (ja) | 銅相互接続部を有する半導体デバイスの製造方法 | |
| US20070145600A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006303062A (ja) | 半導体装置の製造方法 | |
| JP2000208517A (ja) | 半導体装置の製造方法 | |
| JP4005295B2 (ja) | 半導体装置の製造方法 | |
| JP2008515229A (ja) | 後工程のための均一な銅相互接続部及び形成方法 | |
| JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
| JP5377489B2 (ja) | Ｃｕ配線膜の形成方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JP4221737B2 (ja) | 金属配線製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |