JP2006303062A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006303062A JP2006303062A JP2005120589A JP2005120589A JP2006303062A JP 2006303062 A JP2006303062 A JP 2006303062A JP 2005120589 A JP2005120589 A JP 2005120589A JP 2005120589 A JP2005120589 A JP 2005120589A JP 2006303062 A JP2006303062 A JP 2006303062A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- recess
- conductive
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】基板11上に設けられた層間絶縁膜12に、凹部13を形成する工程と、凹部13を埋め込む状態で、層間絶縁膜12上に、導電膜16を形成する工程と、導電膜16上に、導電膜16とは異なる材質からなり、かつ応力の異なる被覆膜21を形成する工程と、被覆膜21が設けられた状態で、導電膜16に熱処理を行う工程とを有することを特徴とする半導体装置の製造方法である。
【選択図】図2
Description
本発明の半導体装置の製造方法に係わる実施の形態の一例を、図1〜図2の製造工程断面図によって説明する。本実施形態では、ダマシン法を用いたCuからなる配線の形成方法について説明する。
上記実施形態では、凹部13内を埋め込む状態で、厚い膜厚の導電膜16が平坦性を有して形成された例について説明したが、開口幅3μmの凹部13に400nm〜800nmの比較的薄い膜厚で導電膜16を形成する場合の例について、図3を用いて説明する。この図に示すように、この場合には、凹部13の開口形状に沿って導電膜16が成膜されるため、表面側に凹部16aを有して導電膜16が成膜される。そして、被覆膜21は、導電膜16の表面形状に沿って形成される。この場合には、凹部16aを構成する導電膜16と凹部16a上の被覆膜21との間に、形状による応力差も発生するため、この部分の応力差が大きくなる。特に、凹部16aの底部を構成する角部とこの角部を覆う被覆膜21との間の応力差は大きくなる。
Claims (5)
- 基板上に設けられた絶縁膜に、凹部を形成する第1工程と、
前記凹部を埋め込む状態で、前記絶縁膜上に、導電膜を形成する第2工程と、
前記導電膜上に、当該導電膜とは異なる材質からなり、かつ応力の異なる被覆膜を形成する第3工程と、
前記被覆膜が設けられた状態で、前記導電膜に熱処理を行う第4工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記第4工程の後に、
前記絶縁膜の表面が露出するまで、前記被覆膜と前記導電膜とを除去する工程を行う
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第1工程と前記第2工程との間に、
前記凹部の内壁を覆う状態で、前記絶縁膜上に、前記導電膜からの導電材料の拡散を防止するバリア膜を形成する工程を行い、
前記第2工程では、前記バリア膜上に前記導電膜を形成する
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記被覆膜は、前記導電膜からの導電材料の拡散を防止する材質で形成されている
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第2工程では、引張り応力を内在させた状態で、前記導電膜を形成し、
前記第3工程では、圧縮応力を内在させた状態で、前記被覆膜を形成する
ことを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120589A JP2006303062A (ja) | 2005-04-19 | 2005-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120589A JP2006303062A (ja) | 2005-04-19 | 2005-04-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303062A true JP2006303062A (ja) | 2006-11-02 |
Family
ID=37471021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005120589A Pending JP2006303062A (ja) | 2005-04-19 | 2005-04-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303062A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009116346A1 (ja) * | 2008-03-19 | 2009-09-24 | 日鉱金属株式会社 | 基材上にバリア兼シード層が形成された電子部材 |
WO2009116347A1 (ja) * | 2008-03-19 | 2009-09-24 | 日鉱金属株式会社 | 基材上にバリア兼シード層が形成された電子部材 |
JP2010524264A (ja) * | 2007-04-09 | 2010-07-15 | プレジデント アンド フェロウズ オブ ハーバード カレッジ | 銅の相互接続体のための窒化コバルト層及びそれらを形成する方法 |
WO2011114989A1 (ja) * | 2010-03-17 | 2011-09-22 | 東京エレクトロン株式会社 | 薄膜の形成方法 |
JP2013026329A (ja) * | 2011-07-19 | 2013-02-04 | Sony Corp | 半導体装置の製造方法、半導体装置、電子機器 |
US9153490B2 (en) | 2011-07-19 | 2015-10-06 | Sony Corporation | Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device |
WO2019151023A1 (ja) * | 2018-02-05 | 2019-08-08 | 東京エレクトロン株式会社 | 多層配線の形成方法、多層配線形成装置および記憶媒体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266178A (ja) * | 2003-03-04 | 2004-09-24 | Tokyo Electron Ltd | 配線形成方法 |
JP2006100698A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 半導体装置の製造方法 |
-
2005
- 2005-04-19 JP JP2005120589A patent/JP2006303062A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266178A (ja) * | 2003-03-04 | 2004-09-24 | Tokyo Electron Ltd | 配線形成方法 |
JP2006100698A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010524264A (ja) * | 2007-04-09 | 2010-07-15 | プレジデント アンド フェロウズ オブ ハーバード カレッジ | 銅の相互接続体のための窒化コバルト層及びそれらを形成する方法 |
US8089154B2 (en) | 2008-03-19 | 2012-01-03 | Nippon Mining & Metals Co., Ltd. | Electronic component formed with barrier-seed layer on base material |
WO2009116347A1 (ja) * | 2008-03-19 | 2009-09-24 | 日鉱金属株式会社 | 基材上にバリア兼シード層が形成された電子部材 |
US8004082B2 (en) | 2008-03-19 | 2011-08-23 | Nippon Mining & Metals Co., Ltd. | Electronic component formed with barrier-seed layer on base material |
WO2009116346A1 (ja) * | 2008-03-19 | 2009-09-24 | 日鉱金属株式会社 | 基材上にバリア兼シード層が形成された電子部材 |
CN101911264B (zh) * | 2008-03-19 | 2012-07-04 | 日矿金属株式会社 | 在基材上形成有阻挡层兼种子层的电子构件 |
WO2011114989A1 (ja) * | 2010-03-17 | 2011-09-22 | 東京エレクトロン株式会社 | 薄膜の形成方法 |
JP2011216867A (ja) * | 2010-03-17 | 2011-10-27 | Tokyo Electron Ltd | 薄膜の形成方法 |
JP2013026329A (ja) * | 2011-07-19 | 2013-02-04 | Sony Corp | 半導体装置の製造方法、半導体装置、電子機器 |
US9153490B2 (en) | 2011-07-19 | 2015-10-06 | Sony Corporation | Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device |
WO2019151023A1 (ja) * | 2018-02-05 | 2019-08-08 | 東京エレクトロン株式会社 | 多層配線の形成方法、多層配線形成装置および記憶媒体 |
JPWO2019151023A1 (ja) * | 2018-02-05 | 2021-01-28 | 東京エレクトロン株式会社 | 多層配線の形成方法、多層配線形成装置および記憶媒体 |
TWI799498B (zh) * | 2018-02-05 | 2023-04-21 | 日商東京威力科創股份有限公司 | 多層配線之形成方法、多層配線形成裝置及記憶媒體 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851924B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP4832807B2 (ja) | 半導体装置 | |
US8124524B2 (en) | Methods of forming metal interconnection structures | |
JP2005244178A (ja) | 半導体装置の製造方法 | |
JP2006303062A (ja) | 半導体装置の製造方法 | |
JP2008300652A (ja) | 半導体装置の製造方法 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
US7659626B2 (en) | Semiconductor device including a barrier metal film | |
JP4130621B2 (ja) | 半導体装置およびその製造方法 | |
JP2005158930A (ja) | 半導体装置およびその製造方法 | |
JP2007180408A (ja) | 半導体装置およびその製造方法 | |
JP2008172051A (ja) | 半導体装置およびその製造方法 | |
JP2004031866A (ja) | 半導体集積回路装置 | |
JP2010153487A (ja) | 半導体装置及びその製造方法 | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
JP5190415B2 (ja) | 半導体装置 | |
JP2000208517A (ja) | 半導体装置の製造方法 | |
TWI323497B (en) | Method of fabricating a dual-damascene copper structure | |
JP4221737B2 (ja) | 金属配線製造方法 | |
JP2004193499A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
JP2007081130A (ja) | 半導体装置の製造方法 | |
JP4786680B2 (ja) | 半導体装置の製造方法 | |
US7638425B2 (en) | Metal line of semiconductor device having a diffusion barrier including CRxBy and method for forming the same | |
JP2009170665A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007027177A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080306 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A977 | Report on retrieval |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |