JP4221737B2 - 金属配線製造方法 - Google Patents
金属配線製造方法 Download PDFInfo
- Publication number
- JP4221737B2 JP4221737B2 JP2001000041A JP2001000041A JP4221737B2 JP 4221737 B2 JP4221737 B2 JP 4221737B2 JP 2001000041 A JP2001000041 A JP 2001000041A JP 2001000041 A JP2001000041 A JP 2001000041A JP 4221737 B2 JP4221737 B2 JP 4221737B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- metal wiring
- metal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 29
- 239000002184 metal Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010949 copper Substances 0.000 claims description 56
- 229910052802 copper Inorganic materials 0.000 claims description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 8
- 239000011777 magnesium Substances 0.000 claims description 7
- 239000010955 niobium Substances 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 12
- 229910000765 intermetallic Inorganic materials 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子における金属配線製造方法に関し、特に、ダマシン(damascene)工程を利用して拡散防止膜上に保護膜を形成した後、金属配線を形成することによって優れた埋め込み特性を有する金属配線を形成する方法に関する。
【０００２】
【従来の技術】
半導体素子が高集積化されることに伴って、その低い電気抵抗特性の故に、銅配線が、半導体素子に適用されている。半導体素子において銅配線を使用するためには、既存のドライエッチング工程が難しいため、銅配線形成時には、ダマシン工程が用いられている。
【０００３】
図1（A）ないし図1（D）は、ダマシン工程を利用して銅配線を形成する従来の方法を説明するための工程断面図である。
【０００４】
まず、図1（A）に示すように半導体基板110及び前記半導体基板110上に形成された導電膜112、前記導電膜112上に形成され、開口部116を有する絶縁膜114からなる活性領域101を準備する。その以後に、銅原子が絶縁膜114内に侵入することを防止するために、Ti/TiN(titanium/titaniumnitride)から構成される拡散防止膜118を、開口部116を含む全体表面上に形成する。
【０００５】
次いで、図1（B）に示すように、常温で物理的気相成長法(PVD:physical vapor deposition)のような方法を使用して、第1銅膜120を拡散防止膜118上に形成する。
【０００６】
次いで、図1(B)及び図１(C)に示すように、高温で、PVD方法により銅を開口部116内にリフロー(reflow)させるために、第2銅膜を第1銅膜120上に形成して、銅膜120Aを形成する。PVD方法を使用して高温で銅を蒸着させる場合には、第1銅膜120は、拡散防止膜118と反応して、金属間化合物118Aを形成する。すなわち、拡散防止膜がTi/TiN膜から構成された場合には、Cu3Ti金属化合物が第1銅膜120と拡散防止膜118との間に形成されるが、このようなCu3Ti金属間化合物118Aは、結晶粒の大きさが大きくて劣悪な埋め込み特性を招く。すなわち、大きい結晶粒の金属間化合物118Aによって、開口部116の下部には、充分な蒸着がなされることが難しい。したがって、所定の厚さを有する銅膜120Aは、専ら開口部116上部のみに形成されて、図1(C)に示したように、銅膜下には、ボイド(void)122が発生することとなる。
【０００７】
最後に、銅膜を絶縁膜114の上面まで研摩して、図1(D)に示したように、銅配線120Bを開口部116内のみに残るようにする。前記銅膜研摩工程は、化学的機械的研磨（CMP：chemical mechanical polishing）により、実施される。
【０００８】
前記したように、第1銅膜が形成された後、第2銅膜を、高温で形成する場合には、結晶粒の大きい金属間化合物が拡散防止膜の表面に生じ、以後第2銅膜が開口部の側壁には蒸着されなくなり、ボイドが生じるので、埋め込み特性は低下する。また、このような現象は、銅配線の抵抗を増加させ、結局半導体素子の信頼性を低下させることとなる。
【０００９】
【発明が解決しようとする課題】
本発明は、前記した従来技術の問題点に鑑みてなされたものであって、優れた埋め込み能力を有する銅配線製造方法を提供することを主な目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明に係る金属配線製造方法は、基板、絶縁膜及び前記絶縁膜を介して形成された開口部からなる活性領域を準備する第1ステップと、前記開口部と前記絶縁膜との表面に拡散防止膜を形成する第2ステップと、前記拡散防止膜上に、ニオビウム (Nb) 、亜鉛 (Zn) 、マグネシウム (Mg) 、及びジルコニウム (Zr) からなる群の中から選択される物質からなる保護膜を形成する第3ステップと、前記開口部と前記保護膜との上に第1金属膜を形成する第4ステップと、前記第1金属膜上に第2金属膜を形成する第5ステップと、前記絶縁膜の上面まで前記第1及び前記第2金属膜を研摩して、金属配線を形成する第6ステップとを含んでなる。
【００１１】
【発明の実施の形態】
以下、当業者が本発明を容易に実施できる様に、本発明を、好ましい実施例の工程断面図を参照しながら説明する。
【００１２】
図2（A）ないし図2（E）は、本発明の好ましい実施例にかかる、半導体素子における銅配線の製造方法を説明するための工程断面図である。
【００１３】
まず、図2（A）に示すように、半導体基板210及び前記半導体基板210上に形成された導電膜212、前記導電膜上212に形成されて開口部220を有する絶縁膜214からなる活性領域201を形成する。次いで、銅原子が絶縁膜214内に侵入することを防止するために、Ti/TiN(titanium/titaniumnitride)から構成された拡散防止膜216を、開口部220を含む全体表面上に形成する。
【００１４】
次いで、図2（B）に示すように、金属間化合物の結晶粒の大きさを最小化するために、保護膜218を前記拡散防止膜216上に形成する。したがって、前記保護膜218は、銅とほとんど反応しない物質、すなわち、ニオビウム(Nb)、亜鉛(Zn)、マグネシウム(Mg)及びジルコニウム(Zr)のような物質からなり、物理気相成長法(PVD)により形成される。保護膜218は、500Å程度以下の厚さに形成する。
【００１５】
次いで、図2（C）に示すように、第1銅膜222を不活性ガス雰囲気中で常温でPVD方法を使用して1000Å以下の厚さに保護膜218上に形成する。
【００１６】
次いで、図2（D）に示すように、開口部220に銅をリフロー(reflow)させるために、PVD方法を使用して、N2、Ar、Xe、Heなどの少なくとも１種からなる不活性ガス雰囲気中で、3000Å以上の厚さに400〜1000℃程度、より好ましくは400〜900℃程度の温度で、第2銅膜を第1銅膜222の上部に形成して、完璧な銅膜222Aを形成する。PVD方法を使用して高温で銅を蒸着させる場合、金属間化合物218Aが、前記保護膜218の表面に生じるが、保護膜218が銅にほとんど反応しない物質からなっているために、従来の拡散防止膜のみを使用する場合よりも、金属間化合物、すなわち、Cu3Nb、Cu3Zn、Cu3MgやCu3Zrの結晶粒は小さい粒径を有することとなる。
【００１７】
最後に、図2（E）に示すように、銅膜を絶縁膜214の上面まで研摩して、銅配線222Bが、開口部220内のみに残るようにする。銅膜研摩工程は、化学的機械的研摩により実施される。
【００１８】
本発明の実施例では、銅を金属配線に用いる例を示したが、銀(Ag)、白金(Pt)、または金(Au)を金属配線に使用する場合も、本発明と同様の方法で金属配線を形成することができる。
【００１９】
従来の技術と比較すれば、本発明は、拡散防止膜216と第1銅膜222との間に保護膜218を形成し、金属間化合物の結晶粒を小さくすることにより、後続の第2銅膜形成時に、向上した埋め込み能力を提供して、素子の信頼性を増大させることができる。
【００２０】
なお、本発明の技術思想は、上記好ましい実施例によって具体的に記述されたが、上記した実施例はその説明のためのものであって、その制限のためのものでないことに留意されるべきである。また、本発明の技術分野における通常の専門家であるならば、本発明の技術思想の範囲内で種々の実施例が可能であることを理解されるべきである。
【００２１】
【発明の効果】
上述したように、本発明は、第1銅膜蒸着前に、拡散防止膜上に銅と反応性の小さい物質からなる保護膜を形成することによって、金属間化合物の結晶粒の大きさを小さくして、第2銅膜形成時に、何ら障害なしに蒸着工程を進行することができるため、優れた埋め込み特性の銅配線を形成することができる。
【図面の簡単な説明】
【図１】 従来の銅配線製造方法の１例を説明するための工程断面図である。
【図２】 本発明の好ましい実施例に係る銅配線製造方法を説明するための工程断面図である。
【符号の説明】
101 活性領域
110半導体基板
112 導電膜
114 絶縁膜
116 開口部
118 拡散防止膜
118A 金属間化合物
120 第1銅膜
120A 銅膜
120B 銅配線
122ボイド
201 活性領域
210 半導体基板
212 導電膜
214 絶縁膜
216 拡散防止膜
218 保護膜
218A 金属間化合物
220 開口部
222 第1銅膜
222A 銅膜
222B 銅配線
【発明の属する技術分野】
本発明は、半導体素子における金属配線製造方法に関し、特に、ダマシン(damascene)工程を利用して拡散防止膜上に保護膜を形成した後、金属配線を形成することによって優れた埋め込み特性を有する金属配線を形成する方法に関する。
【０００２】
【従来の技術】
半導体素子が高集積化されることに伴って、その低い電気抵抗特性の故に、銅配線が、半導体素子に適用されている。半導体素子において銅配線を使用するためには、既存のドライエッチング工程が難しいため、銅配線形成時には、ダマシン工程が用いられている。
【０００３】
図1（A）ないし図1（D）は、ダマシン工程を利用して銅配線を形成する従来の方法を説明するための工程断面図である。
【０００４】
まず、図1（A）に示すように半導体基板110及び前記半導体基板110上に形成された導電膜112、前記導電膜112上に形成され、開口部116を有する絶縁膜114からなる活性領域101を準備する。その以後に、銅原子が絶縁膜114内に侵入することを防止するために、Ti/TiN(titanium/titaniumnitride)から構成される拡散防止膜118を、開口部116を含む全体表面上に形成する。
【０００５】
次いで、図1（B）に示すように、常温で物理的気相成長法(PVD:physical vapor deposition)のような方法を使用して、第1銅膜120を拡散防止膜118上に形成する。
【０００６】
次いで、図1(B)及び図１(C)に示すように、高温で、PVD方法により銅を開口部116内にリフロー(reflow)させるために、第2銅膜を第1銅膜120上に形成して、銅膜120Aを形成する。PVD方法を使用して高温で銅を蒸着させる場合には、第1銅膜120は、拡散防止膜118と反応して、金属間化合物118Aを形成する。すなわち、拡散防止膜がTi/TiN膜から構成された場合には、Cu3Ti金属化合物が第1銅膜120と拡散防止膜118との間に形成されるが、このようなCu3Ti金属間化合物118Aは、結晶粒の大きさが大きくて劣悪な埋め込み特性を招く。すなわち、大きい結晶粒の金属間化合物118Aによって、開口部116の下部には、充分な蒸着がなされることが難しい。したがって、所定の厚さを有する銅膜120Aは、専ら開口部116上部のみに形成されて、図1(C)に示したように、銅膜下には、ボイド(void)122が発生することとなる。
【０００７】
最後に、銅膜を絶縁膜114の上面まで研摩して、図1(D)に示したように、銅配線120Bを開口部116内のみに残るようにする。前記銅膜研摩工程は、化学的機械的研磨（CMP：chemical mechanical polishing）により、実施される。
【０００８】
前記したように、第1銅膜が形成された後、第2銅膜を、高温で形成する場合には、結晶粒の大きい金属間化合物が拡散防止膜の表面に生じ、以後第2銅膜が開口部の側壁には蒸着されなくなり、ボイドが生じるので、埋め込み特性は低下する。また、このような現象は、銅配線の抵抗を増加させ、結局半導体素子の信頼性を低下させることとなる。
【０００９】
【発明が解決しようとする課題】
本発明は、前記した従来技術の問題点に鑑みてなされたものであって、優れた埋め込み能力を有する銅配線製造方法を提供することを主な目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明に係る金属配線製造方法は、基板、絶縁膜及び前記絶縁膜を介して形成された開口部からなる活性領域を準備する第1ステップと、前記開口部と前記絶縁膜との表面に拡散防止膜を形成する第2ステップと、前記拡散防止膜上に、ニオビウム (Nb) 、亜鉛 (Zn) 、マグネシウム (Mg) 、及びジルコニウム (Zr) からなる群の中から選択される物質からなる保護膜を形成する第3ステップと、前記開口部と前記保護膜との上に第1金属膜を形成する第4ステップと、前記第1金属膜上に第2金属膜を形成する第5ステップと、前記絶縁膜の上面まで前記第1及び前記第2金属膜を研摩して、金属配線を形成する第6ステップとを含んでなる。
【００１１】
【発明の実施の形態】
以下、当業者が本発明を容易に実施できる様に、本発明を、好ましい実施例の工程断面図を参照しながら説明する。
【００１２】
図2（A）ないし図2（E）は、本発明の好ましい実施例にかかる、半導体素子における銅配線の製造方法を説明するための工程断面図である。
【００１３】
まず、図2（A）に示すように、半導体基板210及び前記半導体基板210上に形成された導電膜212、前記導電膜上212に形成されて開口部220を有する絶縁膜214からなる活性領域201を形成する。次いで、銅原子が絶縁膜214内に侵入することを防止するために、Ti/TiN(titanium/titaniumnitride)から構成された拡散防止膜216を、開口部220を含む全体表面上に形成する。
【００１４】
次いで、図2（B）に示すように、金属間化合物の結晶粒の大きさを最小化するために、保護膜218を前記拡散防止膜216上に形成する。したがって、前記保護膜218は、銅とほとんど反応しない物質、すなわち、ニオビウム(Nb)、亜鉛(Zn)、マグネシウム(Mg)及びジルコニウム(Zr)のような物質からなり、物理気相成長法(PVD)により形成される。保護膜218は、500Å程度以下の厚さに形成する。
【００１５】
次いで、図2（C）に示すように、第1銅膜222を不活性ガス雰囲気中で常温でPVD方法を使用して1000Å以下の厚さに保護膜218上に形成する。
【００１６】
次いで、図2（D）に示すように、開口部220に銅をリフロー(reflow)させるために、PVD方法を使用して、N2、Ar、Xe、Heなどの少なくとも１種からなる不活性ガス雰囲気中で、3000Å以上の厚さに400〜1000℃程度、より好ましくは400〜900℃程度の温度で、第2銅膜を第1銅膜222の上部に形成して、完璧な銅膜222Aを形成する。PVD方法を使用して高温で銅を蒸着させる場合、金属間化合物218Aが、前記保護膜218の表面に生じるが、保護膜218が銅にほとんど反応しない物質からなっているために、従来の拡散防止膜のみを使用する場合よりも、金属間化合物、すなわち、Cu3Nb、Cu3Zn、Cu3MgやCu3Zrの結晶粒は小さい粒径を有することとなる。
【００１７】
最後に、図2（E）に示すように、銅膜を絶縁膜214の上面まで研摩して、銅配線222Bが、開口部220内のみに残るようにする。銅膜研摩工程は、化学的機械的研摩により実施される。
【００１８】
本発明の実施例では、銅を金属配線に用いる例を示したが、銀(Ag)、白金(Pt)、または金(Au)を金属配線に使用する場合も、本発明と同様の方法で金属配線を形成することができる。
【００１９】
従来の技術と比較すれば、本発明は、拡散防止膜216と第1銅膜222との間に保護膜218を形成し、金属間化合物の結晶粒を小さくすることにより、後続の第2銅膜形成時に、向上した埋め込み能力を提供して、素子の信頼性を増大させることができる。
【００２０】
なお、本発明の技術思想は、上記好ましい実施例によって具体的に記述されたが、上記した実施例はその説明のためのものであって、その制限のためのものでないことに留意されるべきである。また、本発明の技術分野における通常の専門家であるならば、本発明の技術思想の範囲内で種々の実施例が可能であることを理解されるべきである。
【００２１】
【発明の効果】
上述したように、本発明は、第1銅膜蒸着前に、拡散防止膜上に銅と反応性の小さい物質からなる保護膜を形成することによって、金属間化合物の結晶粒の大きさを小さくして、第2銅膜形成時に、何ら障害なしに蒸着工程を進行することができるため、優れた埋め込み特性の銅配線を形成することができる。
【図面の簡単な説明】
【図１】 従来の銅配線製造方法の１例を説明するための工程断面図である。
【図２】 本発明の好ましい実施例に係る銅配線製造方法を説明するための工程断面図である。
【符号の説明】
101 活性領域
110半導体基板
112 導電膜
114 絶縁膜
116 開口部
118 拡散防止膜
118A 金属間化合物
120 第1銅膜
120A 銅膜
120B 銅配線
122ボイド
201 活性領域
210 半導体基板
212 導電膜
214 絶縁膜
216 拡散防止膜
218 保護膜
218A 金属間化合物
220 開口部
222 第1銅膜
222A 銅膜
222B 銅配線
Claims (8)
- 基板、絶縁膜及び前記絶縁膜を介して形成された開口部からなる活性領域を準備する第1ステップと、
前記開口部と前記絶縁膜との表面に拡散防止膜を形成する第2ステップと、
前記拡散防止膜上に、ニオビウム (Nb) 、亜鉛 (Zn) 、マグネシウム (Mg) 、及びジルコニウム (Zr) からなる群の中から選択される物質からなる保護膜を形成する第3ステップと、
前記開口部と前記保護膜との上に第1金属膜を形成する第4ステップと、
前記第1金属膜上に第2金属膜を形成する第5ステップと、
前記絶縁膜の上面まで前記第1及び前記第2金属膜を研摩して、金属配線を形成する第6ステップとを含んでなることを特徴とする金属配線製造方法。 - 前記保護膜は、PVD方法を利用して500Å以下の厚さに形成されることを特徴とする請求項１に記載の金属配線製造方法。
- 前記金属配線は、銅(Cu)からなることを特徴とする請求項1に記載の金属配線製造方法。
- 前記金属配線は、銀(Ag)、白金(Pt)、または金(Au)からなることを特徴とする請求項1に記載の金属配線製造方法。
- 前記第1金属膜の厚さは、1000Å以下であることを特徴とする請求項１に記載の金属配線製造方法。
- 前記第2金属膜の厚さは、3000Å以上であることを特徴とする請求項１に記載の金属配線製造方法。
- 前記第4ステップは、PVD方法を使用して常温で実施されることを特徴とする請求項５に記載の金属配線製造方法。
- 前記第5ステップは、PVD方法を使用してN2、Ar、XeまたはHeの少なくとも一種からなる不活性ガス雰囲気中で400〜900℃の温度で実施されることを特徴とする請求項６に記載の金属配線製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-65103 | 1999-12-29 | ||
| KR1019990065103A KR100361207B1 (ko) | 1999-12-29 | 1999-12-29 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250829A JP2001250829A (ja) | 2001-09-14 |
| JP4221737B2 true JP4221737B2 (ja) | 2009-02-12 |
Family
ID=19632307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001000041A Expired - Fee Related JP4221737B2 (ja) | 1999-12-29 | 2001-01-04 | 金属配線製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6475900B2 (ja) |
| JP (1) | JP4221737B2 (ja) |
| KR (1) | KR100361207B1 (ja) |
| TW (1) | TW488023B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100334709C (zh) | 2000-11-02 | 2007-08-29 | 富士通株式会社 | 半导体器件及其制造方法 |
| KR100808601B1 (ko) * | 2006-12-28 | 2008-02-29 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 |
| US8304909B2 (en) * | 2007-12-19 | 2012-11-06 | Intel Corporation | IC solder reflow method and materials |
| US9177917B2 (en) | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| US6387805B2 (en) * | 1997-05-08 | 2002-05-14 | Applied Materials, Inc. | Copper alloy seed layer for copper metallization |
| US6249055B1 (en) * | 1998-02-03 | 2001-06-19 | Advanced Micro Devices, Inc. | Self-encapsulated copper metallization |
-
1999
- 1999-12-29 KR KR1019990065103A patent/KR100361207B1/ko not_active IP Right Cessation
-
2000
- 2000-12-19 TW TW089127196A patent/TW488023B/zh active
- 2000-12-19 US US09/739,293 patent/US6475900B2/en not_active Expired - Lifetime
-
2001
- 2001-01-04 JP JP2001000041A patent/JP4221737B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010065231A (ko) | 2001-07-11 |
| TW488023B (en) | 2002-05-21 |
| JP2001250829A (ja) | 2001-09-14 |
| US6475900B2 (en) | 2002-11-05 |
| US20010024688A1 (en) | 2001-09-27 |
| KR100361207B1 (ko) | 2002-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521523B2 (en) | Method for forming selective protection layers on copper interconnects | |
| JP3955386B2 (ja) | 半導体装置及びその製造方法 | |
| US7851924B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| US6028000A (en) | Method of forming contact plugs in semiconductor device having different sized contact holes | |
| US20040056361A1 (en) | Multi-layered copper bond pad for an integrated circuit | |
| US6130157A (en) | Method to form an encapsulation layer over copper interconnects | |
| US6706629B1 (en) | Barrier-free copper interconnect | |
| JP2002535850A (ja) | マイクロ電子構造体 | |
| US7101790B2 (en) | Method of forming a robust copper interconnect by dilute metal doping | |
| JPH07321112A (ja) | 半導体素子の金属配線形成方法 | |
| US20030118798A1 (en) | Copper interconnection and the method for fabricating the same | |
| JP2002064098A (ja) | 金属配線構造、半導体装置及び半導体装置の製造方法 | |
| JP2685679B2 (ja) | 半導体デバイスの製造方法 | |
| US20040207093A1 (en) | Method of fabricating an alloy cap layer over CU wires to improve electromigration performance of CU interconnects | |
| JP4946008B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7105928B2 (en) | Copper wiring with high temperature superconductor (HTS) layer | |
| JP2006303062A (ja) | 半導体装置の製造方法 | |
| JP4221737B2 (ja) | 金属配線製造方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JP4005295B2 (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JP2000091266A (ja) | タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。 | |
| US6724087B1 (en) | Laminated conductive lines and methods of forming the same | |
| US5837608A (en) | Method of filling a contact hole in a semiconductor device using vertical growth of metal | |
| JP2000208517A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081008 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |